KR102023729B1 - 인쇄회로기판 및 그 제조 방법 - Google Patents

인쇄회로기판 및 그 제조 방법 Download PDF

Info

Publication number
KR102023729B1
KR102023729B1 KR1020170106417A KR20170106417A KR102023729B1 KR 102023729 B1 KR102023729 B1 KR 102023729B1 KR 1020170106417 A KR1020170106417 A KR 1020170106417A KR 20170106417 A KR20170106417 A KR 20170106417A KR 102023729 B1 KR102023729 B1 KR 102023729B1
Authority
KR
South Korea
Prior art keywords
layer
insulating layer
circuit board
printed circuit
circuit pattern
Prior art date
Application number
KR1020170106417A
Other languages
English (en)
Other versions
KR20190022947A (ko
Inventor
최종규
염인호
강병필
Original Assignee
(주)심텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)심텍 filed Critical (주)심텍
Priority to KR1020170106417A priority Critical patent/KR102023729B1/ko
Publication of KR20190022947A publication Critical patent/KR20190022947A/ko
Application granted granted Critical
Publication of KR102023729B1 publication Critical patent/KR102023729B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/101—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by casting or moulding of conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명의 일 실시예에 따르는 인쇄회로기판의 제조 방법에 있어서, 베이스 절연층, 및 상기 베이스 절연층 상에 배치되는 베이스 구리층을 포함하는 캐리어 기판을 준비한다. 상기 베이스 구리층 상에 제1 회로 패턴층을 형성한다. 상기 베이스 구리층 상에서 상기 제1 회로 패턴층을 함몰시키는 절연층을 형성한다. 상기 베이스 절연층과 상기 베이스 구리층을 서로 분리시켜, 상기 베이스 구리층의 일면 상에 상기 제1 회로 패턴층 및 상기 절연층이 적층된 기판 구조물을 형성한다. 상기 베이스 구리층의 타면 상에 제2 회로 패턴층을 형성한다. 외부로 노출된 상기 베이스 구리층을 제거하여, 상기 절연층 및 상기 제1 회로 패턴층을 노출시킨다. 상기 절연층 상에서 제1 및 제2 회로 패턴층을 선택적으로 노출시키는 솔더레지스트 패턴층을 형성한다. 이때, 상기 노출된 제1 및 제2 회로 패턴층을 각각 제1 및 제2 접속 패드로 적용한다.

Description

인쇄회로기판 및 그 제조 방법{printed circuit board and method of manufacturing the same}
본 발명은 인쇄회로기판(PCB)에 관한 것으로, 보다 상세하게는, 박형의 인쇄회로기판의 휨 현상에 따르는 접속 구조물의 정렬 불량을 극복할 수 있는 인쇄회로기판 및 인쇄회로기판의 제조방법에 관한 것이다.
전자 기기의 소형화에 따라, 전자 부품이 보다 고기능화되고 보다 더 소형화되고 있다. 디지털 네트워크의 고도화에 의해, 휴대폰이나 휴대 컴퓨터 등과 같은 휴대 정보 단말 기기가 고성능 및 고기능화되고 있으며, 다양한 기능이 하나의 기기에 융합되어 복합화되고 있다.
이와 같이, 전자 기기가 소형화 및 박형화 됨에 따라 인쇄회로기판의 두께도 감소할 것을 요구하고 있다. 상기 인쇄회로기판의 두께가 감소함에 따라, 인쇄회로기판을 장비에 실장하거나, 이동 또는 조립할 때 상기 인쇄회로기판의 휨(warpage) 현상에 따르는 물리적 손상, 및 공정 불량이 발생할 수 있다. 이에 따라, 상기 휨 현상에 따라 발생하는 공정 불량을 억제할 수 있는 인쇄회로기판 구조 및 인쇄회로기판의 제조 방법이 요청되고 있다.
한편, 박형의 인쇄회로기판의 제조 기술의 일 예로서, 한국 등록특허 10-1727657에 개시된 기술이 있다.
본 발명의 실시 예는 박형의 인쇄회로기판의 휨 현상에 따르는 접속 구조물의 정렬 불량을 극복할 수 있는 인쇄회로기판 및 인쇄회로기판의 제조방법을 제공한다.
본 발명의 일 측면에 따르는 인쇄회로기판의 제조 방법이 개시된다. 상기 제조 방법에 있어서, 베이스 절연층, 및 상기 베이스 절연층 상에 배치되는 베이스 구리층을 포함하는 캐리어 기판을 준비한다. 상기 베이스 구리층 상에 제1 회로 패턴층을 형성한다. 상기 베이스 구리층 상에서 상기 제1 회로 패턴층을 함몰시키는 절연층을 형성한다. 상기 베이스 절연층과 상기 베이스 구리층을 서로 분리시켜, 상기 베이스 구리층의 일면 상에 상기 제1 회로 패턴층 및 상기 절연층이 적층된 기판 구조물을 형성한다. 상기 베이스 구리층의 타면 상에 제2 회로 패턴층을 형성한다. 외부로 노출된 상기 베이스 구리층을 제거하여, 상기 절연층 및 상기 제1 회로 패턴층을 노출시킨다. 상기 절연층 상에서 제1 및 제2 회로 패턴층을 선택적으로 노출시키는 솔더레지스트 패턴층을 형성한다. 이때, 상기 노출된 제1 및 제2 회로 패턴층을 각각 제1 및 제2 접속 패드로 적용한다.
본 발명의 일 측면에 따르는 인쇄회로기판이 개시된다. 상기 인쇄회로기판은 절연층, 상기 절연층의 내부에 함몰되며, 일면이 상기 절연층의 외부로 노출되는 제1 회로 패턴층, 상기 절연층 상에 배치되는 제2 회로 패턴층, 상기 절연층 상에서 상기 제1 및 제2 회로 패턴층을 선택적으로 노출시키는 솔더레지스트 패턴층, 및 상기 솔더레지스트 패턴층에 의해 노출되는 상기 제1 및 제2 회로 패턴층으로부터 각각 형성되는 제1 및 제2 접속 패드를 포함한다.
본 발명의 실시예들에 따르면, 인쇄회로기판은 서로 다른 평면 상에 배치되고, 절연층의 표면을 기준으로 서로 다른 높이를 가지는 제1 및 제2 접속 패드를 구비한다. 인쇄회로기판의 휨 유형에 따라 인쇄회로기판의 중앙부와 외곽부에 상기 제1 및 제2 접속 패드를 서로 다른 형태로 배치시킬 수 있다. 이에 따라, 상기 제1 및 제2 접속 패드 상에 동일한 높이의 접속 구조물을 형성하더라도, 상기 인쇄회로기판의 휨 현상에 따르는 접속 구조물의 높이 편차를 극복할 수 있다.
도 1a는 본 발명의 일 비교예에 따르는 인쇄회로기판을 각각 개략적으로 나타내는 도면이다.
도 1b는 본 발명의 일 비교예에 따르는 인쇄회로기판의 휨 현상에 따르는 접속 구조물의 정렬 상태를 나타내는 단면도이다.
도 2a는 본 발명의 일 실시예에 따르는 인쇄회로기판을 각각 개략적으로 나타내는 도면이다.
도 2b 및 도 2c는 본 발명의 일 실시예에 따르는 인쇄회로기판의 휨 현상에 따르는 접속 구조물의 정렬 상태를 나타내는 단면도이다.
도 3 내지 도 11은 본 발명의 일 실시 예에 따르는 인쇄회로기판의 제조 방법을 개략적으로 나타내는 단면도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시 예들을 보다 상세하게 설명하고자 한다. 도면에서 각 장치의 구성요소를 명확하게 표현하기 위하여 상기 구성요소의 폭이나 두께 등의 크기를 다소 확대하여 나타내었다. 전체적으로 도면 설명시 관찰자 시점에서 설명하였고, 일 요소가 다른 요소 위에 위치하는 것으로 언급되는 경우, 이는 상기 일 요소가 다른 요소 위에 바로 위치하거나 또는 그들 요소들 사이에 추가적인 요소가 개재될 수 있다는 의미를 모두 포함한다.
복수의 도면들 상에서 동일 부호는 실질적으로 서로 동일한 요소를 지칭한다. 또, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, '포함하다' 또는 '가지다' 등의 용어는 기술되는 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
또한, 방법 또는 제조 방법을 수행함에 있어서, 상기 방법을 이루는 각 과정들은 문맥상 명백하게 특정 순서를 기재하지 않은 이상 명기된 순서와 다르게 일어날 수 있다. 즉, 각 과정들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며 반대의 순서대로 수행될 수도 있다.
본 명세서에서 사용되는, 기판 또는 소자칩의 '상면' 또는 '하면'이라는 용어는 관찰자의 시점에서 관측되는 상대적인 개념이다. 따라서, 기판 또는 소자칩의 측면을 제외한 두 면 중 어느 한 면을 '상면' 또는 '하면'으로 지칭할 수 있으며, 이에 대응하여 나머지 한 면을 '하면' 또는 '상면'으로 지칭할 수 있다. 마찬가지로, 본 명세서에서, '상', '위' 또는 '하', '아래' 라는 개념도 마찬가지로 상대적인 개념으로 사용되어질 수 있다.
도 1a는 본 발명의 일 비교예에 따르는 인쇄회로기판을 각각 개략적으로 나타내는 도면이다. 도 1b는 본 발명의 일 비교예에 따르는 인쇄회로기판의 휨 현상에 따르는 접속 구조물의 정렬 상태를 나타내는 단면도이다. 도 1a 및 도 1b의 인쇄회로기판은 휨 현상이 발생할 때, 후술하는 도 2a 내지 도 2c의 실시예와 대비할 때, 접속 구조물간 높이 정렬도가 상대적으로 열위할 수 있다.
도 1a를 참조하면, 일 비교예의 인쇄회로기판(1)은 절연층(10) 상에 배치되는 회로 패턴층(20)을 포함한다. 회로 패턴층(20)은 동일한 높이를 가질 수 있으며, 동일한 평면(20s) 상에 회로 패턴층(20)의 하면이 정렬될 수 있다.
한편, 회로 패턴층(20)은 선택적으로 솔더레지스트 패턴층(30)에 의해 커버될 수 있다. 한편, 솔더레지스트 패턴층(30)에 의해 노출되는 회로 패턴층(20)의 부분은 외부 접속을 위한 접속 패드로 기능할 수 있다. 상기 접속 패드 상에는, 외부 접속 구조물로서, 솔더볼(40)이 형성될 수 있다. 솔더볼(40)은 동일한 높이를 가질 수 있으며, 동일한 평면(40s) 상에 솔더볼(40)의 일단이 정렬될 수 있다.
도 1b를 참조하면, 일 비교예에 따르는 인쇄회로기판(1a)에 휨(warpage)이 발생한 상태를 도시하고 있다. 설명의 편의상, 도 1b의 인쇄회로기판(1a)에서 솔더레지스트 패턴층(30)은 생략된다. 상기 휨은 인쇄회로기판(1a)의 두께가 감소함에 따라, 불가피하게 발생할 수 있다.
일 예로서, 인쇄회로기판(1a)의 휨은, 소정의 곡률 반경(Rc1)을 가지는 곡률 중심(Pc1)이 절연층(10)의 상부에 배치되도록 형성될 수 있다. 즉, 곡률 중심(Pc1)은 솔더볼(40, 40c, 40e) 및 접속 패드가 위치하는 절연층의 면과 반대쪽에 위치하는 면의 상부에 형성될 수 있다.
이 경우, 인쇄회로기판(1a)의 휨에 의해, 인쇄회로기판(1a)의 중앙부에 위치하는 솔더볼(40c)과 인쇄회로기판(1a)의 외곽부에 위치하는 솔더볼(40e) 사이에 소정의 높이차(G40)가 생길 수 있다. 인쇄회로기판(1a)의 위치별로 발생하는 솔더볼(40, 40c, 40e) 간의 높이차(G40)는, 인쇄회로기판(1a)를 외부의 패키지 기판 또는 외부의 다른 인쇄회로기판과 접속시킬 때, 전기적 접속 불량을 발생시킬 수 있다. 따라서, 상기 휨 현상에 따르는 전기적 접속 불량을 극복할 수 있는 방안이 요구된다.
도 2a는 본 발명의 일 실시예에 따르는 인쇄회로기판을 각각 개략적으로 나타내는 도면이다. 도 2b 및 도 2c는 본 발명의 일 실시예에 따르는 인쇄회로기판의 휨 현상에 따르는 접속 구조물의 정렬 상태를 나타내는 단면도이다.
도 2a를 참조하면, 일 실시예의 인쇄회로기판(2)은 절연층(100) 내에 함몰된 제1 회로 패턴층(200)을 포함한다. 제1 회로 패턴층(200)의 하면은 절연층(100)의 하면과 동일한 평면(200s) 상에 정렬될 수 있다. 또한, 인쇄회로기판(2)은 절연층(100)의 하면 상에 배치되는 제2 회로 패턴층(220)을 포함한다. 제2 회로 패턴층(220)은 서로 동일한 높이를 가질 수 있으며, 제2 회로 패턴층(220)은 동일한 평면(220s) 상에 하면이 정렬될 수 있다. 제1 회로 패턴층(200)과 제2 회로 패턴층(220)은 소정의 높이 단차(G200)를 가질 수 있다.
인쇄회로기판(2)은 절연층(100) 상에서 제1 및 제2 회로 패턴층(200, 220)을 선택적으로 커버하는 솔더레지스트 패턴층(300)을 포함한다. 솔더레지스트 패턴층(300)에 의해 노출되는 제1 및 제2 회로 패턴층(200, 220)의 부분은 각각 외부 접속을 위한 제1 및 제2 접속 패드로 기능할 수 있다. 상기 제2 접속 패드는 상기 제1 접속 패드와 대비하여, 제2 회로 패턴층(220)의 두께만큼 상기 절연층(100)으로부터 돌출될 수 있다. 상기 돌출되는 두께는 상기 높이 단차(G200)에 대응될 수 있다. 이하, 설명의 편의상 제1 및 제2 접속 패드를, 제1 및 제2 회로 패턴층(200, 220)과 동일한 도면 부호로 표기한다.
도 2a를 다시 참조하면, 상기 제1 및 제2 접속 패드(200, 220) 상에 접속 구조물(400, 420)이 각각 배치될 수 있다. 접속 구조물(400, 420)은 일 예로서, 범프 또는 솔더볼을 포함할 수 있다. 제1 접속 패드(200) 상에 형성되는 접속 구조물(400)과 제2 접속 패드(220) 상에 형성되는 상기 접속 구조물(420)은 절연층(100) 상에서 제2 회로 패턴층(220)의 두께만큼 서로 높이 단차(G400)를 가질 수 있다.
도 2b를 참조하면, 일 실시 예에 따르는 인쇄회로기판(2a)에 휨(warpage)이 발생한 상태를 도시하고 있다. 설명의 편의상, 도 2b의 인쇄회로기판(2a)에서 솔더레지스트 패턴층(300)은 생략된다.
인쇄회로기판(2a)은, 소정의 곡률 반경(Rc2)을 가지는 굽힘 형상을 가지며, 곡률 중심(Pc2)이 절연층(100)의 상부에 배치되도록 형성될 수 있다. 즉, 곡률 중심(Pc2)은 접속 구조물(400, 400c, 420c) 및 제1 및 제2 접속 패드(200, 220)가 위치하는 절연층(100)의 일면과 반대쪽에 위치하는 다른 면의 상부에 형성될 수 있다. 이 경우, 인쇄회로기판(2a)의 굽힘 형상에 대응하여, 제1 및 제2 접속 패드(200, 220)는 상기 굽힘 형상에 따르는 접속 구조물 (400, 400c, 420e) 간 높이 차를 감소시키도록 배치될 수 있다. 구체적으로, 도 2b에 도시되는 바와 같이, 인쇄회로기판(2a)에서, 절연층(100)의 상기 일면 상의 중심부에는 절연층(100)에 매몰된 제1 접속 패드(200)가 배치되며, 상기 일면 상의 외곽부에는 절연층(100) 상에 위치하는 제2 접속 패드(220)가 배치될 수 있다.
상술한 제1 및 제2 접속 패드(200, 220)의 배치에 따라, 제1 및 제2 접속 패드(200, 220) 상에 서로 동일한 높이를 가지는 접속 구조물(400, 400c, 420e)이 배치될 때, 인쇄회로기판(2a)의 휨에 관계없이 접속 구조물(400, 400c, 420e)은 동일한 평면(400s) 상에 일단이 정렬될 수 있다. 이때, 접속 구조물(400, 400c, 420e)을 동일한 평면(400s) 상에 정렬하기 위해, 곡률 반경(Rc2)에 대응하여 제1 및 제2 접속 패드(200, 220) 간의 높이 단차를 조절할 수 있다. 상기 높이 단차의 조절은 제2 회로 패턴층(220)의 두께를 제어함으로써 달성될 수 있다.
도 2c를 참조하면, 인쇄회로기판(3a)은, 소정의 곡률 반경(Rc3)을 가지는 굽힘 형상을 가지며, 곡률 중심(Pc3)이 절연층(100)의 하부에 배치되도록 형성될 수 있다. 즉, 곡률 중심(Pc3)은 접속 구조물(400e, 420, 420c) 및 제1 및 제2 접속 패드(200, 220)가 위치하는 절연층(100)의 일면의 하부에 형성될 수 있다. 이 경우, 인쇄회로기판(3a)의 굽힘 형상에 대응하여, 제1 및 제2 접속 패드(200, 220)는 상기 굽힘 형상에 따르는 접속 구조물 (400e, 420, 420c) 간 높이 차를 감소시키도록 배치될 수 있다. 구체적으로, 도 3b에 도시되는 바와 같이, 인쇄회로기판(3a)에서, 절연층(100)의 일면 상의 중심부에는 절연층(100) 상의 제2 접속 패드(220)가 배치되며, 상기 일면 상의 외곽부에는 절연층(100)에 매몰된 제1 접속 패드(200)가 배치될 수 있다.
따라서, 상술한 제1 및 제2 접속 패드(200, 220)의 배치에 따라, 제1 및 제2 접속 패드(200, 220) 상에 서로 동일한 높이를 가지는 접속 구조물(400, 420)이 배치될 때, 인쇄회로기판(3a)의 휨에 관계없이 접속 구조물(400e, 420, 420c)은 동일한 평면(400s) 상에 일단이 정렬될 수 있다. 이때, 접속 구조물(400e, 420, 420c)을 동일한 평면(400s) 상에 정렬하기 위해, 곡률 반경(Rc3)에 대응하여 제1 및 제2 접속 패드(200, 220) 간의 높이 단차를 조절할 수 있다. 상기 높이 단차의 조절은 제2 회로 패턴층(220)의 두께를 제어함으로써, 달성될 수 있다.
도 3 내지 도 11은 본 발명의 일 실시 예에 따르는 인쇄회로기판의 제조 방법을 개략적으로 나타내는 단면도이다. 도 3을 참조하면, 캐리어 기판(1300)을 준비한다. 캐리어 기판(1300)은 베이스 절연층(1305) 상에 배치되는 캐리어 구리층(1310) 및 베이스 구리층(1320)을 포함한다. 베이스 구리층(1320)은 후술하는 바와 같이, 도금 공정에서 도금 시드층으로 기능할 수 있다. 몇몇 실시예들에 있어서, 캐리어 구리층(1310)은 생략될 수 있다. 캐리어 기판(1300)은 일 예로서, 구리 적층 기판(Copper clad laminate)일 수 있다. 베이스 절연층(305)은 일 예로서, PPG 재질일 수 있다.
도 4를 참조하면, 베이스 구리층(1320) 상에 제1 회로 패턴층(1330)을 형성한다. 제1 회로 패턴층(1330)을 형성하는 공정은, 일 예로서, 베이스 구리층(320)을 도금 시드층으로 이용하는 도금법을 이용하여, SAP(Semi-Additive Process), MSAP(Modified Semi-Additive Process), 텐팅법(Tenting Process), 또는 이들의 조합을 적용할 수 있다.
도 5를 참조하면, 베이스 구리층(1320) 상의 제1 회로 패턴층(1330)을 절연층(1405)으로 함몰시킬 수 있다. 구체적인 실시예에서, 먼저, 절연층(1405) 및 절연층(1405) 상에 배치되는 구리 포일층(1410)을 포함하는 중간 기판(1400)을 준비한다. 절연층(1405)은 박막 또는 필름 형태로 제공될 수 있다. 이어서, 절연층(1405)이 제1 회로 패턴층(1330)을 함몰시키도록, 중간 기판(1400)과 캐리어 기판(1300)을 접합시킨다. 그 결과, 제1 회로 패턴층(1330)을 함몰시키는 절연층(1405)을 베이스 구리층(1320) 상에 형성할 수 있다.
절연층(1405)은 일 예로서, 프리프레그, ABF(Ajinomoto Build-up Film), 폴리이미드 수지, 에폭시 수지, BT(bismaleimide Triazine) 수지 또는 이들의 둘 이상의 조합을 포함할 수 있다. 구리 포일층(1410)은 후속 도금 공정에서 도금 시드층의 역할을 수행하거나, 다른 도금 시드층의 하부층으로서 전기 도금을 도울 수 있다.
도 6을 참조하면, 캐리어 기판(1300)의 캐리어 구리층(1310)과 베이스 구리층(1320)을 서로 분리시켜, 베이스 구리층(1320)을 노출시킨다. 이에 따라, 베이스 구리층(1320)의 일면 상에 제1 회로 패턴층(1330), 절연층(1405) 및 구리 포일층(1410)가 적층된 기판 구조물(600)을 형성한다.
다른 실시예에 있어서, 캐리어 기판(1300)이 캐리어 구리층(1310)을 구비하지 않는 경우, 베이스 절연층(1305)과 베이스 구리층(1320)을 분리시켜, 상기 기판 구조물(600)을 형성할 수도 있다.
도 7을 참조하면, 베이스 구리층(1320), 절연층(1405) 및 구리 포일층(1410)을 관통하는 관통 비아홀(170)을 형성한다. 이어서, 관통 비아홀(170)의 측벽 및 관통 비아홀(170) 외부의 베이스 구리층(1320) 및 구리 포일층(1410) 상에 화학 도금층을 형성한다. 그 결과, 절연층(1405)의 상면 및 하면에 각각 도금 시드층(1412, 1322)을 형성하고, 관통 비아홀(170)의 측면에 도금 시드층(1420)을 형성할 수 있다. 한편, 상기 도금 시드층(1322)은 베이스 구리층(1320)과 상기 화학 도금층을 합하여 통칭한 것이며, 도금 시드층(1412)는 구리 포일층(1410)과 상기 화학 도금층을 합하여 통칭한 것일 수 있다.
도 8을 참조하면, 도금 시드층(1412, 1322, 1420)을 이용하는 전해 도금을 실시하여, 도금 시드층(1420)으로부터 성장하여 관통 비아홀(170)을 채우는 비아 도금층(1430c)을 형성하고, 도금 시드층(1412, 1322) 상에 제2 회로 패턴층(1430a, 1430b)을 각각 형성할 수 있다.
이때, 제1 회로 패턴층(1330)과 접촉하는 도금 시드층(1332) 상에 형성되는 제2 회로 패턴층(1430b)은, 제1 회로 패턴층(1330)과 서로 중첩되지 않도록 형성될 수 있다. 비아 도금층(1430c) 및 제2 회로 패턴층(1430a, 1430b)을 형성하는 공정은 일 예로서, SAP법 또는 MSAP법을 적용할 수 있다.
도 9를 참조하면, 절연층(1405)의 상면 및 하면 상에서, 도금 시드층(1412, 1322)을 선택적으로 제거하여, 제2 회로 패턴층(1430a, 1430b)을 측면 방향으로 서로 절연한다. 이때, 도금 시드층(1412, 1322)은 구리 포일층(1410) 및 베이스 구리층(1320)을 포함하며, 제거되는 도금 시드층(1412, 1322)은 제2 회로 패턴층(1430a, 1430b)에 의해 덮이지 않은 부분일 수 있다. 상기 제거 공정은, 일 예로서, 습식 식각 방법으로 진행될 수 있다.
도금 시드층(1412, 1322)의 제거 공정 중에, 제2 회로 패턴층(1430a, 1430b)의 상부의 일부분도 각각 식각 제거될 수 있다. 도금 시드층(1412, 1322)의 제거 공정은, 절연층(1405)의 상면(1400S1) 및 하면(1400S2), 및 제1 회로 패턴층(1330)이 노출될 때까지 진행될 수 있다.
이하, 도 9에서와 같이, 도금 시드층(1412, 1322)의 선택적 식각 이후에, 잔존하는 제2 회로 패턴층을, 각각"1435a, 1435b"의 도면 부호로 표현한다. 또한, 관통 비아홀(170) 내부를 채우는 도금 시드층(1420) 및 비아 도금층(1430c)을 통칭하여 관통 비아(1435c)로 명명한다. 관통 비아(1435c)는 제2 회로 패턴층(1435a, 1435b)의 일부분과 서로 전기적으로 연결될 수 있다.
도 10을 참조하면, 절연층(1405)의 상면(1400S1) 및 하면(1400S2) 상에서 제1 및 제2 회로 패턴층(1330, 1435a, 1435b)을 선택적으로 커버하는 솔더레지스트 패턴층(1440)을 형성한다.
상술한 도 3 내지 도 10와 관련된 공정을 포함하여 본 발명의 일 실시 예에 따르는 인쇄회로기판을 제조할 수 있다.
몇몇 실시 예에 있어서, 도 11에 도시되는 바와 같이, 솔더레지스트 패턴층(1440)에 의해 노출되는 제1 및 제2 회로 패턴층(1330, 1435b) 상에 접속구조물(1450)을 형성할 수 있다. 이때, 솔더레지스트 패턴층(1440)에 의해 노출되는 제1 및 제2 회로 패턴층(1330, 1435b)은 외부 접속을 위한 제1 및 제2 접속 패드로 기능할 수 있다. 이하, 논의의 편의상 제1 및 제2 접속 패드를 각각 '1330', '1435b'로 명명한다. 접속구조물(1450)은 실질적으로 동일한 높이를 가질 수 있다. 접속구조물(1450)은 제1 및 제2 접속 패드(1330, 1435b)가 가지는 높이 단차에 대응하는, 높이 단차를 가질 수 있다.
이하, 도 11을 참조하며, 본 발명의 일 실시 예에 따르는 인쇄회로기판의 구조를 살펴본다. 상기 인쇄회로기판은 절연층(1405), 절연층(1405)의 내부에 함몰되며 일면이 절연층(1405)의 외부로 노출되는 제1 회로 패턴층(1330)을 포함한다. 또한, 상기 인쇄회로기판은 절연층(1405) 상에 배치되는 제2 회로 패턴층(1435a, 1435b)을 구비한다.
상기 인쇄회로기판은, 절연층(1405) 상에서 제1 및 제2 회로 패턴층(1330, 1435a, 1435b)을 선택적으로 노출시키는 솔더레지스트 패턴층(1330)을 포함한다. 또한, 상기 인쇄회로기판은 솔더레지스트 패턴층(1330)에 의해 노출되는 제1 및 제2 회로 패턴층(1330, 1435b)으로부터 각각 형성되는 제1 및 제2 접속 패드(1330, 1435b)를 포함한다. 또한, 도 11에서와 같이, 상기 인쇄회로기판은 제1 및 제2 접속 패드(1330, 1435b) 상에 배치되는 접속 구조물(1450)을 더 포함할 수 있다. 접속 구조물(1450)은 범프, 또는 솔더볼을 포함할 수 있다.
일 실시 예에 있어서, 제2 접속 패드(1435b)는 제1 접속 패드(1330)와 대비하여, 제2 회로 패턴층(1435b)의 두께만큼 상기 절연층으로부터 돌출될 수 있다. 일 실 시 예에 있어서, 제1 접속 패드(1330) 상에 형성되는 접속 구조물(1450)과 제2 접속 패드(1435b) 상에 형성되는 접속 구조물(1450)은 절연층(1405) 상에서 제2 회로 패턴층(1435b)의 두께만큼 서로 높이 단차를 가질 수 있다.
본 발명의 일 실시 예에 따르는 인쇄회로기판은, 박형의 두께를 가질 때, 도 2a 내지 도 2c에 도시한 바와 같이, 소정의 곡률을 가지는 굽힘 형상을 가질 수 있다. 제1 및 제2 접속 패드(1330, 1435b)는 상기 굽힘 형상에 따르는 접속 구조물(1450) 간 높이 차를 감소시키도록 배치될 수 있다. 일 예로서, 도 2b에서와 같이, 상기 곡률의 중심이 상기 제1 및 제2 접속 패드(1330, 1435b)가 배치되는 인쇄회로기판의 일면의 반대쪽 다른 면의 상부에 위치하는 경우, 상기 일면 상의 중심부에는 상기 제1 접속 패드(1330)가 배치되며, 상기 일면 상의 외곽부에는 상기 제2 접속 패드(1435b)가 배치될 수 있다. 다른 예로서, 도 2c에서와 같이, 상기 곡률의 중심이 상기 제1 및 제2 접속 패드(1330, 1435b)가 배치되는 인쇄회로기판의 일면의 하부에 위치하는 경우, 상기 일면 상의 중심부에는 상기 제2 접속 패드(1435b)가 배치되며, 상기 일면 상의 외곽부에는 상기 제1 접속 패드(1330)가 배치될 수 있다.
몇몇 실시 예에 있어서, 상기 인쇄회로기판은 절연층(1405)을 관통하도록 형성되며, 절연층(1405)의 상면과 하면에 위치하는 제2 회로 패턴층(1435a, 1435b)을 전기적으로 연결하는 관통 비아를 더 포함할 수 있다.
본 발명의 실시예들에 따르면, 인쇄회로기판은 서로 다른 평면 상에 배치되어, 절연층을 기준으로 서로 다른 높이를 가지는 제1 및 제2 접속 패드를 구비한다. 인쇄회로기판의 휨 유형에 따라 인쇄회로기판의 중앙부와 외곽부에 상기 제1 및 제2 접속 패드를 서로 다른 형태로 배치시킬 수 있다. 이에 따라, 상기 제1 및 제2 접속 패드 상에 동일한 높이의 접속 구조물을 형성하더라도, 상기 인쇄회로기판의 휨 현상에 따르는 접속 구조물의 높이 편차를 극복할 수 있다.
이상에서는 도면 및 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 출원의 기술적 사상으로부터 벗어나지 않는 범위 내에서 본 출원에 개시된 실시예들을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
1 1a 2 2a: 인쇄회로기판,
10: 절연층, 20: 회로 패턴층, 30: 솔더레지스트 패턴층,
40 40c 40e: 솔더볼,
100: 절연층, 170: 관통 비아홀,
200: 제1 회로 패턴층, 220: 제2 회로 패턴층,
300: 솔더레지스트 패턴층,
400 400c 400e 420 420c 420e: 접속 구조물,
600: 기판 구조물,
1300: 캐리어 기판, 1305: 베이스 절연층,
1310: 캐리어 구리층, 1320: 베이스 구리층,
1322 1412 1420: 도금 시드층,
1330: 제1 회로 패턴층,
1400: 중간 기판, 1405: 절연층, 1410: 구리 포일층,
1430a 1435a 1430b 1435b: 제2 회로 패턴층,
1430c: 비아 도금층, 1435c: 관통 비아,
1440: 솔더레지스트 패턴층, 1450: 접속구조물.

Claims (19)

  1. (a) 베이스 절연층, 및 상기 베이스 절연층 상에 배치되는 베이스 구리층을 포함하는 캐리어 기판을 준비하는 단계;
    (b) 상기 베이스 구리층 상에 제1 회로 패턴층을 형성하는 단계;
    (c) 상기 베이스 구리층 상에서 상기 제1 회로 패턴층을 함몰시키는 절연층을 형성하는 단계;
    (d) 상기 베이스 절연층과 상기 베이스 구리층을 서로 분리시켜, 상기 베이스 구리층의 일면 상에 상기 제1 회로 패턴층 및 상기 절연층이 적층된 기판 구조물을 형성하는 단계;
    (e) 상기 베이스 구리층의 타면 상에 제2 회로 패턴층을 형성하는 단계;
    (f) 외부로 노출된 상기 베이스 구리층을 제거하여, 상기 절연층 및 상기 제1 회로 패턴층을 노출시키는 단계; 및
    (g) 상기 절연층 상에서 제1 및 제2 회로 패턴층을 선택적으로 노출시키는 솔더레지스트 패턴층을 형성하는 단계, 이 때, 상기 노출된 제1 및 제2 회로 패턴층을 각각 제1 및 제2 접속 패드로 적용함; 및
    (h) 상기 제1 및 제2 접속 패드 상에 접속 구조물을 형성하는 단계를 더 포함하고,
    상기 제2 접속 패드 상에 형성되는 상기 접속 구조물과 상기 제1 접속 패드 상에 형성되는 상기 접속 구조물은 상기 절연층 상에서 상기 제2 회로 패턴층의 두께만큼 서로 높이 단차를 가지는
    인쇄회로기판의 제조 방법.
  2. 제1 항에 있어서,
    (b) 단계는
    상기 베이스 구리층을 도금 시드층으로 이용하는 SAP(Semi-Additive Process), MSAP(Modified Semi-Additive Process), 및 텐팅법 중 적어도 하나의 방법에 의해 진행되는
    인쇄회로기판의 제조 방법.
  3. 제1 항에 있어서,
    (c) 단계는
    상기 절연층을 포함하는 중간 기판을 준비하는 단계; 및
    상기 절연층이 상기 제1 회로 패턴층을 함몰시키도록, 상기 중간 기판과 상기 캐리어 기판을 접합시키는 단계를 포함하는
    인쇄회로기판의 제조 방법.
  4. 제3 항에 있어서,
    상기 절연층은 프리프레그, ABF(Ajinomoto Build-up Film), 폴리이미드 수지, 에폭시 수지, 및 BT(bismaleimide Triazine) 수지 중 적어도 하나를 포함하는
    인쇄회로기판의 제조 방법.
  5. 제1 항에 있어서,
    (d) 단계가 종료된 후에,
    상기 절연층을 관통하는 관통 비아홀을 형성하는 단계를 더 포함하는
    인쇄회로기판의 제조 방법.
  6. 제5 항에 있어서,
    (e) 단계는
    상기 관통 비아홀을 채우는 구리 비아를 형성하는 단계를 더 포함하는
    인쇄회로기판의 제조 방법.
  7. 제1 항에 있어서,
    (e) 단계는
    상기 제1 회로 패턴층과 상기 제2 회로 패턴층이 서로 중첩되지 않도록 형성하는
    인쇄회로기판의 제조 방법.
  8. 제1 항에 있어서,
    상기 제2 접속 패드는 상기 제1 접속 패드보다, 상기 제2 회로 패턴층의 두께만큼, 상기 절연층으로부터 외부로 돌출되는
    인쇄회로기판의 제조 방법.
  9. 삭제
  10. 제1 항에 있어서,
    상기 접속 구조물은
    범프, 또는 솔더볼을 포함하는
    인쇄회로기판의 제조 방법.
  11. 절연층;
    상기 절연층의 내부에 함몰되며, 일면이 상기 절연층의 외부로 노출되는 제1 회로 패턴층;
    상기 절연층 상에 배치되는 제2 회로 패턴층;
    상기 절연층 상에서 상기 제1 및 제2 회로 패턴층을 선택적으로 노출시키는 솔더레지스트 패턴층; 및
    상기 솔더레지스트 패턴층에 의해 노출되는 상기 제1 및 제2 회로 패턴층으로부터 각각 형성되는 제1 및 제2 접속 패드; 및
    상기 제1 및 제2 접속 패드 상에 배치되는 접속 구조물을 포함하되,
    상기 제1 접속 패드 상에 형성되는 상기 접속 구조물과 상기 제2 접속 패드 상에 형성되는 상기 접속 구조물은 상기 절연층 상에서 상기 제2 회로 패턴층의 두께만큼 서로 높이 단차를 가지는
    인쇄회로기판.
  12. 제11 항에 있어서,
    상기 제2 접속 패드는 상기 제1 접속 패드와 대비하여, 상기 제2 회로 패턴층의 두께만큼 상기 절연층으로부터 돌출되는
    인쇄회로기판.
  13. 삭제
  14. 삭제
  15. 제11 항에 있어서,
    상기 접속 구조물은
    범프, 또는 솔더볼을 포함하는
    인쇄회로기판.
  16. 제11 항에 있어서,
    상기 인쇄회로기판은 소정의 곡률을 가지는 굽힘 형상을 가지며,
    상기 제1 및 제2 접속 패드는 상기 굽힘 형상에 따르는 상기 접속 구조물 간 높이 차를 감소시키도록 배치되는
    인쇄회로기판.
  17. 제16 항에 있어서,
    상기 곡률의 중심이 상기 제1 및 제2 접속 패드가 배치되는 인쇄회로기판의 일면의 하부에 위치하는 경우, 상기 일면 상의 중심부에는 상기 제2 접속 패드가 배치되며, 상기 일면 상의 외곽부에는 상기 제1 접속 패드가 배치되는
    인쇄회로기판.
  18. 제16 항에 있어서,
    상기 곡률의 중심이 상기 제1 및 제2 접속 패드가 배치되는 인쇄회로기판의 일면의 반대쪽 다른 면의 상부에 위치하는 경우, 상기 일면 상의 중심부에는 상기 제1 접속 패드가 배치되며, 상기 일면 상의 외곽부에는 상기 제2 접속 패드가 배치되는
    인쇄회로기판.
  19. 제11 항에 있어서,
    상기 절연층을 관통하도록 형성되며, 상기 절연층의 상면과 하면에 위치하는 상기 제2 회로 패턴층을 전기적으로 연결하는 관통 비아를 더 포함하는
    인쇄회로기판.
KR1020170106417A 2017-08-23 2017-08-23 인쇄회로기판 및 그 제조 방법 KR102023729B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170106417A KR102023729B1 (ko) 2017-08-23 2017-08-23 인쇄회로기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170106417A KR102023729B1 (ko) 2017-08-23 2017-08-23 인쇄회로기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20190022947A KR20190022947A (ko) 2019-03-07
KR102023729B1 true KR102023729B1 (ko) 2019-09-23

Family

ID=65760740

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170106417A KR102023729B1 (ko) 2017-08-23 2017-08-23 인쇄회로기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR102023729B1 (ko)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5896200B2 (ja) * 2010-09-29 2016-03-30 日立化成株式会社 半導体素子搭載用パッケージ基板の製造方法

Also Published As

Publication number Publication date
KR20190022947A (ko) 2019-03-07

Similar Documents

Publication Publication Date Title
US9570367B2 (en) Ultra fine pitch PoP coreless package
US9917025B2 (en) Printed wiring board and method for manufacturing printed wiring board
JP5989814B2 (ja) 埋め込み基板、印刷回路基板及びその製造方法
KR102163039B1 (ko) 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
KR102333091B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
KR102026389B1 (ko) 계층화된 기판 상의 매립 패드를 이용하여 집적회로를 패키징하는 시스템 및 그 제조방법
JP2007173371A (ja) フレキシブル配線基板の製造方法及び電子部品実装構造体の製造方法
US9899235B2 (en) Fabrication method of packaging substrate
KR20100065691A (ko) 금속범프를 갖는 인쇄회로기판 및 그 제조방법
KR101255954B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
KR101516072B1 (ko) 반도체 패키지 및 그 제조 방법
KR101055586B1 (ko) 금속범프를 갖는 인쇄회로기판의 제조방법
KR102100209B1 (ko) 배선 기판
KR102134933B1 (ko) 배선 기판 및 배선 기판의 제조 방법
KR20150102504A (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
KR20160032985A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
JP6699043B2 (ja) 印刷回路基板、その製造方法、及び電子部品モジュール
JP6798076B2 (ja) エンベデッド基板及びエンベデッド基板の製造方法
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
US20110083891A1 (en) Electronic component-embedded printed circuit board and method of manufacturing the same
KR102023729B1 (ko) 인쇄회로기판 및 그 제조 방법
KR101501902B1 (ko) 금속 포스트를 구비한 인쇄회로기판 및 이의 제조 방법
KR101983266B1 (ko) 인쇄회로기판 및 그 제조 방법
JP2006253253A (ja) フレキシブル回路基板の製造方法
KR101617023B1 (ko) 금속 포스트를 구비하는 인쇄회로기판 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant