KR101086835B1

KR101086835B1 - 임베디드 인쇄회로기판 및 그 제조 방법

Info

Publication number: KR101086835B1
Application number: KR1020100050005A
Authority: KR
Inventors: 윤혜선; 이민석
Original assignee: 엘지이노텍 주식회사
Priority date: 2010-05-28
Filing date: 2010-05-28
Publication date: 2011-11-24

Abstract

본 발명은 소자가 매립된 임베디드 인쇄회로기판에 있어서, 상기 소자를 기판에 접착시키는 접착층 및 상기 접착층 내에 형성되어 소자를 회로패턴과 전기적으로 연결시키는 솔더 페이스트로 이루어진 접속부를 포함하는 임베디드 인쇄회로기판 및 그 제조 방법에 관한 것이다. 이에 의해 기판 표면에 다른 부품을 실장하기 위한 리플로 과정에서 솔더가 재용융되어도 브리지 형성을 방지할 수 있게 되며 본딩 페이스트가 프린팅되어 있는 상태이므로 언더필(Underfill) 약품과 동일한 기능을 할 수 있고 전극을 Cu로 바꾸지 않고 일반적으로 사용되는 Sn 전극으로 된 소자를 사용할 수 있다.

Description

임베디드 인쇄회로기판 및 그 제조 방법{EMBEDDED PRINTED CIRCUIT BOARD AND MANUFACTURING METHOD OF THE SAME}

본 발명은 소자가 매립되는 임베디드 인쇄회로기판 및 그 제조 방법에 관한 것이다.

최근 전자 기기의 경박단소화와 관련하여 소자가 기판내에 매립되는 임베디드(Embedded) PCB(Printed Circuit Board)에 관한 기술이 발달하고 있다. 수동소자와 능동소자가 PCB의 표면을 공유하고 있는 종래의 PCB와는 달리 임베디드 PCB는 저항이나 커패시터 등과 같은 수동 소자 또는 IC와 같은 능동 소자가 기판에 내장되어 있어 PCB의 표면에 여유공간을 확보할 수 있으며 종래의 PCB에 비하여 배선밀도를 높일 수 있어 더욱 컴팩트한 전자기기의 개발이 가능하게 된다. 또한 소자가 수직방향으로 연결되어 배선 길이가 크게 감소되어 고주파 신호를 사용하는 전자기기에서 기생효과(Parasitic Effect)에 의한 임피던스 발생 및 신호지연 등의 문제를 줄이는 효과가 있다. 이러한 이유로 시스템의 집적도 향상을 위하여 EPAD(Embedded Active/Passive Device) 기술이 주목을 받고 있다.

기존의 임베디드 인쇄회로기판에 있어 솔더를 이용하여 소자를 매립함에 있어 가장 문제가 되는 것이 소자가 내장된 기판에 다른 부품을 실장하고 그것을 리플로(Reflow) 할 때 혹은, 부품이 내장된 기판을 다른 메인 보드에 실장시킬때 부품을 내장시키기 위해 사용된 솔더가 재용융되어 전극끼리 브리지(Bridge)가 형성되는 것이었다. 이러한 문제점 때문에 소자를 에폭시 등을 이용하여 부착한 후 전극 부분을 레이저를 이용하여 오픈하고 여기에 Cu 도금을 하여 회로와 부품의 전극을 전기적으로 연결한다. 하지만 이 경우 일반적으로 쓰이는 부품의 전극은 Sn이고 회로는 Cu이기 때문에 일반 PCB 공정처럼 Cu 도금을 하면 Sn과 Cu의 도금성이 좋지 않아 이 공법을 쓰려면 전극이 Cu 전극 혹은 Au 전극으로 된 특수 부품을 써야하는 문제점이 있다.

본 발명은 상술한 문제를 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 소자가 매립된 임베디드 인쇄회로기판에 있어서 본딩 페이스트로 이루어진 접착층을 이용하여 소자를 접착한 후, 상기 접착층을 가공하여 솔더 페이스트로 충진된 접속부를 형성함으로써 솔더 재용융에 의한 브리지 형성을 방지하기 위한 것이다.

또한, 전극에 따로 회로를 연결하기 위한 공정이 없으므로 소자에 어택(attack)을 없애고, 전극을 Cu로 바꾸지 않고 일반적으로 사용되는 Sn 전극으로 된 소자를 사용할 수 있게 하는 임베디드 인쇄회로기판 및 그 제조 방법을 제공하는데 또 다른 목적이 있다.

상술한 과제를 해결하기 위하여 제공되는 본 발명의 구성은 소자가 매립된 임베디드 인쇄회로기판에 있어서, 상기 소자를 기판에 접착시키는 접착층; 및 상기 접착층 내에 형성되어 소자를 회로패턴과 전기적으로 연결시키는 솔더 페이스트로 이루어진 접속부;를 포함하는 임베디드 인쇄회로기판을 제공하여 솔더 재용융에 의한 브리지 형성을 막을 수 있도록 한다.

특히, 상기 접착층은 본딩 페이스트로 이루어질 수 있다.

또한, 상기 접속부는 상기 접착층을 가공하여 형성된 개구부에 솔더 페이스트를 충진하여 형성될 수 있다.

본 발명에 따른 임베디드 인쇄회로기판의 제조 방법은 (A) 캐리어 기판상에 동박층을 적층하는 단계; (B) 상기 동박층 상에 소자 부착을 위해 접착층을 형성하고 소자를 실장하는 단계; (C) 절연층과 동박층을 순차적으로 적층하고 캐리어 기판을 제거하는 단계; (D) 회로패턴을 형성하는 단계; (E) 상기 접착층내에 솔더 페이스트로 이루어진 접속부를 형성하는 단계;를 포함할 수 있다.

특히, 상기 (B) 단계는, 본딩 페이스트를 프린팅하여 접착층을 형성하고 리플로 또는 경화기를 통해 실장된 소자를 고정시키는 단계인 것이 바람직하다.

또한, 상기 (C)단계의 절연층은 프리프레그 또는 본딩 시트인것이 바람직하다.

또한, 상기 (E) 단계는, (E-1) 상기 접착층을 레이저 가공하여 소자 전극이 오픈되도록 개구부를 형성하는 단계; (E-2) 상기 개구부에 솔더 페이스트를 충진하는 단계; (E-3) 리플로를 통해 상기 솔더 페이스트를 경화하는 단계;를 포함하여 이루어질 수 있다.

또한, 상기 (E) 단계 이후에, (F) 상기 회로패턴 상에 절연층과 동박층을 순차적으로 적층하고 비아와 외층 회로패턴을 형성하는 단계;를 더 포함할 수 있다.

본 발명에 의하면, 소자를 실장하기 위한 본딩 페이스트로 이루어진 접착층과 상기 접착층을 가공하여 솔더 페이스트로 충진된 접속부를 포함하는 임베디드 인쇄회로기판을 제공함으로써 기판 표면에 다른 부품을 실장하기 위한 리플로 과정에서 솔더가 재용융되어도 브리지 형성을 방지할 수 있게 된다. 더욱이 본딩 페이스트가 프린팅되어 있는 상태이므로 언더필(Underfill) 약품과 동일한 기능을 할 수 있고 전극을 Cu로 바꾸지 않고 일반적으로 사용되는 Sn 전극으로 된 소자를 사용할 수 있게 된다.

도 1a는 본 발명의 일 실시 형태에 따른 임베디드 인쇄회로기판의 단면도이다.
도 1b는 본 발명의 일 실시 형태에 따라 임베디드 인쇄회로기판에 매립된 수동 소자 및 능동 소자의 상면도이다.
도 2는 본 발명의 일 실시 형태에 따른 임베디드 인쇄회로기판의 제조 공정도이다.

이하 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다.

도 1a는 본 발명의 일 실시 형태에 따른 임베디드 인쇄회로기판의 단면도를도시한 도면이다. 도 1a를 참조하면, 본 발명의 구조는 소자(40)가 매립된 임베디드 인쇄회로기판에 있어서, 능동 소자(40) 또는 수동 소자(40)를 기판에 접착시키는 접착층(30)과 상기 접착층(30) 내에 형성되어 소자(40)를 회로패턴과 전기적으로 연결시키는 솔더 페이스트로 이루어진 접속부(90)를 포함하는 것을 특징으로 한다. 이때 상기 접착층(30)은 에폭시 계열의 본딩 페이스트를 프린팅한 것이 바람직하다. 또한, 상기 접속부(90)는 소자(40)의 전극 부분에 있는 본딩 페이스트를 레이저를 통해 제거하여 전극 부위를 오픈시켜 개구부(80)를 형성하고 상기 오픈된 영역 즉 개구부(80)에 솔더 페이스트를 충진하고 리플로(Reflow)를 통해 경화시켜 회로와 소자(40)가 연결될 수 있게 한다. 이렇게 소자(40) 실장을 위해 본딩 페이스트로 접착층(30)을 형성하고 접착층(30) 내에 솔더 페이스트로 충진된 접속부(90)를 형성함으로써 다른 소자를 실장하기 위한 리플로 과정에서 솔더가 재용융되어도 브리지 형성을 방지할 수 있게 된다. 또한, 전극에 따로 회로를 연결하기 위한 공정이 없으므로 소자(40)에 어택(attack)을 없애고, 본딩 페이스트가 프린팅되어 있는 상태이므로 언더필(Underfill) 약품과 동일한 기능을 할 수 있을 뿐 아니라 전극을 Cu로 바꾸지 않고 일반적으로 사용되는 Sn 전극으로 된 소자(40)를 사용할 수 있게 된다. 도 1b는 본 발명의 일 실시 형태에 따라 임베디드 인쇄회로기판에 매립된 수동 소자(40) 및 능동 소자(40)의 상면도로써 회로패턴을 제외하고 접착층(30)과 접속부(90)를 도시하였다.

도 2는 본 발명의 일 실시 형태에 따른 임베디드 인쇄회로기판의 제조 공정을 도시한 도면이다. 도 2를 참조하면, 먼저 동박만으로는 핸들링이 어려우므로 캐리어 기판(10) 상에 동박층(20)을 형성하고(S1), 소자(40)를 실장하기 위해 상기 동박층(20) 상에 접착층(30)을 형성한다(S2). 이때 상기 접착층(30)은 에폭시 계열의 본딩 페이스트를 프린팅하는 것이 바람직하다. 다음으로 칩 마운터를 통해 정해진 위치에 소자(40)를 이동시키고 상기 접착층(30) 상에 능동 소자(40) 또는 수동 소자(40)를 실장한다(S3). 이때, 리플로 혹은 경화기를 통해 본딩 페이스트를 경화시켜 소자(40)를 고정시킨다. 절연층(50)과 동박층(60)을 순차적으로 적층하고 캐리어 기판(10)을 제거하면서 플립(flip)시키는데(S4) 상기 절연층(50)은 프리프레그 또는 본딩 시트인 것이 바람직하다. 이후, 상기 동박층(20, 60)에 회로패턴(70)을 형성하면서 드릴링을 통해 소자(40) 전극 부분도 회로를 오픈시킨다(S5). 다음으로 소자(40)의 전극 부분에 있는 본딩 페이스트를 레이저 가공을 통해 제거하여 전극 부분이 오픈되도록 개구부(80)를 형성하는데(S6) 이때 상기 개구부(80)는 소자(40) 전극 전부가 아닌 일부만이 오픈되도록 형성하는 것이 바람직하다. 다음으로 상기 개구부(80)에 솔더 페이스트를 충진하여 소자(40)와 회로가 전기적으로 연결될 수 있게 하며 상기 프린팅된 솔더는 리플로를 통해 경화시킬 수 있다(S7). 도면에는 도시하지 않았지만 상기 회로패턴(70) 상에 절연층과 동박층을 순차적으로 적층하고 비아와 외층 회로패턴을 형성하는 단계를 더 포함하여 다층 임베디드 인쇄회로기판을 제조할 수 있다. 상기와 같이 소자(40) 실장을 위해 본딩 페이스트로 접착층(30)을 형성하고 접착층(30) 내에 솔더 페이스트로 충진된 접속부(90)를 형성함으로써 다른 소자를 실장하기 위한 리플로 과정에서 솔더가 재용융되어도 브리지 형성을 방지할 수 있게 되며 소자(40) 전극이 Cu 전극 혹은 Au 전극으로 된 특수 부품을 쓰지 않고 일반적으로 사용되는 Sn 전극으로 된 소자(40)를 사용할 수 있게 된다.

이상 도면과 명세서에서 최적 실시예들이 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

10: 캐리어 기판 20, 60: 동박층
30: 접착층 40: 소자
50: 절연층 70: 회로패턴
80: 개구부 90: 접속부

Claims

소자가 매립된 임베디드 인쇄회로기판에 있어서,
상기 소자를 기판에 접착시키는 접착층; 및
상기 접착층 내에 형성되어 소자를 회로패턴과 전기적으로 연결시키는 솔더 페이스트로 이루어진 접속부;
를 포함하며,
상기 접속부는, 상기 접착층을 가공하여 개구부를 형성한 후, 상기 개구부에 솔더 페이스트를 충진함으로써 형성되는 임베디드 인쇄회로기판..
청구항 1에 있어서,
상기 접착층은,
본딩 페이스트로 이루어진 임베디드 인쇄회로기판.
삭제
(A) 캐리어 기판상에 동박층을 적층하는 단계;
(B) 상기 동박층 상에 소자 부착을 위해 접착층을 형성하고 소자를 실장하는 단계;
(C) 절연층과 동박층을 순차적으로 적층하고 캐리어 기판을 제거하는 단계;
(D) 회로패턴을 형성하는 단계;
(E) 상기 접착층 내에 솔더 페이스트로 이루어진 접속부를 형성하는 단계;
를 포함하는 임베디드 인쇄회로기판의 제조 방법.
청구항 4에 있어서,
상기 (B) 단계는,
본딩 페이스트를 프린팅하여 접착층을 형성하고 리플로 또는 경화기를 통해 실장된 소자를 고정시키는 단계인 임베디드 인쇄회로기판의 제조 방법.
청구항 4에 있어서,
상기 (C)단계의 절연층은,
프리프레그 또는 본딩 시트인 인쇄회로기판의 제조 방법.
청구항 4에 있어서,
상기 (E) 단계는,
(E-1) 상기 접착층을 레이저 가공하여 소자 전극이 오픈되도록 개구부를 형성하는 단계;
(E-2) 상기 개구부에 솔더 페이스트를 충진하는 단계;
(E-3) 리플로를 통해 상기 솔더 페이스트를 경화하는 단계;
를 포함하는 임베디드 인쇄회로기판의 제조 방법.
청구항 4에 있어서,
상기 (E) 단계 이후에,
(F) 상기 회로패턴 상에 절연층과 동박층을 순차적으로 적층하고 비아와 외층 회로패턴을 형성하는 단계;
를 더 포함하는 임베디드 인쇄회로기판의 제조 방법.