KR101197784B1 - 임베디드 인쇄회로기판 및 그 제조 방법 - Google Patents
임베디드 인쇄회로기판 및 그 제조 방법 Download PDFInfo
- Publication number
- KR101197784B1 KR101197784B1 KR1020100012351A KR20100012351A KR101197784B1 KR 101197784 B1 KR101197784 B1 KR 101197784B1 KR 1020100012351 A KR1020100012351 A KR 1020100012351A KR 20100012351 A KR20100012351 A KR 20100012351A KR 101197784 B1 KR101197784 B1 KR 101197784B1
- Authority
- KR
- South Korea
- Prior art keywords
- circuit board
- printed circuit
- solder paste
- epoxy
- manufacturing
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 229910000679 solder Inorganic materials 0.000 claims abstract description 46
- 239000004593 Epoxy Substances 0.000 claims abstract description 29
- 239000000203 mixture Substances 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 15
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 9
- 239000011889 copper foil Substances 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 9
- 229910020816 Sn Pb Inorganic materials 0.000 claims description 4
- 229910020836 Sn-Ag Inorganic materials 0.000 claims description 4
- 229910020888 Sn-Cu Inorganic materials 0.000 claims description 4
- 229910020922 Sn-Pb Inorganic materials 0.000 claims description 4
- 229910020994 Sn-Zn Inorganic materials 0.000 claims description 4
- 229910020988 Sn—Ag Inorganic materials 0.000 claims description 4
- 229910019204 Sn—Cu Inorganic materials 0.000 claims description 4
- 229910008783 Sn—Pb Inorganic materials 0.000 claims description 4
- 229910009069 Sn—Zn Inorganic materials 0.000 claims description 4
- QCEUXSAXTBNJGO-UHFFFAOYSA-N [Ag].[Sn] Chemical compound [Ag].[Sn] QCEUXSAXTBNJGO-UHFFFAOYSA-N 0.000 claims description 4
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 claims description 4
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 claims description 4
- 238000007639 printing Methods 0.000 claims description 4
- GZCWPZJOEIAXRU-UHFFFAOYSA-N tin zinc Chemical compound [Zn].[Sn] GZCWPZJOEIAXRU-UHFFFAOYSA-N 0.000 claims description 4
- JWVAUCBYEDDGAD-UHFFFAOYSA-N bismuth tin Chemical compound [Sn].[Bi] JWVAUCBYEDDGAD-UHFFFAOYSA-N 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims description 2
- 229910020830 Sn-Bi Inorganic materials 0.000 claims 1
- 229910018728 Sn—Bi Inorganic materials 0.000 claims 1
- 230000035939 shock Effects 0.000 abstract description 8
- 239000000463 material Substances 0.000 abstract description 6
- 238000005516 engineering process Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 4
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G08—SIGNALLING
- G08B—SIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
- G08B21/00—Alarms responsive to a single specified undesired or abnormal condition and not otherwise provided for
- G08B21/18—Status alarms
- G08B21/24—Reminder alarms, e.g. anti-loss alarms
-
- G—PHYSICS
- G08—SIGNALLING
- G08B—SIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
- G08B23/00—Alarms responsive to unspecified undesired or abnormal conditions
-
- G—PHYSICS
- G08—SIGNALLING
- G08B—SIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
- G08B3/00—Audible signalling systems; Audible personal calling systems
- G08B3/10—Audible signalling systems; Audible personal calling systems using electric transmission; using electromagnetic transmission
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Business, Economics & Management (AREA)
- Emergency Management (AREA)
- Electromagnetism (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
본 발명은 에폭시 솔더페이스트 혼합물을 포함하는 임베디드 인쇄회로기판 및 그 제조 방법에 관한 것으로, 구체적으로는 소자가 내장된 인쇄회로기판에 있어서, 상기 소자와 기판 내층부의 전극 패드 사이에 에폭시 솔더페이스트 혼합물이 형성된 것을 특징으로 한다.
본 발명에 의하면, 소자 실장시 에폭시 솔더페이스트 혼합물을 이용함으로써 밀착력을 증가시켜 열충격시 갭의 발생을 방지하고 소자와 PCB사이에 언더필로 인하여 양 접합 물질의 이동을 막아 마이크로 쇼트를 방지하여 신뢰성이 향상시킬 수 있는 효과가 있다.
본 발명에 의하면, 소자 실장시 에폭시 솔더페이스트 혼합물을 이용함으로써 밀착력을 증가시켜 열충격시 갭의 발생을 방지하고 소자와 PCB사이에 언더필로 인하여 양 접합 물질의 이동을 막아 마이크로 쇼트를 방지하여 신뢰성이 향상시킬 수 있는 효과가 있다.
Description
본 발명은 임베디드 인쇄회로기판 및 그 제조 방법에 관한 것이다.
최근 전자 기기의 경박단소화와 관련하여 소자가 기판내에 매립되는 임베디드(Embedded) PCB(Printed Circuit Board)에 관한 기술이 발달하고 있다. 수동소자와 능동소자가 PCB의 표면을 공유하고 있는 종래의 PCB와는 달리 임베디드 PCB는 저항이나 커패시터 등과 같은 수동 소자 또는 IC와 같은 능동 소자가 기판에 내장되어 있어 PCB의 표면에 여유공간을 확보할 수 있으며 종래의 PCB에 비하여 배선밀도를 높일 수 있어 더욱 컴팩트한 전자기기의 개발이 가능하게 된다.
또한 소자가 수직방향으로 연결되어 배선 길이가 크게 감소되어 고주파 신호를 사용하는 전자기기에서 기생효과(Parasitic Effect)에 의한 임피던스 발생 및 신호지연 등의 문제를 줄이는 효과가 있다. 이러한 이유로 시스템의 집적도 향상을 위하여 EPAD(Embedded Active/Passive Device) 기술이 주목을 받고 있다. 이러한 과정에서 표면 실장 기술(Surface Mounting Technology : SMT)이 실장 기술의 주류가 되었다. 상기 표면 실장 기술은 인쇄회로기판상에 솔더 페이스트를 스크린 인쇄하고, 소자를 실장한 후, 리플로시켜서 회로기판을 제작하는 기술이다. 이러한 표면 실장 기술은 임베디드 PCB의 핵심 기술 중 하나로서, 외부의 열 충격으로 부터 내부 소자의 접속에 사용되는 솔더의 신뢰성을 확보하는 것이 중요하다.
도 1은 종래의 솔더 페이스트를 이용하여 소자를 내장한 임베디드 인쇄회로기판의 제조 공정을 도시한 도면이다.
구체적으로는, (a) 캐리어 기판상(50)에 동박층(40)을 적층하고 소자(10)를 실장하기 위한 전극 패드(30)를 형성한다. 상기 소자(10)를 전극 패드(30) 상에 고정시키기 위해 솔더 페이스트(20)를 인쇄하고 소자(10)를 전극 패드(30) 상에 실장한 후, 상기 솔더 페이스트(30)를 리플로(Refolw)시켜 고정시킨다. (b) 상기 기판상에 절연층(60)과 동박층을 적층하고 캐리어 기판(50)을 제거한 후 (c) 외층부의 회로 패턴(80)을 형성한다. (d) 신뢰성 검증을 위해 다수의 리플로우 가열을 행하는데 이 때 도면에서와 같이 소자(10) 하부 중 전극 패드(30) 사이 영역(X)에 솔더 브리지(Solder Bridge)현상이 발생하여 마이크로 쇼트(Micro Short)가 나타나거나 소자와 프리프레그 사이의 CTE(Coefficient of Thermal Expansion : 열팽창계수)의 부조화로 갭(Gap)이 발생하는 문제점이 생긴다. 따라서, 내부 소자의 접속에 있어서 외부의 솔더 재료와 동일한 성분의 솔더를 사용하기 때문에 외부 실장을 진행할 시, 열 충격에 의하여 내부의 솔더가 재용융 됨으로 인해 마이크로 쇼트가 발생할 가능성이 높게 된다.
본 발명은 상술한 문제를 해결하기 위하여 안출된 것으로, 본 발명의 목적은 소자 매립형 인쇄회로기판에 있어서 에폭시와 솔더 페이스트가 혼합된 특수 솔더를 사용하여 소자를 실장함으로써 절연층과 소자사이에 CTE를 완화시키고 그 결합력을 향상시켜 소자와 제품사이에 열충격으로 인한 갭의 발생을 방지하고 소자를 결합시키는 솔더간의 마이크로 쇼트를 방지하여 신뢰성을 향상시킬 수 있게 된다.
상술한 과제를 해결하기 위하여 제공되는 본 발명의 구성은 소자가 내장된 임베디드 인쇄회로기판에 있어서 상기 소자와 기판 내층부의 전극 패드 사이에 에폭시와 솔더 페이스트 혼합물이 형성된 것을 특징으로 하는 임베디드 인쇄회로기판을 제공하여 소자와 PCB간의 CTE 부조화를 에폭시가 강한 밀착력으로 인하여 열충격시 갭이 발생하는 것을 방지할 수 있게 된다.
특히, 상술한 에폭시가 소자 하부의 전극 패드 사이의 공간부를 언더필(Underfill)시키는 형태인 것을 특징으로 하여 양 접합 물질의 이동을 막아 마이크로 쇼트를 방지할 수 있게 된다.
또한, 상기 에폭시가 소자 전체를 감싸는 형태인 것을 특징으로 하여 신뢰성을 향상시킬 수 있게 된다.
아울러, 상기 솔더 페이스트는 주석-납(Sn-Pb)계, 주석-은(Sn-Ag)계, 주석-아연(Sn-Zn)계, 주석-구리(Sn-Cu)계 또는 주석-비스무트(Sn-Bi)계 솔더 중 어느 하나를 함유하는 것을 특징으로 할 수 있다.
또한, (a) 캐리어 기판상에 동박층을 적층하고 전극 패드를 형성하는 단계; (b) 상기 전극 패드 상에 에폭시와 솔더 페이스트 혼합물을 인쇄하고 소자를 실장하는 단계; (c) 절연층과 동박층을 순차적으로 적층하고 캐리어 기판을 제거하는 단계; (d) 외층부의 회로 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 임베디드 인쇄회로기판의 제조 방법을 제공하여 기존의 표면 실장 기술을 이용하여 신뢰성이 향상된 임베디드 인쇄회로기판을 제작할 수 있게 된다.
특히, 상술한 (b)단계의 솔더 페이스트는 주석-납(Sn-Pb)계, 주석-은(Sn-Ag)계, 주석-아연(Sn-Zn)계, 주석-구리(Sn-Cu)계 또는 주석-비스무트(Sn-Bi)계 솔더 중 어느 하나를 함유하는 것을 특징으로 할 수 있다.
또한, 상기 (b)단계는 상기 에폭시가 소자 하부의 전극 패드 사이의 공간부를 언더필(Underfill)시키는 형태가 되도록 소자를 실장하는 단계인 것을 특징으로 할 수 있다.
또한, 상기 (b)단계는 상기 에폭시가 소자 전체를 감싸는 형태가 되도록 소자를 실장하는 단계인 것을 특징으로 할 수 있다.
아울러, 상기 (b)단계는, (b-1) 상기 전극 패드상에 에폭시와 솔더 페이스트 혼합물을 인쇄하는 단계; (b-2) 상기 혼합물상에 소자를 위치시키는 단계;
(b-3) 상기 솔더 페이스트를 리플로우 가열하여 상기 전극 패드상에 소자를 고정하는 단계를 포함하는 것을 특징으로 할 수 있다.
또한, 상기 (d)단계 이후에, 외층부에 소자를 실장하는 단계를 더 포함하는 것을 특징으로 할 수 있다.
본 발명에 따르면, 인쇄회로기판 내부에 소자를 매립함에 있어서, 에폭시와 솔더 페이스트 혼합물을 이용하여 소자를 전극 패드상에 실장시킴으로써 소자와 PCB간의 CTE 부조화를 에폭시가 강한 밀착력으로 결합시켜 열충격시 갭이 발생하는 것을 방지하고 소자와 PCB사이의 언더필(Undrfill)을 통하여 양 접합 물질의 이동을 막아 마이크로 쇼트를 방지할 수 있게 된다.
아울러, 기존의 표면 실장 기술을 이용함으로써 신뢰성이 향상된 임베디드 인쇄회로기판을 제작할 수 있는 효과를 가지게 된다.
도 1은 종래의 기술에 따라 기존의 솔더 페이스트를 이용하여 소자를 내장한 임베디드 인쇄회로기판의 제조 공정을 도시한 공정도이다.
도 2는 본 발명의 바람직한 일 실시 형태에 따른 임베디드 인쇄회로기판의 제조 공정도이다.
도 2는 본 발명의 바람직한 일 실시 형태에 따른 임베디드 인쇄회로기판의 제조 공정도이다.
이하 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다.
도 2는 본 발명의 바람직한 일 실시 형태에 따른 임베디드 인쇄회로기판의 제조 공정도를 도시한 도면이다. 본 발명은 소자가 내장된 임베디드 인쇄회로기판에 있어서, 상기 소자와 기판 내층부의 전극 패드 사이에 에폭시와 솔더 페이스트 혼합물이 형성된 것을 특징으로 하는 임베디드 인쇄회로기판 및 그 제조 방법을 요지로 하는 것으로 에폭시와 솔더 페이스트 혼합물을 사용하여 소자를 고정시킴으로써 열충격에 의한 갭의 발생을 방지하고 솔더간의 마이크로 쇼트를 방지하여 신뢰성이 향상된 임베디드 인쇄회로기판을 제공하는 것을 핵심으로 한다. 구체적으로 도면을 참조하여 공정을 살펴보면, (a) 단계에서는 캐리어 기판(160)상에 동박층(150)을 적층하고 소자(110)를 실장할 전극 패드(140)를 형성한 후 에폭시와 솔더 페이스트 혼합물(120)을 전극 패드(140)상에 인쇄하고 소자(110)를 실장할 곳에 위치시킨다. 이 경우 상기 솔더 페이스트(130)는 주석-납(Sn-Pb)계, 주석-은(Sn-Ag)계, 주석-아연(Sn-Zn)계, 주석-구리(Sn-Cu)계 또는 주석-비스무트(Sn-Bi)계 솔더 중 어느 하나를 함유하는 것이 바람직하다. 이러한 에폭시와 솔더 페이스트 혼합물(120)을 사용함으로써 이하에서 알 수 있듯이 열 충격시 갭의 발생을 방지하여 제품의 신뢰성을 향상시킬 수 있게 된다. (b) 단계에서는 리플로우(Reflow) 공정을 통해 소자(110)를 전극 패드(140)상에 실장한다. 이 경우 소자(110) 하부의 전극 패드(140) 사이의 공간부를 에폭시(170)에 의해 언더필하거나 도면에서와 같이 에폭시(170)가 소자(110) 전체를 감싸는 형태를 함으로써 솔더 페이스트(130)의 이동을 막아 마이크로 쇼트를 방지할 수 있게 된다. (c) 단계에서는 절연층(180)과 동박층(190)을 순차적으로 가열, 가압하여 적층한 후 캐리어 기판(160)을 제거하고 (d) 단계에서는 패터닝을 통해 기판의 외층부에 회로 패턴(200)을 형성한다. 이 경우 상기 외층부에 소자를 실장하는 단계를 더 포함할 수 있다. 이때 종래에는 내층부의 소자 실장에 있어서 외층부의 솔더 재료와 동일한 성분의 솔더 재료를 사용하기 때문에 외부 실장 진행시, 열 충격에 의해 내부의 솔더가 재용융되면서 마이크로 쇼트가 발생할 가능성이 높았지만, 본 발명에서는 에폭시 솔더페이스트 혼합물을 사용함으로써 이를 방지할 수 있게 된다. 이렇게 에폭시 솔더페이스트 혼합물을 사용함으로써 기존의 표면 실장 기술을 이용하여 신뢰성이 향상된 임베디드 인쇄회로기판을 제조할 수 있게 된다.
이상 도면과 명세서에서 최적 실시예들이 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
10, 110: 소자 20, 130: 솔더 페이스트
30, 140: 전극 패드 40, 70, 150, 190 : 동박층
50, 160: 캐리어 기판 60, 180: 절연층
80, 200: 회로 패턴 120: 에폭시 솔더페이스트 혼합물
170: 에폭시
30, 140: 전극 패드 40, 70, 150, 190 : 동박층
50, 160: 캐리어 기판 60, 180: 절연층
80, 200: 회로 패턴 120: 에폭시 솔더페이스트 혼합물
170: 에폭시
Claims (10)
- 삭제
- 삭제
- 삭제
- 삭제
- (a) 캐리어 기판상에 동박층을 적층하고 전극 패드를 형성하는 단계;
(b) 상기 전극 패드 상에 에폭시와 솔더 페이스트의 혼합물을 인쇄하고, 상기 에폭시가 소자 하부 중 상기 전극 패드간에 이격되어 형성된 공간부를 언더필(Underfill)시키는 형태가 되도록 소자를 실장하는 단계;
(c) 절연층과 동박층을 순차적으로 적층하고 캐리어 기판을 제거하는 단계;
(d) 외층부의 회로 패턴을 형성하는 단계;
를 포함하는 것을 특징으로 하는 임베디드 인쇄회로기판의 제조 방법.
- 청구항 5에 있어서,
상기 (b)단계의 솔더 페이스트는,
주석-납(Sn-Pb)계, 주석-은(Sn-Ag)계, 주석-아연(Sn-Zn)계, 주석-구리(Sn-Cu)계 또는 주석-비스무트(Sn-Bi)계 솔더 중 어느 하나를 함유하는 것을 특징으로 하는 임베디드 인쇄회로기판의 제조 방법.
- 삭제
- 청구항 5에 있어서,
상기 (b)단계는,
상기 에폭시가 상기 소자 전체를 더 감싸는 형태가 되도록 소자를 실장하는 단계인 것을 특징으로 하는 임베디드 인쇄회로기판의 제조 방법.
- 청구항 5, 6 및 8 중 어느 한 항에 있어서,
상기 (b)단계는,
(b-1) 상기 전극 패드상에 에폭시와 솔더 페이스트의 혼합물을 인쇄하는 단계;
(b-2) 상기 에폭시와 솔더 페이스트의 혼합물상에 소자를 위치시키는 단계;
(b-3) 상기 솔더 페이스트를 리플로우 가열하여 상기 전극 패드상에 소자를 고정하는 단계;
를 포함하는 것을 특징으로 하는 임베디드 인쇄회로기판의 제조 방법.
- 청구항 9에 있어서,
상기 (d)단계 이후에,
상기 외층부에 소자를 실장하는 단계를 더 포함하는 것을 특징으로 하는 임베디드 인쇄회로기판의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100012351A KR101197784B1 (ko) | 2010-02-10 | 2010-02-10 | 임베디드 인쇄회로기판 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100012351A KR101197784B1 (ko) | 2010-02-10 | 2010-02-10 | 임베디드 인쇄회로기판 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110092748A KR20110092748A (ko) | 2011-08-18 |
| KR101197784B1 true KR101197784B1 (ko) | 2012-11-06 |
Family
ID=44929548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100012351A KR101197784B1 (ko) | 2010-02-10 | 2010-02-10 | 임베디드 인쇄회로기판 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101197784B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100725481B1 (ko) * | 2006-02-24 | 2007-06-07 | 삼성전기주식회사 | 전자 소자 내장형 인쇄회로기판 및 그 제조 방법 |
-
2010
- 2010-02-10 KR KR1020100012351A patent/KR101197784B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100725481B1 (ko) * | 2006-02-24 | 2007-06-07 | 삼성전기주식회사 | 전자 소자 내장형 인쇄회로기판 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20110092748A (ko) | 2011-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20090316373A1 (en) | PCB having chips embedded therein and method of manfacturing the same | |
| KR101204233B1 (ko) | 전자부품 내장형 인쇄회로기판 및 그 제조방법 | |
| KR20130021689A (ko) | 반도체 패키지 및 그 제조 방법 | |
| KR101516072B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| JPWO2009104506A1 (ja) | プリント配線板、電子装置及びその製造方法 | |
| KR20100009941A (ko) | 단차를 갖는 몰딩수지에 도전성 비아를 포함하는 반도체패키지, 그 형성방법 및 이를 이용한 적층 반도체 패키지 | |
| JP2001217514A (ja) | 多層配線基板 | |
| TW201429328A (zh) | 印刷電路板及其製造方法 | |
| US20100327452A1 (en) | Mounting structure and method of manufacturing the same | |
| JP2014045190A (ja) | 印刷回路基板の製造方法 | |
| KR20080073648A (ko) | 다층 배선 기판 및 그 제조 방법 | |
| JP2005243761A (ja) | 中継基板、中継基板付き樹脂製基板 | |
| KR101197784B1 (ko) | 임베디드 인쇄회로기판 및 그 제조 방법 | |
| JP2008078573A (ja) | 部品内蔵型多層プリント配線板 | |
| KR101292594B1 (ko) | 금속 댐이 형성된 임베디드 인쇄회로기판 및 그 제조 방법 | |
| JP2012074505A (ja) | 半導体搭載装置用基板、半導体搭載装置 | |
| WO2005072032A1 (ja) | 回路基板、回路基板の実装構造および回路基板の実装方法 | |
| KR101086835B1 (ko) | 임베디드 인쇄회로기판 및 그 제조 방법 | |
| JP2010080671A (ja) | 電子素子実装体 | |
| JP2011249457A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
| JP5860256B2 (ja) | 配線基板 | |
| JP2005340230A (ja) | プリント配線板および部品実装体の製造方法 | |
| Andoh et al. | The progress of the ALIVH substrate | |
| US6462282B1 (en) | Circuit board for mounting bare chip | |
| JP2005244164A (ja) | 中継基板付き基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20100210 |
|
| PA0201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20110421 Patent event code: PE09021S01D |
|
| PG1501 | Laying open of application | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20120912 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20121030 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20121031 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| FPAY | Annual fee payment |
Payment date: 20150904 Year of fee payment: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20150904 Start annual number: 4 End annual number: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20160905 Year of fee payment: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20160905 Start annual number: 5 End annual number: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20170905 Year of fee payment: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20170905 Start annual number: 6 End annual number: 6 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20190810 |