JP5184497B2 - 電子部品内装型プリント基板及びその製造方法 - Google Patents

電子部品内装型プリント基板及びその製造方法 Download PDF

Info

Publication number
JP5184497B2
JP5184497B2 JP2009275331A JP2009275331A JP5184497B2 JP 5184497 B2 JP5184497 B2 JP 5184497B2 JP 2009275331 A JP2009275331 A JP 2009275331A JP 2009275331 A JP2009275331 A JP 2009275331A JP 5184497 B2 JP5184497 B2 JP 5184497B2
Authority
JP
Japan
Prior art keywords
electronic component
flexible film
layer
insulating layer
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009275331A
Other languages
English (en)
Other versions
JP2011082471A (ja
Inventor
ボック ウェ，ホン
ション ジョン，テ
ジュン キム，ダイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2011082471A publication Critical patent/JP2011082471A/ja
Application granted granted Critical
Publication of JP5184497B2 publication Critical patent/JP5184497B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、電子部品内装型プリント基板及びその製造方法に関する。
半導体パッケージのプロファイル減少と多様な機能を要求する傾向の市場において、プリント基板の具現に多様な技術が要求される。
例えば、ＦＣＢＧＡ（Ｆｌｉｐ Ｃｈｉｐ Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッケージの製造において、ＩＣ部品の電気的導電性端子またはランドはリフロー可能なソルダバンプまたはボールを使用して基板の表面上にダイボンド領域の対応ランドに直接ソルダリングされる。
この際、電子部品または部品は基板トレースを含む電気的導電性経路の階層を通じて電子システムの他の素子に機能的に接続され、基板トレースは、一般的にシステムのＩＣなどの電子部品の間で伝送される信号を運搬する。
ＦＣＢＧＡの場合、基板上端のＩＣと下端のキャパシタ（Ｃａｐａｃｉｔｏｒ）がそれぞれ表面実装できる。
この場合、基板の厚さの分だけ、ＩＣとキャパシタを連結する回路の経路（Ｐａｔｈ）、つまり連結回路の長さが増え、インピーダンス値が増加して、電気的性能に良くない影響を及ぼす。
また、下端面の一定面積をチップ実装のために使用するしかないため、例えば、下端のすべての面にボールアレイを望む使用者の場合には要求を満足させることができないなど、設計自由度が制限される。
これに対する解決方案として、部品を基板中に挿入して回路の経路を減らす部品内装技術が台頭している。
内装型ＰＣＢは、既存の基板上にパッケージの形態に実装されていたアクティブ／パシブ（Ａｃｔｉｖｅ／ｐａｓｓｉｖｅ）電子部品を有機基板内に内蔵することで、余分の表面積確保による多重機能（Ｍｕｌｔｉ−ｆｕｎｃｔｉｏｎｉｎｇ）、信号伝逹ライン（ｌｉｎｅ）の最小化による高周波低損失／高効率技術対応及び小型化の期待を満足させることができる、一種の次世代３次元パッケージ技術を形成することができ、新形態の高機能パッケージングトレンドを導き出すことができる。
図１Ａ〜図１Ｅは、従来の電子部品内装プリント基板の製造方法を工程順に示す断面図であり、これら図を参照して従来技術の問題点を説明する。
まず、図１Ａに示すように、電子部品１が配置される空洞２が形成された絶縁材３と絶縁材３の一面に付着されたテープ４とを含む基板本体１０を準備する段階である。
ついで、図１Ｂに示すように、電子部品１を絶縁材３の空洞２内に配置する段階である。この際、電子部品１は真空吸着方式のヘッダー（図示せず）を利用して空洞２内に配置され、テープ４によって支持される。
ついで、図１Ｃに示すように、空洞２を含む基板本体１０に絶縁層５を積層する段階である。絶縁層５を電子部品１が配置された空洞２内に積層することで、電子部品１は絶縁層５に埋め込まれる。
ついで、図１Ｄに示すように、テープ４を除去する段階である。元々テープ４は、電子部品１が絶縁層５によって基板本体１０に固定されるまで、電子部品１を支持する手段であるので、絶縁層５が積層された後に除去されるものである。
ついで、図１Ｅに示すように、テープ４が付着された絶縁材３の一面にも絶縁層５を積層して電子部品１を基板本体１０に内蔵し、ビア６及び回路パターン７を含む回路層８を形成する段階である。
ここで、ビア６は、電子部品１の接続端子９と電気的に連結される。前述した従来技術によれば、基板本体１０に電子部品１配置用空洞２を加工する工程が必要であるが、この工程は多大な時間と費用がかかり、空洞２の内部に精密に電子部品１を配置することが難しい問題点があった。また、電子部品１を空洞２の内部に配置した後、空洞２の残余部分に絶縁層５がまったく充填されなくてボイド（ｖｏｉｄ）が発生するおそれがある。
そして、基板本体１０に絶縁層５を積層した後には、電子部品１の接続端子９を基板本体１０の外部で識別することができないため、絶縁層５に接続端子９を露出させるビアを形成するに際して、位置整合が難しい問題点がある。
さらに、ビア形成の際、レーザードリルによって電子部品１が貫通される不良の発生するおそれがある。また、レーザードリルでビアを加工して電子部品１の接続端子９を基板本体１０の回路と連結しなければならないので、内蔵可能な電子部品１のＩ／Ｏの数とピッチ（ｐｉｔｃｈ）が制限される問題点がある。
その外にも、電子部品１の接続端子９を基板本体１０の回路と連結するためには、再配線が必要であるので、設計自由度が低下し、製造コストが上昇する問題点がある。
本発明は、前記のような問題点を解決するためになされたもので、本発明の目的は、フレキシブルフィルムに形成された接続パターンを電子部品の接続端子と接続部材で直接接続させることにより、別途の再配線が必要なく、製造工程を簡素化することができる電子部品内装型プリント基板及びその製造方法を提供する。
本発明の一面によれば、フレキシブルフィルム；前記フレキシブルフィルムの一面に積層された絶縁層；前記フレキシブルフィルムの一面に実装されて前記絶縁層に埋め込まれた電子部品；前記フレキシブルフィルムの一面に形成され、接続部材によって前記電子部品の接続端子と接続する接続パターンを含む回路層；及び前記回路層に連結され、前記回路層に連結され、前記回路層を基準として、前記回路層の上下に向かい合って、前記フレキシブルフィルム側に前記フレキシブルフィルムを貫通する１個のビア、前記絶縁層側に前記絶縁層側を貫通する１個のビア、合計２個のビア；；を含み、前記電子部品と前記フレキシブルフィルムの間の前記接続端子周りには前記絶縁層が充填されている電子部品内装型プリント基板が提供される。
また、上記プリント基板では、前記フレキシブルフィルムの露出面または前記絶縁層の露出面に形成されて前記ビアと連結された回路パターンをさらに含むことが好ましい。
更に、上記プリント基板では、前記フレキシブルフィルムの露出面または前記絶縁層の露出面に積層されたビルドアップ層をさらに含むことが好ましい。
なお、前記接続部材は、ソルダペーストであってもよく、また、前記フレキシブルフィルムは、ポリイミドで形成されることが好ましい。
本発明の他の面によれば、（Ａ）フレキシブルフィルムの一面に接続パターンを含む回路層を形成する段階；（Ｂ）前記接続パターンに電子部品の接続端子が接続部材によって接続されるように、前記電子部品をフェースダウン方式でフレキシブルフィルムの一面に実装する段階；（Ｃ）前記電子部品を埋め込むように、前記フレキシブルフィルムの一面に液状コーティングで絶縁層を積層し、前記電子部品と前記フレキシブルフィルムの間の前記接続端子周りには前記絶縁層を充填する段階；及び（Ｄ）前記回路層を基準として、前記回路層の上下に向かい合って、前記フレキシブルフィルム側に前記回路層と連結される前記フレキシブルフィルムを貫通する１個のビア、前記絶縁層側に前記回路層と連結される前記絶縁層側を貫通する１個のビア、合計２個のビアを形成する段階；を含む、電子部品内装型プリント基板の製造方法が提供される。
前記フレキシブルフィルムの露出面または前記絶縁層の露出面に前記ビアと連結される回路パターンを形成する段階をさらに含むことが好ましい。
前記（Ｃ）段階の後に、前記フレキシブルフィルムの露出面または前記絶縁層の露出面にビルドアップ層を積層する段階をさらに含むことが好ましい。
前記（Ｂ）段階で、前記接続部材は、ソルダペーストであってもよい。
前記（Ａ）段階で、前記フレキシブルフィルムは、ポリイミドで形成されることが好ましい。
本発明の特徴及び利点は、添付図面に基づいた以降の詳細な説明からより明らかになるであろう。
本発明の詳細な説明に先立ち、本明細書及び請求範囲に使用された用語や単語は、通常的で辞書的な意味に解釈されてはいけなく、発明者がその自分の発明を最善の方法で説明するために用語の概念を適切に定義することができるという原則に則って、本発明の技術的思想にかなう意味と概念に解釈されなければならない。
本発明によれば、接続部材を利用してフレキシブルフィルム上の接続パターンと電子部品の接続端子を直接接続させることにより、接続パターンと接続端子間の整合が容易であり、接続信頼性が高い。また、別途の再配線が不要であって製造コストを節減することができる効果がある。
また、本発明によれば、絶縁電子部品配置用空洞を加工する必要がなく、且つボイドが生成されるおそれがないため、製造工程を簡素化することができ、製造コストを節減することができる効果がある。
更に、本発明によれば、電子部品の接続端子に対応するように、接続パターンの微細な形成が可能であり、電子部品を内装した後、ビルドアップ層をさらに形成することができるので、Ｉ／Ｏの多い製品の対応が可能である。
従来の電子部品内装プリント基板の製造方法を工程順に示す断面図（１）である。 従来の電子部品内装プリント基板の製造方法を工程順に示す断面図（２）である。 従来の電子部品内装プリント基板の製造方法を工程順に示す断面図（３）である。 従来の電子部品内装プリント基板の製造方法を工程順に示す断面図（４）である。 従来の電子部品内装プリント基板の製造方法を工程順に示す断面図（５）である。 本発明の好適な実施例による電子部品内装型プリント基板の断面図（１）である。 本発明の好適な実施例による電子部品内装型プリント基板の断面図（２）である。 本発明の好適な実施例による電子部品内装型プリント基板の製造方法を工程順に示す断面図（１）である。 本発明の好適な実施例による電子部品内装型プリント基板の製造方法を工程順に示す断面図（２）である。 本発明の好適な実施例による電子部品内装型プリント基板の製造方法を工程順に示す断面図（３）である。 本発明の好適な実施例による電子部品内装型プリント基板の製造方法を工程順に示す断面図（４）である。 本発明の好適な実施例による電子部品内装型プリント基板の製造方法を工程順に示す断面図（５）である。 本発明の好適な実施例による電子部品内装型プリント基板の製造方法を工程順に示す断面図（６）である。
本発明の目的、利点及び特徴は、添付図面を参照する以下の詳細な説明及び好適な実施例からもっと明らかになろう。本明細書において、各図の構成要素に参照番号を付け加えるに際し、同じ構成要素には、たとえ異なる図面に表示されていても、できるだけ同一符号を付けることにする。また、“一面”、“上部”、“下部”などの用語は一つの構成要素を他の構成要素と区別するために使用されるもので、その構成要素が前記用語に制限されるものではない。以下、本発明の説明において、本発明の要旨を不必要にあいまいにすることができる関連の公知技術についての具体的な説明は、その詳細な説明を省略する。
以下、添付図面に基づいて本発明の好適な実施例を詳細に説明する。
図２及び図３は、本発明の好適な実施例による電子部品内装型プリント基板の断面図である。
図２及び図３に示すように、本実施例による電子部品内装型プリント基板１０００は、フレキシブルフィルム１００、フレキシブルフィルム１００の一面に積層された絶縁層２００、フレキシブルフィルム１００の一面にフェースダウン方式で実装されて絶縁層２００に埋め込まれた電子部品３００、フレキシブルフィルム１００の一面に形成され、接続部材３７０によって電子部品３００の接続端子３５０と接続する接続パターン４５０を含む回路層４００、及び回路層４００に連結され、ビア５００は絶縁層２００側に１個のビア、フレキシブルフィルム側に１個のビア、合計２個のビアが、回路層４００の上下に向かい合って（回路層４００を基準として、回路層４００の両側に位置するように）、各フィルム及び絶縁層を貫通して設けられた構造である（図２参照）。また、電子部品内装型プリント基板２０００は、フレキシブルフィルム１００の露出面または絶縁層２００の露出面に積層されたビルドアップ層６００をさらに含むことができる（図３参照）。
フレキシブルフィルム１００は、電子部品３００を実装する手段であり、フレキシブルフィルム１００の一面には、接続部材３７０によって電子部品３００の接続端子３５０と接続する接続パターン４５０を含む回路層４００が形成される。ここで、接続パターン４５０を含む回路層４００は、露光、現像などの画像形成工程と選択的エッチング工程によって形成することができる。この際、接続パターン４５０は、電子部品３００の接続端子３５０に対応するように形成しなければならない。また、回路層４００は、ビア５００と連結され、他層の回路パターン５５０と連結されることができる。
一方、フレキシブルフィルム１００の材質は、特に限定されるものではないが、ポリイミド（ＰＩ）、ポリエステル、または液晶ポリマーなどの高分子物質を活用することができ、その中でも耐熱性に優れたポリイミドを活用して絶縁層２００を積層する過程で熱が加わっても変形されないようにすることが好ましい。
電子部品３００は、フレキシブルフィルム１００の一面にフェースダウン方式（ｆａｃｅ ｄｏｗｎ ｔｙｐｅ）で実装され、上部には絶縁層２００が積層されてプリント基板に内蔵される。ここで、電子部品３００は、プリント基板と電気的に連結されて特定の機能をする部品で、例えば、キャパシタ素子または半導体素子であることができる。一方、前述したように、電子部品３００の接続端子３５０は、フレキシブルフィルム１００に形成された接続パターン４５０に接続部材３７０によって接続される。よって、別途の再配線が不要であり、製造コストを節減することができ、ビアを形成して接続せずに直接接続するので、接続信頼性が高い利点がある。ここで、接続部材３７０としてはソルダペーストを採用し、ソルダリングによって接続端子３５０と接続パターン４５０を接続させる。
絶縁層２００は、フレキシブルフィルム１００に積層されて電子部品３００を埋め込む手段であり、パッケージ工程に通常使用するエポキシ系の樹脂を利用して形成することができる。この際、絶縁層２００は、半硬化状態の絶縁材を積層して形成することもできるが、絶縁層２００の積層過程中の電子部品３００の破損を防止するために、液状コーティングによって形成することもできる。従来技術とは異なり、絶縁層２００に空洞を形成する必要がないので、製造工程を簡素化することができ、製造コストを節減することができる。
一方、絶縁層２００とフレキシブルフィルム１００を貫いてフレキシブルフィルム１００に形成された回路層４００と連結される向かい合ったビア５００を形成することができる。ここで、ビア５００は、絶縁層２００とフレキシブルフィルム１００を貫いて回路層４００の上下に向かい合って回路層４００の両側に形成されるので、絶縁層２００の回路パターン５５０及びフレキシブルフィルム１００の回路パターン５５０と電子部品３００が電気的に連結され、絶縁層２００の回路パターン５５０及びフレキシブルフィルム１００の回路パターン５５０からの電気信号を回路層４００で受けて電子部品３００に伝達でき、電子部品３００を安定的に駆動することができる。そして、ビア５００と連結される回路パターン５５０をフレキシブルフィルム１００の露出面または絶縁層２００の露出面に形成することができる。回路パターン５５０は、必ずしもフレキシブルフィルム１００の露出面と絶縁層２００の露出面に共に形成されなければならないものではなく、一面にだけ選択的に形成することができる。
また、フレキシブルフィルム１００の露出面または絶縁層２００の露出面には、ビルドアップ層６００を積層することができる（図３参照）。ビルドアップ層６００は、フレキシブルフィルム１００の露出面または絶縁層２００の露出面に絶縁材を積層した後、ＹＡＧレーザーまたはＣＯ２レーザードリルなどでビアを形成し、ついでセミアディティブ工程（ｓｅｍｉ−ａｄｄｉｔｉｖｅ ｐｒｏｃｅｓｓ）などを行うことで完成することができる。また、ビルドアップ層６００は、必ずしもフレキシブルフィルム１００の露出面と絶縁層２００の露出面に共に形成されなければならないものではなく、一面にだけ選択的に形成することができる。ビルドアップ層６００をさらに形成することにより、Ｉ／Ｏの多い製品に対応することができる利点がある。
一方、ビルドアップ層６００には、最外側回路層を保護するために、ソルダレジスト層７００を形成することができる。また、ソルダレジスト層７００には、外部素子と電気的連結のために、開口部を形成することができる。
図４〜図９は、本発明の好適な実施例による電子部品内装型プリント基板の製造方法を工程順に示す図である。
まず、図４に示すように、フレキシブルフィルム１００の一面に接続パターン４５０を含む回路層４００を形成し、電子部品３００を準備する段階である。ここで、フレキシブルフィルム１００は、耐熱性に優れたポリイミドで形成することが好ましい。また、接続パターン４５０を含む回路層４００は、露光、現像などの画像形成工程と選択的エッチング工程によって形成でき、接続パターン４５０は、準備された電子部品３００の接続端子３５０と接続しなければならないので、接続端子３５０に対応するように形成しなければならない。
ついで、図５に示すように、接続パターン４５０に電子部品３００の接続端子３５０が接続部材３７０によって接続するように、電子部品３００をフェースダウン方式でフレキシブルフィルム１００の一面に実装する段階である。ここで、接続部材３７０としては、ソルダペーストを活用することが好ましく、ソルダリングによって接続パターン４５０と接続端子３５０が接続される。この段階で、接続端子３５０と接続パターン４５０が直接接続されるので、別途の再配線が必要なく、接続信頼性が高い利点がある。
ついで、図６に示すように、電子部品３００を埋め込むように、フレキシブルフィルム１００の一面に絶縁層２００を積層する段階である。この際、絶縁層２００は通常使用されるエポキシ系の樹脂であることが好ましい。また、半硬化状態の絶縁層２００を積層することもできるが、電子部品３００を保護するために、液状コーティングで絶縁層２００を積層することが重要である。この段階で、従来技術とは異なり、絶縁層２００に電子部品３００を配置する別途の空洞を形成しないので、製造コストを節減することができ、製造工程を簡素化することができる。
ついで、図７及び図８に示すように、回路層４００と連結するように、フレキシブルフィルム１００と絶縁層２００を貫くビア５００を形成し、フレキシブルフィルム１００の露出面または絶縁層２００の露出面にビア５００と連結される回路パターン５５０を形成する段階である。この段階では、まずＹＡＧレーザーまたはＣＯ２レーザーなどによって、フレキシブルフィルム１００と絶縁層２００を貫くビア５３０を加工する（図７参照）。
その後、ビア５３０の内部を銅メッキなどでビア５００を形成することができる。この際、ビア５００は回路層４００の上下に形成するので、両側で電気信号を受けることができる。そして、さらにフレキシブルフィルム１００の露出面または絶縁層２００の露出面には、サブトラックティブ法（ｓｕｂｔｒａｃｔｉｖｅ ｐｒｏｃｅｓｓ）、フルアディティブ法（ｆｕｌｌ ａｄｄｉｔｉｖｅ ｐｒｏｃｅｓｓ）、及びセミアディティブ法（ｓｅｍｉ−ａｄｄｉｔｉｖｅ ｐｒｏｃｅｓｓ）などでビア５００と連結される回路パターン５５０を形成することができる（図８参照）。図８には、回路パターン５５０がフレキシブルフィルム１００の露出面と絶縁層２００の露出面の両方に形成されているが、この中で一面にだけ選択的に形成されることもできる。
ついで、図９に示すように、フレキシブルフィルム１００の露出面または絶縁層２００の露出面にビルドアップ層６００を積層する段階である。この際、ビルドアップ層６００は、フレキシブルフィルム１００の露出面または絶縁層２００の露出面に絶縁材を積層し、ＹＡＧレーザーまたはＣＯ２レーザードリルなどでビアを形成し、ついでセミアディティブ法（ｓｅｍｉ−ａｄｄｉｔｉｖｅ ｐｒｏｃｅｓｓ）などを行う通常的なビルドアップ工法によって形成することができる。この段階で、ビルドアップ層６００をさらに形成することで、Ｉ／Ｏの多い製品に対応することができる利点がある。また、図９には、ビルドアップ層６００がフレキシブルフィルム１００の露出面と絶縁層２００の露出面の両方に形成されているが、この中でいずれか一面にだけ選択的に形成されることもでき、それぞれの露出面に２層以上に形成されることもできる。一方、ビルドアップ層６００には、最外側回路層を保護するために、ソルダレジスト層７００を形成することができる。また、ソルダレジスト層７００には、外部素子との電気的連結のために、開口部を形成することができる。
以上、本発明を具体的な実施例に基づいて詳細に説明したが、これは本発明を具体的に説明するためのもので、本発明による電子部品内装型プリント基板及びその製造方法はこれに限定されなく、本発明の技術的思想内で当該分野の通常の知識を持った者によって多様な変形及び改良が可能であろう。本発明の単純な変形ないし変更はいずれも本発明の範疇内に属するもので、本発明の具体的な保護範囲は特許請求範囲によって明らかに決まるであろう。
本発明は、別途の再配線が必要なく、製造工程を簡素化する電子部品内装型プリント基板及びその製造方法に適用可能である。
１００ フレキシブルフィルム
２００ 絶縁層
３００ 電子部品
３５０ 接続端子
３７０ 接続部材
４００ 回路層
４５０ 接続パターン
５００ ビア
５３０ ビア
５５０ 回路パターン
６００ ビルドアップ層
７００ ソルダレジスト層
１０００、２０００ 電子部品内装型プリント基板

Claims (10)

  1. フレキシブルフィルム；
    前記フレキシブルフィルムの一面に積層された絶縁層；
    前記フレキシブルフィルムの一面に実装されて前記絶縁層に埋め込まれた電子部品；
    前記フレキシブルフィルムの一面に形成され、接続部材によって前記電子部品の接続端子と接続する接続パターンを含む回路層；及び
    前記回路層に連結され、前記回路層を基準として、前記回路層の上下に向かい合って、前記フレキシブルフィルム側に前記フレキシブルフィルムを貫通する１個のビア、前記絶縁層側に前記絶縁層を貫通する１個のビア、合計２個のビア；
    を含み、
    前記電子部品と前記フレキシブルフィルムの間の前記接続端子周りには前記絶縁層が充填されていることを特徴とする電子部品内装型プリント基板。
  2. 前記フレキシブルフィルムの露出面または前記絶縁層の露出面に形成されて前記ビアと連結された回路パターンをさらに含むことを特徴とする請求項１に記載の電子部品内装型プリント基板。
  3. 前記フレキシブルフィルムの露出面または前記絶縁層の露出面に積層されたビルドアップ層をさらに含むことを特徴とする請求項１に記載の電子部品内装型プリント基板。
  4. 前記接続部材が、ソルダペーストであることを特徴とする請求項１に記載の電子部品内装型プリント基板。
  5. 前記フレキシブルフィルムが、ポリイミドで形成されたことを特徴とする請求項１に記載の電子部品内装型プリント基板。
  6. （Ａ）フレキシブルフィルムの一面に接続パターンを含む回路層を形成する段階；
    （Ｂ）前記接続パターンに電子部品の接続端子が接続部材によって接続されるように、前記電子部品をフェースダウン方式でフレキシブルフィルムの一面に実装する段階；
    （Ｃ）前記電子部品を埋め込むように、前記フレキシブルフィルムの一面に液状コーティングで絶縁層を積層し、前記電子部品と前記フレキシブルフィルムの間の前記接続端子周りには前記絶縁層を充填する段階；及び
    （Ｄ）前記回路層を基準として、前記回路層の上下に向かい合って、前記フレキシブルフィルム側に前記回路層と連結される前記フレキシブルフィルムを貫通する１個のビア、前記絶縁層側に前記回路層と連結される前記絶縁層を貫通する１個のビア、合計２個のビアを形成する段階；
    を含むことを特徴とする電子部品内装型プリント基板の製造方法。
  7. 前記フレキシブルフィルムの露出面または前記絶縁層の露出面に前記ビアと連結される回路パターンを形成する段階をさらに含むことを特徴とする請求項６に記載の電子部品内装型プリント基板の製造方法。
  8. 前記（Ｃ）段階の後に、
    前記フレキシブルフィルムの露出面または前記絶縁層の露出面にビルドアップ層を積層する段階をさらに含むことを特徴とする請求項６に記載の電子部品内装型プリント基板の製造方法。
  9. 前記（Ｂ）段階で、
    前記接続部材が、ソルダペーストであることを特徴とする請求項６に記載の電子部品内装型プリント基板の製造方法。
  10. 前記（Ａ）段階で、
    前記フレキシブルフィルムが、ポリイミドで形成されたことを特徴とする請求項６に記載の電子部品内装型プリント基板の製造方法。
JP2009275331A 2009-10-12 2009-12-03 電子部品内装型プリント基板及びその製造方法 Expired - Fee Related JP5184497B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2009-0096913 2009-10-12
KR1020090096913A KR20110039879A (ko) 2009-10-12 2009-10-12 전자부품 내장형 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
JP2011082471A JP2011082471A (ja) 2011-04-21
JP5184497B2 true JP5184497B2 (ja) 2013-04-17

Family

ID=43853935

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009275331A Expired - Fee Related JP5184497B2 (ja) 2009-10-12 2009-12-03 電子部品内装型プリント基板及びその製造方法

Country Status (3)

Country Link
US (1) US20110083891A1 (ja)
JP (1) JP5184497B2 (ja)
KR (1) KR20110039879A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9613933B2 (en) 2014-03-05 2017-04-04 Intel Corporation Package structure to enhance yield of TMI interconnections
TWI611523B (zh) * 2014-09-05 2018-01-11 矽品精密工業股份有限公司 半導體封裝件之製法
TWI582861B (zh) * 2014-09-12 2017-05-11 矽品精密工業股份有限公司 嵌埋元件之封裝結構及其製法
US10231338B2 (en) 2015-06-24 2019-03-12 Intel Corporation Methods of forming trenches in packages structures and structures formed thereby

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61196219U (ja) * 1985-05-22 1986-12-06
JP3208176B2 (ja) * 1992-05-18 2001-09-10 イビデン株式会社 電子回路部品を埋め込んだ多層プリント配線板
JP2001185653A (ja) * 1999-10-12 2001-07-06 Fujitsu Ltd 半導体装置及び基板の製造方法
US7141884B2 (en) * 2003-07-03 2006-11-28 Matsushita Electric Industrial Co., Ltd. Module with a built-in semiconductor and method for producing the same
CN1577819A (zh) * 2003-07-09 2005-02-09 松下电器产业株式会社 带内置电子部件的电路板及其制造方法
US7358444B2 (en) * 2004-10-13 2008-04-15 Intel Corporation Folded substrate with interposer package for integrated circuit devices
JP4718889B2 (ja) * 2005-04-28 2011-07-06 日本特殊陶業株式会社 多層配線基板及びその製造方法、多層配線基板構造体及びその製造方法
JP2007059821A (ja) * 2005-08-26 2007-03-08 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2008205290A (ja) * 2007-02-21 2008-09-04 Fujitsu Ltd 部品内蔵基板及びその製造方法
WO2008120755A1 (ja) * 2007-03-30 2008-10-09 Nec Corporation 機能素子内蔵回路基板及びその製造方法、並びに電子機器
JP5262188B2 (ja) * 2008-02-29 2013-08-14 富士通株式会社 基板

Also Published As

Publication number Publication date
US20110083891A1 (en) 2011-04-14
KR20110039879A (ko) 2011-04-20
JP2011082471A (ja) 2011-04-21

Similar Documents

Publication Publication Date Title
JP6752553B2 (ja) 配線基板
US11057996B2 (en) Circuit board, method of manufacturing circuit board, and electronic device
KR101095130B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
US8872041B2 (en) Multilayer laminate package and method of manufacturing the same
JP4830120B2 (ja) 電子パッケージ及びその製造方法
KR101119303B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP6462480B2 (ja) 配線基板及び配線基板の製造方法
KR101204233B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP5989814B2 (ja) 埋め込み基板、印刷回路基板及びその製造方法
US20050199929A1 (en) Capacitor device and semiconductor device having the same, and capacitor device manufacturing method
EP2798675A1 (en) Methods and apparatus for a substrate core layer
KR20160032985A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
KR20160086181A (ko) 인쇄회로기판, 패키지 및 그 제조방법
JP5184497B2 (ja) 電子部品内装型プリント基板及びその製造方法
JP2015228480A (ja) パッケージ基板、パッケージ、積層パッケージ、及びパッケージ基板の製造方法
KR20150135046A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
KR101084910B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
EP3833163A1 (en) Method of manufacturing component carrier and component carrier
US10080292B2 (en) Wiring board
KR101214671B1 (ko) 전자 부품 내장형 인쇄회로기판 및 그 제조 방법
KR20160008848A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 이용한 적층형 패키지
KR100704911B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
KR101086835B1 (ko) 임베디드 인쇄회로기판 및 그 제조 방법
KR20110131047A (ko) 매립형 인쇄회로기판 제조방법 및 매립형 인쇄회로기판 제조용 구조물
KR20110131040A (ko) 매립형 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111018

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120710

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121010

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121015

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130116

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160125

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees