JP5262188B2 - 基板 - Google Patents

基板 Download PDF

Info

Publication number
JP5262188B2
JP5262188B2 JP2008050955A JP2008050955A JP5262188B2 JP 5262188 B2 JP5262188 B2 JP 5262188B2 JP 2008050955 A JP2008050955 A JP 2008050955A JP 2008050955 A JP2008050955 A JP 2008050955A JP 5262188 B2 JP5262188 B2 JP 5262188B2
Authority
JP
Japan
Prior art keywords
semiconductor element
substrate
resin
carbon fiber
core substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008050955A
Other languages
English (en)
Other versions
JP2009212146A (ja
Inventor
元昭 谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2008050955A priority Critical patent/JP5262188B2/ja
Priority to US12/393,663 priority patent/US20090218118A1/en
Publication of JP2009212146A publication Critical patent/JP2009212146A/ja
Application granted granted Critical
Publication of JP5262188B2 publication Critical patent/JP5262188B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H05K2201/0323—Carbon
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Description

本発明は、基板に関し、より具体的には、半導体素子等の電子部品を内蔵する基板に関する。
近年、移動体通信機器等の電子機器に対する小型化、薄型化、及び高性能化等が要求されており、プリント基板等の配線基板の微細化、多層化、及び電子部品の高密度実装化が要求されている。これに対し、配線基板の表面に搭載される半導体素子等の電子部品の数を減らして配線基板を小型化すべく、配線基板の内部に半導体素子等の電子部品を内蔵する構造を有する部品内蔵基板が提案されている。
かかる部品内蔵基板は、先ず、薄いコア基板に半導体素子等の電子部品を実装し、次いで、電子部品実装領域が開口され、熱硬化性樹脂が半硬化した状態たるＢステージ状態のガラス繊維強化樹脂から成るプリプレグを積層し硬化して形成される。前記プリプレグは、ガラスクロス等の絶縁材料から成る繊維に、熱硬化性樹脂が含浸されて成る。プリプレグは、上述の繊維から構成されるため、半導体素子等の電子部品をコア基板上に実装する際にプリプレグ内への埋め込みの妨げとなる。そこで、プリプレグには、電子部品が実装される電子部品実装領域が開口形成されている。そして、部品内蔵基板内に内蔵された半導体素子等の電子部品は、当該基板の内層回路電極と電気的に接続される。
なお、カーボンファイバ材、および、無機フィラーを含有する樹脂組成物からなるコア層と、前記コア層上に形成された絶縁層および当該絶縁層上に設けられた配線パターンを含む積層配線部と、前記コア層内を厚み方向に延び、且つ、前記積層配線部における配線パターンと電気的に接続している導電部とを備える配線基板が提案されている（特許文献１参照）。また、カーボンファイバ材を包含するコア絶縁層を有するコア部と、ガラスクロスを包含する少なくとも１つの第１絶縁層および第１配線パターンによる積層構造を有し、前記コア部に接合している第１積層配線部と、少なくとも１つの第２絶縁層および第２配線パターンによる積層構造を有し、前記第１積層配線部に接合している第２積層配線部とによる積層構造を備える多層配線基板が提案されている（特許文献２参照）。
更に、有機材料から成る複数の絶縁層を積層するとともに、これら絶縁層の表面に配線導体を形成し、絶縁層を挟んで上下に位置する配線導体間を絶縁層に形成された貫通導体を介して電気的に接続して成り、絶縁層の少なくとも一層に設けられた空洞部の内部に、配線導体又は貫通導体と電気的に接続される引出し電極部を有する電子素子を内蔵した電子素子内蔵多層配線基板が提案されている（特許文献３参照）。
また、第１配線を有する第１基板と、第１基板上にマウントされたマイクロデバイスと、マイクロデバイスの外周面を覆い、第１基板とマイクロデバイスの間隙を埋め込み、表面がマイクロデバイスのデバイス基板の上面と同じ高さとなるように第１基板上に形成された樹脂層と、第２配線を有し、樹脂層及びマイクロデバイス上に積層された第２基板と、を有するマイクロデバイス内蔵基板が提案されている（特許文献４参照）。
特開２００４−１１９６９１号公報 特開２００４−８７８５６号公報 特開２００４−２９６５７４号公報 特開２００６−３５１５９０号公報
しかしながら、薄いコア基板に半導体素子等の電子部品が実装され、Ｂステージ状態のガラス繊維強化樹脂から成るプリプレグを積層し硬化して形成される部品内蔵基板にあっては、当該部品内蔵基板を構成する部品の熱膨張率が相違する。
例えば、薄いコア基板に実装される電子部品として半導体素子が用いられ、当該半導体素子がシリコン（Ｓｉ）から構成される場合、その熱膨張率は約３ｐｐｍ／℃であり、当該半導体素子がガリウム砒素（ＧａＡｓ）から構成される場合、その熱膨張率は約７ｐｐｍ／℃である。一方、ガラスクロス等の絶縁材料から成る繊維を含んだプリプレグの硬化物の熱膨張率は約１５ｐｐｍ／℃と大きい。
このような部品内蔵基板を構成する部品の熱膨張率の差に起因して、半導体素子が薄く形成されている場合には、半導体素子の破断又は破壊等の損傷を招くおそれがある。特に、部品内蔵基板の薄型化の要求に伴い、当該基板に内蔵される半導体素子についても薄型化が要求されており、半導体素子の破断又は破壊等の損傷は大きな問題となっている。
また、半導体素子が厚く形成されていても、半導体素子とプリプレグとが接する箇所において半導体素子の損傷を招いたり、半導体素子と当該基板の内層回路電極との良好な電気的接続を得られず、部品内蔵基板の信頼性に欠けるおそれがある。
そこで、本発明は、上記の点に鑑みてなされたものであって、半導体素子等の電子部品が内蔵される部品内蔵基板であって、内蔵された電子部品の損傷を招くことなく、且つ、電子部品と当該基板の内層回路電極との良好な電気的接続を得ることができる信頼性の高い基板を提供することを本発明の目的とする。
本発明の一観点によれば、電子部品を含む基板であって、コア基板上に配置された電子部品を囲む炭素繊維を含む樹脂を含む中間層と、前記電子部品の周囲に形成された前記コア基板を貫通する複数のスルーホールと、前記スルーホールの内壁面に形成された絶縁性樹脂と、前記スルーホール内において、前記絶縁性樹脂上に形成された配線部と、を備え、前記中間層は、前記電子部品の周囲に設けられた前記炭素繊維を含む樹脂から成る第１の部分と、前記第１の部分の外側に設けられた絶縁材料から成る第２の部分と、を含み、前記炭素繊維を含む樹脂の熱膨張率は、１乃至１０ｐｐｍ／℃であることを特徴する基板が提供される。
本発明によれば、半導体素子等の電子部品が内蔵される部品内蔵基板であって、内蔵された電子部品の損傷を招くことなく、且つ、電子部品と当該基板の内層回路電極との良好な電気的接続を得ることができる信頼性の高い基板を提供することができる。
以下、本発明の実施の形態について説明する。
［第１の実施の形態］
まず、本発明の第１の実施の形態に係る部品内蔵基板の構造について説明し、次いで、本発明の第１の実施の形態に係る部品内蔵基板の製造方法及び本出願の発明者による当該方法の実施例について説明する。
図１に、本発明の第１の実施の形態に係る部品内蔵基板の断面図を示す。
本発明の第１の実施の形態に係る部品内蔵基板１０は、コア基板１と、コア基板１に実装される半導体集積回路素子（以下半導体素子と称する）２と、半導体素子２を内蔵するようにコア基板１上に設けられた中間層３と、配線基板１、半導体素子２、及び中間層３を挟持するように設けられたプリプレグ４と、プリプレグ４上等に形成された配線部５等から大略構成される。
コア基板１は、例えば、ガラス繊維を補強材とし、例えばエポキシ樹脂をマトリックス樹脂とするガラス繊維強化樹脂等から成り、部品内蔵基板１０の内層を構成する。コア基板１の厚さを、例えば約０．０３乃至０．３ｍｍに設定してもよい。
コア基板１において、その上面及び下面を貫通するように複数の接続端子部６が、所定のピッチで形成されている。接続端子部６は、例えば、銅（Ｃｕ）配線又は銅（Ｃｕ）配線にニッケル（Ｎｉ）と金（Ａｕ）から成る膜を形成して成る。
コア基板１には、電子部品である半導体素子２がフェイスダウン状態で実装、即ち、フリップチップ実装されている。半導体素子２は、シリコン（Ｓｉ）又はガリウム砒素（ＧａＡｓ）等から構成され、熱膨張率は約１乃至１０ｐｐｍ／℃である。また、半導体素子２は、所謂ベアチップ又はウエハーレベルチップサイズパッケージであってもよく、例えば、厚さが約０．１ｍｍに設定される。
半導体素子２の主面には、ポリイミド等の有機絶縁膜１３が選択的に形成されており、
有機絶縁膜１３が形成されていない箇所には、導電部１４が複数形成されている。導電部１４上には、スタッドバンプ（Ｓｔｕｄ ｂｕｍｐ）と称される凸状の外部接続端子７が形成されている。外部接続端子７は、例えば金（Ａｕ）等から構成される。半導体素子２の外部接続端子７は、コア基板１に形成された接続端子部６に接続している。
コア基板１と半導体素子２との間隙には、必要に応じて、エポキシ系樹脂、ポリイミド系樹脂、又はアクリル系樹脂等からなる熱硬化性接着剤等のアンダーフィル材８が設けられており、アンダーフィル材８によりコア基板１と半導体素子２との接続が補強される。
コア基板１上には、上述の半導体素子２を内蔵するように中間層３が形成されている。具体的には、コア基板１上の、後述するスルーホール９が形成されている箇所及び半導体素子２が設けられている箇所を除く箇所には、半導体素子２を囲むように中間層３が積層形成されている。
中間層３の膜厚は、半導体素子２の厚さと等しいことが好ましく、例えば、約０．１ｍｍに設定される。
中間層３は、熱膨張率が約１乃至１０ｐｐｍ／℃であるカーボン繊維（炭素繊維）材に樹脂材料を含浸させてなる強化樹脂から構成される。カーボン繊維材として、例えば、カーボン繊維を束ねたカーボン繊維糸により織られ、面広がり方向に展延するように配向されたカーボン繊維クロス若しくはカーボン繊維メッシュ又はカーボン繊維不織布を用いることができる。カーボン繊維材を包容する樹脂材料としては、例えば、エポキシ樹脂等を用いることができる。
中間層３において、半導体素子２の側面及び下面側の箇所には、中間層３を構成するカーボン繊維材を包容する樹脂材料３ａが、部品内蔵基板１０の製造過程における加圧によりはみ出されている。
更に、上述の配線基板１、半導体素子２、及び中間層３を挟持するように、プリプレグ４が設けられている。絶縁層であるプリプレグ４は、コア基板１と同様に、例えば、ガラス繊維を補強材とし、例えばエポキシ樹脂をマトリックス樹脂とするガラス繊維強化樹脂等から成る。プリプレグ４の厚さを、例えば約０．１ｍｍに設定してもよい。
プリプレグ４上には、例えば銅（Ｃｕ）等から成る配線部５が形成されている。また、コア基板１上に実装された半導体素子２の両側面よりも外側には、プリプレグ４と、中間層３と、コア基板１等とを貫通するスルーホール９が形成されている。
スルーホール９の内壁面にはエポキシ樹脂等から成る絶縁性樹脂１１が形成されている。スルーホール９内における絶縁性樹脂１１上には、例えば銅（Ｃｕ）のめっき膜が形成されており、上述の配線部５を構成している。絶縁性樹脂１１により、スルーホール９に形成された配線部５とカーボン繊維（炭素繊維）材に樹脂材料を含浸させてなる強化樹脂から構成される中間層３との絶縁性が確保されている。
なお、図１に示す例では、プリプレグ４上に一層の配線部５が形成されているが、ビルドアップ工法又は一括積層工法等により、多層回路を形成してもよい。
配線部５及びプリプレグ４上には、選択的に、ソルダーレジスト層（絶縁樹脂膜）１２が形成されている。ソルダーレジストは、エポキシ系、アクリル系、ポリイミド系等の樹脂又はこれらの混合樹脂等からなる。ソルダーレジスト層１２が設けられておらず露出している配線部５の表面は、表面処理されている。
このように、本発明の第１の実施の形態に係る部品内蔵基板１０によれば、コア基板１上において、半導体素子２を内蔵するように、即ち、コア基板１上の、スルーホール９が形成されている箇所及び半導体素子２が設けられている箇所を除く箇所に、半導体素子２を囲むように、熱膨張率がガラスクロス等の絶縁材料から成る繊維を含んだプリプレグよりも低い約１乃至１０ｐｐｍ／℃であるカーボン繊維（炭素繊維）材から成る強化樹脂から構成される中間層３が積層形成されている。
従って、半導体素子が実装されたコア基板上に、半導体素子の実装領域が開口されたガラス繊維強化樹脂から成るプリプレグが積層されて成る従来の部品内蔵基板に比し、部品内蔵基板を構成する部品の熱膨張率の差に起因する半導体素子の損傷や半導体素子とコア基板との不良な電気的接続という問題の発生を抑制することができる。
次に、このような構造を有する部品内蔵基板１０の製造方法について、図２乃至図６を参照して説明する。
部品内蔵基板１０の製造にあっては、先ず、図２（ａ）に示すように、コア基板１と半導体素子２とを準備する。
コア基板１は、例えば、ガラス繊維を補強材とし、エポキシ樹脂をマトリックス樹脂とするガラス繊維強化樹脂等から成る。コア基板１の厚さを、例えば約０．０３乃至０．３ｍｍに設定してもよい。
コア基板１にあっては、その上面及び下面を貫通するように複数の接続端子部６が、所定のピッチで形成されている。接続端子部６は、例えば、銅（Ｃｕ）配線又は銅（Ｃｕ）配線にニッケル（Ｎｉ）と金（Ａｕ）から成る膜を形成して成る。
一方、半導体素子２は、周知のウエハプロセスにより形成され、シリコン（Ｓｉ）又はガリウム砒素（ＧａＡｓ）等から構成される。半導体素子２は、所謂ベアチップ又はウエハーレベルチップサイズパッケージであってもよく、例えば、厚さが約０．１ｍｍに設定される。
半導体素子２の主面には、ポリイミド等の有機絶縁膜１３が選択的に形成されており、有機絶縁膜１３が形成されていない箇所には、導電部１４が複数形成されている。導電部１４上には、スタッドバンプ（Ｓｔｕｄ ｂｕｍｐ）と称される凸状の外部接続端子７が形成されている。外部接続端子７は、例えば金（Ａｕ）等から構成される。
このような構造を有するコア基板１の接続端子部６と、半導体素子２に設けられた外部接続端子７とを対向させ、図２（ａ）において矢印で示す方向に半導体素子２をコア基板１に降下させる。
そして、図２（ｂ）に示すように、コア基板１の接続端子部６に、半導体素子２をフェイスダウン状態で実装、即ち、フリップチップ実装する。フリップチップ実装の方法として、熱圧着法、超音波接合法等の技術を用いることができる。また、外部接続端子７として半田を用いる場合は、フリップチップ実装の方法として、半田ボールを用いる方法又は導電部１４に半田を付着させる方法を採用することができる。
しかる後、図２（ｃ）に示すように、必要に応じて、ディスペンサ（図示せず）を用いてノズル２０から、ペースト状のアンダーフィル材８を注入し硬化させる。アンダーフィル材８によりコア基板１と半導体素子２との接続が補強される。なお、フリップチップ実装の方法として、熱圧着法を用いる場合は、アンダーフィル材８をコア基板１と半導体素子２との間隙に注入し、次いで半導体素子２をコア基板１上にフリップチップ実装し、アンダーフィル材８を硬化収縮させる。
次に、図３（ｄ）に示すように、コア基板１上に、コア基板１における半導体素子２の実装領域よりも僅かに大きく開口したＢステージ状態のカーボン繊維（炭素繊維）材から成る強化樹脂３’を積層し、図１に示す中間層３を形成する。ここで、Ｂステージ状態とは、熱硬化性樹脂が半硬化した状態をいう。
このときの強化樹脂３’と半導体素子２との位置関係を図７に示す。図７は、コア基板１上に、コア基板１における半導体素子２の実装領域よりも僅かに大きく開口したＢステージ状態のカーボン繊維（炭素繊維）材を用いた強化樹脂３’を積層した状態を斜め上方から見たときの概略図を示している。図７に示すように、強化樹脂３’の略中央に半導体素子２の実装領域よりも僅かに大きく開口部が形成されており、当該開口部内に半導体素子２が位置する。
カーボン繊維（炭素繊維）材を用いた強化樹脂３’として、熱膨張率が約１乃至１０ｐｐｍ／℃であるカーボン繊維（炭素繊維）材に樹脂材料を含浸させてなる強化樹脂を用いることができる。カーボン繊維材としては、例えば、カーボン繊維を束ねたカーボン繊維糸により織られ、面広がり方向に展延するように配向されたカーボン繊維クロス若しくはカーボン繊維メッシュ又はカーボン繊維不織布を用いることができる。カーボン繊維材を包容する樹脂材料としては、例えば、エポキシ樹脂等を用いることができる。
カーボン繊維（炭素繊維）材を用いた強化樹脂３’は、図３（ｅ）に示す工程により硬化されるが、硬化後の当該樹脂３’（中間層３）の膜厚は、半導体素子２の厚さと等しいことが好ましく、例えば、約０．１ｍｍに設定される。
カーボン繊維（炭素繊維）材を用いた強化樹脂３’をコア基板１上に積層した後に、コア基板１と同様に、例えば、ガラス繊維を補強材とし、例えばエポキシ樹脂をマトリックス樹脂とするガラス繊維強化樹脂等から成るプリプレグ４を、当該強化樹脂３’及び半導体素子２上及びコア基板１の下面上に積層する。プリプレグ４の厚さは、例えば約０．１ｍｍに設定してもよい。
次いで、図３（ｅ）に示すように、約１８０乃至２５０℃の温度で加熱すると共に、約１．７乃至５ＭＰａの圧力でカーボン繊維（炭素繊維）材を用いた強化樹脂３’とプリプレグ４を加圧し、硬化させる。そうすると、半導体素子２の側面及び下面側の箇所には、強化樹脂３’においてカーボン繊維材を包容する樹脂材料３ａ又は上面のプリプレグ４におけるガラス繊維を包容する樹脂材料が、はみ出される。
しかる後、図４（ｆ）に示すように、コア基板１上に実装された半導体素子２の両側面よりも外側、即ち、半導体素子２の実装領域よりも外側に、例えばドリル加工により、プリプレグ４、中間層３、及びコア基板１を貫通するスルーホール９を形成する。
次に、図４（ｇ）に示すように、例えば印刷法等により、スルーホール９内にエポキシ樹脂等から成る絶縁性樹脂１１を充填しスルーホール９内を穴埋めする。
次いで、図５（ｈ）に示すように、スルーホール９内に充填された絶縁性樹脂１１に対し、スルーホール９よりも径の小さい径を有する孔を貫通形成する。ここでの孔は、スルーホール９の形成に用いた方法と同様の方法を用いて形成することができる。
絶縁性樹脂１１に対し、スルーホール９よりも径の小さい径を有する孔を貫通形成することにより、スルーホール９の内壁面に、所定の厚さを有する絶縁性樹脂１１が設けられた構造を形成でき、後述する工程においてスルーホール９内に形成される配線部５とカーボン繊維（炭素繊維）材に樹脂材料を含浸させてなる強化樹脂から構成される中間層３との絶縁性を確保することができる。
しかる後、スルーホール９の内壁面に設けられた絶縁性樹脂１１の粗化を図るべくデスミア処理を行い、図５（ｉ）に示すように、スルーホール９内における絶縁性樹脂１１上とプリプレグ４上とに、無電解めっき及び電気めっきを行って、銅（Ｃｕ）膜を形成する。
次いで、図６（ｊ）に示すように、プリプレグ４上に形成された銅（Ｃｕ）膜上にドライフィルムレジストを用いてパターニングし、所定のエッチング処理を行い、ドライフィルムレジストを剥離する。これにより、配線部５が形成される。なお、図１及び図５（ｉ）に示す例では、プリプレグ４上に一層の配線部５が形成されているが、ビルドアップ工法又は一括積層工法等により、多層回路を形成してもよい。
最後に、プリプレグ４上に設けられた配線部５及びプリプレグ４上に、選択的に、ソルダーレジスト層（絶縁樹脂膜）１２を形成し、ソルダーレジスト層１２が設けられておらず露出している配線部５の表面に表面処理を施す。これにより、図６（ｋ）に示すように、図１に示す部品内蔵基板１０が完成となる。
このように、本発明の第１の実施の形態に係る部品内蔵基板１０の製造方法によれば、簡易な工程で、コア基板１上の、スルーホール９が形成されている箇所及び半導体素子２が設けられている箇所を除く箇所に、半導体素子２を囲むように、熱膨張率がガラスクロス等の絶縁材料から成る繊維を含んだプリプレグよりも低い約１乃至１０ｐｐｍ／℃であるカーボン繊維（炭素繊維）材から成る強化樹脂から構成される中間層３を積層形成することができる。
よって、内蔵される半導体素子２の破断又は破壊等の損傷を招くおそれがなく、半導体素子２とコア基板１の接続端子部６との電気的接続の信頼性を高めることができる部品内蔵基板１０を簡易な工程で製造することができる。
次に、本出願の発明者による、本発明の第１の実施の形態に係る部品内蔵基板１０の製造方法の実施例について説明する。
先ず、コア基板と半導体素子とを準備した。具体的には、１２０μｍピッチで銅（Ｃｕ）から成る接続端子部が形成され、厚さが０．１ｍｍのガラス繊維強化樹脂から成るコア基板と、金（Ａｕ）のスタッドバンプ（Ｓｔｕｄ ｂｕｍｐ）が導電部上に形成され、主面の大きさが５×５ｍｍで厚さが０．１ｍｍのシリコン（Ｓｉ）から成る半導体素子と、を準備した。
そして、コア基板の接続端子部に、半導体素子をフリップチップ実装する。フリップチップ実装の方法として、非導電性ペースト（ＮＣＰ：Ｎｏｎ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）を用いた熱圧着法を採用した。熱圧着の条件として、温度を２００℃、１バンプ当たりの作用荷重を４５ｇに設定した。なお、非導電性ペーストを用いているため、上述のアンダーフィルを充填する工程は不要である。
次に、コア基板上に、コア基板における半導体素子の実装領域よりも僅かに大きく開口したＢステージ状態のカーボン繊維（炭素繊維）材を用いた強化樹脂を、圧力を３ＭＰａ、温度１８０℃の条件下で積層・硬化させた。このカーボン繊維強化樹脂の硬化後の膜厚は、０．１ｍｍであった。
次に、ガラス繊維強化樹脂から成るプリプレグを、上記強化樹脂及び半導体素子上及びコア基板の下面上に、厚さを０．１ｍｍに設定して積層し、硬化させた。
しかる後、半導体素子２の実装領域よりも外側において、プリプレグと、中間層と、コア基板とを貫通する直径が０．３ｍｍのスルーホールを形成した。
次に、印刷法等により、スルーホール内に絶縁性樹脂を充填しスルーホール内を穴埋めし、次いで、スルーホール内に充填された絶縁性樹脂に対し、直径が０．１５ｍｍの孔を貫通形成した。
しかる後、デスミア処理を行い、スルーホール内における絶縁性樹脂上と、プリプレグ上とに、無電解めっき及び電気めっきを行って、厚さ２５μｍの銅（Ｃｕ）膜を形成した。次いで、プリプレグ上に形成された銅（Ｃｕ）膜上にドライフィルムレジストを用いてパターニングし、塩化第二銅（ＣｕＣｌ２）水溶液を用いてエッチング処理を行い、ドライフィルムレジストを剥離して配線部を形成した。
最後に、プリプレグ上に設けられた配線部及びプリプレグ上に、選択的に、ソルダーレジスト層（絶縁樹脂膜）を形成し、これにより、部品内蔵基板を完成させた。
本出願の発明者は、このようにして製造された部品内蔵基板を、−６５℃乃至１５０℃の温度条件で温度サイクル試験を５００サイクル行った。その結果、当該部品内蔵基板の抵抗増加率は初期値に対して、最大８％であった。一方、比較のために、中間層の構成材料としてガラス繊維強化樹脂を用いた部品内蔵基板で作製した基板では、同じ温度条件で温度サイクル試験を３００サイクル行ったところ抵抗増加率は１０％を超えた。
このように、本発明の第１の実施の形態に係る部品内蔵基板によれば、当該基板に内蔵される半導体素子の破断又は破壊等の損傷を招くことはなく、また、半導体素子とコア基板の接続端子部との電気的接続の信頼性を高めることができることが分かった。
［第２の実施の形態］
次に、本発明の第２の実施の形態について説明する。まず、本発明の第２の実施の形態に係る部品内蔵基板の構造について説明し、次いで、本発明の第２の実施の形態に係る部品内蔵基板の製造方法及び本出願の発明者による当該方法の実施例について説明する。
図８に、本発明の第２の実施の形態に係る部品内蔵基板の断面図を示す。図８において、図１に示した箇所と同じ箇所には同じ符号を付し、その詳細な説明を省略する。
図１等を参照して説明した本発明の第１の実施の形態に係る部品内蔵基板１０においては、コア基板１上の、後述するスルーホール９が形成されている箇所及び半導体素子２が設けられている箇所を除く全面に、半導体素子２を囲むように中間層３が積層形成されている。
これに対し、本発明の第２の実施の形態に係る部品内蔵基板３０は、図８に示すように、２つのスルーホール９の間に位置する半導体素子２の側面の周囲のみに図１に示す中間層３と同じ材料から成る中間層３３が設けられており、スルーホール９の周囲には、中間層絶縁部であるプリプレグ４ｂが設けられている。即ち、半導体素子２の側面の周囲に設けられた中間層３３内には、スルーホール９は形成されていない。
プリプレグ４ｂにより、壁面に配線部５が形成されたスルーホール９と、中間層３３との絶縁性が確保されており、スルーホール９の内壁面には図１に示す絶縁性樹脂１１は形成されていない。
また、中間層３３において、半導体素子２の側面及びコア基板１側の箇所には、中間層３３を構成するカーボン繊維材を包容する樹脂材料３３ａ又は後から積層する上面のプリプレグ４におけるガラス繊維を包容する樹脂材料が、部品内蔵基板３０の製造過程における加圧によりはみ出されている。
本例においても、半導体素子２を囲むように、熱膨張率がガラスクロス等の絶縁材料から成る繊維を含んだプリプレグよりも低い約１乃至１０ｐｐｍ／℃であるカーボン繊維（炭素繊維）材から成る強化樹脂から構成される中間層３３が積層形成されている。
従って、半導体素子が実装されたコア基板に、半導体素子の実装領域が開口されたガラス繊維強化樹脂から成るプリプレグを積層して成る従来の部品内蔵基板に比し、部品内蔵基板を構成する部品の熱膨張率の差に起因する半導体素子の損傷や半導体素子とコア基板との不良な電気的接続という問題の発生を抑制することができる。
次に、このような構造を有する部品内蔵基板３０の製造方法について、図９乃至図１２を参照して説明する。
部品内蔵基板３０の製造にあっては、先ず、図９（ａ）に示すように、コア基板１と半導体素子２とを準備する。
コア基板１は、例えば、ガラス繊維を補強材とし、エポキシ樹脂をマトリックス樹脂とするガラス繊維強化樹脂等から成る。コア基板１の厚さを、例えば約０．０３乃至０．３ｍｍに設定してもよい。
コア基板１において、その上面及び下面を貫通するように複数の接続端子部６が、所定のピッチで形成されている。接続端子部６は、例えば、銅（Ｃｕ）配線又は銅（Ｃｕ）配線にニッケル（Ｎｉ）と金（Ａｕ）から成る膜を形成して成る。
一方、半導体素子２は、周知のウエハプロセスにより形成され、シリコン（Ｓｉ）又はガリウム砒素（ＧａＡｓ）等から構成される。半導体素子２は、所謂ベアチップ又はウエハーレベルチップサイズパッケージであってもよく、例えば、厚さが約０．１ｍｍに設定される。
半導体素子２の主面には、ポリイミド等の有機絶縁膜１３が選択的に形成されており、有機絶縁膜１３が形成されていない箇所には、導電部１４が複数形成されている。導電部１４上には、スタッドバンプ（Ｓｔｕｄ ｂｕｍｐ）と称される凸状の外部接続端子７が形成されている。外部接続端子７は、例えば金（Ａｕ）等から構成される。
このような構造を有するコア基板１の接続端子部６と、半導体素子２に設けられた外部接続端子７とを対向させ、図２（ａ）において矢印で示す方向に半導体素子２をコア基板１に降下させる。
そして、図９（ｂ）に示すように、コア基板１の接続端子部６に、半導体素子２をフェイスダウン状態で実装、即ち、フリップチップ実装する。フリップチップ実装の方法として、熱圧着法、超音波接合法等の技術を用いることができる。また、外部接続端子７として半田を用いる場合、フリップチップ実装の方法として、半田ボールを用いる方法又は導電部１４に半田を付着させる方法を採用することができる。
しかる後、図９（ｃ）に示すように、必要に応じて、ディスペンサ（図示せず）を用いてノズル２０から、ペースト状のアンダーフィル材８を注入し硬化させる。これにより、アンダーフィル材８によりコア基板１と半導体素子２との接続が補強される。なお、フリップチップ実装の方法として熱圧着法を用いる場合は、アンダーフィル材８をコア基板１と半導体素子２との間隙に注入してから半導体素子２をコア基板１上にフリップチップ実装し、アンダーフィル材８を硬化収縮させる。
次に、図１０（ｄ）に示すように、コア基板１上に、コア基板１における半導体素子２の実装領域よりも僅かに大きく開口し、カーボン繊維（炭素繊維）材から成る硬化した状態の強化樹脂３３’を積層し、エポキシ樹脂等の接着剤（図示を省略）を介して固定して、図１に示す中間層３３を形成する。
カーボン繊維（炭素繊維）材を用いた強化樹脂３３’として、熱膨張率が約１乃至１０ｐｐｍ／℃であるカーボン繊維（炭素繊維）材に樹脂材料を含浸させてなる強化樹脂を用いることができる。カーボン繊維材としては、例えば、カーボン繊維を束ねたカーボン繊維糸により織られ、面広がり方向に展延するように配向されたカーボン繊維クロス若しくはカーボン繊維メッシュ又はカーボン繊維不織布を用いることができる。カーボン繊維材を包容する樹脂材料としては、例えば、エポキシ樹脂等を用いることができる。
中間層３３の膜厚は、半導体素子２の厚さと等しいことが好ましく、例えば、約０．１ｍｍに設定される。
一方、中間層３３の幅は、半導体素子２の幅（長手方向の長さ）の約１／１０以上の長さであることが望ましい。中間層３３の幅が、半導体素子２の幅（長手方向の長さ）の約１／１０よりも小さい場合は、温度変化に基づく熱膨張を抑制する効果が少なくなるからである。
コア基板１に、硬化した状態の強化樹脂３３’を積層し固定すると、半導体素子２の側面及びコア基板１側の箇所には、中間層３３を構成するカーボン繊維材を包容する樹脂材料３３ａ又は後から積層する上面のプリプレグ４におけるガラス繊維を包容する樹脂材料が、はみ出される。
次に、図１０（ｅ）に示すように、コア基板１上に、コア基板１における半導体素子２及び強化樹脂３３’の実装領域よりも大きく開口し、Ｂステージ状態にあるプリプレグ４ｂを積層し硬化させる。
このときの強化樹脂３３’と、プリプレグ４ｂと、半導体素子２との位置関係を図１３に示す。図１３は、コア基板１上に、コア基板１における半導体素子２の実装領域よりも僅かに大きく開口した強化樹脂３３’と、コア基板１における半導体素子２及び強化樹脂３３’の実装領域よりも大きく開口し、Ｂステージ状態にあるプリプレグ４ｂを設けたときの状態を、斜め上方から見たときの概略図を示している。図１３に示すように、プリプレグ４ｂの略中央に強化樹脂３３’の実装領域に相当する開口部が形成されており、当該強化樹脂３３’の略中央に半導体素子２の実装領域よりも僅かに大きく開口部が形成されており、当該開口部内に半導体素子２が位置する。
図１０（ｅ）を再度参照するに、絶縁層であるプリプレグ４ａを、当該強化樹脂３３’及び半導体素子２上及びコア基板１の下面上に積層させる。プリプレグ４ａの厚さは、例えば約０．１ｍｍに設定してもよい。
なお、プリプレグ４ａ及び４ｂは、コア基板１と同様に、例えば、ガラス繊維を補強材とし、例えばエポキシ樹脂をマトリックス樹脂とするガラス繊維強化樹脂等から成る。
次いで、図１０（ｆ）に示すように、約１７０乃至２２０℃の温度で加熱し、プリプレグ４を硬化させる。
しかる後、図１１（ｇ）に示すように、コア基板１上に実装された半導体素子２の両側面よりも外側、即ち、半導体素子２の実装領域よりも外側に、例えばドリル加工により、プリプレグ４ａ及び４ｂ及びコア基板１とを貫通するスルーホール９を形成する。半導体素子２の側面の周囲のみに設けられている中間層３３には、スルーホール９は形成されない。よって、プリプレグ４ｂにより、壁面に配線部５が形成されたスルーホール９と、中間層３３との絶縁性を確保することができるため、本発明の第１の実施の形態で必要であった、スルーホール９（図１参照）の内壁面における絶縁処理、即ち、絶縁樹脂１１を用いたスルーホール９の穴埋め処理（図４（ｇ）参照）及び絶縁性樹脂１１に対する貫通孔形成処理（図５（ｈ）参照）が不要となるため、製造工程の短縮化を図ることができる。
しかる後、図１１（ｈ）に示すように、スルーホール９内と、プリプレグ４上とに、無電解めっき及び電気めっきを行って、銅（Ｃｕ）膜を形成する。
次いで、図１２（ｉ）に示すように、プリプレグ４上に形成された銅（Ｃｕ）膜上にドライフィルムレジストを用いてパターニングし、所定のエッチング処理を行い、ドライフィルムレジストを剥離する。これにより、配線部５が形成される。なお、図２及び図１１（ｈ）に示す例では、プリプレグ４上に一層の配線部５が形成されているが、ビルドアップ工法又は一括積層工法等により、多層回路を形成してもよい。
最後に、プリプレグ４上に設けられた配線部５及びプリプレグ４上に、選択的に、ソルダーレジスト層（絶縁樹脂膜）１２を形成する。ソルダーレジスト層１２が設けられておらず露出している配線部５の表面に表面処理を施す。これにより、図８（ｊ）に示すように、図３に示す部品内蔵基板３０が完成となる。
このように、本発明の第２の実施の形態に係る部品内蔵基板３０の製造方法によれば、簡易な工程で、コア基板１上の、スルーホール９が形成されている箇所及び半導体素子２が設けられている箇所を除く箇所に、半導体素子２を囲むように、熱膨張率がガラスクロス等の絶縁材料から成る繊維を含んだプリプレグよりも低い約１乃至１０ｐｐｍ／℃であるカーボン繊維（炭素繊維）材から成る強化樹脂から構成される中間層３３を積層形成することができる。
よって、内蔵される半導体素子２の破断又は破壊等の損傷を招くおそれがなく、半導体素子２とコア基板１の接続端子部６との電気的接続の信頼性を高めることができる部品内蔵基板３０を簡易な工程で製造することができる。
そして、本発明の第２の実施の形態に係る部品内蔵基板３０の製造方法では、図１１（ｇ）に示すように、半導体素子２の実装領域よりも外側において、プリプレグ４ａ及び４ｂ及びコア基板１とを貫通するスルーホール９を形成し、半導体素子２の側面の周囲のみに設けられている中間層３３には、スルーホール９は形成されない。よって、プリプレグ４ｂにより、壁面に配線部５が形成されたスルーホール９と、中間層３３との絶縁性を確保することができる。従って、本発明の第１の実施の形態で必要であるスルーホール９（図１参照）の内壁面における絶縁処理が不要となるため、製造工程の短縮化を図ることができる。
次に、本出願の発明者による、本発明の第２の実施の形態に係る部品内蔵基板３０の製造方法の実施例（その１）について説明する。
先ず、コア基板と半導体素子とを準備した。具体的には、２５０μｍピッチで銅（Ｃｕ）から成る接続端子部が形成され、厚さが０．２ｍｍのガラス繊維強化樹脂から成るコア基板と、金（Ａｕ）のめっきバンプが導電部上に形成され、主面の大きさが２×３ｍｍで厚さが０．２ｍｍのガリウム砒素（ＧａＡｓ）から成る半導体素子と、を準備した。コア基板の接続端子部の表面には、ニッケル（Ｎｉ）及び金（Ａｕ）を被膜形成した。
そして、コア基板の接続端子部に、半導体素子をフリップチップ実装した。フリップチップ実装の方法として、超音波接合法を採用した。超音波接合の条件として、温度を２００℃、１バンプ当たりの作用荷重を１５ｇに設定し、４５ＫＨｚの超音波を１秒印加した。しかる後、１００℃のアンダーフィル材を半導体素子とコア基板との間に充填し、１５０℃の温度で１時間加熱し、アンダーフィル材を硬化させた。
次に、コア基板上に、主面の大きさが６×７ｍｍで厚さが０．２ｍｍであって、上述の２×３ｍｍの大きさを有する半導体素子の実装領域を開口した、カーボン繊維（炭素繊維）材から成る硬化状態にある強化樹脂を、接着剤を介してコア基板上に接着させた。
次いで、コア基板上にコア基板における半導体素子及び上述の強化樹脂の実装領域よりも大きく開口し、ガラス繊維強化樹脂から成るＢステージ状態にあるプリプレグを積層し、硬化後の厚さが０．２ｍｍになるように３ＭＰａの圧力及び１８０℃の加熱条件下で硬化させた。
次に、ガラス繊維強化樹脂から成り厚さが０．１ｍｍであるプリプレグを、カーボン繊維（炭素繊維）材を用いた強化樹脂上、半導体素子２上及びコア基板１の下面上に積層し、硬化させた。
しかる後、半導体素子及び硬化させたカーボン繊維（炭素繊維）材を用いた強化樹脂が設けられた領域の外側の箇所に、直径が０．２ｍｍのスルーホールを形成した。
次に、デスミア処理を行い、スルーホール内に無電解めっき及び電気めっきを行って、厚さ２５μｍの銅（Ｃｕ）膜を形成した。次いで、プリプレグ上に形成された銅（Ｃｕ）膜上にドライフィルムレジストを用いてパターニングし、塩化第二銅（ＣｕＣｌ２）水溶液を用いてエッチング処理を行い、ドライフィルムレジストを剥離して配線部を形成した。
最後に、プリプレグ上に設けられた配線部及びプリプレグ上に、選択的に、ソルダーレジスト層（絶縁樹脂膜）を形成し、これにより、部品内蔵基板を完成させた。
本出願の発明者は、このようにして製造された部品内蔵基板を、−６５℃乃至１５０℃の温度条件で温度サイクル試験を５００サイクル行ったところ、部品内蔵基板の抵抗増加率は初期値に対して、最大７％であった。一方、比較のために、中間層の構成材料としてガラス繊維強化樹脂を用いた部品内蔵基板で作製した基板では、同じ温度条件で温度サイクル試験を３００サイクル行ったところ抵抗増加率は１０％を超えた。
このように、本発明の第２の実施の形態に係る部品内蔵基板によれば、当該基板に内蔵される半導体素子の破断又は破壊等の損傷を招くことはなく、また、半導体素子とコア基板の接続端子部との電気的接続の信頼性を高めることができることが分かった。
本出願の発明者は更に、本発明の第２の実施の形態に係る部品内蔵基板３０の製造方法の実施例（その２）を行った。
先ず、コア基板と半導体素子とを準備した。具体的には、２００μｍピッチで銅（Ｃｕ）から成る接続端子部が形成され、厚さが０．２ｍｍのガラス繊維強化樹脂から成るコア基板と、半田バンプが導電部上に形成され、主面の大きさが６×６ｍｍで厚さが０．１ｍｍのシリコン（Ｓｉ）から成る半導体素子と、を準備した。コア基板の接続端子部の表面には、ニッケル（Ｎｉ）及び金（Ａｕ）を被膜形成した。
そして、コア基板の接続端子部に、半導体素子をフラックス及びフリップチップボンダを用いてフリップチップ実装した。当該実装の条件として、温度を２００℃に設定した。しかる後、１００℃のアンダーフィル材を半導体素子とコア基板との間に充填し、１５０℃の温度で１時間加熱し、アンダーフィル材を硬化させた。
次に、コア基板上に、主面の大きさが１０×１０ｍｍで厚さが０．２ｍｍであって、上述の６×６ｍｍの大きさを有する半導体素子の実装領域を開口した、硬化状態にあるカーボン繊維（炭素繊維）材を用いた強化樹脂を接着剤でコア基板上に接着させた。次いで、コア基板上にコア基板における半導体素子及び上述の強化樹脂の実装領域よりも大きく開口し、Ｂステージ状態にあるガラス繊維強化樹脂から成るプリプレグを積層し、硬化後の厚さが０．１ｍｍになるように３ＭＰａの圧力及び１８０℃の加熱条件下で硬化させた。
次に、ガラス繊維強化樹脂から成り、厚さが０．１ｍｍであるプリプレグを、カーボン繊維（炭素繊維）材を用いた強化樹脂上、半導体素子２上及びコア基板１の下面上に積層し、硬化させた。
しかる後、半導体素子及び硬化させたカーボン繊維（炭素繊維）材を用いた強化樹脂が設けられた領域の外側の箇所に、直径が０．２ｍｍのスルーホールを形成した。
次に、デスミア処理を行い、スルーホール内に無電解めっき及び電気めっきを行って、厚さ２５μｍの銅（Ｃｕ）膜を形成した。次いで、プリプレグ上に形成された銅（Ｃｕ）膜上にドライフィルムレジストを用いてパターニングし、塩化第二銅（ＣｕＣｌ２）水溶液を用いてエッチング処理を行い、ドライフィルムレジストを剥離して配線部を形成した。
最後に、プリプレグ上に設けられた配線部及びプリプレグ上に、選択的に、ソルダーレジスト層（絶縁樹脂膜）を形成し、これにより、部品内蔵基板を完成させた。
本出願の発明者は、このようにして製造された部品内蔵基板を、−６５℃乃至１５０℃の温度条件で温度サイクル試験を５００サイクル行ったところ、部品内蔵基板の抵抗増加率は初期値に対して、最大８％であった。一方、比較のために、中間層の構成材料としてガラス繊維強化樹脂を用いた部品内蔵基板で作製した基板では、同じ温度条件で温度サイクル試験を３００サイクル行ったところ抵抗増加率は１０％を超えた。
このように、本発明の第２の実施の形態に係る部品内蔵基板によれば、当該基板に内蔵される半導体素子の破断又は破壊等の損傷を招くことはなく、また、半導体素子とコア基板の接続端子部との電気的接続の信頼性を高めることができることが分かった。
［第３の実施の形態］
次に、本発明の第３の実施の形態について説明する。
上述の本発明の第２の実施の形態においては、図１０（ｄ）に示す工程において、コア基板１上に、カーボン繊維（炭素繊維）材を用いた硬化した状態の強化樹脂３３’を積層し接着剤を介して固定して、図２に示す中間層３３を形成しているが、本発明はかかる態様に限定されず、未硬化状態のカーボン繊維（炭素繊維）材から成る強化樹脂を用いてよい。
以下では、本発明の第３の実施の形態に係る部品内蔵基板の製造方法について図１４乃至図１７を参照して説明し、次いで、本出願の発明者による当該方法の実施例について説明する。なお、図１４乃至図１７において、図９乃至図１２に示した箇所と同じ箇所には同じ符号を付し、その詳細な説明を省略する。
先ず、図１４（ａ）に示すように、コア基板１と半導体素子２とを準備する。
コア基板１において、その上面及び下面を貫通するように複数の接続端子部６が、所定のピッチで形成されている。
半導体素子２の主面には、ポリイミド等の有機絶縁膜１３が選択的に形成されており、
有機絶縁膜１３が形成されていない箇所には、導電部１４が複数形成されている。導電部１４上には、スタッドバンプ（Ｓｔｕｄ ｂｕｍｐ）と称される凸状の外部接続端子７が形成されている。
このような構造を有するコア基板１の接続端子部６と、半導体素子２に設けられた外部接続端子７とを対向させ、図１４（ａ）において矢印で示す方向に半導体素子２をコア基板１に降下させる。
そして、図１４（ｂ）に示すように、コア基板１の接続端子部６に、半導体素子２をフェイスダウン状態で実装、即ち、フリップチップ実装する。
しかる後、図１４（ｃ）に示すように、必要に応じて、ディスペンサ（図示せず）を用いてノズル２０から、ペースト状のアンダーフィル材８を注入し硬化させる。これにより、アンダーフィル材８によりコア基板１と半導体素子２との接続が補強される。
次に、図１５（ｄ）に示すように、コア基板１上に、コア基板１における半導体素子２の実装領域よりも僅かに大きく開口し、カーボン繊維（炭素繊維）材から成るＢステージ状態にある強化樹脂３３”を積層する。
カーボン繊維（炭素繊維）材を用いた強化樹脂３３”として、熱膨張率が約１乃至１０ｐｐｍ／℃であるカーボン繊維（炭素繊維）材に樹脂材料を含浸させてなる強化樹脂を用いることができる。カーボン繊維材としては、例えば、カーボン繊維を束ねたカーボン繊維糸により織られ、面広がり方向に展延するように配向されたカーボン繊維クロス若しくはカーボン繊維メッシュ又はカーボン繊維不織布を用いることができる。カーボン繊維材を包容する樹脂材料としては、例えば、エポキシ樹脂等を用いることができる。
強化樹脂３３”が後の工程により硬化して形成される中間層３３の膜厚は、半導体素子２の厚さと等しいことが好ましく、例えば、約０．１ｍｍに設定される。
一方、中間層３３の幅は、半導体素子２の幅（長手方向の長さ）の約１／１０以上の長さであることが望ましい。中間層３３の幅が、半導体素子２の幅（長手方向の長さ）の約１／１０よりも小さい場合は、温度変化に基づく熱膨張を抑制する効果が少なくなるからである。
更に、コア基板１上に、コア基板１における半導体素子２及び強化樹脂３３”の実装領域よりも大きく開口し、ガラス繊維を補強材とし、例えばエポキシ樹脂をマトリックス樹脂とするガラス繊維強化樹脂等から成り、Ｂステージ状態にあるプリプレグ４ｂを積層し硬化させる。
次に、ガラス繊維を補強材とし、例えばエポキシ樹脂をマトリックス樹脂とするガラス繊維強化樹脂等から成り、Ｂステージ状態にあるプリプレグ４ａを、硬化した強化樹脂３３”及び半導体素子２上及びコア基板１の下面上に積層させ、硬化後のプリプレグ４ａの厚さが、例えば約０．１ｍｍになるよう、図１５（ｅ）に示すように硬化させる。すると、半導体素子２の側面及びコア基板１側の箇所には、中間層３３を構成するカーボン繊維材を包容する樹脂材料３３ａ又は上面のプリプレグ４におけるガラス繊維を包容する樹脂材料が、はみ出される。
しかる後、図１６（ｆ）に示すように、コア基板１上に実装された半導体素子２の両側面よりも外側、即ち、半導体素子２の実装領域よりも外側において、例えばドリル加工により、プリプレグ４ａ及び４ｂとコア基板１とを貫通するスルーホール９を形成する。本例のように、半導体素子２の側面の周囲のみに設けられている中間層３３には、スルーホール９は形成されない。よって、プリプレグ４ｂにより、壁面に配線部５が形成されたスルーホール９と、中間層３３との絶縁性を確保することができるため、本発明の第１の実施の形態で必要であった、スルーホール９（図１参照）の内壁面における絶縁処理、即ち、絶縁樹脂１１によるスルーホール９の穴埋め処理（図４（ｇ）参照）及び絶縁性樹脂１１に対する貫通孔形成処理（図５（ｈ）参照）が不要となるため、製造工程の短縮化を図ることができる。
しかる後、図１６（ｇ）に示すように、スルーホール９内と、プリプレグ４上とに、無電解めっき及び電気めっきを行って、銅（Ｃｕ）膜を形成する。
次いで、図１７（ｈ）に示すように、プリプレグ４上に形成された銅（Ｃｕ）膜上にドライフィルムレジストを用いてパターニングし、所定のエッチング処理を行い、ドライフィルムレジストを剥離する。これにより、配線部５が形成される。なお、図２及び図１１（ｈ）に示す例では、プリプレグ４上に一層の配線部５が形成されているが、ビルドアップ工法又は一括積層工法等により、多層回路を形成してもよい。
最後に、プリプレグ４上に設けられた配線部５及びプリプレグ４上に、選択的に、ソルダーレジスト層（絶縁樹脂膜）１２を形成し、ソルダーレジスト層１２が設けられておらず露出している配線部５の表面に表面処理を施す。これにより、図１７（ｊ）に示すように、部品内蔵基板３００が完成となる。
このように、本発明の第３の実施の形態に係る部品内蔵基板３００の製造方法によれば、簡易な工程で、コア基板１上の、スルーホール９が形成されている箇所及び半導体素子２が設けられている箇所を除く箇所に、半導体素子２を囲むように、熱膨張率がガラスクロス等の絶縁材料から成る繊維を含んだプリプレグよりも低い約１乃至１０ｐｐｍ／℃であるカーボン繊維（炭素繊維）材から成る強化樹脂から構成される中間層３３を積層形成することができる。
よって、内蔵される半導体素子２の破断又は破壊等の損傷を招くおそれがなく、半導体素子２とコア基板１の接続端子部６との電気的接続の信頼性を高めることができる部品内蔵基板３００を簡易な工程で製造することができる。
そして、本発明の第３の実施の形態に係る部品内蔵基板３００の製造方法では、図１６（ｆ）に示すように、半導体素子２の実装領域よりも外側において、プリプレグ４ａ及び４ｂとコア基板１とを貫通するスルーホール９を形成し、半導体素子２の側面の周囲のみに設けられている中間層３３には、スルーホール９は形成されない。よって、プリプレグ４ｂにより、壁面に配線部５が形成されたスルーホール９と、中間層３３との絶縁性を確保することができるため、本発明の第１の実施の形態で必要であった、スルーホール９（図１参照）の内壁面における絶縁処理が不要となるため、製造工程の短縮化を図ることができる。
次に、本出願の発明者による、本発明の第３の実施の形態に係る部品内蔵基板３００の製造方法の実施例について説明する。
先ず、コア基板と半導体素子とを準備した。具体的には、１００μｍピッチで銅（Ｃｕ）から成る接続端子部が形成され、厚さが０．１ｍｍのガラス繊維強化樹脂から成るコア基板と、金（Ａｕ）のスタッドバンプが導電部上に形成され、主面の大きさが５×５ｍｍで厚さが０．１ｍｍのシリコン（Ｓｉ）から成る半導体素子と、を準備した。
そして、コア基板の接続端子部に、半導体素子をフリップチップ実装する。フリップチップ実装の方法として、非導電性ペースト（ＮＣＰ：Ｎｏｎ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）を用いた熱圧着法を採用した。熱圧着の条件として、温度を２００℃、１バンプ当たりの作用荷重を４０ｇに設定した。なお、非導電性ペーストを用いているため、上述のアンダーフィルを充填する工程は不要である。
次に、コア基板上に、主面の大きさが８×８ｍｍで厚さが０．１ｍｍであって、上述の５×５ｍｍの大きさを有する半導体素子の実装領域を開口した、カーボン繊維（炭素繊維）材から成るＢステージ状態にある強化樹脂と、半導体素子及び上述の強化樹脂の実装領域よりも大きく開口し、Ｂステージ状態にあるガラス繊維強化樹脂から成るプリプレグと、を積層し、硬化後の厚さが０．１ｍｍになるように３ＭＰａの圧力及び１８０℃の加熱条件下で硬化させた。
次に、ガラス繊維強化樹脂から成り、厚さが０．１ｍｍであるプリプレグを、カーボン繊維（炭素繊維）材を用いた強化樹脂と、半導体素子上及びコア基板の下面上に積層し、硬化させた。
しかる後、半導体素子及び硬化させたカーボン繊維（炭素繊維）材を用いた強化樹脂が設けられた領域の外側の箇所に、直径が０．２ｍｍのスルーホールを形成した。
次に、デスミア処理を行い、スルーホール内に無電解めっき及び電気めっきを行って、厚さ２５μｍの銅（Ｃｕ）膜を形成した。次いで、プリプレグ上に形成された銅（Ｃｕ）膜上にドライフィルムレジストを用いてパターニングし、塩化第二銅（ＣｕＣｌ２）水溶液を用いてエッチング処理を行い、ドライフィルムレジストを剥離して配線部を形成した。
最後に、プリプレグ上に設けられた配線部及びプリプレグ上に、選択的に、ソルダーレジスト層（絶縁樹脂膜）を形成し、これにより、部品内蔵基板を完成させた。
本出願の発明者は、このようにして製造された部品内蔵基板を、−６５℃乃至１５０℃の温度条件で温度サイクル試験を５００サイクル行ったところ、部品内蔵基板の抵抗増加率は初期値に対して、最大７％であった。一方、比較のために、中間層の構成材料としてガラス繊維強化樹脂を用いた部品内蔵基板で作製した基板では、同じ温度条件で温度サイクル試験を３００サイクル行ったところ抵抗増加率は１０％を超えた。
このように、本発明の第３の実施の形態に係る部品内蔵基板によれば、当該基板に内蔵される半導体素子の破断又は破壊等の損傷を招くことはなく、また、半導体素子とコア基板の接続端子部との電気的接続の信頼性を高めることができることが分かった。
以上、本発明の実施の形態について詳述したが、本発明は特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形及び変更が可能である。
以上の説明に関し、更に以下の項を開示する。
（付記１） 電子部品を含む基板であって、
コア基板上に配置された電子部品を囲む炭素繊維を含む樹脂を含む中間層を備えたことを特徴する基板。
（付記２） 付記１記載の基板であって、
前記電子部品の周囲には、前記コア基板を貫通する複数のスルーホールが形成されていることを特徴とする基板。
（付記３） 付記２記載の基板であって、
前記スルーホールの内壁面には絶縁性樹脂が形成されており、
前記スルーホール内において、前記絶縁性樹脂上には、配線部が形成されていることを特徴とする基板。
（付記４） 付記１記載の基板であって、
前記中間層は、前記電子部品の周囲に設けられた前記炭素繊維を含む樹脂から成る第１の部分と、
前記第１の部分の外側に設けられた絶縁材料から成る第２の部分とを含むことを特徴とする基板。
（付記５） 付記４記載の基板であって、
前記電子部品の周囲には、前記第２の部分と前記コア基板とを貫通する複数のスルーホールが形成されていることを特徴とする基板。
（付記６） 付記４又は５記載の基板であって、
前記絶縁材料は、ガラス繊維を含む樹脂であることを特徴とする基板。
（付記７） 付記６記載の基板であって、
前記ガラス繊維を含む樹脂の熱膨張率は、前記炭素繊維を含む樹脂の熱膨張率よりも大きいことを特徴とする基板。
（付記８） 付記６又は７記載の基板であって、
前記ガラス繊維を含む樹脂は、ガラス繊維材に樹脂材料を含浸させてなることを特徴する基板。
（付記９） 付記１乃至８いずれか一項記載の基板であって、
前記電子部品と前記中間層との間には、樹脂層が形成されてなることを特徴とする基板。
（付記１０） 付記１乃至９に記載の基板であって、
前記炭素繊維を含む樹脂の熱膨張率は、約１乃至１０ｐｐｍ／℃であることを特徴とする基板。
（付記１１） 付記１乃至１０いずれか一項記載の基板であって、
前記炭素繊維を含む樹脂は、炭素繊維材に樹脂材料を含浸させてなることを特徴とする基板。
（付記１２） 付記１乃至１１いずれか一項記載の基板であって、
前記電子部品は半導体素子であることを特徴とする基板。
（付記１３） 付記１乃至１２いずれか一項記載の基板であって、
前記電子部品の熱膨張率は、約１乃至１０ｐｐｍ／℃であることを特徴する基板。
（付記１４） 電子部品を含む基板の製造方法であって、
コア基板上に電子部品を実装する工程と、
前記コア基板上であって、前記電子部品の周囲に、前記電子部品の実装領域を開口したＢステージ状態の炭素繊維を含む樹脂を配置及び硬化することによって中間層を形成する工程と、
前記中間層及び前記電子部品の上面と、前記コア基板の裏面とに、絶縁層を積層形成する工程と、
前記中間層と前記コア基板とにスルーホールを形成する工程と、
前記スルーホールに絶縁処理を施す工程と、
前記スルーホール内及び前記絶縁層上に配線部を形成する工程と、を含むことを特徴とする基板の製造方法。
（付記１５） 電子部品を含む基板の製造方法であって、
コア基板上に電子部品を実装する工程と、
前記コア基板上であって、前記電子部品の周囲に、前記電子部品の実装領域を開口した炭素繊維を含む樹脂を配置し、前記炭素繊維を含む樹脂が設けられた箇所の外側に、中間層絶縁部を形成することによって中間層を形成する工程と、
前記中間層及び前記電子部品の上面と、前記コア基板の裏面とに、絶縁層を積層形成する工程と、
前記中間層絶縁部と、前記コア基板と、前記絶縁層とにスルーホールを形成する工程と、
前記スルーホール内及び前記絶縁層上に配線部を形成する工程と、を含むことを特徴とする基板の製造方法。
（付記１６） 付記１５記載の基板の製造方法であって、
前記中間層を形成する工程は、硬化状態の前記炭素繊維を含む樹脂を接着固定した後で、前記中間層絶縁部を形成することを特徴とする基板の製造方法。
（付記１７） 付記１５記載の基板の製造方法であって、
前記中間層を形成する工程は、
Ｂステージ状態の前記炭素繊維を含む樹脂を配置し、前記炭素繊維を含む樹脂の外側に前記中間層絶縁部を積層し硬化することによって中間層を形成することを特徴とする基板の製造方法。
（付記１８） 付記１５乃至１７記載の基板の製造方法であって、
前記中間層絶縁部は、ガラス繊維を含む樹脂であることを特徴とする基板。
（付記１９） 付記１４乃至１８いずれか一項記載の基板の製造方法であって、
前記炭素繊維を含む樹脂は、炭素繊維材に樹脂材料を含浸させてなることを特徴とする基板の製造方法。
（付記２０） 付記１４乃至１９いずれか一項記載の基板の製造方法であって、
前記電子部品は半導体素子であることを特徴とする基板の製造方法。
本発明の第１の実施の形態に係る部品内蔵基板の断面図である。 図１に示す部品内蔵基板の製造方法を説明するための図（その１）である。 図１に示す部品内蔵基板の製造方法を説明するための図（その２）である。 図１に示す部品内蔵基板の製造方法を説明するための図（その３）である。 図１に示す部品内蔵基板の製造方法を説明するための図（その４）である。 図１に示す部品内蔵基板の製造方法を説明するための図（その５）である。 図１に示す部品内蔵基板の製造方法を説明するための図（その６）である。 本発明の第２の実施の形態に係る部品内蔵基板の断面図である。 図８に示す部品内蔵基板の製造方法を説明するための図（その１）である。 図８に示す部品内蔵基板の製造方法を説明するための図（その２）である。 図８に示す部品内蔵基板の製造方法を説明するための図（その３）である。 図８に示す部品内蔵基板の製造方法を説明するための図（その４）である。 図８に示す部品内蔵基板の製造方法を説明するための図（その５）である。 本発明の第３の実施の形態に係る部品内蔵基板の製造方法を説明するための図（その１）である。 本発明の第３の実施の形態に係る部品内蔵基板の製造方法を説明するための図（その２）である。 本発明の第３の実施の形態に係る部品内蔵基板の製造方法を説明するための図（その３）である。 本発明の第３の実施の形態に係る部品内蔵基板の製造方法を説明するための図（その４）である。
符号の説明
１ コア基板
２ 半導体素子
３、３３ 中間層
４、４ａ、４ｂ プリプレグ
５ 配線部
９ スルーホール
１０、３０、３００ 部品内蔵基板
１１ 絶縁性樹脂

Claims (3)

  1. 電子部品を含む基板であって、
    コア基板上に配置された電子部品を囲む炭素繊維を含む樹脂を含む中間層と、
    前記電子部品の周囲に形成された前記コア基板を貫通する複数のスルーホールと、
    前記スルーホールの内壁面に形成された絶縁性樹脂と、
    前記スルーホール内において、前記絶縁性樹脂上に形成された配線部と、を備え、
    前記中間層は、前記電子部品の周囲に設けられた前記炭素繊維を含む樹脂から成る第１の部分と、
    前記第１の部分の外側に設けられた絶縁材料から成る第２の部分と、を含み、
    前記炭素繊維を含む樹脂の熱膨張率は、１乃至１０ｐｐｍ／℃であることを特徴する基板。
  2. 請求項１記載の基板であって、
    前記電子部品の周囲には、前記第２の部分と前記コア基板とを貫通する複数のスルーホールが形成されていることを特徴とする基板。
  3. 請求項１又は２記載の基板であって、
    前記電子部品は半導体素子であることを特徴とする基板。
JP2008050955A 2008-02-29 2008-02-29 基板 Expired - Fee Related JP5262188B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008050955A JP5262188B2 (ja) 2008-02-29 2008-02-29 基板
US12/393,663 US20090218118A1 (en) 2008-02-29 2009-02-26 Board and manufacturing method for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008050955A JP5262188B2 (ja) 2008-02-29 2008-02-29 基板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012106195A Division JP5440650B2 (ja) 2012-05-07 2012-05-07 基板の製造方法

Publications (2)

Publication Number Publication Date
JP2009212146A JP2009212146A (ja) 2009-09-17
JP5262188B2 true JP5262188B2 (ja) 2013-08-14

Family

ID=41012298

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008050955A Expired - Fee Related JP5262188B2 (ja) 2008-02-29 2008-02-29 基板

Country Status (2)

Country Link
US (1) US20090218118A1 (ja)
JP (1) JP5262188B2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8299366B2 (en) * 2009-05-29 2012-10-30 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
WO2011016555A1 (ja) * 2009-08-07 2011-02-10 日本電気株式会社 半導体装置とその製造方法
KR20110039879A (ko) * 2009-10-12 2011-04-20 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP5982760B2 (ja) * 2011-09-07 2016-08-31 富士通株式会社 電子デバイス及びその製造方法
JP6152254B2 (ja) * 2012-09-12 2017-06-21 新光電気工業株式会社 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
JP2015028986A (ja) * 2013-07-30 2015-02-12 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
KR102356810B1 (ko) * 2015-01-22 2022-01-28 삼성전기주식회사 전자부품내장형 인쇄회로기판 및 그 제조방법
US9984979B2 (en) * 2015-05-11 2018-05-29 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package and method of manufacturing the same
US10199337B2 (en) 2015-05-11 2019-02-05 Samsung Electro-Mechanics Co., Ltd. Electronic component package and method of manufacturing the same
KR102412612B1 (ko) * 2015-08-28 2022-06-23 삼성전자주식회사 패키지 기판 및 프리프레그
US11673352B2 (en) * 2016-09-20 2023-06-13 United States Of America As Represented By The Administrator Of Nasa Automated wave guide system for in-process monitoring of carbon fiber reinforced polymer (CFRP) composite laminates with hanning window tone-bursts of center frequencies from 100-225 kHz and 100-350 kHz
EP3355666B1 (en) * 2017-01-26 2023-07-26 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Semifinished product and method of manufacturing a component carrier
JP2019067858A (ja) * 2017-09-29 2019-04-25 イビデン株式会社 プリント配線板及びその製造方法
KR102071457B1 (ko) * 2018-03-13 2020-01-30 삼성전자주식회사 팬-아웃 반도체 패키지
CN111564414B (zh) 2019-12-12 2021-09-24 奥特斯(中国)有限公司 部件承载件及制造部件承载件的方法
EP4273908A1 (en) * 2022-05-04 2023-11-08 Infineon Technologies Austria AG A method for fabricating a semiconductor device module with increased reliability and a semiconductor device module

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0999731B1 (en) * 1997-07-08 2011-01-05 Ibiden Co., Ltd. Printed wiring board comprising conductor circuits for solder pads
KR20080031522A (ko) * 2000-02-25 2008-04-08 이비덴 가부시키가이샤 다층프린트배선판 및 다층프린트배선판의 제조방법
CN100539106C (zh) * 2000-09-25 2009-09-09 揖斐电株式会社 半导体元件及其制造方法、多层印刷布线板及其制造方法
JP4070189B2 (ja) * 2002-01-23 2008-04-02 京セラ株式会社 配線基板の製造方法
JP4119205B2 (ja) * 2002-08-27 2008-07-16 富士通株式会社 多層配線基板
JP3822549B2 (ja) * 2002-09-26 2006-09-20 富士通株式会社 配線基板
JP4199198B2 (ja) * 2003-01-16 2008-12-17 富士通株式会社 多層配線基板およびその製造方法
JP4298559B2 (ja) * 2004-03-29 2009-07-22 新光電気工業株式会社 電子部品実装構造及びその製造方法
JP4316483B2 (ja) * 2004-12-08 2009-08-19 ユーアイ電子株式会社 プリント基板の製造方法及びプリント基板
JPWO2006095852A1 (ja) * 2005-03-10 2008-08-21 京セラ株式会社 電子部品モジュール及びその製造方法
JP2006351590A (ja) * 2005-06-13 2006-12-28 Sony Corp マイクロデバイス内蔵基板およびその製造方法
JP2007049004A (ja) * 2005-08-11 2007-02-22 Cmk Corp プリント配線板とその製造方法
JP5114041B2 (ja) * 2006-01-13 2013-01-09 日本シイエムケイ株式会社 半導体素子内蔵プリント配線板及びその製造方法
JP4171499B2 (ja) * 2006-04-10 2008-10-22 日立電線株式会社 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
JP4983113B2 (ja) * 2006-06-28 2012-07-25 株式会社トッパンＮｅｃサーキットソリューションズ 配線基板及びその製造方法
US7800916B2 (en) * 2007-04-09 2010-09-21 Endicott Interconnect Technologies, Inc. Circuitized substrate with internal stacked semiconductor chips, method of making same, electrical assembly utilizing same and information handling system utilizing same
CN101911847B (zh) * 2007-12-25 2012-07-18 株式会社村田制作所 多层配线基板的制造方法

Also Published As

Publication number Publication date
US20090218118A1 (en) 2009-09-03
JP2009212146A (ja) 2009-09-17

Similar Documents

Publication Publication Date Title
JP5262188B2 (ja) 基板
US9627309B2 (en) Wiring substrate
US9627308B2 (en) Wiring substrate
US7319049B2 (en) Method of manufacturing an electronic parts packaging structure
US8797757B2 (en) Wiring substrate and manufacturing method thereof
JP5018826B2 (ja) 電子デバイスおよびその製造方法
JP4592751B2 (ja) プリント配線基板の製造方法
US9893002B2 (en) Terminal structure and wiring substrate
US20150003020A1 (en) Electronic component-embedded printed circuit board having cooling member
KR20060063654A (ko) 칩 내장 기판의 제조 방법
US9852970B2 (en) Wiring substrate
JP2012129464A (ja) 半導体装置およびその製造方法
US7678612B2 (en) Method of manufacturing semiconductor device
KR20150004749A (ko) 배선 기판 및 그 제조 방법, 반도체 패키지
JP5440650B2 (ja) 基板の製造方法
JP2016149517A (ja) 配線基板及びその製造方法
JP2009252942A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP5176676B2 (ja) 部品内蔵基板の製造方法
JP4438389B2 (ja) 半導体装置の製造方法
US20090212444A1 (en) Semiconductor package and method of manufacturing the same
CN108305864B (zh) 端子
US11540396B2 (en) Circuit board structure and manufacturing method thereof
TWI420989B (zh) 印刷電路板及其製造方法
KR101543031B1 (ko) 인쇄회로기판 및 그 제조 방법
TWI420996B (zh) 印刷電路板及其製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101018

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120507

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121227

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130415

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees