KR102412612B1 - 패키지 기판 및 프리프레그 - Google Patents

패키지 기판 및 프리프레그 Download PDF

Info

Publication number
KR102412612B1
KR102412612B1 KR1020150121826A KR20150121826A KR102412612B1 KR 102412612 B1 KR102412612 B1 KR 102412612B1 KR 1020150121826 A KR1020150121826 A KR 1020150121826A KR 20150121826 A KR20150121826 A KR 20150121826A KR 102412612 B1 KR102412612 B1 KR 102412612B1
Authority
KR
South Korea
Prior art keywords
fibers
fiber
layer
region
package substrate
Prior art date
Application number
KR1020150121826A
Other languages
English (en)
Other versions
KR20170025415A (ko
Inventor
김진규
이현
김동한
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150121826A priority Critical patent/KR102412612B1/ko
Priority to US15/197,736 priority patent/US9867283B2/en
Publication of KR20170025415A publication Critical patent/KR20170025415A/ko
Application granted granted Critical
Publication of KR102412612B1 publication Critical patent/KR102412612B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3733—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon having a heterogeneous or anisotropic structure, e.g. powder or fibres in a matrix, wire mesh, porous structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275—Fibers and reinforcement materials
    • H05K2201/0287—Unidirectional or parallel fibers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275—Fibers and reinforcement materials
    • H05K2201/029—Woven fibrous reinforcement or textile
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275—Fibers and reinforcement materials
    • H05K2201/0293—Non-woven fibrous reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit

Abstract

본 발명의 기술적 사상에 의한 기판은, 회로층; 및 상기 회로층과 적층 구조를 형성하고, 제1 방향으로 연장되는 부직조(non-woven) 형태의 제1 섬유(fiber)를 포함하는 섬유층;을 포함할 수 있다. 또한, 본 발명의 기술적 사상에 의한 프리프레그(prepreg)는, 일방향으로 연장되는 중심축을 가지는 부직조 형태의 제1 섬유; 상기 제1 섬유와 이격되어 배치되고, 직조 형태를 갖는 복수의 제2 섬유들; 및 상기 제1 섬유 및 복수의 제2 섬유들 사이를 채우는 절연층;을 포함할 수 있다.

Description

패키지 기판 및 프리프레그{board for package and prepreg}
본 발명의 기술적 사상은 패키지 기판 및 프리프레그에 관한 것으로, 특히 섬유를 포함하는 패키지 기판 및 프리프레그에 관한 것이다.
반도체 패키지의 소형화 요구에 따라 패키지 기판의 두께가 점점 얇아지고 있다. 이에 따라 패키지 기판에 포함되는 회로층, 절연층 또는 코어층 각각의 두께가 얇아지는 경향이 나타나고 있다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제는, 패키지 기판의 두께가 얇아짐에 따라 기판의 휘어짐(warpage) 현상을 개선할 수 있는 패키지 기판 및 프리프레그를 제공하는 것이다.
본 발명의 기술적 사상의 일 양태에 따른 패키지 기판은, 회로층; 및 상기 회로층과 적층 구조를 형성하고, 제1 방향으로 연장되는 부직조(non-woven) 형태의 제1 섬유(fiber)를 포함하는 섬유층;을 포함할 수 있다.
일부 실시예들에서, 상기 섬유층은 직조(woven) 형태를 갖는 복수의 섬유들을 포함하지 않는 것을 특징으로 하는 패키지 기판일 수 있다.
일부 실시예들에서, 상기 섬유층은 상기 회로층 내에서 회로 패턴이 형성되는 영역과 오버랩되는 제1 영역과, 상기 회로층 내에서 회로 패턴이 형성되지 않는 영역과 오버랩되는 제2 영역을 포함하고, 상기 제1 섬유는 상기 제2 영역에 형성되는 것을 특징으로 하는 패키지 기판일 수 있다.
일부 실시예들에서, 상기 제1 방향은 상기 기판의 제1 변의 연장 방향과 동일하고, 상기 제2 영역은 상기 제1 변 및 상기 제1 변과 평행한 제2 변과 근접한 가장자리 영역을 포함하는 것을 특징으로 하는 패키지 기판일 수 있다.
일부 실시예들에서, 상기 제1 변은 상기 기판의 장변(long side)인 것을 특징으로 하는 패키지 기판일 수 있다.
일부 실시예들에서, 상기 제1 영역은 직조 형태를 갖는 복수의 제2 섬유들을 포함하는 것을 특징으로 하는 패키지 기판일 수 있다.
일부 실시예들에서, 상기 제1 섬유의 비강성(specific stiffness)은 상기 제2 섬유보다 큰 것을 특징으로 하는 패키지 기판일 수 있다.
일부 실시예들에서, 상기 제1 섬유와 상기 제2 섬유는 이격되어 형성되고, 상기 제1 섬유와 상기 제2 섬유간의 이격된 거리는 상기 제1 섬유 및 상기 제2 섬유 중 더 작은 직경을 가지는 섬유의 직경과 같거나 더 작은 것을 특징으로 하는 패키지 기판일 수 있다.
일부 실시예들에서, 상기 제1 섬유는 복수개이고, 상기 복수의 제1 섬유들은 서로 이격되어 평행하게 연장되고, 상기 복수의 제1 섬유들 중 인접하는 제1 섬유들 사이의 이격 거리는 상기 제1 섬유의 직경과 같거나 더 작은 것을 특징으로 하는 패키지 기판일 수 있다.
일부 실시예들에서, 상기 제1 섬유들은 복수개이고, 상기 복수의 제1 섬유들은 상기 섬유층의 주면으로부터 수직한 제2 방향으로 복수의 레벨들에 배치되는 것을 특징으로 하는 패키지 기판일 수 있다.
일부 실시예들에서, 상기 복수의 제1 섬유들은 제1 레벨에 형성된 제1 레벨 섬유와, 상기 제1 레벨과 다른 제2 레벨에 형성된 제2 레벨 섬유를 포함하고, 상기 제1 레벨 섬유의 제1 축과 상기 제2 레벨 섬유의 제2 축은 상기 제2 방향으로 서로 오버랩되지 않는 것을 특징으로 하는 패키지 기판일 수 있다.
일부 실시예들에서, 상기 제1 섬유는 복수개이고, 상기 복수의 제1 섬유들은 상기 제1 방향으로 연장되는 제1 축을 중심축으로 가지면서 불연속적으로 배치되는 적어도 두 개의 제1 축 섬유들을 포함하는 것을 특징으로 하는 패키지 기판일 수 있다.
일부 실시예들에서, 상기 복수의 제1 섬유들은 상기 제1 방향으로 연장되는 제2 축을 중심축으로 가지면서 불연속적으로 배치되는 적어도 두 개의 제2 축 섬유들을 포함하고, 상기 제1 축 섬유의 불연속 구간과, 상기 제2 축 섬유의 불연속 구간은 상기 제1 방향과 수직한 방향으로 서로 중복되지 않는 것을 특징으로 하는 패키지 기판일 수 있다.
일부 실시예들에서, 상기 섬유층은 복수개이고, 복수의 섬유층들 중 적어도 하나는 직조 형태를 갖는 복수의 섬유들을 포함하지 않고, 복수의 섬유층들 중 적어도 하나는 직조 형태를 갖는 복수의 제2 섬유들을 포함하는 것을 특징으로 하는 패키지 기판일 수 있다.
본 발명의 기술적 사상의 일 양태에 따른 프리프레그는, 일방향으로 연장되는 중심축을 가지는 부직조 형태의 제1 섬유; 상기 제1 섬유와 이격되어 배치되고, 직조 형태를 갖는 복수의 제2 섬유들; 및 상기 제1 섬유 및 복수의 제2 섬유들 사이를 채우는 절연층;을 포함할 수 있다.
패키지 기판 내에서 특정 방향으로 배치된 섬유는 패키지 기판의 특정 방향으로의 굽힘 강성(bending stiffness)을 증가시킬 수 있다. 즉, 패키지 기판 내의 섬유는 패키지 기판의 휘어짐(warpage) 현상을 완화시킬 수 있다. 따라서, 패키지 기판의 뒤틀림으로 인해 상기 패키지 기판과 패키지 기판 상에 배치된 반도체 소자의 전기적 연결 부재들간의 젖음성 불량(non-wet) 문제가 완화될 수 있고, 작업간 기판 핸들링 문제가 개선될 수 있다.
도 1a 및 도 1b는 본 발명의 기술적 사상에 의한 실시예들에 따른 패키지 기판을 나타내는 평면도 및 단면도이다.
도 1c는 도 1b 에 도시된 기판의 P1 부분을 나타내는 도면이다.
도 2a는 본 발명의 기술적 사상에 의한 실시예들에 따른 패키지 기판을 나타내는 단면도이다.
도 2b는 도 2a 에 도시된 기판의 P2 부분을 나타내는 도면이다.
도 3a는 본 발명의 기술적 사상에 의한 실시예들에 따른 패키지 기판을 나타내는 단면도이다.
도 3b 및 도 3c는 도 3a에 도시된 기판의 P3 부분을 나타내는 도면이다.
도 4a는 본 발명의 기술적 사상에 의한 실시예들에 따른 패키지 기판을 나타내는 평면도이다.
도 4b는 도 4a에 도시된 기판의 P4 부분을 나타내는 도면이다.
도 5a 및 도 5b는 본 발명의 기술적 사상에 의한 실시예들에 따른 패키지 기판을 나타내는 평면도 및 단면도이다.
도 5c는 도 5b 에 도시된 기판의 P5 부분을 나타내는 도면이다.
도 6은 본 발명의 기술적 사상에 의한 실시예들에 따른 패키지 기판을 나타내는 평면도이다.
도 7a 및 도 7b는 본 발명의 기술적 사상에 의한 실시예들에 따른 패키지 기판을 나타내는 평면도 및 단면도이다.
도 8은 본 발명의 기술적 사상에 의한 실시예들에 따른 패키지 기판을 나타내는 평면도이다.
도 9는 본 발명의 기술적 사상에 의한 실시예들에 따른 프리프레그를 나타내는 단면도이다.
이하, 첨부 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고, 이들에 대한 중복된 설명은 생략한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것으로, 아래의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래의 실시예들로 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하며 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
본 명세서에서 제1, 제2 등의 용어가 다양한 부재, 영역, 층들, 부위 및/또는 구성 요소들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들, 부위 및/또는 구성 요소들은 이들 용어에 의해 한정되어서는 안 됨은 자명하다. 이들 용어는 특정 순서나 상하, 또는 우열을 의미하지 않으며, 하나의 부재, 영역, 부위, 또는 구성 요소를 다른 부재, 영역, 부위 또는 구성 요소와 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1 부재, 영역, 부위 또는 구성 요소는 본 발명의 가르침으로부터 벗어나지 않고서도 제2 부재, 영역, 부위 또는 구성 요소를 지칭할 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다.
달리 정의되지 않는 한, 여기에 사용되는 모든 용어들은 기술 용어와 과학 용어를 포함하여 본 발명 개념이 속하는 기술 분야에서 통상의 지식을 가진 자가 공통적으로 이해하고 있는 바와 동일한 의미를 지닌다. 또한, 통상적으로 사용되는, 사전에 정의된 바와 같은 용어들은 관련되는 기술의 맥락에서 이들이 의미하는 바와 일관되는 의미를 갖는 것으로 해석되어야 하며, 여기에 명시적으로 정의하지 않는 한 과도하게 형식적인 의미로 해석되어서는 아니 될 것임은 이해될 것이다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 수행될 수도 있다.
첨부 도면에 있어서, 예를 들면, 제조 기술 및/또는 공차에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명의 실시예들은 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조 과정에서 초래되는 형상의 변화를 포함하여야 한다.
도 1a 및 도 1b는 본 발명의 기술적 사상에 의한 실시예들에 따른 패키지 기판(10)을 나타내는 평면도 및 단면도이다. 도 1b는 도 1a의 A-A 선 단면의 주요부를 나타낸 것이다. 도 1c는 도 1b 에 도시된 패키지 기판(10)의 P1 부분을 나타내는 도면이다.
도 1a 및 도 1b를 참조하면, 패키지 패키지 기판(10)은 회로층(11)과, 상기 회로층(11)과 적층 구조를 형성하는 섬유층(13)을 포함할 수 있다. 상기 회로층(11)은 회로 패턴(11B)과, 상기 회로 패턴(11B)을 매립하는 제1 절연층(11A)을 포함할 수 있다. 상기 섬유층(13)은 상기 회로층(11) 상에 형성될 수 있다. 도시되지는 않았으나, 상기 섬유층(13)은 상기 회로 패턴(11B)을 외부로 전기적 연결시키기 위해 개방된 영역을 포함할 수 있다. 상기 섬유층(13)은 상기 회로 패턴(11B)의 노출된 면을 덮는 제2 절연층(13A)과, 상기 제2 절연층(13A)의 내부에서 제1 방향(Y방향)으로 연장되는 축을 중심으로 가지는 적어도 하나의 제1 섬유(13B)를 포함할 수 있다. 상기 제1 섬유(13B)는 복수개일 수 있으며, 복수의 제1 섬유(13B)들은 서로 평행하게 제1 방향(Y방향)으로 연장되도록 배치될 수 있다. 즉, 상기 복수의 제1 섬유(13B)들은 부직조(non-woven) 형태일 수 있다.
상기 패키지 패키지 기판(10) 내에서 제1 방향(Y방향)으로 평행하게 배치된 상기 복수의 제1 섬유(13B)들은 상기 패키지 패키지 기판(10)의 제1 방향(Y방향)으로의 굽힘 강성(bending stiffness)을 증가시킨다. 즉, 상기 제1 섬유(13B)는 상기 패키지 기판(10)의 제1 방향(Y방향)으로의 휘어짐(warpage) 현상을 완화시킬 수 있다. 따라서, 상기 패키지 기판(10)의 뒤틀림으로 인해 상기 패키지 기판(10)과 상기 패키지 기판(10) 상에 배치된 반도체 소자(미도시)의 전기적 연결 부재들간의 젖음성 불량(non-wet) 문제가 완화될 수 있고, 작업간 기판 핸들링 문제가 개선될 수 있다.
구체적으로, 상기 패키지 기판(10)은 상기 패키지 기판(10) 상에 반도체 소자가 배치되는 반도체 패키지용 기판일 수 있다. 상기 패키지 기판(10)은 인쇄 회로 기판(Printed Circuit Board; PCB)일 수 있다. 상기 패키지 기판(10)은 제1 방향(Y방향)으로 연장되는 제1 변(S1) 및 제2 변(S2)과, 상기 제1 방향(Y방향)과 수직한 제2 방향(X방향)으로 연장되는 제3 변(S3) 및 제4 변(S4)으로 이루어질 수 있다. 상기 제1 변(S1) 및 상기 제2 변(S2)은 상기 패키지 기판(10)의 장변(long side)이고, 상기 제3 변(S3) 및 상가 제4 변(S4)은 상기 패키지 기판(10)의 단변(short side)일 수 있다.
상기 회로층(11)은 제1 절연층(11A) 및 회로 패턴(11B)을 포함할 수 있다. 상기 제1 절연층(11A)은 상기 회로 패턴(11B) 사이를 채우도록 형성된다.
상기 회로 패턴(11B)은 상기 제1 절연층(11A)의 가장자리의 네 변(S1,S2,S3,S4)으로부터 소정의 간격만큼 이격된 중앙 영역에 밀집하도록 배치될 수 있다. 다만 본 발명의 기술적 사상이 이에 한정되는 것은 아니며, 상기 회로 패턴(11B)은 상기 제1 절연층(11A)의 임의의 영역에 배치될 수 있다. 일부 실시예들에서, 상기 제1 절연층(11A)의 중앙 영역은 비교적 넓은 간격으로 상기 회로 패턴(11B)이 형성되지 않은 영역을 포함할 수 있다. 이 경우, 상기 회로 패턴(11B)은 상기 제1 절연층(11A)의 가장자리와 근접한 영역에 밀집하도록 배치될 수 있다. 이에 대해서는 도 7a 및 도 7b를 참조하여 설명하도록 한다.
상기 회로 패턴(11B)은 상기 패키지 기판(10) 상에 배치되는 반도체 소자와 전기적으로 연결될 수 있다. 이 경우, 상기 반도체 소자는 상기 섬유층(13) 또는 상기 제1 절연층(11A)에 형성되는 개방 영역을 통해 상기 회로 패턴(11B)과 전기적으로 연결될 수 있다. 상기 개방 영역에는 도전 구조체가 형성될 수 있다. 상기 패키지 기판(10) 상에는 복수의 반도체 소자들이 배치될 수 있으며, 상기 회로 패턴(11B)은 복수의 반도체 소자들과 각각 연결되도록 형성될 수 있다.
상기 섬유층(13)은 상기 회로 패턴(11B)의 노출된 면 및 상기 제1 절연층(11A)을 덮도록 형성된다. 상기 제2 절연층(13A)은 솔더 레지스트(solder resist)층일 수 있다. 상기 섬유층(13)은 상기 회로 패턴(11B)과 상기 섬유층(13)의 제3 방향(Z방향)으로의 오버랩 여부에 따라 제1 영역(13R1)과 제2 영역(13R2)으로 나뉠 수 있다. 상기 제1 영역(13R1)은 상기 섬유층(13)과 상기 회로 패턴(11B)이 오버랩되는 영역이고, 상기 제2 영역(13R2)은 상기 섬유층(13)과 상기 회로 패턴(11B)이 제3 방향(Z방향)으로 오버랩되지 않은 영역일 수 있다. 이 때, 상기 제1 섬유(13B)은 상기 제2 영역(13R2)에 형성될 수 있다. 이에 따라, 상기 섬유층(13)에 형성되는 개방 영역이 상기 제1 섬유(13B) 구조에 영향을 받지 않고 용이하게 형성될 수 있다. 상기 개방 영역은 상기 회로 패턴(11B)을 외부와 전기적으로 연결시키기 위해 이용될 수 있다.
상기 회로 패턴(11B)은 상기 패키지 기판(10)의 네 변(S1,S2,S3,S4)으로부터 소정의 간격만큼 이격되어 중앙 영역에 형성될 수 있다. 따라서, 상기 제1 영역(13R1)은 상기 섬유층(13) 중 상기 네 변(S1,S2,S3,S4)으로부터 소정의 간격만큼 이격된 중앙 영역일 수 있다. 또한 상기 섬유층(13)의 상기 제2 영역(13R2)은 상기 섬유층(13) 중 상기 제1 영역(13R1)을 제외한 영역으로서, 상기 네 변(S1,S2,S3,S4)과 근접한 가장자리 영역일 수 있다. 이 때, 상기 제1 섬유(13B)는 상기 네 변(S1,S2,S3,S4)과 근접한 상기 제2 영역(13R2)에 형성될 수 있다. 따라서, 상기 제1 섬유(13B)는 상기 회로 패턴(11B)과 제3 방향(Z방향)으로 오버랩되지 않도록 배치될 수 있다. 이에 따라 상기 제1 섬유(13B) 구조에 영향을 받지 않고 상기 섬유층(13)에 개방 영역을 형성할 수 있다. 상기 개방 영역은 상기 회로 패턴(11B)을 외부와 전기적 연결하기 위해 이용될 수 있다.
상기 제1 섬유(13B)는 장변을 따라 연장되도록 배치될 수 있다. 즉, 상기 제1 섬유(13B)는 상대적으로 긴 길이를 가지는 상기 제1 변(S1) 및 상기 제2 변(S2)의 연장 방향인 제1 방향(Y방향)을 따라 배치될 수 있다. 이에 따라, 상대적으로 긴 길이 방향으로 발생하는 상기 패키지 기판(10)의 휘어짐 또는 뒤틀림 현상을 보다 효과적으로 개선할 수 있다. 일부 실시예들에서, 상기 제1 섬유(13B)가 연장되는 상기 제1 방향(Y방향)은 상기 패키지 기판(10)의 상기 제1 변(S1)의 연장 방향과 동일하고, 상기 제1 섬유(13B)가 형성되는 상기 제2 영역(13R2)은 상기 제1 변(S1) 및 상기 제2 변(S2)과 근접한 가장자리 영역들을 포함할 수 있다.
도면에서는 상기 제1 섬유(13B)가 상기 제2 영역(13R2) 중 장변인 상기 제1 변(S1) 및 상기 제2 변(S2)에 근접한 가장자리 영역에만 형성된 것으로 예시하였으나, 본 발명의 기술적 사상이 이에 한정되는 것은 아니다. 일부 실시예들에서, 상기 제1 섬유(13B)는 상기 제2 영역(13R2) 중 단변인 상기 제3 변(S3) 및 상기 제4 변(S4)에 근접한 가장자리 영역에도 형성될 수 있다. 이 경우, 상기 제1 섬유(13b)가 연장되는 방향은 상기 패키지 기판(10)의 상기 제3 변(S3) 및 상기 제4 변(S4)의 연장 방향과 동일한 제2 방향(X방향)일 수 있다. 이에 따라, 상기 패키지 기판(10)은 제2 방향(X방향)으로의 휘어짐 또는 뒤틀림이 억제될 수 있다. 이에 대해서는 도 8을 참조하여 상세히 설명하도록 한다.
상기 제1 섬유(13B)는 복수개일 수 있으며, 복수의 제1 섬유(13B)들은 서로 평행하게 연장된다. 즉 상기 복수의 제1 섬유(13B)들은 부직조 형태일 수 있다. 상기 섬유층(13)은 서로 다른 방향으로 연장되면서 엮어진 직조(woven) 형태의 복수의 섬유들을 포함하지 않을 수 있다.
일부 실시예들에서, 상기 섬유층(13)은 서로 평행하게 배치되는 부직조 형태의 복수의 제1 섬유(13B)들 외에, 직조 형태를 가지는 복수의 섬유들을 더 포함할 수 있다. 이 경우, 상기 섬유층(13)은 상기 패키지 기판(10)의 전반적인 강성을 증가시킬 수 있다. 이에 대해서는 도 5a 및 도 5b를 참조하여 상세히 설명하도록 한다.
도 1c를 참조하면, 섬유층(13)은 제2 절연층(13A)과, 상기 제2 절연층(13A)의 내부에 형성된 복수의 제1 섬유(13B)들을 포함할 수 있다. 상기 복수의 제1 섬유(13B)들은 제1 내지 제3 단일 섬유(13B1, 13B2, 13B3)일 수 있다. 상기 제1 내지 제3 단일 섬유(13B1, 13B2, 13B3)는 서로 이격되어 평행하게 연장된다. 다만 일부 실시예들에서, 상기 제1 내지 제3 단일 섬유(13B1, 13B2, 13B3)들은 서로 접하도록 형성될 수 있다.
상기 제1 내지 제3 단일 섬유(13B1, 13B2, 13B3)는 동일한 물질을 포함하여 서로 열팽창 계수가 실질적으로 동일할 수 있다. 또한, 상기 제1 내지 제3 단일 섬유(13B1, 13B2, 13B3)는 실질적으로 동일한 직경(R1) 및 길이를 가질 수 있다. 이에 따라, 상기 제1 내지 제3 단일 섬유(13B1, 13B2, 13B3)를 포함하는 패키지 기판(10)이 열적 리플로우 공정을 거치더라도, 상기 제1 내지 제3 단일 섬유(13B1, 13B2, 13B3)들간의 열팽창계수의 차이에 의한 상기 패키지 기판(10)의 휨 또는 뒤틀림을 방지할 수 있다. 다만, 상기 패키지 기판(10)의 휨 또는 뒤틀림을 유발하지 않는 한도에서 상기 제1 내지 제3 단일 섬유(13B1, 13B2, 13B3) 각각에 포함되는 물질, 각각의 직경 및 길이 등이 서로 달라질 수 있다.
상기 제1 내지 제3 단일 섬유(13B1, 13B2, 13B3) 중 서로 인접하는 섬유들 사이의 이격 거리(D1)는 상기 제1 내지 제3 단일 섬유(13B1, 13B2, 13B3)의 직경(R1)과 같거나 더 작을 수 있다. 인접하는 섬유들 사이의 이격 거리(D1)를 좁혀 도 1a 및 도 1b에 나타난 제2 영역(13R1), 즉 회로 패턴(11B)과 오버랩되지 않은 영역에 많은 제1 섬유(13B)들을 형성할 수 있다. 단위 부피당 상기 제1 섬유(13B)의 개수가 많아질수록, 상기 패키지 기판(10)의 제1 방향(Y방향)으로의 굽힘 강성은 증가될 수 있다. 일부 실시예들에서, 상기 제1 내지 제3 단일 섬유(13B1, 13B2, 13B3) 중 서로 인접하는 섬유들 사이의 이격 거리(D1)는 실질적으로 동일할 수 있으나, 이에 한정되는 것은 아니다.
도 1c는 도 1a 및 도 1b의 P1 부분으로, 상기 제1 변(S1)에 근접한 영역에 형성된 제1 섬유(13B)는 제2 변(S2)에 근접한 영역에 대칭적으로 형성될 수 있다.
도 1a 내지 도 1c에서는 상기 제1 섬유(13B)가 제1 변(S1) 및 제2 변(S2)에 근접한 영역에 각각 3 개 포함되는 것으로 도시하였으나, 본 발명의 기술적 사상이 이에 한정되는 것은 아니다. 상기 제1 섬유(13B)는 상기 제1 변(S1) 및 상기 제2 변(S2)에 근접한 영역에 각각 1개, 2개, 및 4개 이상일 수 있다. 상기 제1 섬유(13B)가 복수개인 경우, 복수의 제1 섬유(13B)들 각각의 축이 상기 섬유층(13)의 주면으로부터 동일한 레벨에 놓이도록 차례로 배치되거나, 서로 다른 레벨에 놓이도록 적층 구조로 배치될 수 있다. 이에 대해서는 도 2a 내지 도 3c를 참조하여 상세히 설명하도록 한다.
일부 실시예들에서, 상기 패키지 기판(10)은 상기 회로층(11) 및 상기 섬유층(13) 외에 코어층을 더 포함할 수 있다. 상기 코어층은 상기 패키지 기판(10)에 강성를 증가시키는 것으로, 절연층 및 절연층 내에 함침된 복수의 섬유들을 포함할 수 있다. 이 경우 상기 복수의 섬유들은 서로 다른 방향으로 연장되면서 직조 형태를 가질 수 있다. 상기 섬유층은 프리프레그(prepreg)를 가공하여 형성될 수 있다.
상기 패키지 기판(10)의 제조 방법은 다음과 같다. 상기 회로 패턴(11B)을 상기 제1 절연층(11A) 내에 형성하여 상기 회로층(11)을 제조하고, 상기 회로층(11) 상에 상기 섬유층(13)을 형성하여 완성할 수 있다. 상기 섬유층(13)은 상기 회로층(11) 상에 제1 예비 절연층, 상기 제1 섬유(13B) 및 제2 예비 절연층을 차례로 형성하고 가압하여 형성할 수 있다. 이 때, 상기 제1 섬유(13B)는 전술한 바와 같이 상기 제2 영역(13R2)에서 제1 방향(Y방향)을 따라 연장되도록 배치된다. 상기 제1 예비 절연층 및 상기 제2 예비 절연층은 상기 제2 절연층(13A)을 형성할 수 있다.
상기 제1 절연층(11A) 및 상기 제2 절연층(13A)은 수지 조성물으로 포함하고, 필러를 선택적으로 포함할 수 있다. 예를 들어, 상기 제1 절연층(11A) 및 상기 제2 절연층(13A)은 에폭시 수지, 폴리이미드 수지, 비스말레이드 트리아진(BT) 수지, FR-4(Frame Restardant 4), FR5, 세라믹, 실리콘, 또는 유리를 포함할 수 있으나, 이에 한정되는 것은 아니다. 상기 제1 절연층(11A)은 단일층 또는 그 내부에 추가적인 배선 패턴들을 포함하는 다층 구조를 포함할 수 있다. 예를 들어, 상기 제1 절연층(11A)은 하나의 강성 평판이거나, 복수의 강성 평판이 접착되어 형성되거나, 얇은 가요성 기판과 강성 평판이 접착되어 형성될 수 있다. 상기 제1 섬유(13B)는 탄소 섬유, 아라미드(aramid) 섬유, 및 유리(glass) 섬유 일 수 있다.
도 1a 내지 도 1c에서는 상기 패키지 기판(10)이 회로층(11) 및 섬유층(13) 만을 포함하는 것으로 도시하였으나, 추가적인 회로층 및 섬유층이나 다른 기능을 수행하는 층들을 더 포함할 수 있다.
상기 패키지 기판(10)은 연배열 패키지 기판일 수 있다. 상기 연배열 패키지 기판은 복수의 단품 패키지 기판(single board for package)들이 연결되어 어레이를 구성하는 것을 의미할 수 있다. 단품 패키지 기판은 전자 장치를 만들기 위해 분리된 상태의 패키지 기판을 의미할 수 있다. 상기 패키지 기판(10)의 가장자리 영역은 상기 패키지 기판(10)을 용이하게 핸들링하기 위한 여분의 구조일 수 있다.
도 2a는 본 발명의 기술적 사상에 의한 실시예들에 따른 기판(20)을 나타내는 단면도이다. 도 2b는 도 2a 에 도시된 기판(20)의 P2 부분을 나타내는 도면이다. 상기 기판(20)은 도 1a 내지 도 1c의 패키지 기판(10)과 유사하나, 복수의 제1 섬유(23b)들이 복수의 레벨들(H1,H2)에 배치되는 차이가 있다. 동일한 참조 부호는 동일한 부재를 나타내며, 중복된 부재에 대해서는 간략히 설명하도록 한다.
도 2a 및 도 2b를 참조하면, 기판(20)은 회로층(11)과, 상기 회로층(11)과 적층 구조를 형성하는 섬유층(23)을 포함할 수 있다.
상기 회로층(11)은 회로 패턴(11B)과, 상기 회로 패턴(11B)을 매립하는 제1 절연층(11A)을 포함할 수 있다. 상기 회로층(11)은 도 1a 내지 도 1c에서 설명한 구조일 수 있다. 즉 상기 회로 패턴(11B)은 상기 제1 절연층(11A)의 가장자리로부터 소정의 간격만큼 이격된 중앙 영역에 밀집되도록 배치될 수 있으나, 이에 한정되는 것은 아니며 상기 회로 패턴(11B)은 필요에 따라 다양하게 배치될 수 있다.
상기 섬유층(23)은 상기 회로층(11) 상에 형성될 수 있다. 상기 섬유층(23)은 상기 회로층(11)을 덮는 제2 절연층(23A)과, 상기 제2 절연층(23A)의 내부에서 제1 방향(Y방향)으로 서로 이격되어 평행하게 연장되는 복수의 제1 섬유(23B)들을 포함할 수 있다. 즉 상기 복수의 제1 섬유(13B)들은 부직조 형태일 수 있다.
상기 섬유층(23)은 상기 회로 패턴(11B)이 형성되는 영역과 오버랩되는 제1 영역(23R1)과, 상기 제1 영역(23R1)을 제외한 제2 영역(23R2)으로 이루어질 수 있다. 이 때, 상기 복수의 제1 섬유(23B)들은 상기 제2 영역(23R2)에서 상기 섬유층(23)의 주면(23PP)으로부터 수직한 제3 방향(Z방향)으로 복수의 레벨들로 나뉘어 차례로 배치될 수 있다.
상기 제1 영역(23R1)을 기준으로 양측에 위치한 제2 영역(23R2)들은 각각 6개의 제1 섬유(23B)들을 포함할 수 있다. 상기 6개의 제1 섬유(23B)들은 상기 섬유층(23)의 주면(23PP)으로부터 제1 레벨(H1)에 위치한 제1 축(AX1)을 중심으로 가지는 제1 레벨 섬유(23B1)와, 상기 제1 레벨(H1)보다 높은 제2 레벨(H2)에 위치한 제2 축(AX2)을 중심으로 가지는 제2 레벨 섬유(23B2)로 나뉘어 배치될 수 있다. 이 경우, 상기 제1 축(AX1)과 상기 제2 축(AX)은 제3 방향(Z방향)으로 서로 오버랩되도록 배치될 수 있으나, 이에 한정되는 것은 아니다.
도 2a 및 도 2b에서는 상기 제1 영역(23R1) 양측의 상기 제2 영역(23R2) 중 일측이 3개의 제1 섬유(23B)들이 2개의 레벨(H1,H2)에 걸쳐 나뉘어 배치된 것으로 도시되었으나, 본 발명의 기술적 사상이 이에 한정되는 것은 아니다. 일부 실시예들에서, 상기 제1 섬유(23B)는 2개 내지 5개, 7개 이상일 수 있으며, 상기 복수의 제1 섬유(23B)들이 3개 이상의 레벨에 걸쳐 나뉘어 배치될 수 있다.
도 3a는 본 발명의 기술적 사상에 의한 실시예들에 따른 기판(30)을 나타내는 단면도이다. 도 3b 및 도 3c는 도 3a 에 도시된 기판(30)의 P3 부분을 나타내는 단면도 및 평면도이다. 상기 기판(30)은 도 2a 내지 도 2b의 기판(20)과 유사하나, 복수의 레벨들(H3,H4)에 각각 배치된 복수의 제1 섬유(33B)들은 제2 방향(Z방향)으로 서로 오버랩되지 않는 차이가 있다.
도 3a 내지 도 3c를 참조하면, 섬유층(33)은 회로층(11)을 덮는 제2 절연층(33A)과, 상기 제2 절연층(33A)의 내부에서 제1 방향(Y방향)으로 서로 이격되어 평행하게 연장되는 복수의 제1 섬유(33B)들을 포함할 수 있다. 상기 복수의 제1 섬유(13B)들은 부직조 형태일 수 있다.
제1 영역(33R1)을 기준으로 양측에 위치한 제2 영역(33R2)들은 각각 5개의 제1 섬유(33B)들을 포함할 수 있다. 상기 5개의 제1 섬유(33B)들은 상기 섬유층(33)의 주면(33PP)으로부터 제1 레벨(H3)에 위치한 제1 축(AX3)을 중심으로 가지는 제1 레벨 섬유(33B1)와, 상기 제1 레벨(H1)보다 높은 제2 레벨(H2)에 위치한 제2 축(AX4)을 중심으로 가지는 제2 레벨 섬유(33B2)로 나뉘어 배치될 수 있다.
이 경우, 상기 제1 축(AX3)과 상기 제2 축(AX4)은 제3 방향(Z방향)으로 서로 오버랩되지 않도록 배치될 수 있다. 즉, 상기 제1 축(AX3)과 상기 제2 축(AX4)은 제2 방향(X방향)으로 서로 교번적으로 위치하도록 배치될 수 있다. 이 경우, 상기 제1 레벨 섬유(33B1) 사이의 공간에 상기 제2 레벨 섬유(33R2)가 위치할 수 있으므로, 제한된 공간에서 단위 부피당 배치되는 제1 섬유(33B)의 개수가 많아질 수 있다. 상기 패키지 기판(10) 내에 포함되는 상기 제1 섬유(33B)의 개수가 많아질수록 상기 패키지 기판(10)의 굽힘 강성은 증가될 수 있다.
도 4a는 본 발명의 기술적 사상에 의한 실시예들에 따른 기판(40)을 나타내는 평면도이다. 도 4b는 도 4a 에 도시된 기판(40)의 P4 부분을 나타내는 사시도이다. 상기 기판(40)은 도 1의 패키지 기판(10)과 유사하나, 복수의 제1 섬유(43B)들이 동일한 중심축을 가지면서 불연속적으로 배치되는 차이가 있다.
도 4a 및 도 4b를 참조하면, 섬유층(43)은 제2 절연층(43A)과, 상기 제2 절연층(43A)의 내부에서 제1 방향(Y방향)으로 서로 이격되어 연장되는 복수의 제1 섬유(43B1,43B2,43B3,43B4,43B5,43B6,43B7,43B8)들을 포함할 수 있다. 복수의 제1 섬유(43B)들 중 제1 축 섬유(43B1,43B2,43B3)는 제1 방향(Y방향)으로 연장되는 제1 축(AX5)을 중심으로 가지면서 불연속적으로 배치될 수 있다. 복수의 제1 섬유(43B)들 중 제2 축 섬유(43B4,43B5,43B6)는 제1 방향(Y방향)으로 연장되고, 상기 제1 축(AX5)과는 다른 제2 축(AX6)을 중심으로 가지면서 불연속적으로 배치될 수 있다. 마찬가지로, 상기 복수의 제1 섬유(43B)들 중 제3 축 섬유(43B6,43B7,43B8)는 제1 방향으로 연장되고, 상기 제1 축(AX5) 및 상기 제2 축(AX6)과는 다른 제3 축(AX7)을 중심으로 가지면서 불연속적으로 배치될 수 있다. 이 경우 상기 제1 축 섬유(43B1,43B2,43B3), 상기 제2 축 섬유(43B4,43B5), 및 상기 제3 축 섬유(43B6,43B7,43B8)는 서로 이격되어 평행하게 배치될 수 있다. 따라서, 복수의 제1 섬유(43B)들은 부직조 형태일 수 있다.
도 4a 내지 도 4c에서는 제1 영역(43R1) 양 측의 제2 영역(43R2)은 각각 3개의 중심축을 가지면서 불연속적으로 형성된 제1 섬유(43B)을 예시하고 있으나, 이에 한정되는 것은 아니다. 일부 실시예들에서, 상기 제1 영역(43R1) 양 측의 제2 영역(43R2) 각각에 포함된 제1 섬유(43B)는 1개의 축 또는 복수의 레벨들에 형성된 복수의 축들을 중심으로 가지면서 불연속적으로 형성될 수 있다.
상기 제1 축 섬유(43B1,43B2,43B3)의 불연속 구간과, 상기 제2 축 섬유(43B4,43B5,43B6)의 불연속 구간과, 상기 제3 축 섬유(43B6,43B7,43B8)의 불연속 구간 중 적어도 두 개의 불연속 구간은 상기 제1 섬유(43B)의 연장 방향인 제1 방향(Y방향)과 수직한 방향으로 서로 중복되지 않을 수 있다. 즉, 상기 제1 축 섬유(43B1,43B2,43B3), 상기 제2 축 섬유(43B4,43B5,43B6), 및 상기 제3 축 섬유(43B6,43B7,43B8) 중 어느 하나의 불연속 구간은 다른 축 섬유에 의해 지지될 수 있으므로, 상기 패키지 기판(10) 내의 어느 구간에서도 상기 패키지 기판(10)의 휘어짐 현상을 완화할 수 있다.
도 4a 내지 도 4c에서는 각각의 축(AX5,AX6,AX7)을 중심으로 가지면서 불연속적으로 배치된 제1 섬유(43B)가 4개 내지 5개인 것으로 예시하였으나, 필요에 따라 2개,3개 또는 6개 이상의 섬유들로 자유롭게 배치될 수 있다.
도 5a 및 도 5b는 본 발명의 기술적 사상에 의한 실시예들에 따른 기판(50)을 나타내는 평면도 및 단면도이다. 도 5b는 도 5a의 B-B 선 단면의 주요부를 나타낸 것이다. 도 5c는 도 5a 및 도 5b에 도시된 기판(50)의 P5 부분을 나타내는 도면이다. 상기 기판(50)은 도 1의 패키지 기판(10)과 유사하나, 직조(woven) 형태로 엮어진 복수의 제2 섬유(54C)들을 포함하는 차이가 있다.
도 5a 및 도 5b를 참조하면, 기판(50)은 회로층(51) 및 상기 회로층(51)과 적층 구조를 형성하는 섬유층(53)을 포함할 수 있다.
상기 회로층(51)은 회로 패턴(51B)과, 상기 회로 패턴(51B)을 매립하는 제1 절연층(51A)을 포함할 수 있다. 상기 회로 패턴(51B)은 상기 제1 절연층(51A)의 가장자리로부터 소정의 간격으로 이격된 중앙 영역에 밀집하도록 배치될 수 있으나, 이에 한정되는 것은 아니며 상기 회로 패턴(51B)은 필요에 따라 다양하게 배치될 수 있다.
상기 섬유층(53)은 상기 회로 패턴(51B)의 노출된 면을 덮도록 상기 회로층(51)의 일면 상에 형성될 수 있다. 상기 섬유층(53)은 상기 회로층(51)을 덮는 제2 절연층(53A)과, 상기 제2 절연층(53A)의 내부에 형성된 적어도 하나의 제1 섬유(53B) 및 복수의 제2 섬유(53C)들을 포함할 수 있다.
상기 섬유층(53)은 상기 회로 패턴(51B)이 형성되는 영역과 오버랩되는 제1 영역(53R1)과, 상기 제1 영역(53R1)을 제외한 제2 영역(53R2)으로 이루어질 수 있다. 상기 제1 섬유(53B)는 상기 제2 영역(53R2)에서 상기 제2 절연층(53A)의 가장자리를 따라 제1 방향(Y방향)으로 연장되는 축을 중심으로 가질 수 있다. 상기 제1 섬유(53B)가 복수개인 경우, 복수의 제1 섬유(53B)들은 서로 평행하게 연장될 수 있으며, 부직조 형태일 수 있다. 일부 실시예들에서, 상기 복수의 제1 섬유(53B)들은 상기 제2 영역(53R2)에서 제3 방향(Z방향)으로 복수의 레벨들에 나뉘어 차례로 배치될 수 있다. 또한, 복수의 제1 섬유(53B)들은 동일한 축을 중심으로 가지면서 불연속적으로 형성될 수 있다.
상기 복수의 제2 섬유(53C)들은 상기 제1 영역(53R1)에서 상기 제1 방향(Y방향) 및 제2 방향(X방향)으로 각각 연장되고 직조된 형태일 수 있으나, 이에 한정되는 것은 아니다. 상기 복수의 제2 섬유(53C)들은 자유롭게 선택된 복수의 방향들을 따라 각각 연장되어 직조된 형태일 수 있다. 서로 다른 방향으로 연장되는 제2 섬유(53C)들이 직조 형태의 상기 복수의 제2 섬유(53C)들은 서로 이격된 것으로 도시되어 있으나, 서로 접하도록 형성될 수 있다. 상기 복수의 제2 섬유(53C)들 사이는 상기 제2 절연층(53A)을 이루는 물질이 함침되어 있다. 상기 섬유층(53)은 프리프레그(prepreg)를 가공하여 형성될 수 있다.
상기 복수의 제2 섬유(53C)들을 포함하는 상기 섬유층(53) 및 상기 기판(50)은 비교적 큰 강성을 가질 수 있다. 그러나 상기 복수의 제2 섬유(53C)들은 방향성을 가지지 않는 직조 형태를 가지므로, 특정 방향에 대한 강성을 높이기 어려울 수 있다. 반면, 상기 제1 섬유(53B)는 단방향, 예를 들어 제1 방향(Y방향)으로 서로 평행하게 연장되므로, 상기 기판(50)의 제1 방향(Y방향)으로의 굽힘 강성을 높일 수 있다. 즉, 상기 섬유층(53)은 상기 복수의 제2 섬유(53C)들을 포함하여 전방향에서 비교적 강한 강성을 가질 수 있으며, 특정 방향으로 연장되는 상기 제1 섬유(53B)를 포함하여 특정 방향에 대한 굽힘 강성을 높일 수 있다. 따라서, 상기 제1 섬유(53B)을 포함하는 상기 섬유층(53)은 기판(50)의 휘어짐 문제를 개선할 수 있다.
도 5c를 참조하면, 제2 섬유(53C)는 제1 섬유(53B)와 이격되어 배치되어 있으며, 상기 제1 섬유(53B) 및 상기 제2 섬유(53C) 사이는 제2 절연층(53A)으로 채워질 수 있다.
상기 제1 섬유(53B)와 상기 제2 섬유(53C)간의 이격된 거리(D2)는 상기 제1 섬유(53B)의 직경(R1) 및 상기 제2 섬유(53C)의 직경(R2) 중 더 작은 직경을 가지는 섬유의 직경과 같거나 더 작을 수 있다. 상기 제1 섬유(53B)와 상기 제2 섬유(53C)의 사이의 이격 거리(D2)를 좁혀 단위 부피 내에 더 많은 제1 섬유(53B)를 포함할 수 있다.
상기 회로 패턴(51B)은 상기 기판(50) 상에 배치되는 반도체 소자(미도시)와 전기적으로 연결될 수 있다. 이 경우, 상기 섬유층(53) 또는 상기 회로층(51) 상의 반도체 소자는 상기 섬유층(53) 또는 상기 제1 절연층(51A)에 형성되는 개방 영역을 통해 상기 회로 패턴(51B)과 전기적으로 연결될 수 있다. 상기 개방 영역에는 전도성 조성물이 형성될 수 있다.
상기 기판(50)은 상기 회로 패턴(51B)을 상기 제1 절연층(51A) 내에 형성하여 상기 회로층(51)을 제조하고, 상기 회로층(51)의 일면 상에 상기 섬유층(53)을 형성하여 완성할 수 있다.
상기 섬유층(53)은 제1 예비 절연층 및 제2 예비 절연층 사이에 상기 복수의 제2 섬유(53C) 및 상기 제1 섬유(53B)를 배치하고, 가압하여 형성할 수 있다. 이 때, 상기 복수의 제2 섬유(53C)는 직조된 얇은 천 형태를 가지며 상기 제1 영역(53R1)에 배치될 수 있다. 상기 제1 섬유(53B)는 상기 제2 영역(53R2)에서 제1 방향(Y방향)으로 연장되도록 배치될 수 있다. 상기 제1 예비 절연층 및 상기 제2 예비 절연층은 상기 제2 절연층(53A)을 형성할 수 있다.
상기 제1 절연층(51A) 및 상기 제2 절연층(53A)은 수지 조성물으로 포함하고, 필러를 선택적으로 포함할 수 있다. 상기 제1 섬유(53B) 및 상기 제2 섬유(53C)는 각각 탄소 섬유, 아라미드 섬유, 및 유리 섬유 중 어느 하나일 수 있다. 일부 실시예들에서, 상기 제1 섬유(53B)의 비강성(specific stiffness)은 상기 복수의 제2 섬유(53C)들보다 클 수 있다. 예를 들어, 상기 제1 섬유(53B)는 탄소 섬유 또는 아라미드 섬유이고, 상기 제2 섬유(53C)는 유리 섬유일 수 있다.
도 6은 본 발명의 기술적 사상에 의한 실시예들에 따른 기판(60)을 나타내는 평면도이다. 상기 기판(60)은 도 1의 패키지 기판(10) 및 도 5의 기판(50)과 유사하며, 부직조 형태의 제1 섬유(63B)를 포함하는 제1 섬유층(63) 및 직조 형태의 제2 섬유(64C)를 포함하는 제2 섬유층(64)을 모두 포함하는 차이가 있다.
도 6을 참조하면, 기판(60)은 회로층(61), 제1 섬유층(63) 및 제2 섬유층(64) 포함하는 적층 구조일 수 있다.
상기 회로층(61)은 회로 패턴(61B)과, 상기 회로 패턴(61B)을 매립하는 제1 절연층(61A)을 포함할 수 있다. 상기 회로 패턴(61B)은 상기 제1 절연층(61A)의 가장자리로부터 소정의 간격만큼 이격된 중앙 부분에 밀집되도록 배치될 수 있으나, 이에 한정되는 것은 아니며 필요에 따라 다양하게 배치될 수 있다.
상기 제1 섬유층(63) 및 상기 제2 섬유층(64)은 상기 회로층(61)의 양면상에 각각 형성될 수 있다. 상기 제1 및 제2 섬유층(63,64)은 상기 회로 패턴(61B)과의 제3 방향(Z방향)으로의 오버랩 여부에 따라 제1 영역(60R1)과 제2 영역(60R2)으로 나뉠 수 있다. 상기 제1 영역(60R1)은 상기 제1 및 제2 섬유층(63,64)과 상기 회로 패턴(61B)이 오버랩되는 영역이고, 상기 제2 영역(60R2)은 상기 제1 및 제2 섬유층(63,64)과 상기 회로 패턴(61B)이 제2 방향으로 오버랩되지 않은 영역일 수 있다.
상기 제1 섬유층(63)은 상기 회로층(61)을 덮는 제2 절연층(63A)과, 상기 제2 절연층(63A) 내에 형성된 제1 섬유(63B)을 포함할 수 있다. 상기 제1 섬유(63B)는 상기 회로 패턴(61B)과 오버랩되지 않은 상기 제2 영역(60R2)에서 제1 방향(Y방향)으로 서로 이격되어 평행하게 연장될 수 있다. 이에 따라, 상기 제1 섬유(63B) 구조에 영향을 받지 않고 상기 제1 섬유층(63)에 개방 영역을 형성할 수 있다. 또한, 제1 방향(Y방향)으로 형성된 제1 섬유(63B)가 상기 기판(60)의 제1 방향(Y방향)으로의 굽힘 강성을 증가시킬 수 있다.
상기 제2 섬유층(64)은 상기 회로층(61)을 덮는 제3 절연층(64A)과, 상기 제3 절연층(64A) 내에 형성된 제1 섬유(64B) 및 제2 섬유(64C)를 포함할 수 있다. 상기 제1 섬유(63B)는 상기 회로 패턴(61B)과 오버랩되지 않은 상기 제2 영역(60R2)에서 제1 방향(Y방향)으로 서로 이격되어 평행하게 연장될 수 있다. 상기 제2 섬유(64C)는 복수개로서, 복수의 제2 섬유(64C)들은 상기 회로 패턴(61B)과 오버랩된 상기 제1 영역(60R1)에서 제1 방향(Y방향) 및 제2 방향(X방향)으로 각각 연장되고 서로 직조되어 배치될 수 있다. 이에 따라, 직조 형태의 상기 제2 섬유(64B)가 상기 기판(60)의 전체적인 강성을 증가시키고, 제1 방향(Y방향)으로 형성된 상기 제1 섬유(64A)가 상기 기판(60)의 제1 방향(Y방향)으로의 굽힘 강성을 증가시킬 수 있다.
도 7a 및 도 7b는 본 발명의 기술적 사상에 의한 실시예들에 따른 기판(70)을 나타내는 평면도 및 단면도이다. 상기 기판(70)은 도 1의 패키지 기판(10)과 유사하나, 제1 섬유(73B)가 상기 패키지 기판(10)의 가장자리가 아닌 중앙 영역에 형성된다는 차이가 있다.
도 7a 및 도 7b를 참조하면, 기판(70)은 회로층(71) 및 섬유층(73)을 포함할 수 있다. 상기 회로층(71)은 제1 절연층(71A)과, 상기 제1 절연층(71A) 내부에 포함된 회로 패턴(71B)을 포함할 수 있다. 상기 회로 패턴(71B)은 상기 제1 절연층(71A)의 중앙 영역에 비교적 넓은 간격으로 형성되지 않을 수 있다. 이 경우 상기 회로 패턴(71B)은 상기 제1 절연층(71A)의 가장자리에 근접하게 형성될 수 있다.
상기 섬유층(73)은 상기 회로층(71) 상에 형성될 수 있다. 상기 섬유층(73)은 제2 절연층(73A) 및 상기 제2 절연층(73A) 내에서 제1 방향(Y방향)으로 연장되는 제1 섬유(73B)를 포함할 수 있다. 상기 섬유층(73)은 상기 회로 패턴(71B)과 오버랩되는 제1 영역(73R1)과, 상기 회로 패턴(61B)과 오버랩되지 않는 제2 영역(73R2)으로 나뉠 수 있다. 이 때, 상기 제1 섬유(73B)는 상기 제2 영역(73R2), 즉 상기 제2 절연층(73A)의 중앙 영역에 형성될 수 있다.
도 8은 본 발명의 기술적 사상에 의한 실시예들에 따른 기판(80)을 나타내는 평면도이다. 상기 기판(80)은 도 1의 패키지 기판(10)과 유사하나, 제1 섬유(73B)가 상기 패키지 기판(10)의 단변인 제3 변(S3) 및 제4 변(S4)에 근접한 가장자리 영역에도 형성된다는 차이가 있다.
도 8을 참조하면, 기판(80)에 포함되는 섬유층(83)은 장변인 제1 변(S1) 및 제2 변(S2)과, 단변인 제3 변(S3) 및 제4 변(S4)으로 이루어질 수 있다. 이 때 상기 섬유층(83)은 제1 방향(Y방향)으로 연장되는 상기 제1 및 제2 변(S1,S2)과 근접한 영역에 형성되는 제1 단방향 섬유(83B1)와, 제2 방향(X방향)으로 연장되는 상기 제3 및 제4 변(S3,S4)과 근접한 영역에 형성되는 제2 단방향 섬유(83B2)를 포함할 수 있다. 이 경우에도, 상기 섬유층(83)은 회로 패턴(미도시)과 오버랩되는 제1 영역(13R1)과, 오버랩되지 않는 제2 영역(13R2)을 포함할 수 있으며, 상기 제1 단방향 섬유(83B1)와 상기 제2 단방향 섬유(83B2)는 가장자리 영역인 상기 제2 영역(13R1) 내에 배치될 수 있다.
도 9는 본 발명의 기술적 사상에 의한 실시예들에 따른 프리프레그(100)를 나타내는 단면도이다.
도 9를 참조하면, 프리프레그(100)는 절연층(101A)과, 상기 절연층(101A)의 내부에 형성된 적어도 하나의 제1 섬유(101B) 및 복수의 제2 섬유(101C)들을 포함할 수 있다. 상기 프리프레그(100)는 도 5a 내지 도 5c에 예시된 섬유층(53)을 가공하기 전의 상태일 수 있다. 따라서, 상기 절연층(101A), 상기 제1 섬유(101B), 및 상기 복수의 제2 섬유(101C)들의 구조는 전술한 바와 같다.
상기 절연층(101A)은 완전히 경화되기 전의 상태일 수 있다. 즉, 상기 프리프레그(100)는 미경화 내지 액체 상태인 A 스테이지로부터, 반경화 상태인 B 스테이지까지 경화시킨 재료일 수 있다. 상기 프리프레그(100)를 완전히 경화 시켜 C 스테이지에 도달시킬 경우, 도 5a 내지 도 5c의 섬유층(53)을 형성할 수 있다.
상기 제1 섬유(101B) 및 상기 복수의 제2 섬유(101C)들을 포함하는 상기 프리프레그(100)를 패키지 기판에 포함시킴으로써, 패키지 기판의 전방향 및 특정 방향에 대한 굽힘 강성을 동시에 높일 수 있다. 이에 따라, 패키지 기판의 휘어짐 문제를 개선할 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형 및 변경이 가능하다.
10,20,30,40,50,60,70,80: 패키지 기판, 11,51,71: 회로층, 11A, 13A, 23A, 33A, 43A, 53A, 63A, 73A, 83A, 101A: 절연층, 11B, 51B: 회로 패턴, 13,23,33,43,53, 63, 73, 83: 섬유층, 13B, 53B, 101B: 제1 섬유, 53C, 101C:제2 섬유, 100: 프리프레그

Claims (10)

  1. 회로층; 및
    상기 회로층과 적층 구조를 형성하고, 제1 방향으로 연장되는 부직조(non-woven) 형태의 제1 섬유(fiber)를 포함하는 섬유층;을 포함하고,
    상기 섬유층은,
    상기 회로층 내에서 회로 패턴이 형성되는 영역과 오버랩되는 제1 영역과,
    상기 회로층 내에서 회로 패턴이 형성되지 않는 영역과 오버랩되는 제2 영역을 포함하고,
    상기 제1 섬유는 상기 제2 영역에 형성되는 패키지 기판.
  2. 제1 항에 있어서, 상기 섬유층은 직조(woven) 형태를 갖는 복수의 섬유들을 포함하지 않는 것을 특징으로 하는 패키지 기판.
  3. 삭제
  4. 제1 항에 있어서, 상기 제1 방향은 상기 기판의 제1 변의 연장 방향과 동일하고,
    상기 제2 영역은 상기 제1 변 및 상기 제1 변과 평행한 제2 변과 근접한 가장자리 영역을 포함하는 것을 특징으로 하는 패키지 기판.
  5. 제4 항에 있어서, 상기 제1 변은 상기 기판의 장변(long side)인 것을 특징으로 하는 패키지 기판.
  6. 제1 항에 있어서, 상기 제1 영역은 직조 형태를 갖는 복수의 제2 섬유들을 포함하는 것을 특징으로 하는 패키지 기판.
  7. 제6 항에 있어서, 상기 제1 섬유의 비강성(specific stiffness)은 상기 제2 섬유보다 큰 것을 특징으로 하는 패키지 기판.
  8. 제1 항에 있어서, 상기 제1 섬유는 복수개이고, 상기 복수의 제1 섬유들은 서로 이격되어 평행하게 연장되고,
    상기 복수의 제1 섬유들 중 인접하는 제1 섬유들 사이의 이격 거리는 상기 제1 섬유의 직경과 같거나 더 작은 것을 특징으로 하는 패키지 기판.
  9. 제1 항에 있어서, 상기 제1 섬유는 복수개이고, 상기 복수의 제1 섬유들은 상기 제1 방향으로 연장되는 제1 축을 중심축으로 가지면서 불연속적으로 배치되는 적어도 두 개의 제1 축 섬유들을 포함하는 것을 특징으로 하는 패키지 기판.
  10. 일방향으로 연장되는 중심축을 가지는 부직조 형태의 제1 섬유;
    상기 제1 섬유와 이격되어 배치되고, 직조 형태를 갖는 복수의 제2 섬유들; 및
    상기 제1 섬유 및 복수의 제2 섬유들 사이를 채우는 절연층;을 포함하는 프리프레그(prepreg).
KR1020150121826A 2015-08-28 2015-08-28 패키지 기판 및 프리프레그 KR102412612B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150121826A KR102412612B1 (ko) 2015-08-28 2015-08-28 패키지 기판 및 프리프레그
US15/197,736 US9867283B2 (en) 2015-08-28 2016-06-29 Package board and prepreg

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150121826A KR102412612B1 (ko) 2015-08-28 2015-08-28 패키지 기판 및 프리프레그

Publications (2)

Publication Number Publication Date
KR20170025415A KR20170025415A (ko) 2017-03-08
KR102412612B1 true KR102412612B1 (ko) 2022-06-23

Family

ID=58096402

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150121826A KR102412612B1 (ko) 2015-08-28 2015-08-28 패키지 기판 및 프리프레그

Country Status (2)

Country Link
US (1) US9867283B2 (ko)
KR (1) KR102412612B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102419891B1 (ko) 2017-08-14 2022-07-13 삼성전자주식회사 회로 기판 및 이를 이용한 반도체 패키지
US11495547B2 (en) * 2018-10-15 2022-11-08 Intel Corporation Fiber reinforced stiffener
CN113496898A (zh) * 2020-04-01 2021-10-12 澜起电子科技(昆山)有限公司 封装基板及其制作方法

Family Cites Families (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3638573A (en) * 1968-03-25 1972-02-01 Ncr Co Self-destructible honeycomb laminates
US3617613A (en) * 1968-10-17 1971-11-02 Spaulding Fibre Co Punchable printed circuit board base
JPS5882217U (ja) * 1981-11-27 1983-06-03 ヤマウチ株式会社 成形プレス用クッション材
US4882089A (en) * 1982-03-16 1989-11-21 American Cyanamid Company Compositions convertible to reinforced conductive components and articles incorporating same
US4707565A (en) * 1985-03-19 1987-11-17 Nitto Boseki Co., Ltd. Substrate for printed circuit
JPH02197190A (ja) * 1989-01-26 1990-08-03 Shin Kobe Electric Mach Co Ltd 多層印刷配線板
US5103293A (en) * 1990-12-07 1992-04-07 International Business Machines Corporation Electronic circuit packages with tear resistant organic cores
US5483100A (en) * 1992-06-02 1996-01-09 Amkor Electronics, Inc. Integrated circuit package with via interconnections formed in a substrate
US5729423A (en) * 1994-01-31 1998-03-17 Applied Materials, Inc. Puncture resistant electrostatic chuck
EP0744884A3 (en) * 1995-05-23 1997-09-24 Hitachi Chemical Co Ltd Method of manufacturing a multilayer printed circuit board
US5906042A (en) * 1995-10-04 1999-05-25 Prolinx Labs Corporation Method and structure to interconnect traces of two conductive layers in a printed circuit board
JP3197213B2 (ja) * 1996-05-29 2001-08-13 松下電器産業株式会社 プリント配線板およびその製造方法
US6283166B1 (en) * 1998-02-10 2001-09-04 Nitto Boseki Co., Ltd. Woven glass fabrics and laminate for printed wiring boards
US6281446B1 (en) * 1998-02-16 2001-08-28 Matsushita Electric Industrial Co., Ltd. Multi-layered circuit board and method of manufacturing the same
EP1811825A1 (en) * 1998-02-26 2007-07-25 Ibiden Co., Ltd. Multilayer printed wiring board with filled viaholes
JPH11354684A (ja) * 1998-06-09 1999-12-24 Nitto Denko Corp 低熱膨張配線基板および多層配線基板
US6712525B1 (en) * 1998-11-11 2004-03-30 Tomoegawa Paper Co., Ltd. Optical connecting component
JP3326403B2 (ja) * 1999-03-30 2002-09-24 株式会社巴川製紙所 光学接続部品
US6245696B1 (en) * 1999-06-25 2001-06-12 Honeywell International Inc. Lasable bond-ply materials for high density printed wiring boards
US6224965B1 (en) * 1999-06-25 2001-05-01 Honeywell International Inc. Microfiber dielectrics which facilitate laser via drilling
ATE369725T1 (de) * 1999-09-06 2007-08-15 Suzuki Sogyo Kk Substrat einer schaltungsplatine
US6455784B1 (en) * 1999-10-27 2002-09-24 Asahi Kasei Kabushiki Kaisha Curable sheet for circuit transfer
US6716498B2 (en) * 1999-12-21 2004-04-06 The Procter & Gamble Company Applications for substance encapsulating laminate web
KR100447673B1 (ko) * 2000-04-27 2004-09-08 가부시키가이샤 도모에가와 세이시쇼 광학접속부품
US6753483B2 (en) * 2000-06-14 2004-06-22 Matsushita Electric Industrial Co., Ltd. Printed circuit board and method of manufacturing the same
JP2002026522A (ja) * 2000-07-07 2002-01-25 Mitsubishi Electric Corp 多層プリント配線板の製造方法
JP3542321B2 (ja) * 2000-08-29 2004-07-14 株式会社巴川製紙所 光学接続部品
KR20020028597A (ko) * 2000-10-11 2002-04-17 이형도 다층인쇄회로기판의 제조방법, 이에 의해 제조되는 기판및 ｆｃｉｐ
US6682802B2 (en) 2000-12-14 2004-01-27 Intel Corporation Selective PCB stiffening with preferentially oriented fibers
US20040170795A1 (en) * 2001-04-04 2004-09-02 Alliedsignal Inc. Lasable bond-ply materials for high density printed wiring boards
JP3920627B2 (ja) * 2001-11-09 2007-05-30 ヤマウチ株式会社 熱プレス用クッション材
JP4025177B2 (ja) * 2001-11-26 2007-12-19 三井金属鉱業株式会社 絶縁層付銅箔の製造方法
US7459044B2 (en) * 2002-08-26 2008-12-02 E. I. Du Pont De Nemours And Company Sheet material especially useful for circuit boards
JP4119205B2 (ja) * 2002-08-27 2008-07-16 富士通株式会社 多層配線基板
JP3822549B2 (ja) * 2002-09-26 2006-09-20 富士通株式会社 配線基板
WO2004064467A1 (ja) * 2003-01-16 2004-07-29 Fujitsu Limited 多層配線基板、その製造方法、および、ファイバ強化樹脂基板の製造方法
US20050014035A1 (en) * 2003-07-16 2005-01-20 Matsushita Electric Industrial Co., Ltd. Prepreg for printed wiring board, printed wiring board using the prepreg and method for manufacturing the printed wiring board, and multilayer printed wiring board and method for manufacturing the multilayer printed wiring board
TWI429692B (zh) * 2004-03-04 2014-03-11 Hitachi Chemical Co Ltd Pre-paste, paste metal foil laminates and use these printed circuit boards
US7537668B2 (en) * 2004-07-21 2009-05-26 Samsung Electro-Mechanics Co., Ltd. Method of fabricating high density printed circuit board
KR100601495B1 (ko) 2004-09-17 2006-07-19 삼성전기주식회사 Ｍｅｍｓ 구조를 포함한 인쇄회로기판 및 그 제조 방법
JP2006123510A (ja) * 2004-09-29 2006-05-18 Yamauchi Corp プレス成形用クッション材およびその製造方法
JP3914239B2 (ja) 2005-03-15 2007-05-16 新光電気工業株式会社 配線基板および配線基板の製造方法
US7730613B2 (en) * 2005-08-29 2010-06-08 Stablcor, Inc. Processes for manufacturing printed wiring boards
US7843057B2 (en) 2005-11-17 2010-11-30 Intel Corporation Method of making a fiber reinforced printed circuit board panel and a fiber reinforced panel made according to the method
US20140335355A1 (en) * 2006-05-22 2014-11-13 Innegra Technologies, Llc Hybrid Composite Yarn
US8203080B2 (en) * 2006-07-14 2012-06-19 Stablcor Technology, Inc. Build-up printed wiring board substrate having a core layer that is part of a circuit
JP5168838B2 (ja) * 2006-07-28 2013-03-27 大日本印刷株式会社 多層プリント配線板及びその製造方法
US7504550B2 (en) * 2006-08-31 2009-03-17 Kimberly-Clark Worldwide, Inc. Conductive porous materials
KR100775353B1 (ko) 2006-11-21 2007-11-09 대덕전자 주식회사 인쇄 회로 기판을 위한 탄소 섬유 보강재 가공 방법
US8022310B2 (en) * 2007-08-23 2011-09-20 Panasonic Corporation Multilayer wiring board
KR100926675B1 (ko) 2007-10-01 2009-11-17 주식회사 심텍 보강테를 구비하는 인쇄회로기판 스트립 및 그 제조방법
KR20100077935A (ko) * 2008-12-29 2010-07-08 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법
JP5262188B2 (ja) * 2008-02-29 2013-08-14 富士通株式会社 基板
JP5284147B2 (ja) * 2008-03-13 2013-09-11 日本特殊陶業株式会社 多層配線基板
JP5284146B2 (ja) * 2008-03-13 2013-09-11 日本特殊陶業株式会社 多層配線基板、及びその製造方法
US8313984B2 (en) 2008-03-19 2012-11-20 Ati Technologies Ulc Die substrate with reinforcement structure
JP5358324B2 (ja) * 2008-07-10 2013-12-04 株式会社半導体エネルギー研究所 電子ペーパー
US8895358B2 (en) 2009-09-11 2014-11-25 Stats Chippac, Ltd. Semiconductor device and method of forming cavity in PCB containing encapsulant or dummy die having CTE similar to CTE of large array WLCSP
TWI589042B (zh) * 2010-01-20 2017-06-21 半導體能源研究所股份有限公司 發光裝置，撓性發光裝置，電子裝置，照明設備，以及發光裝置和撓性發光裝置的製造方法
JP4713682B1 (ja) * 2010-02-25 2011-06-29 パナソニック株式会社 多層配線基板、及び多層配線基板の製造方法
JP4616927B1 (ja) * 2010-02-25 2011-01-19 パナソニック株式会社 配線基板、配線基板の製造方法、及びビアペースト
CN102884131A (zh) * 2010-05-07 2013-01-16 住友电木株式会社 电路基板用环氧树脂组合物、预成型料、层叠板、树脂片、印刷线路板用层叠基材、印刷线路板及半导体装置
US20120090883A1 (en) * 2010-10-13 2012-04-19 Qualcomm Incorporated Method and Apparatus for Improving Substrate Warpage
US8859904B2 (en) * 2011-02-08 2014-10-14 Hitachi Metals, Ltd Flexible flat cable
US8569631B2 (en) * 2011-05-05 2013-10-29 Tangitek, Llc Noise dampening energy efficient circuit board and method for constructing and using same
KR20140030889A (ko) 2012-09-04 2014-03-12 삼성전기주식회사 반도체 칩 패키지 및 그 제조방법
JP2014072324A (ja) * 2012-09-28 2014-04-21 Ibiden Co Ltd プリント配線板及びその製造方法
JP2014154621A (ja) * 2013-02-06 2014-08-25 Ibiden Co Ltd プリント配線板、プリント配線板の製造方法
JP2014175485A (ja) * 2013-03-08 2014-09-22 Ibiden Co Ltd 配線板及びその製造方法
KR20150044781A (ko) 2013-10-17 2015-04-27 실버레이 주식회사 인쇄회로기판 및 그 제조방법
KR20150046609A (ko) 2013-10-22 2015-04-30 삼성전기주식회사 인쇄회로기판용 절연기판 및 인쇄회로기판
KR102149793B1 (ko) * 2013-10-24 2020-08-31 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 휨 제어방법

Also Published As

Publication number Publication date
US9867283B2 (en) 2018-01-09
KR20170025415A (ko) 2017-03-08
US20170064818A1 (en) 2017-03-02

Similar Documents

Publication Publication Date Title
JP6478309B2 (ja) 多層基板及び多層基板の製造方法
CN103199078B (zh) 具有一体化结构组件的多层电子支撑结构
TWI526128B (zh) 多層基板及其製造方法
KR101643206B1 (ko) 배선 기판 및 전자 부품 장치
KR20230092854A (ko) 인쇄회로기판
US7923302B2 (en) Method for manufacturing a semiconductor package
KR101473267B1 (ko) 회로 기판
US20100163281A1 (en) Base for circuit board, circuit board, and method of fabricating thereof
KR102412612B1 (ko) 패키지 기판 및 프리프레그
US9433098B2 (en) Method of manufacturing a combined circuit board
US20140146500A1 (en) Multi-piece substrate
JP5167801B2 (ja) 配線基板および配線基板の製造方法
JP7037521B2 (ja) 内蔵部品パッケージ構造、内蔵型パネル基板、およびその製造方法
US20150062850A1 (en) Printed circuit board
US10314166B2 (en) Printed wiring board
JP5475077B2 (ja) 配線基板およびその製造方法
KR101872525B1 (ko) 인쇄회로기판 및 그 제조 방법
KR101771801B1 (ko) 인쇄회로기판 및 그 제조방법
JP5392720B2 (ja) 多数個取り配線基板
JP7101454B2 (ja) 光電気混載基板
TWI789810B (zh) 半導體裝置及基板
JP7283909B2 (ja) 配線基板および実装構造
KR20150019298A (ko) 기판 및 그 제조 방법
JP2012033528A (ja) 集合配線基板
KR20170083464A (ko) 인쇄회로기판

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant