JP4616927B1 - 配線基板、配線基板の製造方法、及びビアペースト - Google Patents
配線基板、配線基板の製造方法、及びビアペースト Download PDFInfo
- Publication number
- JP4616927B1 JP4616927B1 JP2010040538A JP2010040538A JP4616927B1 JP 4616927 B1 JP4616927 B1 JP 4616927B1 JP 2010040538 A JP2010040538 A JP 2010040538A JP 2010040538 A JP2010040538 A JP 2010040538A JP 4616927 B1 JP4616927 B1 JP 4616927B1
- Authority
- JP
- Japan
- Prior art keywords
- particles
- metal
- copper
- wiring board
- tin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
- H05K2201/0203—Fillers and particles
- H05K2201/0263—Details about a collection of particles
- H05K2201/0272—Mixed conductive particles, i.e. using different conductive particles, e.g. differing in shape
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0355—Metal foils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/0425—Solder powder or solder coated metal powder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
- Y10T29/49167—Manufacturing circuit on or in base by forming conductive walled aperture in base with deforming of conductive path
Abstract
【解決手段】絶縁樹脂層13を介して配設された複数の配線12と、複数の配線12同士を電気的に接続するビアホール導体14とを有する配線基板であって、ビアホール導体14は、金属部分15と樹脂部分16とを含み、金属部分15は、銅粒子17、錫,錫-銅合金、錫-銅金属間化合物を主成分とする第1金属領域18、ビスマスを主成分とする第2金属領域19とを含み、Cu/Snが、1.59〜21.43であり、銅粒子17は、それらが互いに接触することにより複数の配線12同士を電気的に接続しており、第1金属領域18の少なくとも一部が、銅粒子17同士の接触している部分の周囲を覆っている配線基板11を用いる。
【選択図】図1
Description
図2は、多数のCu粒子17同士が面接触することにより形成された一つの導通路23に着目して説明する説明図である。また、便宜上、樹脂成分16は表示していない。さらに、21はビアホール導体14の作用の説明に用いるために示した仮想のばねである。
図2に示すように、導通路は多数のCu粒子17同士が互いにランダムに接触することにより形成され、配線12aと配線12bとを電気的に層間接続している。そして、多数のCu粒子17が面接触している接触部20においては、接触部20の周囲を被覆し、且つ接触部20を跨ぐように第1金属領域18が形成されている。
Cu粒子の平均粒径は、0.1〜20μm、さらには、1〜10μmの範囲であることが好ましい。Cu粒子の平均粒径が小さすぎる場合には、貫通孔27中に高充填しにくくなり、また、高価である傾向がある。一方、Cu粒子の平均粒径が大きすぎる場合には、径の小さいビアホール導体14を形成しようとした場合に充填しにくくなる傾向がある。
Sn−Bi系半田粒子の平均粒径は0.1〜20μm、さらには、2〜15μmの範囲であることが好ましい。Sn−Bi系半田粒子の平均粒径が小さすぎる場合には、比表面積が大きくなり表面の酸化皮膜割合が大きくなり溶融しにくくなる傾向がある。一方、Sn−Bi系半田粒子の平均粒径が大きすぎる場合には、ビアホールヘの充填性が悪くなる傾向がある。
一方、Sn−Bi系半田の融点は、電子部品を表面実装する際の一般的な半田リフロー温度よりも低い140℃以下である。従って、Sn−Bi系半田のみを回路基板のビアホール導体として単体で用いた場合には、半田リフロー時にビアホール導体の半田が再溶融することによりビア抵抗が変動してしまうおそれがある。一方、本実施形態のビアペーストを用いた場合には、Sn−Bi系半田粒子のSnがCu粒子の表面と反応することによりSn−Bi系半田粒子からSn濃度が減少し、一方で、加熱冷却工程を経ることによりBiが析出してBi相が生成される。そして、このようにBi相を析出させて存在させることにより、半田リフローに供してもビアホール導体の半田が再溶融しにくくなる。その結果、半田リフロー後でも、抵抗値の変動が起こりにくくなる。
そして、これら凝集破壊や界面破壊が、ビアホール導体3の内部に発生した場合、ビア部分の電気抵抗が増加し、ビア部分の信頼性に影響を与える。
図1(B)に示すように、Cu/Snの比が1.59以上の場合、金属部分15に含まれる第1金属領域18は、多数のCu粒子17同士が接触する部分を物理的に保護するように存在している。図2に示す矢印22a、22bは、ビアホール導体2に加えられた外力や、ビアホール導体2に発生した内部応力を示す。ビアホール導体に矢印22aに示すような外力や内部応力22bが掛かった場合、柔軟なCu粒子17が変形することにより力が緩和される。また、例え、第1金属領域18にクラックが発生したとしても、多数のCu粒子17同士が接触することにより形成される導通路は確保されるために電気的特性や信頼性に大きな影響を与えない。なお、図1(B)に示すように、金属部分15全体は硬化性樹脂成分16で弾性的に保護されているために、変形はさらに一定の範囲で抑えられる。従って、凝集破壊や界面破壊が発生しにくくなる。
このような工程により、上層の配線12aと下層の配線12bとをビアホール導体14を介して層間接続した両面に回路形成された配線基板41が得られる。このような配線基板41をさらに、多層化することにより複数層の回路が層間接続された多層配線基板11が得られる。配線基板41のさらなる多層化の方法について図6を参照して説明する。
・Cu粒子:平均粒子径5μmの三井金属(株)製1100Y
・Sn−Bi系半田粒子:Sn42-Bi58、平均粒子径 5μm、融点138℃、山石金属(株)製
・エポキシ樹脂:ジャパンエポキシレジン(株)製jeR871
・硬化剤1:2-メチルアミノエタノール、沸点160℃、日本乳化剤(株)製
・硬化剤2:アミンアダクト系硬化剤(固形物)、融点120〜140℃、味の素ファインテクノ(株)製
・硬化剤3:2,2'-ジメチルアミノエタノール、沸点135℃
・プリプレグ:縦500mm×横500mm、厚100μm、ガラス繊維基材にエポキシ樹脂を含浸させたもの)
・保護フィルム:厚み25μmのPET製シート)
・銅箔(厚み25μm)
表1に記載した配合割合でCu粒子、Sn−Bi系半田粒子、エポキシ樹脂、硬化剤を配合し、プラネタリーミキサーで混合することにより、ビアペーストを調製した。
プリプレグの両表面に保護フィルムを貼り合わせた。そして、保護フィルムを貼り合わせたプリプレグの外側からレーザーにより直径150μmの孔を100個以上穿孔した。
次に、調製されたビアペーストを貫通孔に満充填した。そして、両表面の保護フィルムを剥離することにより、貫通孔からビアペーストの一部が突出して形成された突出部を表出させた。
次に、プリプレグの両表面に、突出部を覆うようにして銅箔を配置した。そして、加熱プレスの一対の金型の下型の上に離形紙を介して、銅箔が配置されたプリプレグを載置し、常温25度から最高温度220℃までを60分で昇温して220℃を60分間キープしたのち、60分間かけて常温まで冷却した。なお、プレス圧は3MPaであった。
〈抵抗値試験〉
配線基板に形成された100個のビアホール導体の抵抗値を4端子法により測定して求めた。そして、100個の平均抵抗値と最大抵抗値を求めた。なお、最大抵抗値が2mΩ未満の場合をA、2〜3mΩの場合をB、3mΩより大きい場合をCと判定した。なお、最大抵抗値が小さい場合には、抵抗値の標準偏差σも小さくなると言える。
〈剥離試験〉
得られた配線基板の表面の銅箔を剥離(あるいは破壊)したときのビアホール導体の密着性を調べた。このとき剥離ができなかったときをA,困難であったが剥離したときをB、容易に剥離したときをCと判定した。
〈初期抵抗値〉
配線基板に形成された100個のビアホールの連結接続抵抗値を4端子法により測定した。なお、初期抵抗値としては1Ω以下のものをA、1Ω以下のものと1Ωを超えるものが混在していたものをB、全て1Ωを超えていたものをCと判断した。
〈接続信頼性〉
初期抵抗値を測定した配線基板の500サイクルのヒートサイクル試験を行い、初期抵抗値に対する変化率が10%以下のものをA、10%を超えたものをBと判断した。
結果を表1に示す。また、Cu/Snの質量比に対する平均抵抗値をプロットしたグラフを図8に示す。
12 配線
13 絶縁樹脂層
14 ビアホール導体
15 金属部分
16 樹脂部分
17 Cu粒子
18 第1金属領域
19 第2金属領域
20 接触部
21 バネ
24 ボイド
25 プリプレグ
26 保護フィルム
27 貫通孔
28 ビアペースト
29 突出部
30 Cu箔
31 Sn−Bi系半田粒子
Claims (12)
- 絶縁樹脂層と、前記絶縁樹脂層を介して配設された複数の配線と、前記絶縁樹脂層を貫通するように設けられた前記複数の配線同士を電気的に接続するビアホール導体と、を有する配線基板であって、
前記ビアホール導体は、少なくとも銅と錫とBiを含む金属部分と樹脂部分とを含み、前記金属部分において、CuとSnとの重量比(Cu/Sn)が、1.59〜21.43の範囲であり、
さらに、前記金属部分は、銅(Cu)粒子からなる領域、第1金属領域、第2金属領域の3金属領域からなり、
前記銅粒子は、面接触部を介して互いに接触することにより前記複数の配線同士を電気的に接続しており、
前記第1金属領域は、錫(Sn)、錫-銅合金及び/または錫-銅金属間化合物を主成分とし、前記第1金属領域の少なくとも一部が、前記銅粒子同士の前記面接触部を跨ぐようにその周囲を覆っており、
前記第2金属領域は、ビスマス(Bi)を主成分としていることを特徴とする配線基板。 - 前記第2金属領域が、前記金属部分において、前記銅粒子と接触していない請求項1に記載の配線基板。
- 前記ビアホール導体中の前記銅粒子の体積割合が30〜90%である請求項1または2に記載の配線基板。
- 保護フィルムで被覆された未硬化状態または半硬化状態のプリプレグに、前記保護フィルムの外側から穿孔することにより貫通孔を形成する貫通孔形成工程と、
前記貫通孔にビアペーストを充填する充填工程と、
前記充填工程の後、保護フィルムを剥離することにより、前記貫通孔から前記ビアペーストの一部が突出して形成される突出部を表出させる突出工程と、
前記突出部を覆うように、前記プリプレグの表面に金属箔を配置する配置工程と、
前記金属箔を前記プリプレグの表面に圧着する圧着工程と、
前記圧着工程の後、所定の温度で加熱する加熱工程と、を備え、
前記ビアペーストが、Cu粒子とSn−Bi系半田粒子と熱硬化性樹脂とを含み、且つ、CuとSnとの重量比(Cu/Sn)が、1.59〜21.43の範囲であり、
前記圧着工程において、前記突出部を通じて前記ビアペーストを加圧し圧縮することにより、前記Cu粒子同士を面接触させて、前記金属箔間を電気的に接続させ、
前記加熱工程において、圧縮後の前記ビアペーストを、前記Sn−Bi系半田粒子の融点以上の温度で加熱し、前記面接触部を跨ぐようにその周囲を前記Sn−Bi系半田で覆った後、
前記面接触部を跨ぐようにその周囲にCu‐Sn化合物を、前記Cu−Sn化合物に接してBi相を、生成させることを特徴とする配線基板の製造方法。 - 前記熱硬化性樹脂がエポキシ樹脂である請求項4に記載の配線基板の製造方法。
- 前記エポキシ樹脂は、分子中に少なくとも1つ以上の水酸基を有するアミン系化合物である硬化剤を含有する請求項5に記載の配線基板の製造方法。
- 前記アミン系化合物の沸点が、前記Sn−Bi系半田粒子の融点以上であり、且つ、300℃以下の範囲である請求項6に記載の配線基板の製造方法。
- 配線基板用のビアペーストであって、
前記配線基板は、絶縁樹脂層と、前記絶縁樹脂層を介して配設された複数の配線と、前記絶縁樹脂層を貫通するように設けられた前記複数の配線同士を電気的に接続するビアホール導体と、を有し、
前記ビアホール導体は、少なくとも銅と錫とBiを含む金属部分と樹脂部分とを含み、
前記金属部分は、銅(Cu)粒子からなる領域、第1金属領域、第2金属領域の3金属領域からなり、
前記銅粒子は、面接触部を介して互いに接触することにより前記複数の配線同士を電気的に接続しており、
前記第1金属領域は、錫(Sn)、錫-銅合金及び/または錫-銅金属間化合物を主成分とし、前記第1金属領域の少なくとも一部が、前記銅粒子同士の前記面接触部を跨ぐようにその周囲を覆っており、
前記第2金属領域は、ビスマス(Bi)を主成分としたものであり、
前記ビアペーストは、Cu粒子とSn−Bi系半田粒子と熱硬化性樹脂とを含み、且つ、CuとSnとの重量比(Cu/Sn)が1.59〜21.43の範囲であることを特徴とするビアペースト。 - 前記Cu粒子及び前記Sn−Bi系半田粒子の合計量に対する、Cu粒子の含有割合が40〜90質量%であり、前記Sn−Bi系半田粒子の含有割合が10〜60質量%の範囲である請求項8に記載のビアペースト。
- 前記熱硬化性樹脂がエポキシ樹脂である請求項8または9に記載のビアペースト。
- 前記エポキシ樹脂は、分子中に少なくとも1つ以上の水酸基を有するアミン系化合物である硬化剤を含有する請求項10に記載のビアペースト。
- 前記アミン系化合物の沸点が、前記Sn−Bi系半田粒子の融点以上であり、且つ、300℃以下の範囲である請求項11に記載のビアペースト。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010040538A JP4616927B1 (ja) | 2010-02-25 | 2010-02-25 | 配線基板、配線基板の製造方法、及びビアペースト |
US13/145,271 US8563872B2 (en) | 2010-02-25 | 2011-02-22 | Wiring board, wiring board manufacturing method, and via paste |
PCT/JP2011/000988 WO2011105053A1 (ja) | 2010-02-25 | 2011-02-22 | 配線基板、配線基板の製造方法、及びビアペースト |
EP11728762A EP2389052A4 (en) | 2010-02-25 | 2011-02-22 | CIRCUIT SUBSTRATE, METHOD FOR PRODUCING THE CIRCUIT SUBSTRATE AND CONTINUOUS PASTE THEREFOR |
CN201180000831.3A CN102282918B (zh) | 2010-02-25 | 2011-02-22 | 布线基板、布线基板的制造方法、以及通路膏糊 |
TW100106003A TWI432103B (zh) | 2010-02-25 | 2011-02-23 | A wiring substrate, a method for manufacturing a wiring substrate, and a through-hole paste |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010040538A JP4616927B1 (ja) | 2010-02-25 | 2010-02-25 | 配線基板、配線基板の製造方法、及びビアペースト |
Publications (2)
Publication Number | Publication Date |
---|---|
JP4616927B1 true JP4616927B1 (ja) | 2011-01-19 |
JP2011176220A JP2011176220A (ja) | 2011-09-08 |
Family
ID=43596780
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010040538A Expired - Fee Related JP4616927B1 (ja) | 2010-02-25 | 2010-02-25 | 配線基板、配線基板の製造方法、及びビアペースト |
Country Status (6)
Country | Link |
---|---|
US (1) | US8563872B2 (ja) |
EP (1) | EP2389052A4 (ja) |
JP (1) | JP4616927B1 (ja) |
CN (1) | CN102282918B (ja) |
TW (1) | TWI432103B (ja) |
WO (1) | WO2011105053A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4917668B1 (ja) * | 2010-12-29 | 2012-04-18 | パナソニック株式会社 | 多層配線基板、多層配線基板の製造方法 |
JP5099272B1 (ja) * | 2011-12-26 | 2012-12-19 | パナソニック株式会社 | 多層配線基板とその製造方法 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4795488B1 (ja) * | 2011-01-18 | 2011-10-19 | パナソニック株式会社 | 配線基板、配線基板の製造方法、及びビアペースト |
WO2013099204A1 (ja) * | 2011-12-26 | 2013-07-04 | パナソニック株式会社 | 配線基板とその製造方法 |
TW201340807A (zh) * | 2011-12-28 | 2013-10-01 | Panasonic Corp | 撓性配線基板與其製造方法、使用其之裝載製品、及撓性多層配線基板 |
JP5382270B1 (ja) * | 2012-01-17 | 2014-01-08 | パナソニック株式会社 | 配線基板とその製造方法 |
DE102012001883B3 (de) * | 2012-02-01 | 2013-04-25 | Isabellenhütte Heusler Gmbh & Co. Kg | Lötverfahren und entsprechende Löteinrichtung |
CN105033496B (zh) * | 2015-07-03 | 2018-01-09 | 北京康普锡威科技有限公司 | 一种高强高导复合型无铅高温焊料及其制备方法 |
KR102412612B1 (ko) * | 2015-08-28 | 2022-06-23 | 삼성전자주식회사 | 패키지 기판 및 프리프레그 |
JP6332566B2 (ja) | 2015-09-15 | 2018-05-30 | 株式会社村田製作所 | 接合用部材、接合用部材の製造方法、および、接合方法 |
WO2017056842A1 (ja) | 2015-09-28 | 2017-04-06 | 株式会社村田製作所 | ヒートパイプ、放熱部品、ヒートパイプの製造方法 |
CN107835724B (zh) * | 2015-11-05 | 2020-09-08 | 株式会社村田制作所 | 接合用构件和接合用构件的制造方法 |
CN109673112B (zh) * | 2017-10-13 | 2021-08-20 | 鹏鼎控股(深圳)股份有限公司 | 柔性电路板以及柔性电路板的制作方法 |
US11167375B2 (en) | 2018-08-10 | 2021-11-09 | The Research Foundation For The State University Of New York | Additive manufacturing processes and additively manufactured products |
JP2020077772A (ja) * | 2018-11-08 | 2020-05-21 | 富士通株式会社 | 配線基板及び電子装置 |
US11581239B2 (en) | 2019-01-18 | 2023-02-14 | Indium Corporation | Lead-free solder paste as thermal interface material |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002094242A (ja) * | 2000-09-14 | 2002-03-29 | Denso Corp | プリント多層基板の層間接続用材料およびこれを用いたプリント多層基板の製造方法 |
JP2002290052A (ja) * | 2001-03-23 | 2002-10-04 | Kyocera Corp | 多層配線基板 |
JP2004265607A (ja) * | 2003-01-23 | 2004-09-24 | Matsushita Electric Ind Co Ltd | 導電性ペースト、その導電性ペーストを用いた回路形成基板、およびその製造方法 |
JP2005136034A (ja) * | 2003-10-29 | 2005-05-26 | Matsushita Electric Ind Co Ltd | 多層フレキシブルプリント配線板及びその製造方法 |
JP2009147026A (ja) * | 2007-12-12 | 2009-07-02 | Panasonic Corp | 回路基板およびその製造方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5948533A (en) * | 1990-02-09 | 1999-09-07 | Ormet Corporation | Vertically interconnected electronic assemblies and compositions useful therefor |
CA2196024A1 (en) | 1996-02-28 | 1997-08-28 | Craig N. Ernsberger | Multilayer electronic assembly utilizing a sinterable composition and related method of forming |
US5890915A (en) * | 1996-05-17 | 1999-04-06 | Minnesota Mining And Manufacturing Company | Electrical and thermal conducting structure with resilient conducting paths |
JP3187373B2 (ja) | 1998-07-31 | 2001-07-11 | 京セラ株式会社 | 配線基板 |
US6326555B1 (en) | 1999-02-26 | 2001-12-04 | Fujitsu Limited | Method and structure of z-connected laminated substrate for high density electronic packaging |
TW498707B (en) * | 1999-11-26 | 2002-08-11 | Matsushita Electric Ind Co Ltd | Wiring substrate and production method thereof |
EP1213952A3 (en) * | 2000-12-05 | 2004-06-30 | Matsushita Electric Industrial Co., Ltd. | Circuit substrate and manufacturing method thereof |
US7059044B2 (en) * | 2001-07-18 | 2006-06-13 | Matsushita Electric Industrial Co., Ltd. | Method and material for manufacturing circuit-formed substrate |
KR100923183B1 (ko) * | 2002-03-04 | 2009-10-22 | 스미토모덴키고교가부시키가이샤 | 이방전도막과 그 제조방법 |
US6574114B1 (en) * | 2002-05-02 | 2003-06-03 | 3M Innovative Properties Company | Low contact force, dual fraction particulate interconnect |
US7078822B2 (en) * | 2002-06-25 | 2006-07-18 | Intel Corporation | Microelectronic device interconnects |
TWI325739B (en) | 2003-01-23 | 2010-06-01 | Panasonic Corp | Electroconductive paste, its manufacturing method, circuit board using the same electroconductive paste, and its manufacturing method |
JP4078990B2 (ja) * | 2003-01-23 | 2008-04-23 | 松下電器産業株式会社 | 導電性ペースト、その導電性ペーストを用いた回路形成基板、およびその製造方法 |
US7367116B2 (en) | 2003-07-16 | 2008-05-06 | Matsushita Electric Industrial Co., Ltd. | Multi-layer printed circuit board, and method for fabricating the same |
US7427717B2 (en) * | 2004-05-19 | 2008-09-23 | Matsushita Electric Industrial Co., Ltd. | Flexible printed wiring board and manufacturing method thereof |
-
2010
- 2010-02-25 JP JP2010040538A patent/JP4616927B1/ja not_active Expired - Fee Related
-
2011
- 2011-02-22 WO PCT/JP2011/000988 patent/WO2011105053A1/ja active Application Filing
- 2011-02-22 CN CN201180000831.3A patent/CN102282918B/zh not_active Expired - Fee Related
- 2011-02-22 EP EP11728762A patent/EP2389052A4/en not_active Withdrawn
- 2011-02-22 US US13/145,271 patent/US8563872B2/en active Active
- 2011-02-23 TW TW100106003A patent/TWI432103B/zh not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002094242A (ja) * | 2000-09-14 | 2002-03-29 | Denso Corp | プリント多層基板の層間接続用材料およびこれを用いたプリント多層基板の製造方法 |
JP2002290052A (ja) * | 2001-03-23 | 2002-10-04 | Kyocera Corp | 多層配線基板 |
JP2004265607A (ja) * | 2003-01-23 | 2004-09-24 | Matsushita Electric Ind Co Ltd | 導電性ペースト、その導電性ペーストを用いた回路形成基板、およびその製造方法 |
JP2005136034A (ja) * | 2003-10-29 | 2005-05-26 | Matsushita Electric Ind Co Ltd | 多層フレキシブルプリント配線板及びその製造方法 |
JP2009147026A (ja) * | 2007-12-12 | 2009-07-02 | Panasonic Corp | 回路基板およびその製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4917668B1 (ja) * | 2010-12-29 | 2012-04-18 | パナソニック株式会社 | 多層配線基板、多層配線基板の製造方法 |
JP5099272B1 (ja) * | 2011-12-26 | 2012-12-19 | パナソニック株式会社 | 多層配線基板とその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
TWI432103B (zh) | 2014-03-21 |
CN102282918B (zh) | 2014-09-10 |
US20110290549A1 (en) | 2011-12-01 |
EP2389052A1 (en) | 2011-11-23 |
WO2011105053A1 (ja) | 2011-09-01 |
CN102282918A (zh) | 2011-12-14 |
JP2011176220A (ja) | 2011-09-08 |
EP2389052A4 (en) | 2012-01-18 |
TW201206263A (en) | 2012-02-01 |
US8563872B2 (en) | 2013-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4616927B1 (ja) | 配線基板、配線基板の製造方法、及びビアペースト | |
JP4713682B1 (ja) | 多層配線基板、及び多層配線基板の製造方法 | |
JP4859999B1 (ja) | 多層配線基板、多層配線基板の製造方法、及びビアペースト | |
JP4795488B1 (ja) | 配線基板、配線基板の製造方法、及びビアペースト | |
JP5382270B1 (ja) | 配線基板とその製造方法 | |
JP4917668B1 (ja) | 多層配線基板、多層配線基板の製造方法 | |
JP5099272B1 (ja) | 多層配線基板とその製造方法 | |
JP2015032807A (ja) | 合金ビアペーストと合金ビアペーストを用いた配線基板の製造方法 | |
JP2015032806A (ja) | 合金ビアペーストと合金ビアペーストを用いた配線基板の製造方法 | |
JP2012138417A (ja) | 多層配線基板及びその製造方法 | |
JP2012151228A (ja) | 複合配線基板及び複合配線基板の製造方法 | |
WO2013099204A1 (ja) | 配線基板とその製造方法 | |
JP2013145815A (ja) | 多層配線基板とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101022 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4616927 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |