JP2002290052A - 多層配線基板 - Google Patents

多層配線基板

Info

Publication number
JP2002290052A
JP2002290052A JP2001086033A JP2001086033A JP2002290052A JP 2002290052 A JP2002290052 A JP 2002290052A JP 2001086033 A JP2001086033 A JP 2001086033A JP 2001086033 A JP2001086033 A JP 2001086033A JP 2002290052 A JP2002290052 A JP 2002290052A
Authority
JP
Japan
Prior art keywords
conductor
wiring board
bismuth
tin
weight
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001086033A
Other languages
English (en)
Inventor
Riichi Sasamori
理一 笹森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001086033A priority Critical patent/JP2002290052A/ja
Publication of JP2002290052A publication Critical patent/JP2002290052A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】配線回路層とビアホール導体との接続信頼性に
優れた多層配線基板を提供する。 【解決手段】少なくとも熱硬化性樹脂を含む絶縁層1a
〜1cと、絶縁層1a〜1cの表面および/または内部
に形成された複数層の導体配線層2と、導体配線層2間
を電気的に接続するビアホール導体3とを具備する多層
配線基板において、ビアホール導体3を、銅および錫を
合計で80〜97重量%と、ビスマスを3〜20重量%
の割合で含有するとともに、実質的に鉛を含有せず、特
にビスマスが、錫との合金として含まれており、ビスマ
スの錫に対する重量比が、0.05〜0.3である導電
性金属成分と、有機成分とから形成することにより、導
体配線層2とビアホール導体3との接続信頼性に優れた
配線基板が得られる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、熱硬化性樹脂を含
有する絶縁層を具備する絶縁基板に形成された配線回路
層とビアホール導体との接続信頼性を向上させた多層配
線基板に関するものである。
【0002】
【従来技術】近年、エポキシ樹脂、フェノール樹脂等の
熱硬化性樹脂を含む絶縁基板の表面に導体配線層を形成
した、いわゆるプリント基板が、回路基板や半導体素子
を搭載したパッケージ等に適用されている。このような
プリント基板において、導体配線層を形成する方法とし
ては、絶縁基板の表面に銅箔を接着した後、これをエッ
チングして配線回路を形成する方法、または、配線回路
に形成された銅箔を絶縁基板に転写する方法、絶縁基板
の表面に金属メッキ法によって回路を形成する方法等が
用いられている。
【0003】また、配線の多層化に伴い、異なる層間の
導体配線層をビアホール導体により電気的に接続するこ
とも行われている。このビアホール導体は、配線基板の
所定の箇所にドリル等でビアホールを開けた後に、ビア
ホール内の内壁にメッキを施すのが一般的である。
【0004】ところが、上記のような方法では、化学的
なメッキ処理にかかる処理薬品が高価であり、処理時間
も長いなど生産性と経済性に難がある。また、多層化し
た配線基板を作製する場合、技術的にも、ビアホール導
体を多層構造における任意の層間に形成することが難し
いことから、導体配線層の密度を向上できないという問
題がある。
【0005】このような問題に対して、最近では導体配
線層を、銀、銅、半田などの金属粉末と液状エポキシ系
樹脂等の有機バインダと硬化剤とを混合した低粘度の導
電性ペースト等を用い、これを絶縁基板の表面に塗布し
たり、ビアホール内に充填し、積層して多層化する方法
が、特許第2603053号、特許第2587596
号、特開平8−204342号、特開平8−19118
4号、特開平8−191184号等にて提案されてい
る。
【0006】
【発明が解決しようとする課題】しかしながら、従来の
半田を添加したペーストでは、鉛を含有するために環境
的に問題が生じる。鉛を含有しない半田の開発も行われ
ているが、主流となる錫−銀系の半田は融点が高い。こ
れらの高融点半田を使用するためには、熱処理温度が高
くなるが、基材に使用される有機樹脂の耐熱性を考慮す
ると、実用化は困難である。そのために、このような高
融点半田を使用した場合には、溶融が不十分となり配線
回路層とビアホール導体との接続信頼性を向上させるこ
とは難しいという問題があった。
【0007】このため、低融点半田が必要になる、従来
の鉛を含有しない低融点半田としては、錫にインジウム
やビスマス等を添加しているケースもあるが、インジウ
ムはコストの問題から使用されておらず、ビスマスは実
装用の低融点半田として実績があるが、長期的な信頼性
評価において、ビスマスが偏析して応力がかかりやすく
なるために、不良を起こすことが報告されており、配線
基板用としては使用されていない。
【0008】したがって、本発明は、このような欠点を
解消し、配線回路層とビアホール導体との接続信頼性に
優れた多層配線基板を提供することを目的とするもので
ある。
【0009】
【課題を解決するための手段】本発明者は、上記課題に
対して検討を重ねた結果、配線回路層間を接続するビア
ホール導体を形成する導体組成物が、銅および錫を主体
として含み、これに特定量のビスマスを含有せしめるこ
とによって、ビアホール導体を形成する導体組成物の溶
融開始温度を下げることができる結果、配線回路層とビ
アホール導体とを導体組成物中に応力を発生させること
なく、溶融した金属成分によって強固に接続することが
できる結果、配線基板における接続信頼性を向上するこ
とができることを見いだした。
【0010】即ち、本発明の配線基板は、少なくとも熱
硬化性樹脂を含む絶縁層と、該絶縁層の表面および/ま
たは内部に形成された複数層の導体配線層と、該導体配
線層間を電気的に接続するビアホール導体とを具備する
ものであって、前記ビアホール導体が、銅および錫を合
計で80〜97重量%と、ビスマスを3〜20重量%の
割合で含有するとともに、実質的に鉛を含有しない導電
性金属成分と、有機成分とからなることを特徴とするも
のである。
【0011】特に、前記ビスマスは、錫との合金として
含まれており、前記ビスマスの錫に対する重量比が、
0.05〜0.3であることが望ましい。また、前記導
電性金属成分中には、金、銀、パラジウムおよびニッケ
ルの群から選ばれる少なくとも1種を5重量%以下の割
合で含有することによって、濡れ性を向上させるととも
に、ビスマスによる脆性化を抑制する作用をなす。
【0012】また、前記有機成分として、シアヌレート
系化合物を含有することによって、無溶剤でペースト化
が可能である。なお、前記導電性金属粉末と有機成分と
は、導電性金属粉末を85〜94重量%と、前記有機成
分を6〜15重量%の割合で含有することが望ましい。
【0013】
【発明の実施の形態】以下、本発明の多層配線基板につ
いて図1を参照しながら詳述する。本発明の配線基板
は、熱硬化性樹脂を絶縁成分として含有する絶縁層1a
〜1cを複数層積層してなる絶縁基板1を具備し、この
絶縁基板1の表面や内部には回路形成のための導体配線
層2が複数の層に形成されている。そして、異なる層に
設けられた導体配線層2同士を接続するために、絶縁層
1a〜1cのそれぞれには、貫通孔内に導体組成物を充
填して形成されたビアホール導体3が設けられている。
このビアホール導体3を形成する導体組成物は、導電性
金属成分と、有機成分とを含有するものである。
【0014】本発明においては、この導体組成物を構成
する導電性金属成分が、少なくとも銅、錫およびビスマ
スを含有するものであって、銅および錫が合計で80〜
97重量%、特に90〜95重量%、ビスマスが3〜2
0重量%、特に5〜10重量%の割合で含有することが
重要である。
【0015】各金属量を上記の範囲に限定したのは、銅
および錫の合計量が97重量%よりも多く、ビスマス量
が3重量%より低い場合、導電性金属成分全体の溶融開
始温度を充分に下げることができず、導体配線層2とビ
アホール導体3との接続に溶融した金属成分を関与させ
ることができず、接続信頼性が低下する。逆に、銅およ
び錫の合計量が80重量%よりも少なく、ビスマス量が
20重量%を越える場合、溶融開始温度を低下させるこ
とはできるが、ビアホール導体3内にビスマスが偏析し
やすくなり、銅との濡れ性が低下したり、ビアホール導
体3内に応力が発生することによって、ビアホール導体
3の抵抗値が高くなり、配線回路層2とビアホール導体
3との接続信頼性を低下させてしまうからである。
【0016】なお、本発明によれば、ビスマスは、錫と
の合金として含有されていることが望ましい。これは、
錫とビスマスの共晶が約139℃という低温の共晶点を
有することから、絶縁基板1を構成する熱硬化性樹脂の
硬化温度に合わせて、導体組成物の融点を調整でき、配
線回路層2とビアホール導体3との接続信頼性を向上さ
せることが可能になる。この錫とビスマスの共晶を形成
するために、錫を30〜70重量%、特に40〜60重
量%の割合で含み、前記ビスマスの錫に対する重量比
が、0.05〜0.3であることが望ましい。
【0017】また、本発明におけるビアホール導体3中
には、導電性金属成分として、上記銅、錫、ビスマス以
外に、金、銀、パラジウムおよびニッケルの群から選ば
れる少なくとも1種を含有する導電性金属を5重量%以
下、特に3重量%以下の割合で含有していてもよい。特
に銀は、濡れ性向上および脆性化の抑制の効果を有する
ことから、2重量%以上の割合で含有することが望まし
い。
【0018】上記の導電性金属成分は、それぞれが金属
粉末でもよいし、前記のように2種以上の金属が合金化
したものであってもよい。また、上記から選ばれる金属
粉末の表面に、他の金属を被覆したものを用いることも
できる。さらには、Cu3Snなどの金属間化合物を含
有していてもよい。この金属間化合物は、耐熱性に優れ
ることから、ビアホール導体中の金属粉末間、あるいは
導体配線層とビアホール導体間とを強固に結合させるこ
とができる。
【0019】一方、有機成分としては、シアヌレート系
化合物が望ましい。これは、この有機樹脂の融点が20
〜25℃であることにある。これは、導電性組成物をス
クリーン印刷等により貫通孔に充填する際に、前記有機
成分の融点以上の温度を制御することによって導電性組
成物の粘度に充填性に優れた粘度に容易に調整できるた
めに、導体組成物の貫通孔への充填性を高める。また、
充填後に前記有機バインダの融点以下に冷却することに
よって導体組成物を貫通孔内に保持させ、導体組成物が
充填後に流出しないように制御できる。シアヌレート系
化合物としては、トリアリルシアヌレート、トリアリル
イソシアヌレートが挙げられる。
【0020】また、本発明におけるビアホール導体3中
の導体組成物は、導電性金属成分を85〜94重量%
と、有機成分が6〜15重量%の割合からなることが望
ましい。これは、上記成分の比率を上記のように限定し
た理由は、有機成分が6重量%より少ない、言い換えれ
ば金属成分量が94重量%より多いと、温度を調整して
も充填性に優れた粘度のペーストを作製することが困難
であり、有機成分が15重量%を越える、言い換えれば
金属成分量が85重量%より少ないと、ビアホール導体
中に残存する有機成分によってビアホール導体の体積固
有抵抗が高くなってしまうためである。
【0021】本発明における絶縁基板1は、少なくとも
熱硬化性樹脂を含む絶縁材料から構成されるが、具体的
には、熱硬化性樹脂としては例えば、熱硬化型PPE
(ポリフェニレンエーテル)、BTレジン(ビスマレイ
ミドトリアジン)、エポキシ樹脂、ポリイミド樹脂、フ
ッ素樹脂、フェノール樹脂等の合成樹脂およびそれらの
混合物が使用可能であるが、とりわけ誘電特性がよく、
吸水率が低い点で熱硬化型PPE(ポリフェニレンエー
テル)を含有することが望ましい。
【0022】また、ビアホール導体3中の有機成分に、
トリアリルイソシアヌレートを用いた場合には、絶縁基
板1中の樹脂として熱硬化型PPE(ポリフェニレンエ
ーテル)樹脂を用いることが望ましい。これにより、硬
化時にTAIC(トリアリルイソシアヌレート)とPP
E(ポリフェニレンエーテル)とが架橋反応を起こし、
ビアホール導体と絶縁基板との密着性が高まるためであ
る。
【0023】さらに、この熱硬化性樹脂の中には、基板
全体の強度を高めるために、フィラーを複合化させるこ
ともできる。フィラーとしては、SiO2、Al23
ZrO2、TiO2、AlN、SiC、BaTiO3、S
rTiO3、ゼオライト、CaTiO3等の無機質フィラ
ーが好適に使用される。また、ガラスやアラミド樹脂か
らなる不織布、織布等に上記樹脂を含浸させて用いても
よい。このようにフィラーと複合化する場合、有機樹脂
とフィラーとは体積比率で30:70〜70:30の比
率で複合化することが望ましい。
【0024】また、導体配線層2としては、銅、アルミ
ニウム、金、銀のうちから選ばれる少なくとも1種、ま
たは2種以上の合金からなることが望ましく、特に、銅
あるいは銅を含む合金からなる厚さ5〜40μmの金属
箔によって形成することにより、ビアホール導体3を両
端を封止して外気の影響を防止でき、しかも導体組成物
を充填して形成したビアホール導体3との電気的な接続
性に優れることから最も望ましい。
【0025】次に、本発明の多層配線基板の製造方法に
ついて図2の工程図をもとに説明する。まず、図2
(a)に示すように未硬化または半硬化状態の軟質の絶
縁シート11に対して、レーザー加工やマイクロドリル
などによって貫通孔12を形成する。
【0026】そして、図1(b)に示すように、その貫
通孔12内に、スクリーン印刷等によって所定の導電性
金属成分および有機成分を含有する導体組成物のペース
トを充填してビアホール導体13を形成する。
【0027】貫通孔12内にペーストを充填する場合の
ペースト粘度をせん断速度=100s-1において、20
〜1000Pa・sに調整し、充填後は、760〜25
00Pa・sであることが望ましい。粘度が20Pa・
sより低いと、印刷時にビアホール導体の周囲にだれ、
にじみを生じやすく、粘度が1000Pa・sを越える
と、組成物を貫通孔12内に充填することが難しくなる
ためである。充填後の粘度が760Pa・sより低い
と、貫通孔より組成物が流れだしやすく、粘度が250
0Pa・sより高いと、導体配線層との接続性が低下し
やすいためである。
【0028】ペーストの調製にあたっては、導電性金属
成分と有機成分からなる上記組成物を有機成分の融点以
上の温度に保持して攪拌脱泡機や3本ロール等で混練す
ることにより、所定の粘度のペーストを作製する。
【0029】さらに、ペーストの粘度を調製するため
に、有機バインダが溶解可能な溶剤、例えば、イソプロ
ピルアルコール、テルピネオール、2−オクタノール、
ブチルカルビトールアセテート等を微量添加することも
可能であるが、絶縁基板およびビアホール導体を熱硬化
させる際に、溶剤成分が揮発し、ビアホール導体の充填
密度が低下するとともに、揮発気体により絶縁層間に膨
れが生じる等の問題があるために、溶剤は含まないほう
が望ましい。
【0030】次に、ビアホール導体13を形成した絶縁
シート11の表面に、導体配線層14を形成する。この
導体配線層14の形成は、a)絶縁シートの表面に金属
箔を貼り付けた後、エッチング処理して回路パターンを
形成する方法、b)絶縁シート表面にレジストを形成し
て、メッキにより金属箔層を形成する方法、c)転写シ
ート表面に金属箔を貼り付けた後、エッチング処理して
回路パターンを形成した後、この金属箔の回路パターン
を絶縁シート表面に転写させる方法、等が挙げられる
が、この中でも、絶縁シートをエッチングやメッキ液な
どに浸漬する必要がなく、ビアホール導体13内への薬
品の侵入を防止する上では、c)の転写法が最も望まし
い。
【0031】そこで、c)転写法による導体配線層を例
にして以下に説明する。図2(c)に示すように、転写
シート15の表面に、金属箔からなる導体配線層14を
形成する。この導体配線層14は、転写シート15の表
面に金属箔を接着剤によって接着した後、この金属箔の
表面にレジストを周知の方法によって回路パターン状に
形成した後、エッチング処理およびレジスト除去を行っ
て形成される。この時、金属箔からなる導体配線層14
露出面は、エッチング等により表面粗さ(Ra)0.1
〜5μm、特に0.2〜4μm程度に粗化されているこ
とが望ましい。
【0032】次に、図1(d)に示すように、導体配線
層14が形成された転写シート15を前記ビアホール導
体13が形成された軟質の絶縁シート11の表面に位置
合わせして加圧積層した後(d)、転写シート15を剥
がして導体配線層14を絶縁シート11に転写させるこ
とにより単一の配線層aが形成される(e)。
【0033】この時、絶縁シート11が軟質状態である
ことから、導体配線層14は、絶縁シート11の表面に
埋設され、実質的に絶縁シート11表面と導体配線層1
4の表面が同一平面となるように加圧積層する。この時
の加圧積層条件としては、圧力20kg/cm2以上、
温度60〜140℃が適当である。
【0034】そして、上記のようにして作製された一単
位の配線層aおよび同様にして作製された一単位の配線
層b、cを図1(f)に示すように積層圧着し、所定の
温度に加熱することにより絶縁シート11中の熱硬化性
樹脂を完全硬化させることにより多層化された配線基板
1を作製することができる。
【0035】上記の転写シートからの回路転写の製造方
法によれば、絶縁シートへのビアホール形成や積層化
と、導体配線層の形成工程を並列的に行うことができる
ために、配線基板における製造時間を大幅に短縮するこ
とができる。
【0036】なお、上記の製造方法では、絶縁シートの
完全硬化およびビアホール導体の加熱処理を多層化後に
一括して行ったが、この加熱処理は、積層前に個々の絶
縁シートに対して施し硬化した後、積層して多層化する
ことも可能である。
【0037】
【実施例】本発明におけるビアホール導体の特性を評価
をするために、以下のようにして単層の配線基板を作製
した。
【0038】まず、平均粒径が6μmの電解銅粉末(C
u)、あるいは平均粒径が5μmの銀被覆銅粉末(Cu
Ag)(銀含有量6重量%)、および表1に示す金属粉末
を準備した。
【0039】これらの粉末を用いて表1に示す比率で秤
量し、上記導電性金属成分100重量%に対し、これに
トリアリルイソシアヌレートを10重量%の割合で調合
し、3本ロールで混練してペーストを調製した。
【0040】一方、熱硬化型のポリフェニレンエーテル
樹脂40体積%と、シリカを60体積%からなるBステ
ージの絶縁シートに対して、マイクロドリルによって直
径が200μmの貫通孔を貫通孔の中心間距離500μ
mで2つ形成し、その貫通孔内にスクリーン印刷法によ
って前記ペーストを充填してビアホール導体を形成し
た。
【0041】そして、ペーストを埋め込んだBステージ
状態の絶縁シートの両面に、厚さ12μmの銅箔からな
る導体配線層を転写法により前記ビアホール導体の両端
を挟持するように貼り合わせた後、200℃で、2MP
aの圧力で60分間硬化処理を行い単層の配線基板を作
製した。
【0042】得られた配線基板におけるビアホール導体
の体積固有抵抗値(初期抵抗値と略す。)を測定し表1
に示した。なお、この初期抵抗値の測定は、ビアホール
導体を両側から挟持する金属箔からなる導体配線層間の
抵抗を測定したものである。
【0043】また、85℃、85%相対湿度において1
000時間経過後の導通抵抗(テスト1)と、95%相
対湿度中、−55〜+125℃の温度範囲において10
00サイクル後の導通抵抗(テスト2)を測定し、それ
ぞれの条件における抵抗変化率を計算し表1に示した。
【0044】
【表1】
【0045】表1の結果から明らかなように、Cu+S
n量が97重量%よりも多い、あるいはビスマス量が3
重量%よりも少ない試料No.1、2、3、4、12、
13、14は、いずれも抵抗変化率が大きく安定性に欠
けるものであった。また、Cu+Sn量が80重量%よ
りも少なく、またはBi量が20重量%よりも多い試料
No.8、17では、安定性は良好であったが初期抵抗
が高く回路形成には不適なものであった。
【0046】これに対して本発明品は、いずれも初期抵
抗が35μΩcm以下、テスト1、2でいずれも抵抗変
化率が7%以下と良好な特性を示した。
【0047】
【発明の効果】以上詳述した通り、本発明の配線基板に
よれば、ビアホール導体を、導電性金属成分として銅、
錫およびビスマスを所定の比率で含有する組成物を用い
ることによって、ビアホール導体の低抵抗化とともに、
配線回路層とビアホール導体中の金属粉末間を低融点金
属で接合することができるために、導体配線層の比抵抗
を大幅に低減することができるとともに、ヒートサイク
ルやヒートショック等の熱変形や振動による接続信頼性
の低下を抑制することができる。これにより、配線層の
微細化と高密度化に十分に対応することができ、超微細
化、精密化の要求の応えうることのできる高信頼性の配
線基板を作製することができる。
【図面の簡単な説明】
【図1】本発明における配線基板の一例を示す概略断面
図である。
【図2】本発明における配線基板の製造方法を説明する
ための工程図である。
【符号の説明】
1 絶縁基板 1a〜1c 絶縁層 2 導体配線層 3 ビアホール導体 11 絶縁シート 12 貫通孔 13 ビアホール導体 14 導体配線層 15 転写シート

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】少なくとも熱硬化性樹脂を含む絶縁層と、
    該絶縁層の表面および/または内部に形成された複数層
    の導体配線層と、該導体配線層間を電気的に接続するビ
    アホール導体とを具備する多層配線基板において、前記
    ビアホール導体が、銅および錫を合計で80〜97重量
    %と、ビスマスを3〜20重量%の割合で含有するとと
    もに、実質的に鉛を含有しない導電性金属成分と、有機
    成分とからなることを特徴とする多層配線基板。
  2. 【請求項2】前記ビスマスが、錫との合金として含まれ
    ており、前記ビスマスの錫に対する重量比が、0.05
    〜0.3であることを特徴とする請求項1記載の多層配
    線基板。
  3. 【請求項3】前記導電性金属成分中に、金、銀、パラジ
    ウムおよびニッケルの群から選ばれる少なくとも1種を
    5重量%以下の割合で含有することを特徴とする請求項
    1または請求項2記載の多層配線基板。
  4. 【請求項4】前記有機成分として、シアヌレート系化合
    物を含有することを特徴とする請求項1乃至請求項3の
    いずれか記載の多層配線基板。
  5. 【請求項5】前記導体配線層が、金属箔からなることを
    特徴とする請求項1乃至請求項4のいずれか記載の多層
    配線基板。
JP2001086033A 2001-03-23 2001-03-23 多層配線基板 Pending JP2002290052A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001086033A JP2002290052A (ja) 2001-03-23 2001-03-23 多層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001086033A JP2002290052A (ja) 2001-03-23 2001-03-23 多層配線基板

Publications (1)

Publication Number Publication Date
JP2002290052A true JP2002290052A (ja) 2002-10-04

Family

ID=18941466

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001086033A Pending JP2002290052A (ja) 2001-03-23 2001-03-23 多層配線基板

Country Status (1)

Country Link
JP (1) JP2002290052A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4616927B1 (ja) * 2010-02-25 2011-01-19 パナソニック株式会社 配線基板、配線基板の製造方法、及びビアペースト
US7910837B2 (en) 2007-08-10 2011-03-22 Napra Co., Ltd. Circuit board, electronic device and method for manufacturing the same
JP2011096900A (ja) * 2009-10-30 2011-05-12 Fujitsu Ltd 導電体およびプリント配線板並びにそれらの製造方法
WO2011105050A1 (ja) * 2010-02-25 2011-09-01 パナソニック株式会社 多層配線基板、及び多層配線基板の製造方法
JP2011187618A (ja) * 2010-03-08 2011-09-22 Denso Corp 貫通ビアへ導電材料を充填した多層回路基板の製造方法
JP2011187619A (ja) * 2010-03-08 2011-09-22 Denso Corp 貫通ビアへの導電材料充填装置およびその使用方法
JP4795488B1 (ja) * 2011-01-18 2011-10-19 パナソニック株式会社 配線基板、配線基板の製造方法、及びビアペースト
JP4859999B1 (ja) * 2010-12-21 2012-01-25 パナソニック株式会社 多層配線基板、多層配線基板の製造方法、及びビアペースト
JP2012094508A (ja) * 2010-09-30 2012-05-17 Taiyo Holdings Co Ltd 感光性導電ペースト
WO2012090402A1 (ja) 2010-12-29 2012-07-05 パナソニック株式会社 多層配線基板、多層配線基板の製造方法
CN103188862A (zh) * 2011-12-30 2013-07-03 深圳振华富电子有限公司 一种pcb板及其制作方法和电子元器件
WO2013108599A1 (ja) * 2012-01-17 2013-07-25 パナソニック株式会社 配線基板とその製造方法
US9204541B2 (en) 2011-02-15 2015-12-01 Murata Manufacturing Co., Ltd. Multilayer circuit board and method for manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1131715A (ja) * 1997-07-10 1999-02-02 Matsushita Electric Ind Co Ltd 電子部品電極材料および電子部品電極製造方法
JP2001044590A (ja) * 1999-07-30 2001-02-16 Kyocera Corp 配線基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1131715A (ja) * 1997-07-10 1999-02-02 Matsushita Electric Ind Co Ltd 電子部品電極材料および電子部品電極製造方法
JP2001044590A (ja) * 1999-07-30 2001-02-16 Kyocera Corp 配線基板

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8609999B2 (en) 2007-08-10 2013-12-17 Napra Co., Ltd. Circuit board, electronic device and method for manufacturing the same
US7910837B2 (en) 2007-08-10 2011-03-22 Napra Co., Ltd. Circuit board, electronic device and method for manufacturing the same
US8217280B2 (en) 2007-08-10 2012-07-10 Napra Co., Ltd. Circuit board, electronic device and method for manufacturing the same
JP2011096900A (ja) * 2009-10-30 2011-05-12 Fujitsu Ltd 導電体およびプリント配線板並びにそれらの製造方法
EP2381752A1 (en) * 2010-02-25 2011-10-26 Panasonic Corporation Multilayer wiring substrate, and method for producing multilayer wiring substrate
CN102282918A (zh) * 2010-02-25 2011-12-14 松下电器产业株式会社 布线基板、布线基板的制造方法、以及通路膏糊
WO2011105053A1 (ja) 2010-02-25 2011-09-01 パナソニック株式会社 配線基板、配線基板の製造方法、及びビアペースト
US8563872B2 (en) 2010-02-25 2013-10-22 Panasonic Corporation Wiring board, wiring board manufacturing method, and via paste
JP2011199250A (ja) * 2010-02-25 2011-10-06 Panasonic Corp 多層配線基板、及び多層配線基板の製造方法
WO2011105050A1 (ja) * 2010-02-25 2011-09-01 パナソニック株式会社 多層配線基板、及び多層配線基板の製造方法
CN102265718B (zh) * 2010-02-25 2013-08-14 松下电器产业株式会社 多层布线基板、及多层布线基板的制造方法
EP2389052A1 (en) * 2010-02-25 2011-11-23 Panasonic Corporation Wiring substrate, method for producing wiring substrate, and via paste
CN102265718A (zh) * 2010-02-25 2011-11-30 松下电器产业株式会社 多层布线基板、及多层布线基板的制造方法
JP2011176220A (ja) * 2010-02-25 2011-09-08 Panasonic Corp 配線基板、配線基板の製造方法、及びビアペースト
EP2381752A4 (en) * 2010-02-25 2012-01-18 Panasonic Corp MULTILAYER WIRING SUBSTRATE, AND METHOD FOR MANUFACTURING MULTILAYER WIRING SUBSTRATE
EP2389052A4 (en) * 2010-02-25 2012-01-18 Panasonic Corp CIRCUIT SUBSTRATE, METHOD FOR PRODUCING THE CIRCUIT SUBSTRATE AND CONTINUOUS PASTE THEREFOR
JP4616927B1 (ja) * 2010-02-25 2011-01-19 パナソニック株式会社 配線基板、配線基板の製造方法、及びビアペースト
US8604350B2 (en) 2010-02-25 2013-12-10 Panasonic Corporation Multilayer wiring substrate and manufacturing method of multilayer wiring substrate
JP2011187619A (ja) * 2010-03-08 2011-09-22 Denso Corp 貫通ビアへの導電材料充填装置およびその使用方法
JP2011187618A (ja) * 2010-03-08 2011-09-22 Denso Corp 貫通ビアへ導電材料を充填した多層回路基板の製造方法
JP2012094508A (ja) * 2010-09-30 2012-05-17 Taiyo Holdings Co Ltd 感光性導電ペースト
JP4859999B1 (ja) * 2010-12-21 2012-01-25 パナソニック株式会社 多層配線基板、多層配線基板の製造方法、及びビアペースト
CN102792787A (zh) * 2010-12-21 2012-11-21 松下电器产业株式会社 多层布线基板、多层布线基板的制造方法、及通路膏糊
WO2012086140A1 (ja) * 2010-12-21 2012-06-28 パナソニック株式会社 多層配線基板、多層配線基板の製造方法、及びビアペースト
CN102884872A (zh) * 2010-12-29 2013-01-16 松下电器产业株式会社 多层布线基板、多层布线基板的制造方法
WO2012090402A1 (ja) 2010-12-29 2012-07-05 パナソニック株式会社 多層配線基板、多層配線基板の製造方法
CN102893708A (zh) * 2011-01-18 2013-01-23 松下电器产业株式会社 布线基板、布线基板的制造方法及通路膏糊
TWI393496B (zh) * 2011-01-18 2013-04-11 Panasonic Corp 配線基板、配線基板的製造方法及通孔糊
WO2012098619A1 (ja) 2011-01-18 2012-07-26 パナソニック株式会社 配線基板、配線基板の製造方法、及びビアペースト
JP4795488B1 (ja) * 2011-01-18 2011-10-19 パナソニック株式会社 配線基板、配線基板の製造方法、及びビアペースト
US9204541B2 (en) 2011-02-15 2015-12-01 Murata Manufacturing Co., Ltd. Multilayer circuit board and method for manufacturing the same
CN103188862A (zh) * 2011-12-30 2013-07-03 深圳振华富电子有限公司 一种pcb板及其制作方法和电子元器件
WO2013108599A1 (ja) * 2012-01-17 2013-07-25 パナソニック株式会社 配線基板とその製造方法
JP5382270B1 (ja) * 2012-01-17 2014-01-08 パナソニック株式会社 配線基板とその製造方法

Similar Documents

Publication Publication Date Title
TW522772B (en) Double-sided circuit board and multilayer wiring board comprising the same and process for producing double-sided circuit board
EP0660651B1 (en) Multilayer ceramic circuit substrate, process for producing the same, and electrically conductive material for use in multilayer ceramic circuit substrate
US20040160752A1 (en) Electronic component built-in module and method of manufacturing the same
US6335076B1 (en) Multi-layer wiring board and method for manufacturing the same
JPH1145955A (ja) 素子内蔵多層配線基板およびその製造方法
JP3187373B2 (ja) 配線基板
JP2004356618A (ja) 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体、中継基板の製造方法
JP3826731B2 (ja) 多層プリント配線基板及び多層プリント配線基板の製造方法
JP2002290052A (ja) 多層配線基板
JP2009065008A (ja) 導電性ペースト組成物
JP4268476B2 (ja) 導電性ペースト及び配線基板並びにその製造方法
JP3634984B2 (ja) 配線基板
JP4787195B2 (ja) ビアホール充填用導電性ペースト組成物とそれを用いた多層配線基板
EP0997941A2 (en) Conductive paste and ceramic printed circuit substrate using the same
JP3574738B2 (ja) 配線基板
JP4863543B2 (ja) 導体ペーストおよびそれを用いた配線基板の製造方法
JP2000077849A (ja) 配線基板とその製造方法
JPH09293968A (ja) 多層配線基板およびその製造方法
JPH11251751A (ja) 配線基板およびその製造方法
JP3034238B2 (ja) ビアホール導体用導電性ペースト組成物
JP4540273B2 (ja) 導電性ペーストおよびそれを用いた配線基板の製造方法
JP2000223836A (ja) 多層配線基板およびその製造方法
JP4731057B2 (ja) 導電性ペーストおよびそれを用いた配線基板の製造方法
JP3597952B2 (ja) 配線基板およびその製造方法
JP2002111215A (ja) 配線基板とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100609

A131 Notification of reasons for refusal

Effective date: 20100622

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20100823

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101019