JP5382270B1 - 配線基板とその製造方法 - Google Patents

配線基板とその製造方法 Download PDF

Info

Publication number
JP5382270B1
JP5382270B1 JP2013527798A JP2013527798A JP5382270B1 JP 5382270 B1 JP5382270 B1 JP 5382270B1 JP 2013527798 A JP2013527798 A JP 2013527798A JP 2013527798 A JP2013527798 A JP 2013527798A JP 5382270 B1 JP5382270 B1 JP 5382270B1
Authority
JP
Japan
Prior art keywords
copper foil
copper
fine particles
wiring board
tin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013527798A
Other languages
English (en)
Other versions
JPWO2013108599A1 (ja
Inventor
隆文 柏木
英里 鎌田
芳樹 奥島
秀樹 新見
綾子 岩澤
禎志 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2013527798A priority Critical patent/JP5382270B1/ja
Application granted granted Critical
Publication of JP5382270B1 publication Critical patent/JP5382270B1/ja
Publication of JPWO2013108599A1 publication Critical patent/JPWO2013108599A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B22CASTING; POWDER METALLURGY
    • B22FWORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F1/00Metallic powder; Treatment of metallic powder, e.g. to facilitate working or to improve properties
    • B22F1/10Metallic powder containing lubricating or binding agents; Metallic powder containing organic material
    • B22F1/107Metallic powder containing lubricating or binding agents; Metallic powder containing organic material containing organic material comprising solvents, e.g. for slip casting
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C1/00Making non-ferrous alloys
    • C22C1/04Making non-ferrous alloys by powder metallurgy
    • C22C1/0425Copper-based alloys
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C12/00Alloys based on antimony or bismuth
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C30/00Alloys containing less than 50% by weight of each constituent
    • C22C30/02Alloys containing less than 50% by weight of each constituent containing copper
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C30/00Alloys containing less than 50% by weight of each constituent
    • C22C30/04Alloys containing less than 50% by weight of each constituent containing tin or lead
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C9/00Alloys based on copper
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C9/00Alloys based on copper
    • C22C9/02Alloys based on copper with tin as the next major constituent
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0094Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24Selection of soldering or welding materials proper
    • B23K35/26Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262Sn as the principal constituent
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0263Details about a collection of particles
    • H05K2201/0272Mixed conductive particles, i.e. using different conductive particles, e.g. differing in shape
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/0425Solder powder or solder coated metal powder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Abstract

配線基板は、絶縁樹脂層と、複数の配線と、ビアホール導体とを有する。配線は絶縁樹脂層を介して配設され銅箔で形成されている。ビアホール導体は絶縁樹脂層を貫通するように設けられ、複数の配線を電気的に接続している。ビアホール導体は樹脂部分と、銅と錫とビスマスとを含む金属部分とを有する。金属部分は、銅微粒子の結合体を含む第1金属領域と、錫、錫−銅合金、錫と銅の金属間化合物の少なくともいずれか一つを主成分とする第2金属領域と、ビスマスを主成分とする第3金属領域とを含む。金属部分中の銅、錫、ビスマスの重量組成比は、三元図において、所定の領域にある。銅箔のビアホール導体に接する表面は、粗さ曲線のスキューネスが0以下である粗面である。そして銅微粒子の一部は銅箔の粗面と面接触し、第2金属領域の少なくとも一部が結合体の表面と銅箔の粗面とに形成されている。

Description

本発明は、絶縁樹脂層を介して配された複数の配線同士がビアホール導体で層間接続されている配線基板とその製造方法に関する。詳しくは、配線のファインパターン化、ビアの小径化を実現するための低抵抗なビアホール導体の接続信頼性の改良に関する。
絶縁樹脂層を介して配された配線同士を層間接続して得られる多層配線基板が知られている。このような層間接続の方法として、絶縁樹脂層に形成された孔に導電性ペーストを充填して形成されるようなビアホール導体が知られている。また、導電性ペーストの代わりに、銅(Cu)を含有する金属粒子を充填し、これらの金属粒子同士を金属間化合物で固定したビアホール導体も知られている。
具体的には、例えば、特許文献1は、CuSn化合物のマトリクス中に複数の銅微粒子からなるドメインが点在したマトリクスドメイン構造を有するビアホール導体を開示している。
また、特許文献2は、ビアホール導体の形成に用いられる焼結性組成物として、Cuを含む高融点粒子相材料と錫(Sn)または錫合金等の金属から選ばれる低融点材料とを含む組成物を開示している。このような組成物は、液相または過渡的(transient)液相の存在下で焼結される。
また、特許文献3は、銅微粒子の外周に固相温度250℃以上の合金層を形成させたビアホール導体用材料を開示している。このような合金層は、錫−ビスマス(Bi)系金属粒子と銅微粒子とを含む導電性ペーストを錫−ビスマス系金属粒子の融点以上の温度で加熱することにより形成される。このようなビアホール導体用材料では、固相温度250℃以上の合金層同士の接合により層間接続が行われる。そのため、ヒートサイクル試験や耐リフロー試験でも合金層が溶融しない。したがって接続信頼性が高いと期待されている。
また、特許文献4には、電解銅箔の表面をエッチングすることで表面粗さRzを0.5〜10μmにした粗化処理銅箔を用いた積層回路基板を開示し、この積層回路基板に低融点金属を含む導電性ペーストを用いることが記載されている。
特開2000−49460号公報 特開平10−7933号公報 特開2002−94242号公報 特開2006−269706号公報
本発明は、高い接続信頼性を有する低抵抗のビアホール導体により層間接続された、Pbフリーのニーズに対応することができる多層配線基板である。さらに、多層配線基板における配線とビアホール導体との接続抵抗を低減し、接続強度を向上させることで、配線をファインパターン化し、ビアホール導体を小径化するとともに、高い接続信頼性を有する配線基板である。
本発明の配線基板は、絶縁樹脂層と、複数の配線と、ビアホール導体とを有する。配線は絶縁樹脂層を介して配設され粗化銅箔で形成されている。ビアホール導体は絶縁樹脂層を貫通するように設けられ、複数の配線を電気的に接続している。ビアホール導体は樹脂部分と、銅と錫とビスマスとを含む金属部分とを有する。金属部分は、複数の銅微粒子の結合体を含む第1金属領域と、錫、錫−銅合金、錫と銅の金属間化合物の少なくともいずれか一つを主成分とする第2金属領域と、ビスマスを主成分とする第3金属領域とを含む。金属部分中の銅、錫、ビスマスの重量組成比(Cu:Sn:Bi)は、三元図において、A(0.37:0.567:0.063),B(0.22:0.3276:0.4524),C(0.79:0.09:0.12),D(0.89:0.10:0.01)を頂点とする四角形で囲まれる領域にある。銅箔のビアホール導体に接する表面は、ISO 4287−1997で定義される粗さ曲線のスキューネスRskが0以下である粗面である。そして複数の銅微粒子の一部はこの粗面との間に面接触部を有する。第2金属領域の少なくとも一部が銅微粒子の結合体の表面と銅箔の粗面に形成されている。
また本発明による配線基板の製造方法では、まず保護フィルムで被覆されたプリプレグに、保護フィルムの外側から穿孔することにより貫通孔を形成する。次に貫通孔にビアペーストを充填する。貫通孔にビアペーストを充填した後、保護フィルムを剥離することにより、貫通孔からビアペーストの一部が突出した突出部を表出させる。次にこの突出部を覆うように、ISO 4287−1997で定義される粗さ曲線のスキューネスRskが0以下である粗面を有する銅箔を、粗面が突出部を覆うようにプリプレグの表面に配置する。銅箔をプリプレグの表面に配置した後、銅箔をプリプレグの表面に圧着する。そして銅箔を前記プリプレグの表面に圧着したまま、銅箔とプリプレグとビアペーストとを加熱する。次に銅箔をパターニングし配線を形成する。ビアペーストは複数の銅微粒子と複数の錫−ビスマス系はんだ微粒子と熱硬化性樹脂とを含む。銅:錫:ビスマスで表される銅、錫、ビスマスの重量組成比は三元図において、A(0.37:0.567:0.063),B(0.22:0.3276:0.4524),C(0.79:0.09:0.12),D(0.89:0.10:0.01)を頂点とする四角形で囲まれる領域にある。銅箔をプリプレグの表面に圧着することにより、複数の銅微粒子の結合体が形成されるとともに、複数の銅微粒子の一部と銅箔との間に面接触部が形成される。また銅箔とプリプレグとビアペーストとを加熱する際に、はんだ微粒子の共晶温度以上の温度で加熱することにより、はんだ微粒子を溶融させる。これにより、上記結合体を含む第1金属領域と、錫、錫−銅合金、錫と銅の金属間化合物の少なくともいずれか一つを主成分とし、結合体の表面と粗面に形成された第2金属領域と、ビスマスを主成分とする第3金属領域とを形成する。
本発明によれば、配線基板のビアホール導体に含有される銅微粒子同士が互いに面接触して結合体を形成し、さらに銅微粒子と配線を形成する銅箔の粗面とが面接触している。この構造によって低抵抗の導通路を形成され、抵抗値の低い層間接続を実現することができる。また、銅微粒子同士の結合体の表面と銅箔の粗面に銅微粒子よりも硬い第2金属領域を有することにより、結合体および銅微粒子と銅箔の結合が補強されている。これにより、電気的接続の信頼性が高められている。
図1Aは、本発明に係る実施の形態の多層配線基板の模式断面図である。 図1Bは、図1Aに示す多層配線基板のビアホール導体付近の拡大模式断面図である。 図2は、図1Bに示すビアホール導体における多数の銅微粒子からなる第1金属領域において、銅微粒子同士が面接触することにより形成された一つの結合体が形成する導通路を説明する図である。 図3Aは図1Aに示す多層配線基板の製造方法の一例を説明するための断面図である。 図3Bは図3Aに続く、多層配線基板の製造方法の一例を説明するための断面図である。 図3Cは図3Bに続く、多層配線基板の製造方法の一例を説明するための断面図である。 図3Dは図3Cに続く、多層配線基板の製造方法の一例を説明するための断面図である。 図4Aは図3Dに続く、多層配線基板の製造方法の一例を説明するための断面図である。 図4Bは図4Aに続く、多層配線基板の製造方法の一例を説明するための断面図である。 図4Cは図4Bに続く、多層配線基板の製造方法の一例を説明するための断面図である。 図5Aは図4Cに続く、多層配線基板の製造方法の一例を説明するための断面図である。 図5Bは図5Aに続く、多層配線基板の製造方法の一例を説明するための断面図である。 図5Cは図5Bに続く、多層配線基板の製造方法の一例を説明するための断面図である。 図6は本発明の実施の形態におけるビアホール導体(ビアペースト)に含まれる金属部分の、Cu、Sn及びBiの組成を示す三元図である。 図7Aは本発明の実施の形態における、プリプレグの貫通孔に充填されたビアペーストを圧縮するときの様子を説明するための圧縮前の断面模式図である。 図7Bは本発明の実施の形態における、プリプレグの貫通孔に充填されたビアペーストを圧縮するときの様子を説明するための圧縮後の断面模式図である。 図8Aは、本発明の実施の形態における一例である多層配線基板のビア導体の断面の電子顕微鏡(SEM)観察像を示す図である。 図8Bは、図8Aの模式図である。 図9Aは、図8Aの拡大図である。 図9Bは、図9Aの模式図である。 図10Aは、本発明の実施の形態における一例である多層配線基板に用いる銅箔のエッチング面のSEM観察像を示す図である。 図10Bは、図10Aの拡大図である。 図11Aは、本発明の実施の形態における一例である多層配線基板に用いる銅箔のエッチング面のSEM観察像を示す図である。 図11Bは、図11Aの拡大図である。 図12Aは、本発明の実施の形態における一例である多層配線基板に用いる銅箔のエッチング面のSEM観察像を示す図である。 図12Bは、図12Aの拡大図である。 図13Aは、市販の銅箔のSEM観察像を示す図である。 図13Bは、図13Aに示す市販の銅箔の断面模式図である。 図14は本発明の実施の形態における、銅箔とビアホール導体との接続構造を説明する断面模式図である。 図15Aは、市販の銅箔のレーザー顕微鏡観察像を示す図である。 図15Bは、市販の銅箔の表面粗さを示す図である。 図16Aは、本発明の実施の形態における、銅箔のエッチング面のレーザー顕微鏡観察像を示す図である。 図16Bは、本発明の実施の形態における、銅箔のエッチング面の表面粗さを示す図である。 図17Aはスキューネスの説明図である。 図17Bはスキューネスの説明図である。 図18Aはスキューネスが0以下である粗化銅箔を用いることで、ファインパターンがエッチングによって形成される様子を説明する断面図である。 図18Bは図18Aに続くステップにおける断面図である。 図18Cは図18Bに続くステップにおける断面図である。 図19は、本発明の実施の形態における、粗さ曲線のスキューネスRskが0以下であるエッチング面である電解銅箔の表面に、ビアペーストの突出部を圧接する前の様子を説明する断面図である。 図20は、図19に示す電解銅箔の表面に、ビアペーストの突出部を圧接した後の様子を説明する断面図である。 図21は従来の粗化銅箔の表面に、ビアペーストの突起部を圧接する前の様子を説明する断面図である。 図22は図21に示す粗化銅箔の表面に、ビアペーストの突起部を圧接させた後の様子を説明する断面図である。 図23Aは、本発明の実施の形態におけるビルドアップ型の多層配線基板の模式断面図である。 図23Bは、図23Aに示すビルドアップ型の多層配線基板の他の模式断面図である。 図24Aは、図23Aに示す多層配線基板の製造方法の一例を説明するための断面図である。 図24Bは図24Aに続く、多層配線基板の製造方法の一例を説明するための断面図である。 図24Cは図24Bに続く、多層配線基板の製造方法の一例を説明するための断面図である。 図25は従来の多層配線基板におけるビア導体の断面を説明するための模式断面図である。 図26Aは絶縁層上に形成された従来の粗化箔のエッチング前の模式断面図である。 図26Bは図26Aに示す粗化箔のエッチング後の模式断面図である。
本発明の実施の形態の説明に先立ち、従来の技術における課題として、まず特許文献1に開示されたビアホール導体について図25を参照して詳しく説明する。図25は、特許文献1に開示された多層配線基板のビアホール部分の模式断面図である。
この多層配線基板の表面に形成された配線1にはビアホール導体2が接している。ビアホール導体2は、金属間化合物であるCuSn、CuSnを含むマトリクス4と、マトリクス4中にドメインとして点在する銅含有粒子3を含む。ビアホール導体2においては、Sn/(Cu+Sn)で表される重量比が0.25〜0.75の範囲にある。このような重量比により、マトリクスドメイン構造が形成されている。しかしながら、ビアホール導体2においては、熱衝撃試験においてボイドやクラックなどの欠陥5が発生しやすい。
欠陥5は、例えば熱衝撃試験やリフロー処理においてビアホール導体2が熱を受けた場合に、Sn−Bi系金属粒子にCuが拡散してCuSn、CuSn等のCuSn化合物を生成することに起因して生じる。またCuとSnとの界面に形成されたCu−Snの拡散接合部にはCuとSnとの金属間化合物であるCuSnが含有されている。このCuSnが各種信頼性試験の際の加熱により、CuSnに変化する。この変化により、ビアホール導体2に内部応力が発生してボイドが生じると考えられる。
また、特許文献2に開示された焼結性組成物は、例えば、プリプレグをラミネートするための加熱プレス時において発生する、過渡的液相の存在下または不存在下で焼結される組成物である。このような焼結性組成物は、Cu、Sn、およびPbを含む。そして、加熱プレス時の温度は180℃から325℃と高い温度になる。そのため、ガラス繊維にエポキシ樹脂を含浸させて形成された一般的な絶縁樹脂層(ガラスエポキシ樹脂層)に使用することは困難である。また市場から求められている、Pbフリー化に対応することも困難である。
また、特許文献3に開示されたビアホール導体用材料においては、銅微粒子の表層に形成される合金層の抵抗値が高い。そのために、銅微粒子や銀微粒子等を含有する一般的な導電性ペーストのように銅微粒子間や銀微粒子間の接触のみで得られる接続抵抗値と比較して高抵抗値になる。
また特許文献4に開示された積層回路基板の製造方法では、配線をエッチング法によってファインパターン化する際、銅箔表面に形成された突起物の一部が、エッチングで除去しきれない場合がある。この点に関して、図26A、図26Bを参照しながら説明する。図26A、図26Bは、絶縁層上に形成された従来粗化箔のパターニング時に発生する課題を説明するための断面図である。図26Aはパターニング前、図26Bはパターニング後の状態を示している。
図26Aにおいて、従来粗化箔6が、絶縁層7側にメッキ等で形成された突起物面8を密着させるようにして、固定されている。
図26Bにおいて、従来粗化箔6がレジストやエッチング液(共に図示していない)を用いて、パターニングされて配線1が形成される。アンカー残り9とは、従来粗化箔6の表面に形成された突起物面8を構成する突起部の一部が、プリプレグの硬化物である絶縁層7の中に深く食い込んだものである。プリプレグは、例えば、ガラス繊維にエポキシ樹脂を含浸させて形成され、市販されている。そのためアンカー残り9をエッチングで除去しようとしても、アンカー残り9の近傍では、エッチング液が循環しにくいため、配線1の側面に比べてエッチングされにくい。エッチング時間を長くすると、アンカー残り9が除去されるより早く、配線1の側面のエッチングが進んでしまい、配線1のファインパターン化に影響を与える可能性がある。
次に、図1A、図1Bを参照しながら本発明の実施の形態による多層配線基板について説明する。図1Aは、本発明の実施の形態による多層配線基板110の模式断面図である。図1Bは、図1Aに示す多層配線基板110におけるビアホール導体140付近の拡大模式断面図である。
図1Aに示すように、多層配線基板110は、銅箔等から形成された複数の配線120と、絶縁樹脂層130と、ビアホール導体140とを有する。複数の配線120のうちの2つは絶縁樹脂層130を挟んでいる。すなわち、2つの配線120は絶縁樹脂層130を介して対向している。ビアホール導体140は絶縁樹脂層130を貫通し、この2つの配線120を電気的に接続している。図1Aでは、複数の配線120が絶縁樹脂層130に三次元的に形成されている。
図1Bに示すように、ビアホール導体140は、金属部分230と樹脂部分240とを含む。金属部分230は、第1金属領域200と、第2金属領域210と、第3金属領域220とを有する。第1金属領域200は多数の銅微粒子180から形成されている。第2金属領域210は、錫、錫−銅合金、及び錫−銅金属間化合物からなる群から選ばれる少なくとも1種の金属を主成分として含んでいる。第3金属領域220はBiを主成分として含んでいる。
第1金属領域200において、複数の銅微粒子180のうちの少なくとも一部は、それらが互いに直接面接触した面接触部190Aを介して接触結合されている。その結果、銅微粒子180の結合体195が形成されている。そして、結合体195が、絶縁樹脂層130によって絶縁された複数の配線120間を電気的に接続する低抵抗の導通路として機能する。
なお、粗化銅箔150をパターニングして配線120が形成されている。すなわち、銅箔の、ビアホール導体140側の表面を予めエッチング処理し、粗化して粗化銅箔150として用いる。粗化銅箔150の、ビアホール導体140側の表面には溝部170が形成されている。より詳細には、粗化銅箔150のビアホール導体140側の表面はエッチングされ、ISO 4287−1997で定義される粗さ曲線のスキューネス(Rsk)が0以下である。なおJIS B0601が、ISO 4287に対応しているので、ISO 4287−1997で定義される粗さ曲線のRskを、JIS B0601−2001で定義される粗さ曲線のRskとしても良い。Rskの定義およびRskを0以下とする意義については後述する。
銅微粒子180の平均粒径は0.1μm以上、20μm以下、さらには、1μm以上、10μmの範囲であることが好ましい。銅微粒子180の平均粒径が小さすぎる場合には、ビアホール導体140中において、接触点が多くなるため導通抵抗が大きくなる傾向がある。また、このような粒径の粒子は高価である傾向がある。一方、銅微粒子180の平均粒径が大きすぎる場合には、直径100〜150μmのように小径のビアホール導体140を形成する場合に、充填率を高めにくくなる傾向がある。
銅微粒子180の純度は、90質量%以上、さらには99質量%以上であることが好ましい。銅微粒子180はその銅純度が高いほどより柔らかくなる。そのために後述する加圧時に押し潰されやすくなる。その結果、銅微粒子180同士が接触する際に銅微粒子180が容易に変形し、銅微粒子180同士の接触面積が大きくなる。また、純度が高い場合には、銅微粒子180の抵抗値がより低くなる点からも好ましい。
銅微粒子180同士の面接触とは銅微粒子180同士が触れる程度に接触しているのではない。加圧圧縮されて塑性変形するまで銅微粒子180が変形し、その結果として銅微粒子180同士の間の接点が広がって、隣接する銅微粒子180同士が面で接触している状態をいう。このように、銅微粒子180同士が互いに塑性変形するまで変形させ、密着させることで、圧縮応力を開放した後も、銅微粒子180間の面接触部190Aが保持される。なお、面接触部190Aは、形成された多層配線基板を樹脂埋めした後、ビアホール導体140の断面を研磨(必要に応じてFOCUSED ION BEAM等の微細加工も使って)して作製した試料を、走査型電子顕微鏡(SEM)を用いて観察することにより確認できる。また銅微粒子180の平均粒径も同様の方法で測定できる。
なお、銅微粒子180同士の面接触部190Aの存在を確認するには、多額の解析費用が発生する可能性が考えられる。そのため、存在そのものを確認せずとも、銅微粒子180同士が加圧され、変形している場合であれば、銅微粒子180同士の面接触部190Aが実質的に存在していると定義することができる。
銅微粒子180間に面接触部190Aが形成されている以外に、粗化銅箔150(配線120)の粗面と、銅微粒子180との接触部分にも面接触部190Bが形成されている。図1Bに示すように、粗化銅箔150と銅微粒子180との接触部分に、面接触部190Bを形成することで、粗化銅箔150とビアホール導体140との間の接続抵抗を低減できる。
さらに、第2金属領域210と、粗化銅箔150(配線120)とを面接触させることで、これらの界面部分の接続強度を高められる。
さらに図1Bに示すように、粗化銅箔150(配線120)の表面にも、第2金属領域210の少なくとも一部が形成されている。より詳細には、面接触部190Bを跨ぐように粗化銅箔150の粗面と銅微粒子180の表面に第2金属領域210が形成されている。この構成により、粗化銅箔150とビアホール導体140との接続安定性が高まる。すなわち接続抵抗が低下したり、接続強度が向上したりする。
粗化銅箔150(配線120)の表面にエッチングによって溝部170を形成することが好ましい。溝部170を設けることで、ビアホール導体140中に含まれる樹脂部分240を溝部170に収容できる。この結果、粗化銅箔150と、ビアホール導体140との接続時に、粗化銅箔150と、ビアホール導体140との間に、樹脂部分240が残ったり、広がったりすることを抑制できる。
多数の銅微粒子180は互いに面接触することにより、粗化銅箔150(配線120)間に低抵抗の導通路が形成される。このように多数の銅微粒子180を面接触させることにより、粗化銅箔150の接続抵抗を低くすることができる。
また、ビアホール導体140においては多数の銅微粒子180が整然と整列することなく、図1Bに示すようにランダムに接触することにより、複雑なネットワークを有するように低抵抗の結合体195が形成されていることが好ましい。結合体195がこのようなネットワークを形成することにより電気的接続の信頼性を高めることができる。また、銅微粒子180同士が面接触する位置もランダムであることが好ましい。ランダムな位置で銅微粒子180同士を面接触させることにより、熱を受けたときにビアホール導体140の内部で発生する応力や、外部から付与される外力をその変形により分散させることができる。
ビアホール導体140中に含有される銅微粒子180の重量割合は、20重量%以上、90重量%以下、さらには、40重量%以上、70重量%以下であることが好ましい。銅微粒子180の重量割合が低すぎる場合には、導通路としての結合体195の電気的接続の信頼性が低下する傾向がある。銅微粒子180の重量割合が高すぎる場合には、抵抗値が信頼性試験で変動しやすくなる傾向がある。
図1Bに示すように、第2金属領域210の少なくとも一部は第1金属領域200の面接触部190Aを除く表面に接触するように形成されている。このように第2金属領域210が第1金属領域200の面接触部190Aを除く表面に形成されることにより、第1金属領域200が補強される。また、第2金属領域210の少なくとも一部は、面接触部190Aの周囲を被覆し、面接触部190Aを跨ぐように第1金属領域200を覆っていることが好ましい。この構成により、面接触部190Aの接触状態がより補強される。
第2金属領域210は、錫、錫−銅合金、及び錫−銅金属間化合物からなる群から選ばれる少なくとも1種の金属を主成分として含有する。具体的には、例えば、Sn単体、CuSn、CuSn等を含む金属を主成分として含む。また、残余の成分としては、BiやCu等の他の金属元素を、本発明の効果を損なわない範囲で含んでもよい。具体的には、例えば、10質量%以下の範囲で含んでもよい。
また図1Bに示すように、第3金属領域220が、銅微粒子180とは接触せず、第2金属領域210と接触するように存在していることが好ましい。ビアホール導体140において、第3金属領域220を銅微粒子180と接しないように存在させた場合には、第3金属領域220は第1金属領域200の導電性を低下させない。またBiを主成分として含有する第3金属領域220の抵抗率は比較的高いため、第3金属領域220の割合はできるだけ少ない方が好ましい。
第3金属領域220は、Biを主成分として含有するが、残余の成分として、BiとSnとの合金または金属間化合物等を、本発明の効果を損なわない範囲で含んでもよい。具体的には、例えば、20質量%以下の範囲で含んでもよい。
なお、第2金属領域210と第3金属領域220とは互いに接しているために、通常、何れもBi及びSnの両方を含む。この場合、第2金属領域210は第3金属領域220よりもSnの濃度が高く、第3金属領域220は第2金属領域210よりもBiの濃度が高い。また、第2金属領域210と第3金属領域220との界面は、明確であるよりも、不明確であるほうが好ましい。界面が不明確である場合には、熱衝撃試験等の加熱条件においても界面に応力が集中することを抑制することができる。
以上のようにビアホール導体140を構成する金属部分230は、銅微粒子180で構成された第1金属領域200、錫、錫−銅合金、及び錫−銅金属間化合物からなる群から選ばれる少なくとも1種の金属を主成分とする第2金属領域210、及びビスマス(Bi)を主成分とする第3金属領域220とを含む。
そして、金属部分230の組成は、後述する図6に示すようなCu、Sn及びBiの重量組成比(Cu:Sn:Bi)を示す三元図において、A(0.37:0.567:0.063),B(0.22:0.3276:0.4524),C(0.79:0.09:0.12),D(0.89:0.10:0.01)を頂点とする四角形で囲まれる領域に含まれる組成である。金属部分230の組成がこのような範囲である場合には、ビアホール導体140の抵抗値が低く、熱履歴による信頼性が高くなる。
なお、上記範囲に対して、Snに対するBiの割合が高すぎる場合にはビアホール導体140の形成時に第3金属領域220の割合が増えて抵抗値が高くなる。また、第3金属領域220の点在状態によって熱履歴による接続信頼性が低下する。一方、Snに対するBiの割合が低すぎる場合にはビアホール導体140の形成時に高い温度ではんだ成分を溶融する必要がある。また、銅微粒子180に対するSnの割合が高すぎる場合には、銅微粒子180同士が充分に面接触しなかったり、銅微粒子180同士の接触面に抵抗値が高いSn−Cuの化合物層等が形成されやすくなったりする。銅微粒子180に対するSnの割合が低すぎる場合には結合体195の表面に接触する第2金属領域210が少なくなるために、熱履歴に対する信頼性が低下する。
一方、ビアホール導体140を構成する樹脂部分240は、硬化性樹脂の硬化物である。硬化性樹脂は特に限定されないが、具体的には、例えば、耐熱性に優れ、また、線膨張率が低い点からエポキシ樹脂の硬化物がとくに好ましい。
ビアホール導体140中の樹脂部分240の重量割合は、0.1重量%以上、50重量%以下、さらには、0.5重量%以上、40重量%以下であることが好ましい。樹脂部分240の重量割合が高すぎる場合には、抵抗値が高くなる傾向があり、低すぎる場合には、製造時に導電性ペーストの調製が困難になる傾向がある。
なお、ビアホール導体140中の樹脂部分240は、第1金属領域200と第2金属領域210の間の隙間や、第1金属領域200または第2金属領域210と第3金属領域220との間の隙間をマトリックス状、あるいは網目状に埋める三次元形状と有することが望ましい。このように樹脂部分240の形状を三次元的な網目構造とすることで、ビア抵抗を小さく抑えられる。
次に、多層配線基板110におけるビアホール導体140の作用について、図2を参照して模式的に説明する。図2は、銅微粒子180同士が面接触することにより形成された結合体195が形成する導通路に着目して説明する図である。便宜上、樹脂部分240等は表示していない。さらに、仮想のバネ250はビアホール導体140の作用を説明するために便宜上示されている。
図2に示すように、多数の銅微粒子180同士が互いにランダムに面接触することにより形成された結合体195は、複数の配線120(粗化銅箔150)間に電気的な導通路270を形成する。結合体195は、例えば、複数の銅微粒子180同士が、面接触部190Aを介して結合されて形成された第1金属領域200である。
さらに、配線120(粗化銅箔150)と、銅微粒子180(第1金属領域200)との間に面接触部190Bを形成することは有用である。さらに第2金属領域210と、配線120(粗化銅箔150)とが、互いに面接触することも有用である。すなわち、配線120と、ビアペースト中のはんだ粉とが反応して形成された金属化合物を介して第2金属領域210と、配線120とを一体化することも有用である。
多層配線基板110に内部応力が発生した場合、多層配線基板110の内部には矢印260に示すように外向きに力が掛かる。このような内部応力は、例えば、はんだリフロー時や熱衝撃試験の際に、各要素を構成する材料の熱膨張係数の違いによって発生する。
このような外向きの力は、柔軟性の高い銅微粒子180が変形したり、結合体195あるいは第1金属領域200が弾性変形したり、銅微粒子180同士の面接触位置が多少ずれたりすることにより緩和される。第2金属領域210は銅微粒子180よりも硬いために、第2金属領域210は結合体195の変形、特に面接触部190Aの変形に抵抗しようとする。従って、面接触部190Aが変形に無制限に追従しようとした場合には、第2金属領域210がある程度の範囲で変形を規制する。そのため、結合体195は、面接触部190Aが離間するほどは変形しない。
結合体195(あるいは第1金属領域200)をバネに喩えた場合、結合体195にある程度の力が掛かった場合には、ある程度まではバネが伸び、変形に追従する。しかしながら、さらに変形が大きくなりそうな場合には、硬い第2金属領域210により結合体195の変形が規制される。そして多層配線基板110に、矢印260に示すような内向きの力が掛かった場合にも同様の作用を奏する。このように、あたかも、バネ250のように、外力及び内力のいずれの方向の力に対しても、結合体195の変形が規制されることにより、電気的接続の信頼性を確保することができる。
以上のように、ビアホール導体140は、金属部分230と樹脂部分240とを有する。金属部分230は、銅(Cu)と錫(Sn)とビスマス(Bi)とを含む。金属部分230は第1金属領域200と、第2金属領域210と、第3金属領域220とを含む。第1金属領域200は、複数の銅微粒子180が互いに面接触して配線120同士を電気的に接続する銅微粒子180の結合体195を含む。第2金属領域210は錫、錫−銅合金または錫と銅の金属間化合物のいずれか一つ以上を主成分として含む。第3金属領域220はBiを主成分として含む。このように銅微粒子180が互いに面接触することは有用であるが、面接触に限定する必要は無い。また銅微粒子180が互いに面接触であることを確かめる必要も無い。銅微粒子180同士の面接触の有無を物理的に確認するには、多額の費用が発生する場合がある。そのため電気的評価によって、抵抗値が低ければ、たとえ個々の面接触部190Aが発見できなくても、実質的に銅微粒子180同士が面接触していると推察することができる。さらに銅微粒子180同士の面接触は、三次元的に発生するため、個々の面接触部190Aを特定する必要はない。
さらに第2金属領域210の少なくとも一部が結合体195の面接触部190Aを除く表面に接触している。金属部分230中のCu、Sn及びBiの重量組成比(Cu:Sn:Bi)が、三元図において、A(0.37:0.567:0.063),B(0.22:0.3276:0.4524),C(0.79:0.09:0.12),D(0.89:0.10:0.01)を頂点とする四角形で囲まれる領域にある。配線120は銅箔であり、この銅箔のビアホール導体140に接する表面は、予めエッチングによって粗化されている。第2金属領域210は、銅箔の表面にも形成されている。
次に、図3A〜図5Cを参照しながら多層配線基板110の製造方法の一例を説明する。はじめに、図3Aに示すように、プリプレグ280の両面に保護フィルム290を貼り合わせる。プリプレグ280としては、例えば、半硬化状態のエポキシ樹脂を、ガラス繊維やエポキシ繊維で形成された芯材に含浸させた市販品、あるいはポリイミドフィルム等の耐熱性樹脂シートの両面に未硬化樹脂層が積層された積層体である樹脂シート等を特に限定なく用いることができる。すなわち、従来から配線基板の製造に用いられている絶縁材料を適用できる。なお配線基板の製造に用いられる耐熱性樹脂シートもプリプレグ280の一形態である。
耐熱性樹脂シートとしては、はんだ付けの温度に耐える樹脂シートであれば特に限定なく用いることができる。その具体例としては、例えば、ポリイミドフィルム、液晶ポリマーフィルム、ポリエーテルエーテルケトンフィルム等が挙げられる。これらの中では、ポリイミドフィルムがとくに好ましい。耐熱性樹脂シートの厚みは1μm以上、100μm以下、さらには、3μm以上、75μm以下、とくには7.5μm以上、60μm以下であることが好ましい。
未硬化樹脂層としては、エポキシ樹脂等の未硬化の接着層が挙げられる。また、未硬化樹脂層の片面あたりの厚みとしては、1μm以上、30μm以下、さらには5μm以上、10μm以下であることが、多層配線基板110の薄肉化に寄与する点で好ましい。
保護フィルム290としては、各種樹脂フィルムが用いられる。その具体例としては、例えば、ポリエチレンテレフタレート(PET)やポリエチレンナフタレート(PEN)等の樹脂フィルムが挙げられる。樹脂フィルムの厚みとしては0.5μm以上、50μm以下、さらには、1μm以上、30μm以下であることが好ましい。このような厚みの場合には、後述するように、保護フィルム290の剥離により、充分な高さを有するビアペーストの突出部を形成することができる。
プリプレグ280に保護フィルム290を貼り合わせる方法としては、例えば、未硬化樹脂層の未硬化または半硬化状態の表面タック性を用いて、直接貼り合わせる方法が挙げられる。
次に、図3Bに示すように、保護フィルム290が配されたプリプレグ280に保護フィルム290の外側から穿孔することにより、貫通孔300を形成する。穿孔には、炭酸ガスレーザー、YAGレーザー等の非接触による加工方法の他、ドリルを用いた穴あけ等各種方法が用いられる。貫通孔300の直径は、10μm以上、500μm以下、さらには50μm以上、300μm以下程度である。
次に、図3Cに示すように、貫通孔300の中にビアペースト310を満充填する。ビアペースト310は、銅微粒子(銅粉)と、SnとBiとを含有するSn−Bi系はんだ微粒子(はんだ粉)と、エポキシ樹脂等の硬化性樹脂成分を含有する。
前述のように銅微粒子の平均粒径は、0.1μm以上、20μm以下、さらには、1μm以上、10μm以下の範囲であることが好ましい。銅微粒子の平均粒径が小さすぎる場合には、貫通孔300中に高充填しにくくなり、また、高価である傾向がある。一方、銅微粒子の平均粒径が大きすぎる場合には、径の小さいビアホール導体を形成しようとした場合に充填しにくくなる傾向がある。
また、銅微粒子の粒子形状は、特に限定されない。具体的には、例えば、球状、扁平状、多角状、麟片状、フレーク状、あるいは表面に突起を有するような形状等が挙げられる。また、一次粒子でもよいし、二次粒子を形成していてもよい。
次に、図3Dに示すように、プリプレグ280の表面から保護フィルム290を剥離することにより、ビアペースト310の一部を貫通孔300から突出部320として突出させる。突出部320の高さhは、保護フィルム290の厚みにもよるが、例えば、0.5μm以上、50μm以下、さらには、1μm以上、30μm以下であることが好ましい。突出部320が高すぎる場合には、後述する圧着時に、プリプレグ280の表面の貫通孔300の周囲にビアペースト310が溢れて表面平滑性を失わせる可能性がある。突出部320が低すぎる場合には、後述する圧着時に、充填されたビアペースト310に圧力が充分に伝わらなくなる傾向がある。
次に、図4Aに示すように、プリプレグ280の上に粗化銅箔150を配置し、矢印261で示す方向にプレスする。それにより、図4Bに示すようにプリプレグ280と粗化銅箔150とを一体化させる。その結果、絶縁樹脂層130が形成される。この場合、プレスの当初に、粗化銅箔150を介して突出部320に力が掛かるために貫通孔300に充填されたビアペースト310が高い圧力で圧縮される。それにより、ビアペースト310中に含まれる複数の銅微粒子180同士の間隔が狭められ、銅微粒子180同士が圧縮されて互いに変形し、面接触する。
このとき図4Aに示すように、粗化銅箔150のエッチング面160を、ビアペースト310側とすることが有用である。プレス条件はとくに限定されないが、常温(20℃)からSn−Bi系はんだ粉の融点未満の温度にプレス金型を設定することが好ましい。また、このプレス時に、未硬化樹脂層の硬化を進行させるために、硬化を進行させるのに必要な温度に加熱してもよい。
次に、粗化銅箔150の表面にフォトレジスト膜を形成し、フォトマスクを介して選択的に露光する。その後、現像によりフォトレジスト膜の不要部分を除去する。さらに、エッチングにより配線部以外の銅箔を選択的に除去する。最終的にフォトレジスト膜を除去することにより、図4Cに示すように、配線120を形成する。フォトレジスト膜の形成には、液状のレジストを用いてもドライフィルムを用いてもよい。
以上のようにして、上層の配線120と下層の配線120とをビアホール導体140を介して層間接続した両面に回路形成された配線基板100を作製できる。配線基板100をさらに、多層化することにより図1Aに示すような複数層の回路が層間接続された多層配線基板110を作製できる。
次に、配線基板100の多層化の方法について図5A〜図5Cを参照して説明する。はじめに、図5Aに示すように、配線基板100の両面に、図3Dに示すように突出部320を有するプリプレグ280を配置する。さらに、プリプレグ280の、配線基板100に対向する面と反対側の面にそれぞれ、粗化銅箔150を配置して重ね合わせ体を形成する。そして、この重ね合わせ体をプレス金型に挟み、上述したような条件でプレス及び加熱する。この操作により、図5Bに示すような積層体を作製できる。そして、上述したようなフォトプロセスを用いることにより図5Cに示すように、新たな配線120を形成する。このような多層化プロセスをさらに繰り返すことにより多層配線基板110を作製できる。多層配線基板110は、3層の絶縁樹脂層130と、24本の配線120とを有するが、2層以上の絶縁樹脂層130と、3つ以上の配線120とを有していれば多層配線基板である。
次に、図6を参照しながら図3C〜図4Aに示したビアペースト310について詳細に説明する。まず図6を参照しながら銅粉とSn−Bi系はんだ粉について説明する。図6はビアペースト310に含まれる金属部分のCu、Sn及びBiの組成を示す三元図である。
Sn−Bi系はんだ粉は、SnとBiとを含有するはんだ粉であり、ペースト中のCu、Sn及びBiの重量比を前述した図6に示すような三元図において、A,B,C,Dを頂点とする四角形で囲まれるような領域に調整することができる。このような組成を有するはんだ粉であれば特に限定なく用いられうる。また、インジウム(In)、銀(Ag)、亜鉛(Zn)等を添加することにより、濡れ性、流動性等を改善させられた物であってもよい。このようなSn−Bi系はんだ粉中のBiの含有割合としては10%以上、58%以下、さらには20%以上、58%以下であることが好ましい。また、Sn−Bi系はんだ粉の融点(共晶点)は、75℃以上、160℃以下、さらには135℃以上、150℃以下であることが好ましい。なお、Sn−Bi系はんだ粉としては、組成の異なる種類の粒子を2種以上組み合わせて用いてもよい。これらの中では、共晶点が138℃と低く、環境問題に考慮した鉛フリーはんだである、Sn−58Bi系はんだ等が特に好ましい。
Sn−Bi系はんだ粉の平均粒径は0.1μm以上、20μm以下、さらには、2μm以上、15μm以下の範囲であることが好ましい。Sn−Bi系はんだ粉の平均粒径が小さすぎる場合には、比表面積が大きくなり表面の酸化皮膜割合が大きくなり溶融しにくくなる傾向がある。一方、Sn−Bi系はんだ粉の平均粒径が大きすぎる場合には、ビアホールである貫通孔300ヘの充填性が低下する傾向がある。
好ましい硬化性樹脂成分であるエポキシ樹脂としては、例えば、グリシジルエーテル型エポキシ樹脂、脂環式エポキシ樹脂、グリシジルアミン型エポキシ樹脂、グリシジルエステル型エポキシ樹脂、またはその他変性エポキシ樹脂などを用いることができる。
また、エポキシ樹脂と組み合わせて硬化剤を配合してもよい。硬化剤の種類はとくに限定されないが、分子中に少なくとも1つ以上の水酸基を持つアミン化合物を含有する硬化剤を用いることが特に好ましい。このような硬化剤は、エポキシ樹脂の硬化触媒として作用するとともに、銅微粒子、及びSn−Bi系はんだ粉の表面に存在する酸化皮膜を還元する。これにより、接合時の接触抵抗を低減させる点から好ましい。これらの中でも、Sn−Bi系はんだ粉の融点よりも高い沸点を有するアミン化合物は、接合時の接触抵抗を低減させる作用がとくに高い点からさらに好ましい。
このようなアミン化合物の具体例としては、例えば、2−メチルアミノエタノール(沸点160℃)、N,N−ジエチルエタノールアミン(沸点162℃)、N,N−ジブチルエタノールアミン(沸点229℃)、N−メチルエタノールアミン(沸点160℃)、N−メチルジエタノールアミン(沸点247℃)、N−エチルエタノールアミン(沸点169℃)、N−ブチルエタノールアミン(沸点195℃)、ジイソプロパノールアミン(沸点249℃)、N,N−ジエチルイソプロパノールアミン(沸点125.8℃)、2,2’−ジメチルアミノエタノール(沸点135℃)、トリエタノールアミン等(沸点208℃)が挙げられる。
ビアペースト310は、銅粉と、SnとBiとを含有するSn−Bi系はんだ粉と、エポキシ樹脂等の硬化性樹脂成分とを混合することにより調製される。具体的には、例えば、エポキシ樹脂と硬化剤と所定量の有機溶媒を含有する樹脂ワニスに、銅微粒子及びSn−Bi系はんだ粉を添加し、プラネタリーミキサー等で混合することにより調製される。
硬化性樹脂成分の、銅微粒子及びSn−Bi系はんだ粉を含む金属成分との合計量に対する配合割合としては、0.3質量%以上、30質量%以下、さらには3質量%以上、20質量%以下の範囲であることが好ましい。この範囲の配合割合により、抵抗値を低くすることができるとともに、充分な加工性を確保することができる。
また、ビアペースト310中の銅粉とSn−Bi系はんだ粉との配合割合としては、ペースト中のCu、Sn及びBiの重量比を、図6に示すような三元図において、A,B,C,Dを頂点とする四角形で囲まれるような領域の範囲になるように含有させることが好ましい。例えば、Sn−Bi系はんだ粉としてSn−58Bi系はんだ粉を用いた場合には、銅粉及びSn−58Bi系はんだ粉の合計量に対する銅粉の含有割合は、22質量%以上、80質量%以下、さらには、40質量%以上、80質量%以下であることが好ましい。
ビアペースト310の充填方法はとくに限定されない。具体的には、例えば、スクリーン印刷などの方法が用いられる。なお、貫通孔300にビアペースト310を充填する量は、充填後に保護フィルム290を剥離したときに、突出部320が表出するように調整する必要がある。
次に、図4Aに示すように、突出部320を有するビアペースト310を圧縮するときの様子について、図7A、図7Bを参照しながら詳しく説明する。図7Aは、ビアペースト310が充填されたプリプレグ280の貫通孔300周辺の圧縮前の模式断面図、図7Bは圧縮後の模式断面図である。
図7Aに示すように、貫通孔300から突出した突出部320を、粗化銅箔150を介して押圧することにより、図7Bのように貫通孔300に充填されたビアペースト310が圧縮される。なお、このとき、硬化性樹脂成分を含む有機成分340の一部は貫通孔300から外に押し出されることもある。そして、その結果、貫通孔300に充填された銅微粒子180及びSn−Bi系のはんだ微粒子330の密度が高くなり、銅微粒子180同士が面接触した結合体195(あるいは第1金属領域200)が形成される。
なお粗化銅箔150をプリプレグ280に圧着し、粗化銅箔150を介してビアペースト310の突出部320に所定圧力を掛けることにより、ビアペースト310を加圧し圧縮することが望ましい。こうすることで銅微粒子180同士を面接触させ、銅微粒子180の結合体195を含む第1金属領域200を形成することができる。なお銅微粒子180同士を面接触させるには、銅微粒子180同士が互いに塑性変形するまで、加圧圧縮することが有用である。またこの圧着時に、必要に応じて加熱する(あるいは加熱を開始する)ことは有効である。これは圧着に続き加熱することが有用なためである。
さらに、粗化銅箔150のエッチング面160を、ビアペースト310に向けることで、プリプレグ280との密着性が高まるとともに、ビアペースト310中の有機成分340を、エッチング面160に形成された溝部170等に浸透させることができる。これにより、粗化銅箔150と、ビアペースト310中の銅微粒子180や、はんだ微粒子330との接触性(さらには互いに変形した面接触性)を高められる。
さらにこの圧着状態を維持した状態で、所定の温度で加熱し、Sn−Bi系はんだ粉の一部を溶融させる。このようにすることで、銅微粒子180同士の面接触部190Aへ溶融したはんだ等や樹脂等が侵入することを防止できる。そのため、圧着ステップの一部に、加熱ステップを設けることは有用である。また圧着中に、加熱を開始することで、圧着ステップや加熱ステップのトータル時間を短縮することができ、生産性を高められる。
また圧縮を維持した状態のままで、この圧縮されたビアペースト310を加熱してSn−Bi系はんだ微粒子330の共晶温度以上、共晶温度+10℃以下の温度の範囲でSn−Bi系はんだ微粒子330の一部分を溶融させる。引き続き、さらに共晶温度+20℃の温度以上、300℃以下の温度の範囲に加熱する。このような二段階の加熱は、銅微粒子180の結合体195の面接触部190Aを除く表面に第2金属領域210を形成することができるため好ましい。さらにこれらを連続した圧着や加熱を伴う一つのステップとすることは有用である。連続した一つのステップで、これら各金属領域の形成反応を安定化でき、ビア自体の構造を安定化できる。
圧縮によって結合体195(あるいは第1金属領域200)を形成し、さらにビアペースト310をSn−Bi系のはんだ微粒子330の共晶温度以上、300℃以下の温度にまで徐々に加熱していく。この加熱によりはんだ微粒子330の一部がその温度において溶融する組成割合で溶融する。そして、銅微粒子180や結合体195(あるいは第1金属領域200)の表面や周囲に第2金属領域210が形成される。この場合、前述のように、銅微粒子180同士が面接触している面接触部190Aは、第2金属領域210に跨がれるようにして覆われることが好ましい。銅微粒子180と溶融したはんだ微粒子330とが接触することにより、はんだ微粒子330中のSnと銅微粒子180中のCuとが反応して、CuSnやCuSnを含むSn−Cuの化合物層(金属間化合物)や錫−銅合金を主成分とする第2金属領域210が形成される。一方、はんだ微粒子330は内部のSn相からSnを補われながら溶融状態を維持し続け、さらに残されたBiが析出することにより、Biを主成分とする第3金属領域220が形成される。結果として図1Bに示すような構造を有するビアホール導体140が形成される。
さらに詳しくは、上述のように高密度化された銅微粒子180同士は圧縮により互いに接触する。圧縮においては、はじめは、銅微粒子180同士は互いに点接触し、その後、圧力が増加するにつれて押し潰されて、互いに変形し面接触して面接触部190Aを形成する。このように、多数の銅微粒子180同士が面接触することにより、上側の配線120と下側の配線120とを低抵抗な状態で電気的に接続するための結合体195(あるいは第1金属領域200)が形成される。また、面接触部190Aがはんだ微粒子330で覆われない。すなわち、面接触部190Aには第2金属領域210が侵入しない。そのため、銅微粒子180同士を直接、接触させた結合体195を形成することができる。その結果、図2に示す導通路270の電気抵抗を小さくすることができる。
この状態で加熱して、はんだ微粒子330の共晶温度以上に達するとはんだ微粒子330が部分的に溶融しはじめる。溶融するはんだの組成は温度で決まり、加熱時の温度で溶融しにくいSnはSn固相体として残留する。また、溶融したはんだに銅微粒子180が接触してその表面が溶融したSn−Bi系はんだで濡れたとき、その濡れた部分の界面でCuとSnの相互拡散が進んでSn−Cuの化合物層等が形成される。このようにして銅微粒子180の面接触部190Aを除く表面に接触するように第2金属領域210が生成する。第2金属領域210の一部は面接触部190Aを跨ぐように形成される。このような第2金属領域210の一部が面接触部190Aを跨ぐように被覆した場合には、面接触部190Aは補強され弾性に優れた導通路270が形成される。
そして、Sn−Cuの化合物層等の形成や、相互拡散がさらに進行することにより、溶融したはんだ中のSnは減少する。溶融したはんだ中の減少したSnはSn固体層から補填されるために溶融状態は維持し続けられる。さらにSnが減少し、SnとBiの比率がSn−57Biにおける、Snに対するBiの比率よりもBiの比率が多くなるとBiが偏析しはじめ、Biを主成分とする固相体が析出して第3金属領域220が形成される。
なお、比較的低温域で溶融するはんだ材料として、Sn−Pb系はんだ、Sn−In系はんだ、Sn−Bi系はんだなどがよく知られている。これらの材料のうち、Inは高価であり、Pbは環境負荷が高いとされている。一方、Sn−Bi系はんだの融点は、電子部品を表面実装する際の一般的なはんだリフロー温度よりも低い140℃以下である。従って、Sn−Bi系はんだのみを回路基板のビアホール導体として単体で用いた場合には、はんだリフロー時にビアホール導体のはんだが再溶融することによりビア抵抗が変動する虞がある。
一方、ビアペースト310中の金属組成は、Cu、Sn及びBiの重量組成比(Cu:Sn:Bi)が三元図において、A(0.37:0.567:0.063),B(0.22:0.3276:0.4524),C(0.79:0.09:0.12),D(0.89:0.10:0.01)を頂点とする四角形で囲まれる領域にある。このような金属組成のビアペーストを用いた場合には、Sn−Bi系のはんだ微粒子330において、共晶のSn−Bi系はんだ組成(Bi57%以下、Sn43%以上)よりもSn組成が多くなる。
このようなビアペースト310を用いることにより、はんだ微粒子330の共晶温度+10℃以下の温度の範囲ではんだ組成中の一部が溶融する一方、溶融しないSnが残留する。そして、銅微粒子180の表面へ溶融したはんだが拡散・反応することによりはんだ微粒子330のSn含有量が減少することで、残留したSnが溶融する。また、加熱し続けて温度が上昇することによってもSnは溶融し、はんだ組成中の溶融しきれなかったSnはなくなり、さらに加熱を続けることにより銅微粒子180表面との反応が進む。そのため、Biを主成分とする固相体が析出して第3金属領域220が形成される。このように第3金属領域220を析出させて存在させることにより、はんだリフローに供してもビアホール導体140中のはんだが再溶融しにくくなる。さらにSn組成の多いSn−Bi組成のはんだ微粒子330を用いることによって、ビア中に残るBi相を少なくすることができる。そのため、抵抗値を安定化することができるとともに、はんだリフロー後でも、抵抗値の変動が起こりにくくなる。
圧縮後のビアペースト310を加熱する温度は、Sn−Bi系のはんだ微粒子330の共晶温度以上の温度であり、プリプレグ280の構成成分を分解しないような温度範囲であればとくに限定されない。具体的には、例えば、はんだ微粒子330として共晶温度139℃のSn−58Biはんだ粉を用いる場合には、はじめに139〜149℃の範囲に加熱することによりSn−58Biはんだ粉の一部分を溶融させる。その後、さらに159〜230℃程度の温度範囲に徐々に加熱することが好ましい。なお、このときに温度を適切に選択することにより、ビアペースト310中に含まれる硬化性樹脂成分を硬化させることができる。
以上のようにして、上側の配線120と下側の配線120とを層間接続するためのビアホール導体140が形成される。
次に具体的な例により本実施の形態をさらに具体的に説明する。なお、本発明は以下の例の内容により何ら限定して解釈されるものではない。
はじめに、以下の具体例で用いた原材料を以下にまとめて説明する。
・銅微粒子180:平均粒子径5μmの三井金属(株)製1100Y
・Sn−Bi系のはんだ微粒子330:組成別に(表1)に示すはんだ組成になるように配合して溶融し、アトマイズ法にて粉状化し、平均粒子径5μmに分級した合金粉
・エポキシ樹脂:ジャパンエポキシレジン(株)製jeR871
・硬化剤:日本乳化剤(株)製2−メチルアミノエタノール(沸点160℃)
・プリプレグ280:縦500mm×横500mm、厚75μmの、ガラス織布に未硬化エポキシ樹脂層を含浸させたプリプレグ
・保護フィルム290:厚み25μmのPETシート
・銅箔:厚み10μm以上、25μm以下の市販品数種類
(ビアペーストの調製)
(表1)に記載した配合割合の銅微粒子180及びSn−Bi系のはんだ微粒子330の金属成分とエポキシ樹脂及び硬化剤の樹脂成分とを配合し、プラネタリーミキサーで混合する。このようにして、ビアペースト310を調製する。なお、樹脂成分の配合割合は、金属成分の合計100重量部に対して、エポキシ樹脂10重量部、硬化剤2重量部である。
(多層配線基板の製造)
プリプレグ280の両面に保護フィルム290を貼り合わせる。そして、保護フィルム290を貼り合わせたプリプレグ280の外側からレーザーにより直径150μmの貫通孔300を100個以上形成する。
次に、ビアペースト310を貫通孔300に満充填する。そして、保護フィルム290を剥離することにより、貫通孔300からビアペースト310の一部が突出した突出部320を形成する。
次に、プリプレグ280の両面に、突出部320を覆うようにして粗化銅箔150を配置する。そして、加熱プレスの下型(図示せず)の上に離型紙(図示せず)を介して、粗化銅箔150とプリプレグ280との積層体を載置し、下型と上型(図示せず)との間でプレスする。その際、下型と上型を常温25℃から最高温度220℃まで60分で昇温して220℃を60分間キープしたのち、60分間かけて常温まで冷却する。なお、プレス圧は3MPaである。このようにして配線基板100を作製する。
Figure 0005382270
(抵抗値試験)
上述のように作製した配線基板100に形成された100個のビアホール導体140の抵抗値を4端子法により測定して求める。そして、100個の値の平均値を初期抵抗値とするとともに、100個の値のうちの最大抵抗値を求める。なお、初期抵抗値が2mΩ以下のサンプルをA、2mΩを超えたサンプルをBと判断している。また、最大抵抗値が3mΩ未満のサンプルをA、3mΩより大きいサンプルをBと判定している。
(接続信頼性)
初期抵抗値を測定した配線基板100に対し500サイクルのヒートサイクル試験を行う。初期抵抗値に対する変化率が10%以下のサンプルをA、10%を超えたサンプルをBと判断している。
結果を(表1)に示す。また、(表1)に示した各サンプルの組成の三元図を図6に示す。なお、図6において、「白丸」がサンプルE1〜E12の組成、「黒丸」がサンプルE1〜E12に比べSn量に対するBi量が少ないサンプルC1の組成を示している。また「白三角」はサンプルE1〜E12に比べSn量に対するBi量が多いサンプルC7の組成、「四角」がサンプルE1〜E12に比べCu量に対するSn量が多いサンプルC2、C4、C6、C9の組成を示している。そして、「黒三角」がサンプルE1〜E12に比べCu量に対するSn量が少ないサンプルC3、C5、C8の組成を示している。
図6から、初期抵抗、最大抵抗値、及び接続信頼性の全ての判定についてA評価を得られるサンプルE1〜E12の組成の三元図中での重量比率(Cu:Sn:Bi)が、A(0.37:0.567:0.063),B(0.22:0.3276:0.4524),C(0.79:0.09:0.12),D(0.89:0.10:0.01)を頂点とする四角形で囲まれる領域の範囲内(境界を含む)であることがわかる。
また、図6に「白三角」で示したサンプルC7では、ビア中に析出するBi量が多くなる。Biの導体抵抗は78μΩ・cmであり、Cu(1.69μΩ・cm)、Sn(12.8μΩ・cm)や、CuとSnの化合物(CuSn:17.5μΩ・cm、CuSn:8.9μΩ・cm)に比べて著しく大きい。そのためSn量に対するBi量が多い場合には抵抗値を充分に下げることができないとともに、Biの点在状態により抵抗値が変わるために接続信頼性が低下する。
また、図6に「四角」で示したサンプルC2、C4、C6、C9では、圧縮による銅微粒子180の面接触部190Aの形成が不充分であったり、相互拡散後に銅微粒子180同士の接触部にSn−Cuの化合物層が形成されたりしてしまう。そのため、初期抵抗値及び最大抵抗値が高くなっている。
また、図6に「黒丸」で示したサンプルC1では、Bi量が少ないことによりSn−Bi系はんだ粉の共晶温度である140℃付近で溶融するはんだの量が少なくなっている。そのため、面接触部190Aを補強するSn−Cuの化合物層(第2金属領域210)が充分に形成されなくなり、接続信頼性が低下する。すなわち、Sn−5Biはんだ粉を用いたサンプルC1の場合には、面接触部190Aが形成されるために初期抵抗値及び最大抵抗値は小さい。しかしながら、Bi量が少なかったためにはんだ微粒子330が溶融しにくくなって、面接触部190Aを補強するSn−Cuの化合物層を形成するCuとSnとの反応が充分に進行しないと考えられる。
また、図6に「黒三角」で示したサンプルC3、C5、C8では、銅微粒子180に対するSn量が少ないために、面接触部190Aを補強するために形成されるSn−Cuの化合物層が少なくなる。そのため接続信頼性が低下する。
ここで、代表的に、サンプルE10に係るビアペーストを用いて得られた配線基板100のビアホール導体140の断面の電子顕微鏡(SEM)写真及び、その模式図を図8A〜図9Bに示す。なお、図8Aの倍率は3000倍、図9Aの倍率は6000倍である。図8B、図9Bはそれぞれ図8A、図9Aのトレースである。
これらの図から、ビアホール導体140では、多数の銅微粒子180が高充填され、互いに面接触して面接触部190Aを形成していることがわかる。これにより、抵抗値の低い導通路が形成されている。また、銅微粒子180同士が面接触して形成された結合体195の表面に、面接触部190Aを跨ぐように、第2金属領域210が形成されている。また、抵抗値の高いBiを主成分とする第3金属領域220は、実質的に銅微粒子180と接触していない。第3金属領域220は、Snが銅微粒子180の表面のCuと合金(例えば金属間化合物)を形成することにより、高濃度のBiが析出したと思われる。
次に、サンプルE13〜E15を用いて硬化剤の種類による影響について検討した結果を説明する。具体的には、Sn−Bi系のはんだ微粒子330としてSn−58Bi粒子を用い、金属成分における銅粉、はんだ粉(はんだ微粒子330)の重量割合をそれぞれ56%、44%としてサンプルE1〜E10と同様にして配線基板100を製造し、評価している。硬化剤の種類を(表2)に示す。なお、接続信頼性の試験結果では、ランク分けをさらに細かくしている。具体的には、初期抵抗値に対する変化率が1%以上、5%未満の場合をS、5%以上、10%未満の場合をA、10%を超えた場合をBと判定している。結果を(表2)に示す。また、Cu:Sn:Biの重量組成比は0.56:0.1848:0.2552である。
Figure 0005382270
サンプルE13、E14では、Sn−58Biはんだの共晶温度である139℃以上の沸点を有する硬化剤を用いている。(表2)の結果から、サンプルE13、E14の配線基板100では接続信頼性試験における初期抵抗値に対する変化率が極めて低く、接続信頼性に優れている。硬化剤の沸点がSn−Bi系はんだの共晶温度よりも高い場合は、Sn−Bi系はんだの表面にある酸化層の還元が進行せず、溶融する前に硬化剤の揮発が起こらない。そのため、第2金属領域210が充分に形成され、信頼性がより向上すると考えられる。なお硬化剤の沸点は、300℃以下が望ましい。300℃よりも高い場合、硬化剤が特殊となり、その反応性に影響する場合がある。
次に、各種銅箔(市販の銅箔からなるプレーン箔、市販の粗化銅箔である従来粗化品、本実施の形態における粗化銅箔)について、前述の図4Cに示すように、パターニングし、アンカー残りの有無について評価した一例を、(表3)に示す。
なお各銅箔の厚みは、10μm以上、30μm以下で同様な結果が得られた。なお表面粗さの指標である最大高さRz(単位はμm)はJISを参考にし、表面のうねりを除いた粗さ曲線の一番高い山と一番低い谷との高低差を示す。またパターニングは、L/S(Line/Space、すなわち線幅/線間)=50μm/50μm、30μm/30μm、20μm/20μmの各場合について評価している。
(表3)において、「なし」は、「アンカー残り」が品質上で問題が発生しない範囲以下でしか発生しない場合を示す。「剥がれ有」は、「パターン剥離」が発生したため、「アンカー残り」の有無が評価できなかった場合を示す。「アンカー残り有」は、「パターン剥離」が発生しなかったが、「アンカー残り」が発生し、品質上で課題が発生する可能性がある場合を示す。
(表3)に示すように、プレーン箔では、L/S=30μm/30μm、20μm/20μmの場合に、「パターン剥離」が発生し、「アンカー残り」の有無について評価できない。プレーン箔のRzが0.1〜0.3μm程度で表面粗さが小さく、絶縁樹脂層130と銅箔との密着力が低くアンカー効果が小さいために、パターンの形成が難しく絶縁樹脂層130が剥がれている。
また従来粗化品(市販の粗化銅箔)では、L/S=30μm/30μm、20μm/20μmの場合に、「アンカー残り」が発生している。従来粗化品のRzは5.0〜12μmで表面粗さが大きく、絶縁樹脂層130と銅箔との密着力は高くアンカー効果が大きい。そのため前述の図26Bに示したようにアンカー残り9が発生しやすくなっている。
これに対し、粗化銅箔(本実施の形態における粗化銅箔150)の場合、L/S=50μm/50μm、30μm/30μm、20μm/20μmのいずれの場合も、「アンカー残り」も、「パターン剥離」も、共に発生していない。
Figure 0005382270
次に、各銅箔について、前述の図4Cに示すように、パターニングし、パターン剥離について評価した一例を(表4)に示す。
Figure 0005382270
(表4)において「なし」は、「パターン剥離」が品質上で問題が発生しない範囲以下でしか発生しない場合を示す。「部分的」は、「パターン剥離」が狭い範囲で部分的に発生し、品質上で課題が残る場合を示す。「有り」は、「パターン剥離」が広い範囲で発生し、品質上で課題がある場合を示す。(表4)は合わせてピール強度を示している。
(表4)に示すように、プレーン箔のRzが0.1〜0.3μm程度で表面粗さが小さく、絶縁樹脂層130と、銅箔との密着力が低い。したがってピール強度が0.1〜0.3KN/mと低い。そのためプレーン箔では、L/S=50μm/50μmでは「パターン剥離」は「部分的」であったが、L/S=30μm/30μm、20μm/20μmでは「パターン剥離」がさらに広がっている。このようにパターン剥離が生じやすくなっている。
従来粗化品では、従来粗化品のRzは5.0〜12μmで表面粗さが大きく、絶縁樹脂層130と銅箔との密着力は高い。したがってピール強度が1.0〜1.2kN/mと高い。そのためL/S=30μm/30μm、20μm/20μmの場合にも、パターン剥離は発生していない。
粗化銅箔では、L/S=30μm/30μmでは、「なし」であったが、20μm/20μmでは、「部分的」に、「パターン剥離」が発生している。しかしながら、粗化銅箔では、ピール強度が0.7〜0.9kN/mと比較的高いため、エッチング液のスプレー噴射時の噴射圧の低減等、エッチング条件によって、「パターン剥離」を低減できる可能性があると考えられる。
なお、図5Cに示す多層配線基板110や後述する図23Aに示すビルドアップ型の多層配線基板において配線を高密度に形成する場合、配線のファインパターン化に加えて、ビアの小径化、さらにはビアランド部分の小径化が必要となる。すなわち、ビアホール導体140の直径は10μm以上、100μm以下とすることが好ましい。直径10μm未満の貫通孔300に、ビアペースト310を充填することは難しい場合がある。またビアホール導体140の直径が100μmを越えると、多層配線基板110の高密度化に影響を与える場合がある。またビルドアップ型の多層配線基板は、コア基板部と、このコア基板部の上にビルドアップ工法で形成されたビルドアップ層とを有する。ビアを小径化して例えば直径150μmから最終的には直径30μmへとビア径を小さくすることが要求される。
しかしながら、ビア径が小さくなるほど、ビア抵抗が増加する。そのため小径のビアでビア抵抗を低減するためには、ビアホール導体140の体積抵抗を低減することに加えて、さらに、配線120とビアホール導体140との接続抵抗(あるいは接触抵抗)を低減することが有用である。特にビア径(ビアホール導体140の直径)を100μm以下にするためには、低抵抗の粗化銅箔150と銅微粒子180とを互いに変形させて面接触部190Bを形成することで接続抵抗を低減することが有用である。加えて粗化銅箔150の表面に直接、はんだ微粒子330と粗化銅箔150との間で合金を形成し、ビアホール導体140の一部を構成する第2金属領域210を形成することで強度を向上することが有用である。この場合、第2金属領域210の少なくとも一部は、面接触部190Bの周囲を被覆し、面接触部190Bを跨ぐように粗化銅箔150と銅微粒子180とを覆っていることが好ましい。
このように粗化銅箔150の表面にも第2金属領域210を直接形成することで、粗化銅箔150と第1金属領域200との接続強度を高めることができ、ビア径が100μm以下まで小径化した場合でも、電気特性や信頼性を高めることができる。なお、ビア径は配線120の幅より小さい。そのため、ビア径は0μmより大きければよい。
また後述するように、図4Cに示す配線基板100や図5Cに示す多層配線基板110を、コア基板として、このコア基板の上に、市販のビルドアップ材料を用いて、ビルドアップ層部を形成し、ビルドアップ型の多層配線基板を形成することも有用である。配線基板100は、ビア径の小径化、配線120のファインパターン化が容易であり、かつビア径を小さくした後も、配線120をファインパターン化した後も、低抵抗、高信頼性(あるいは高強度化)に優れている。そのため、配線基板100、多層配線基板110はコア基板として要求される要件を満たす。
以上のように、本実施の形態における多層配線基板110は、さらなるファインパターン化(例えば、L/S=20μm/20μm以上、50μm/50μm以下)に対応できる。なおファインパターンは多層配線基板110の全面に設ける必要はない。多層配線基板110の一部に、L(Line幅)が20μm以上、50μm以下のファインパターンを設けてもよい。これにより、多層配線基板110のパターン設計の自由度を高められる。同様に多層配線基板110の一部に、S(Space幅)が20μm以上、50μm以下のファインパターンを設けることで、多層配線基板110のパターン設計の自由度を高められる。
なお粗化銅箔150の厚みは5μm以上、50μm以下が望ましく、10μm以上、30μm以下がさらに望ましい。粗化銅箔150の厚みが5μm未満の場合、ファインパターン化した場合に配線抵抗が増加する場合がある。また粗化銅箔150の厚みが50μmを越えた場合、ファインパターン化が難しい場合がある。
以上、(表3)、(表4)の結果より、粗化銅箔(粗化銅箔150)が、一番優れた結果が得られることが判る。またL/Sのファインパターンに適用できることから、ビア部分のランド部分の小径化、さらにはビアの高密度化にも対応できる。
次に、(表3)、(表4)で評価した銅箔の一例について説明する。図10A〜図12Bに、粗化銅箔150の、エッチング面160のSEM写真を示す。図10A、図11A、図12Aの順番に、粗化銅箔150のエッチング量が増加している。
図10A、図11A、図12Aの倍率は2500倍、図10B、図11B、図12Bの倍率は10000倍である。図10B、図11B、図12Bにおける白色点線は、エッチング面160(あるいは粗化銅箔150の表面)に形成された溝部170を示す。
図13A、図13Bは、それぞれ市販されている銅箔(従来粗化品350)の表面部分のSEM写真と、断面の模式図である。図13Aより、従来粗化品350の表面に瘤状あるいは球状の突起物380が形成されていることが判る。また図13Bに示すように、従来粗化品350では、銅箔等の中心部分370の上に、後付け等によって粗化部分360を構成する突起物380が形成されている。
図13Aに示す従来粗化品350では、前述のように、「アンカー残り」が発生しやすい。これは前述の図26Bに示したように、突起物380がアンカー残り9の発生原因となるためと考えられる。
また従来粗化品350の場合、図13Bに示すように、複数個の突起物380が厚み方向に数珠つながりとなっている。そのため、突出部320を有するビアペースト310を前述の図7A、図7Bに示したように高い圧力で押し付けると、突起物380と突起物380との接続部が割れ、あるいは変形し、導通性に影響を与える可能性が考えられる。
図14は、粗化銅箔150における、ビアホール導体140との接続構造を説明する断面の模式図である。粗化銅箔150の表面には、溝部170をエッチングによって形成することが望ましい。なお銅箔としては、市販の電解銅箔を用いることが望ましい。また粗化銅箔150の表面粗さは、ISO 4287−1997で定義される粗さ曲線のスキューネスRskが0以下である粗面になっている。圧延銅箔の場合、溝部170が得られない場合がある。
また電解銅箔からなる粗化銅箔150の粗面のRskを0以下にするには、電解銅箔を構成する複数の結晶粒界に形成された粒界の一部を除去することが望ましい。さらに電解銅箔を構成する粒界の一部、さらには結晶粒の一部を除去し、複数の結晶粒の間に設けた有底間隙を設けてもよい。この場合も、Rskを0以下とすることができる。
またISO 4287−1997で定義される粗さ曲線のスキューネスRskが0以下である粗面を形成するために、電解銅箔の表面に、幅0.1μm以上、2.0μm以下、深さ0.2μm以上20.0μm以下のエッチング溝、もしくは粒界エッチング部、枝状粒界エッチング部のいずれか一つ以上を形成することも有用である。
このようにエッチング等の手法を選ぶことで、電解銅箔の粒界部分を選択的に除去することができる。こうして電解銅箔の表面に、粒界に比べて、比抵抗が低く、銅純度の高い結晶粒をそのまま露出させることが有用である。その結果、電解銅箔の表面のRskが0以下となる。
このようにISO 4287−1997で定義される粗さ曲線のRskが0以下である粗面を形成することで、効果的に結晶粒を銅箔表面にそのまま露出させることができる。またこの表面に露出した結晶粒の表面に直接、ビアホール導体140を形成することで、ビア抵抗を小さくすることができる。
溝部170の中には、第2金属領域210や、樹脂部分240を形成することが有用である。樹脂部分240を溝部170の中に収容することで、粗化銅箔150の表面と、銅微粒子180や第2金属領域210との接続面積が広がる。また第2金属領域210を溝部170の中に収容することで、粗化銅箔150の表面と、銅微粒子180との接続面積を広げられる。
溝部170の形状は、図10A〜図12Bに示したように「マスクメロンパターン(あるいはランダムな亀甲パターン)」とすることが有用である。この形状によって、複数の溝部170に収容された樹脂部分240がさらに広い面積に拡散できる。
溝部170の溝幅は0.1μm以上、2.0μm以下が望ましい。溝部170の溝幅が0.1μm未満の場合、樹脂部分240の収容効果が得られない場合がある。また溝幅が2.0μmを超えた場合、銅微粒子180との面接触性に影響を与える場合がある。
また溝部170の溝深さは0.2μm以上、20μm以下が望ましい。溝深さが0.2μm未満の場合、樹脂部分240の収容効果が得られない場合がある。また溝深さが20μmを超えた場合、配線抵抗に影響を与える場合がある。なお溝深さや溝幅は、試作品の断面をSEM観察して求めれば良い。必要に応じて、複数位置の平均値を求めて評価することは有用である。
また市販のプレーン銅箔の表面をエッチングし、粗化銅箔150を作製する場合、プレーン銅箔の粒界部分を選択的にエッチング除去するようにすることが望ましい。こうすることで、粗化銅箔150の表面を平坦とすることができる。すなわち、図14において、銅微粒子180と面接触する部分を平坦とすることができる。この平坦性により、粗化銅箔150の表面は高いプレス圧力に耐えることができるため、前述の図13Bで示した課題の発生を防止できる。
なお従来、銅箔の表面酸化膜等を除去するために、プレーン箔であっても、スライスエッチングが行なわれることがあるが、この場合、スライスエッチングの前後で表面粗さが変化しない場合がある。
本実施の形態では、樹脂部分240を溝部170の中に収容することで、粗化銅箔150の表面と、銅微粒子180や第2金属領域210との接続面積を広げる。そのために、表面粗さが増加するように銅箔をエッチングすることが望ましい。また単に表面粗さが増加するだけでなく、銅箔の粒界(結晶粒界)部分を特に選択的により深くエッチング除去することで、金属銅の結晶に起因する凹凸面(あるいは粗面、粗化面)を形成させることが望ましい。こうした面は銅の純度が高いため、はんだ粉との反応性が高く、合金化、あるいは金属間化合物の形成にも有用である。
さらに、市販のプレーン銅箔の表面をエッチングし、表面の酸化層、あるいは粒界を除去して粗化銅箔150を作製することで、銅微粒子180と面接触する部分の銅の純度を高めることができる。こうすることで、銅微粒子180と面接触する部分の接触を安定化できる。また粗化銅箔150の表面における、第2金属領域210の形成を促進できる。
次に、配線基板100や多層配線基板110に用いる電解銅箔の表面粗さの測定結果の一例について図15A〜図17Bを用いて説明する。
図15Aは、市販の銅箔のレーザー顕微鏡写真、図15Bは図15Aの表面粗さを示す図である。これらの図の測定対象は前述の図13Aで示した銅箔に相当する。市販のレーザー顕微鏡(株式会社キーエンス製、VK−9500レーザーマイクロスコープ)を用いて、その表面粗さを測定した結果、市販の銅箔の表面粗さは、水平距離93.9390μmにおいて以下のとおりである。Rp(最大山高さ)は4.7815μm、Rv(最大谷深さ)は3.6113μm、Rz(Rt)は8.3927μmである。Rc(要素の平均高さ)は6.3157μm、Ra(算術平均高さ)は1.6274μm、Rsk(スキューネス)は0.2834、Rku(クルトシス)は2.2577である。
図16Aは、粗化銅箔150のエッチング面160のレーザー顕微鏡写真、図16Bは、図16Aの表面粗さを示す図である。これらの図の測定対象は前述の図10Aで示した銅箔に相当する。市販の銅箔と同様に水平距離93.9390μmにおいて表面粗さを測定した結果は以下のとおりである。Rpは0.5955μm、Rvは0.8666μm、Rzは1.4621μmである。Rcは0.8011μm、Raは0.2066μm、Rskは−0.2948、Rkuは3.2004である。
次に図17A、図17Bを参照しながらRsk(スキューネス)について説明する。図17A、図17BはRskの説明図である。粗さ曲線のRskとは、二乗平均平方根高さRqの三乗によって無次元化した基準長さにおけるZ(x)の三乗平均である。すなわち、Rskは式(1)によって求められる。
Figure 0005382270
単位長さ当たりの山部の面積をAa、谷部の面積をAbとする。図17Aに示すようにAaがAbよりも小さい場合、確率密度分布のピークが中心よりも右側に位置し、スキューネスRskは正(>0)となる。一方、図17Bに示すようにAaがAbよりも大きい場合、確率密度分布のピークが中心よりも左側に位置し、スキューネスRskは負(<0)となる。なお、確率密度分布が正規分布のとき、Rskは0となる。以上のように、Rskは、山部と谷部の対称性の指標であり、従来の電解銅箔と本願のエッチング銅箔とを区別するのに適切なパラメータである。
なお、Rskを0以下、望ましくは0未満とすることが望ましい。さらに銅箔は電解銅箔であり、電解銅箔の表面には、幅0.1μm以上、2.0μm以下、深さ0.2μm以上、20.0μm以下のエッチング溝(すなわち、エッチングによって形成された溝部170)を複数形成することで、Rskを0以下にすることができる。
また電解銅箔を用い、Rskが0以下になるようにエッチングした場合、ビアホール導体140の金属部分230としては、銅(Cu)または銀(Ag)のいずれかひとつ以上と、錫(Sn)とビスマス(Bi)とを含むものとすることができる。銅(Cu)も銀(Ag)も、共に抵抗値が低いためである。ただし、銀は高価であるため、実用的には金属部分230は前述のように銅と錫とビスマスで構成することが好ましい。
前述のように、粗化銅箔150(配線120)の表面にエッチングによって形成した溝部170の評価指標として、Rskを用いることが有用である。さらにRskを0以下(望ましくはマイナス)とすることで、樹脂部分240に対する密着力を保持した状態で、エッチング時の残渣(アンカー残り9等)を減らすことができる。
すなわち、Rskを0以下とすることで、ビアホール導体140中に含まれる樹脂部分240を、Rskが0以下である溝部170(さらにはエッチング表面)に収容しやすくなる。この結果、粗化銅箔150とビアホール導体140との接続時に、粗化銅箔150とビアホール導体140との間に、樹脂部分240が残ったり、広がったりすることを抑制できる。
さらにRskを0以下とすることで、絶縁樹脂層130の中に食い込む配線材料の絶対量を減らしながらも、必要な密着強度を得ることができるだけのアンカー効果を発現できる。そのため必要な密着強度を保ったままで、エッチング時の残渣を減らすことができる。なおRskの値は、0よりは、−0.1、さらには−0.2、−0.3と、小さければ小さいほど有用である。ただ現実的には、Rskは−20以上、さらには−10以上が良い。なお電解銅箔の生産性を考慮すると、Rskは−5.0以上、−3.0以上が望ましい。Rskを−20より小さくした場合、樹脂材料との密着性に影響を与える場合がある。配線基板用の銅箔とした場合、Rskは−3.0以上、0.0未満の値が実用的である。
ここで、図18A〜図18Cを参照しながら、Rskを0以下(さらにマイナス)にした粗化銅箔150を用いることで、さらにファインなパターンがエッチングによって形成される様子を説明する。図18A〜図18Cは、0以下のRskを示す粗化銅箔150を用いることで、さらにファインなパターンがエッチングによって形成される様子を説明する断面図である。
図18Aは、エッチングされる前の断面を示す。図18Aに示すように、粗化銅箔150の少なくとも一面はエッチング面160である。
図18Bは、粗化銅箔150をエッチングして、複数の配線120を形成する様子を示す断面図である。なおエッチングレジストや、エッチング等は図示していない。なお複数の配線120の間には、まだエッチング除去されていない部分を、一種のアンカー残り9として図示しているが、アンカー残り9は、容易に除去可能である。
図18Cは、粗化銅箔150をエッチングし、複数の配線120を形成する様子を示す断面図である。図18B、図18Cに示すように、粗化銅箔150のエッチング面160のRskを0以下にすることで、アンカー残り9は発生しない。
このようにアンカー残り9が発生しないため、配線パターンのファイン化が容易となる。なお配線120の線幅や配線120間の線間幅を、配線120の厚み(あるいは銅箔の厚み)を元に定義することは有用である。たとえば、配線120の線幅は配線120の厚みの0.5倍以上、5.0倍以下とすることが好ましい。配線120の幅が配線120の厚みの0.5倍より狭い場合、配線120の幅の寸法バラツキが厚み方向に大きくなる虞がある。また5.0倍より大きくした場合、配線密度に影響を与える場合がある。
同様に配線120間の線幅(隙間)は、配線120の厚みの0.5倍以上、5.0倍以下とすることが好ましい。配線120の間の線幅(隙間)が配線120の厚みの0.5倍より狭い場合、配線120の幅の寸法バラツキが厚み方向に大きくなる虞がある。また5.0倍より大きくした場合、配線密度に影響を与える場合がある。
Rskは負(マイナス)で、その絶対値が大きくなることが望ましい。Rskが負に大きい場合、エッチング粗化部分の形状が、狭く深くなることを意味する。その粗化面を図18Aに示すように絶縁樹脂層130側に配置する。そして図18Bに示すように、エッチング液を用いたサブトラクティブ工法による配線120を形成する。こうして、Rskを負(マイナス)とすることで、図18Cに示すように導体間にエッチング残渣が発生しにくく、より微細配線が形成できる。エッチング残渣とは、例えば、前述の図26Bで示したアンカー残り9である。
次に、前述の図7A、図7Bで説明したステップによって、図14に示す構造が形成されるメカニズムについて、図19〜図22を用いて詳しく説明する。図19は、ISO 4287−1997で定義される粗さ曲線のスキューネス(Rsk)を0以下としたエッチング面である電解銅箔の表面に、ビアペーストの突出部を圧接する前の様子を説明する断面図である。図19は図7Aに相当する状態における拡大図である。
図19に示す粗化銅箔150としては、前述のように、ISO 4287−1997で定義される粗さ曲線のRskが0以下であるエッチング面を有する電解銅箔を用いることが望ましい。
ISO 4287−1997で定義される粗さ曲線のRskを0以下となるエッチング面は、前述のように例えば、図19に示すような、粒界エッチング部470や、枝状粒界エッチング部480を有している。粒界エッチング部470は、電解銅箔の粒界部分を選択的にエッチング除去して形成された凹部である。また枝状粒界エッチング部480は、粒界エッチング部470の一形態であり、枝分かれした複数の粒界をエッチング除去して形成された凹部である。エッチング面160に粒界エッチング部470や枝状粒界エッチング部480を形成することで、ISO 4287−1997で定義される粗さ曲線のRskを0以下にすることができる。
図20は、電解銅箔の、ISO 4287−1997で定義される粗さ曲線のスキューネスRskが0以下であるエッチング面に、ビアペーストの突出部を圧接した後の様子を説明する断面図である。図20は図7Bに相当する状態における拡大図である。
ビアペースト310に含まれている銅微粒子180やはんだ微粒子330は互いに加圧され、密着する。そしてその一部は面接触部190Aを形成する。なお面接触部190Aは、銅微粒子180同士、あるいは銅微粒子180とはんだ微粒子330の間に形成される。同様に銅微粒子180と粗化銅箔150との間、あるいははんだ微粒子330と粗化銅箔150の間にも面接触部190Bが形成される。
また粗化銅箔150の表面の粒界エッチング部470や枝状粒界エッチング部480の内部に、銅微粒子180やはんだ微粒子330の一部が押し込まれる。また粒界エッチング部470や枝状粒界エッチング部480の内部に、ビアペースト310に含まれる有機成分340が浸透することで、粗化銅箔150と銅微粒子180やはんだ微粒子330との密着性が高まる。
なお、粗化銅箔150の表面をエッチングすることで、ISO 4287−1997で定義される粗さ曲線のスキューネスRskを0以下にすることで、粗化銅箔150の厚みバラツキを抑えることができる。これは粒界部分をエッチング除去したためである。ビア直径を120μmから60μmに至るまで小さくするほど、ビアペースト310の突出部320の高さバラツキが大きくなる場合がある。このような場合、粗化銅箔150の高さバラツキ(あるいは厚みバラツキ)を小さくすることは、均一な加圧圧接を行うことに有用である。
以上のようにISO 4287−1997で定義される粗さ曲線のスキューネスRskが0以下であるエッチング面が形成される。これにより、ビアペースト310の突出部320の高さばらつきの影響を抑えながら、有機成分340を溝部170で吸収し、粗化銅箔150と銅微粒子180やはんだ微粒子330との密着性を高めることができる。
なお図19、図20に示した粗化銅箔150の表面は、前述の図10A〜図12Bで示した状態と同様である。また図19、図20に示した粗化銅箔150の表面は、図16A、図16Bで示したようにISO 4287−1997で定義される粗さ曲線のスキューネスRskは、−0.2948である。
図21〜図22は、従来の銅箔を用いた場合について説明する断面図である。図21は、従来粗化品の表面に、ビアペースト310の突出部320を圧接する前の様子を説明する断面図である。
図13A、図13Bで説明した従来粗化品350の場合、中心部分370と、突起物380を主体とした粗化部分360とから構成されている。そのため矢印260Bに示すような表面凹凸が存在する。従来粗化品350の表面は、図15A、図15Bに示す性状を有し、ISO 4287−1997で定義される粗さ曲線のスキューネスRskは、0.2843である。
図22は、従来粗化品350の表面に、ビアペースト310の突出部320を圧接させた後の様子を説明する断面図である。従来粗化品350は、表面凹凸を有しているため、ビアペースト310に含まれている銅微粒子180やはんだ微粒子330は互いに加圧され、密着する。そしてその一部は面接触部190Aを形成する際に、ビアペースト310の突出部の高さバラツキの影響を受けやすくなる。
ビア直径を120μmから60μmに至るまで小さくするほど、ビアペースト310の突出部の高さバラツキが大きくなる場合がある。従来粗化品350の場合、この高さバラツキが大きくなると、加圧圧接性に影響を与える場合がある。
以上のように、配線基板100および多層配線基板110は、少なくとも1つの絶縁樹脂層130と、複数の配線120と、ビアホール導体140とを有する。複数の配線120は絶縁樹脂層130を介して配設され粗化銅箔150で形成されている。ビアホール導体140は絶縁樹脂層130を貫通するように設けられ、複数の配線120を電気的に接続している。ビアホール導体140は樹脂部分240と、銅と錫とビスマスとを含む金属部分230とを有する。金属部分230は、第1金属領域200と、第2金属領域210と、第3金属領域220とを含む。第1金属領域200は銅微粒子180の結合体195を含む。第2金属領域210は錫、錫−銅合金、錫と銅の金属間化合物の少なくともいずれか一つを主成分として含む。第3金属領域220はビスマスを主成分として含む。金属部分230中の銅、錫、ビスマスの重量組成比である銅:錫:ビスマスは、三元図において、A(0.37:0.567:0.063),B(0.22:0.3276:0.4524),C(0.79:0.09:0.12),D(0.89:0.10:0.01)を頂点とする四角形で囲まれる領域にある。粗化銅箔150のビアホール導体140に接する表面は、ISO 4287−1997で定義される粗さ曲線のスキューネスRskが0以下である粗面である。そして第2金属領域210の少なくとも一部が銅微粒子180の表面と粗化銅箔150の粗面に形成されている。
なお前述のように、Cu、Sn及びBiの重量組成比(Cu:Sn:Bi)は、三元図において、A(0.37:0.567:0.063),B(0.22:0.3276:0.4524),C(0.79:0.09:0.12),D(0.89:0.10:0.01)を頂点とする四角形で囲まれる領域にある。これをCu、Sn及びBiの重量組成比(Cu:Sn:Bi)が、三角線図(あるいは三角図)において、A(0.37:0.567:0.063),B(0.22:0.3276:0.4524),C(0.79:0.09:0.12),D(0.89:0.10:0.01)を頂点とする四角形で囲まれる領域にあるとしても良い。これは、液相−固層の境界線等が示された一元図、固溶体図であり、液相線、固相線等が示された二元図の延長である三元図として表すよりも、三角図あるいは三角線図として、三成分系内の任意の点の物質の組成を表現する方が有用な場合があるためである。
次に、コア基板部とビルドアップ層部とを有するビルドアップ型の多層配線基板への一つの応用例について、図23A〜図24Cを参照しながら説明する。
図23A、図23Bは、コア基板部とビルドアップ層部とを有するビルドアップ型の多層配線基板への一つの応用例について説明する断面図である。
図23Aに示す多層配線基板115は、コア基板部390Aと、ビルドアップ層部440とを有する。一方、図23Bに示す多層配線基板116は、コア基板部390Bと、ビルドアップ層部440とを有する。コア基板部390A、390Bはコアビアホール導体400と、芯材410と、コア配線420と、コア絶縁樹脂層430とを有する。ビルドアップ層部440は、ビルドアップ配線450と、ビルドアップ絶縁樹脂層460とを有する。
コア基板部390Aは両面基板相当であるが、コア基板部390Bは4層基板相当である。以上のようにコア基板部の層数は2層に限定されるものではなく、多層配線基板の中央部分を構成していればよい。
コア基板部390A、390Bにおいて、コアビアホール導体400はペーストビアあるいはめっきビアで形成されている。コア配線420はパターニングされた銅箔や銅めっき等で形成されている。なおコア配線420は、コア基板部390Aのように両面に形成されても良いが、コア基板部390Bのように内部に内蔵されていても良い。芯材410は、ガラス繊維等の無機繊維や、アラミド等の有機繊維で形成された不織布や織布である。コア絶縁樹脂層430は、芯材410を埋設したプリプレグ(図示せず)の硬化物である。
コアビアホール導体400の少なくとも一つは、芯材410を埋設したプリプレグが2枚以上積層された状態で形成された貫通孔に充填され、少なくとも銅微粒子と錫ビスマス系はんだ粉とを含むビアペーストが合金化して形成されている。
ビルドアップ層部440において、ビルドアップ配線450は銅めっき等で形成されている。ビルドアップ配線450の一部を、ビルドアップ絶縁樹脂層460に形成されたビア孔あるいは有底孔(図示せず)の内部にも形成することが好ましい。
次にコア基板部390Aの作製方法について、図24A〜図24Cを参照しながら説明する。図24A〜図24Cは、多層配線基板115、116や、コアビアホール導体400等の製造方法の一例を示す断面図である。芯材410は、ガラス繊維等の無機繊維や、アラミド等の有機繊維からなる不織布や織布である。またプリプレグ280としては、市販のものを使うことができる。
まず図24Aに示すように、複数のプリプレグ280が直接接するように配置し、複数のプリプレグ280の外側に保護フィルム290を配置して、これらを積層する。
次に、図24Bに示すように、プリプレグ280と、その両面に配置された保護フィルム290に貫通孔300を形成する。貫通孔300は、レーザー、ドリル等の一般的な方法で形成すればよい。例えば、厚み100μmのプリプレグ280を2枚積層する。さらにその両側に保護フィルム290として厚み20μmのPETフィルムを積層し図24Bの状態にする。そしてこの状態でドリル(図示せず)を用いることで、直径100μmの貫通孔300を形成する。この場合、貫通孔300の、厚み/直径で表されるアスペクトは2である。
次に、図24Cに示すように、貫通孔300にビアペースト310を充填した後、保護フィルム290を剥離する。この操作によって、突出部320を形成する。この後、前述の図4A等に示したステップを行うことで、コアビアホール導体400を形成しコア基板部390Aを作製する。
この後、めっき技術等を用いた、通常のビルドアップ工法、あるいはビルドアップ材料を用いることで、ビルドアップ層部440やビルドアップ配線450等を作製する。以上のようにして多層配線基板115、116を安定して製造できる。
本発明によれば、携帯電話等に使われる多層配線基板の更なる低コスト化、小型化、高機能化、高信頼性化が実現できる。またビアペースト側からも、ビアの小径化ビアペーストの反応物の形成に最適なものを提案することで、多層配線基板の小型化、高信頼性化に貢献する。
100 配線基板
110,115,116 多層配線基板
120 配線
130 絶縁樹脂層
140 ビアホール導体
150 粗化銅箔
160 エッチング面
170 溝部
180 銅微粒子
190A,190B 面接触部
195 結合体
200 第1金属領域
210 第2金属領域
220 第3金属領域
230 金属部分
240 樹脂部分
250 バネ
260,260B,261 矢印
270 導通路
280 プリプレグ
290 保護フィルム
300 貫通孔
310 ビアペースト
320 突出部
330 はんだ微粒子
340 有機成分
350 従来粗化品
360 粗化部分
370 中心部分
380 突起物
390A,390B コア基板部
400 コアビアホール導体
410 芯材
420 コア配線
430 コア絶縁樹脂層
440 ビルドアップ層部
450 ビルドアップ配線
460 ビルドアップ絶縁樹脂層
470 粒界エッチング部
480 枝状粒界エッチング部

Claims (11)

  1. 絶縁樹脂層と、
    前記絶縁樹脂層を介して配設され銅箔で形成された複数の配線と、
    前記絶縁樹脂層を貫通するように設けられ、前記複数の配線を電気的に接続するとともに、樹脂部分と、銅と錫とビスマスとを含む金属部分とを有するビアホール導体と、を備え、
    前記金属部分は、複数の銅微粒子の結合体を含む第1金属領域と、錫、錫−銅合金、錫と銅の金属間化合物の少なくともいずれか一つを主成分とする第2金属領域と、ビスマスを主成分とする第3金属領域とを含み、
    前記金属部分中の銅、錫、ビスマスの重量組成比である銅:錫:ビスマスが、三元図において、A(0.37:0.567:0.063),B(0.22:0.3276:0.4524),C(0.79:0.09:0.12),D(0.89:0.10:0.01)を頂点とする四角形で囲まれる領域にあり、
    前記銅箔の前記ビアホール導体に接する表面は、ISO 4287−1997で定義される粗さ曲線のスキューネスRskが0以下である粗面であり、
    前記複数の銅微粒子の一部は前記粗面との間に面接触部を有し、
    前記第2金属領域の少なくとも一部が前記結合体の表面と前記粗面とに形成されている、
    配線基板。
  2. 前記銅箔は互いに隣接する複数の結晶粒を有する電解銅箔であり、前記粗面は前記電解銅箔を構成する複数の結晶粒間に形成された有底間隙を有している、
    請求項1記載の配線基板。
  3. 前記配線の厚みは5μm以上、50μm以下であり、前記配線の線幅は前記配線の厚みの0.5倍以上、5.0倍以下、前記配線間の線間幅は前記配線の厚みの0.5倍以上、5.0倍以下であり、前記ビアホール導体の直径は10μm以上、100μm以下である
    請求項1記載の配線基板。
  4. 前記絶縁樹脂層は2層以上の絶縁樹脂層の1つであり、前記配線基板は前記2層以上の絶縁樹脂層と、3つ以上の前記配線とを有する、
    請求項1記載の配線基板。
  5. 前記銅箔は電解銅箔であり、前記電解銅箔の表面には、幅0.1μm以上、2.0μm以下、深さ0.2μm以上、20.0μm以下のエッチング溝、粒界エッチング部、枝状粒界エッチング部のいずれか一つ以上が形成されている、
    請求項1記載の配線基板。
  6. 前記ビアホール導体は、20重量%以上、90重量%以下の銅を含む、
    請求項1記載の配線基板。
  7. 請求項1記載の配線基板で構成されたコア基板部と、
    前記コア基板部の上にビルドアップ形成されたビルドアップ層部と、を備えた、
    ビルドアップ型多層配線基板。
  8. 保護フィルムで被覆されたプリプレグに、前記保護フィルムの外側から穿孔することにより貫通孔を形成するステップと、
    前記貫通孔にビアペーストを充填するステップと、
    前記貫通孔にビアペーストを充填した後、前記保護フィルムを剥離することにより、前記貫通孔から前記ビアペーストの一部が突出した突出部を形成するステップと、
    前記突出部を覆うように、ISO 4287−1997で定義される粗さ曲線のスキューネスRskが0以下である粗面を有する銅箔を、前記粗面が前記突出部を覆うように前記プリプレグの表面に配置するステップと、
    前記銅箔を前記プリプレグの表面に配置した後、前記銅箔を前記プリプレグの表面に圧着するステップと、
    前記銅箔を前記プリプレグの表面に圧着したまま、前記銅箔と前記プリプレグと前記ビアペーストとを加熱するステップと、
    前記銅箔をパターニングし配線を形成するステップと、を備え、
    前記ビアペーストが複数の銅微粒子と複数の錫−ビスマス系はんだ微粒子と熱硬化性樹脂とを含み、銅:錫:ビスマスで表される銅、錫、ビスマスの重量組成比が三元図において、A(0.37:0.567:0.063),B(0.22:0.3276:0.4524),C(0.79:0.09:0.12),D(0.89:0.10:0.01)を頂点とする四角形で囲まれる領域にあり、
    前記銅箔を前記プリプレグの表面に圧着することで、前記複数の銅微粒子の結合体を形成するとともに、前記複数の銅微粒子の一部と前記銅箔との間に面接触部を形成し、前記銅箔と前記プリプレグと前記ビアペーストとを加熱する際に、前記はんだ微粒子の共晶温度以上の温度で加熱することにより、前記はんだ微粒子を溶融させることで、前記結合体を含む第1金属領域と、錫、錫−銅合金、錫と銅の金属間化合物の少なくともいずれか一つを主成分とし、前記結合体の表面と前記粗面に形成された第2金属領域と、ビスマスを主成分とする第3金属領域とを形成する、
    配線基板の製造方法。
  9. 前記プリプレグは、織布または不織布を芯材として有し、前記プリプレグは2枚以上積層された状態で前記貫通孔が形成された、
    請求項8記載の配線基板の製造方法。
  10. 前記銅箔を前記プリプレグの表面に圧着する際に、前記プリプレグに含まれる未硬化樹脂層を硬化可能な温度以上、前記はんだ微粒子の融点未満の温度に前記プリプレグを加熱する、
    請求項8記載の配線基板の製造方法。
  11. 前記銅箔と前記プリプレグと前記ビアペーストとを加熱する際に、前記はんだ微粒子の共晶温度以上、共晶温度+10℃以下の温度の範囲で前記はんだ微粒子の一部分を溶融させ、
    引き続き、さらに共晶温度+20℃の温度以上、300℃以下の温度で加熱する、
    請求項8記載の配線基板の製造方法。
JP2013527798A 2012-01-17 2013-01-11 配線基板とその製造方法 Expired - Fee Related JP5382270B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013527798A JP5382270B1 (ja) 2012-01-17 2013-01-11 配線基板とその製造方法

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2012006694 2012-01-17
JP2012006694 2012-01-17
JP2012011883 2012-01-24
JP2012011883 2012-01-24
JP2012183958 2012-08-23
JP2012183958 2012-08-23
PCT/JP2013/000077 WO2013108599A1 (ja) 2012-01-17 2013-01-11 配線基板とその製造方法
JP2013527798A JP5382270B1 (ja) 2012-01-17 2013-01-11 配線基板とその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013199508A Division JP2014060407A (ja) 2012-01-17 2013-09-26 配線基板とその製造方法

Publications (2)

Publication Number Publication Date
JP5382270B1 true JP5382270B1 (ja) 2014-01-08
JPWO2013108599A1 JPWO2013108599A1 (ja) 2015-05-11

Family

ID=48799033

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2013527798A Expired - Fee Related JP5382270B1 (ja) 2012-01-17 2013-01-11 配線基板とその製造方法
JP2013199508A Pending JP2014060407A (ja) 2012-01-17 2013-09-26 配線基板とその製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2013199508A Pending JP2014060407A (ja) 2012-01-17 2013-09-26 配線基板とその製造方法

Country Status (5)

Country Link
US (1) US20140110153A1 (ja)
JP (2) JP5382270B1 (ja)
CN (1) CN103314652A (ja)
TW (1) TW201352089A (ja)
WO (1) WO2013108599A1 (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104737630B (zh) * 2012-10-15 2016-02-03 千住金属工业株式会社 低温焊膏的焊接方法
KR20150014167A (ko) * 2013-07-29 2015-02-06 삼성전기주식회사 유리 코어가 구비된 인쇄회로기판
KR20150025245A (ko) * 2013-08-28 2015-03-10 삼성전기주식회사 인쇄회로기판용 동박 적층판 및 그의 제조방법
JP6347104B2 (ja) * 2013-12-27 2018-06-27 セイコーエプソン株式会社 電気配線層の製造方法、電気配線層形成用部材、電気配線層、電気配線基板の製造方法、電気配線基板形成用部材、電気配線基板、振動子、電子機器および移動体
US9831206B2 (en) * 2014-03-28 2017-11-28 Intel Corporation LPS solder paste based low cost fine pitch pop interconnect solutions
JP6260871B2 (ja) * 2014-06-27 2018-01-17 パナソニックIpマネジメント株式会社 プレパラート部品セット、プレパラート、プレパラートの作製方法、画像撮影装置、および画像撮影方法
US9831201B2 (en) 2015-03-11 2017-11-28 Guy F. Burgess Methods for forming pillar bumps on semiconductor wafers
KR102531073B1 (ko) * 2015-03-24 2023-05-09 미쓰이금속광업주식회사 캐리어 부착 극박 동박, 그 제조 방법, 동장 적층판 및 프린트 배선판
JP2016219452A (ja) * 2015-05-14 2016-12-22 富士通株式会社 多層基板及び多層基板の製造方法
JP6498091B2 (ja) * 2015-09-25 2019-04-10 Jx金属株式会社 表面処理金属箔、積層体、プリント配線板、半導体パッケージ、電子機器
US10522493B2 (en) * 2015-12-25 2019-12-31 Panasonic Intellectual Property Management Co., Ltd. Paste thermosetting resin composition, semiconductor component, semiconductor mounted article, method for manufacturing semiconductor component, and method for manufacturing semiconductor mounted article
JP6646217B2 (ja) * 2016-03-25 2020-02-14 富士通株式会社 配線基板、配線基板の製造方法及び電子装置
JP6685014B2 (ja) * 2016-05-30 2020-04-22 パナソニックIpマネジメント株式会社 回路部材の接続構造および接続方法
US10376997B2 (en) * 2016-06-23 2019-08-13 Purdue Research Foundation Transient liquid phase bonding process and assemblies formed thereby
JP6302009B2 (ja) * 2016-07-12 2018-03-28 古河電気工業株式会社 銅合金圧延材及びその製造方法並びに電気電子部品
TWI647316B (zh) * 2016-07-15 2019-01-11 Jx金屬股份有限公司 Solder alloy
US10580567B2 (en) * 2016-07-26 2020-03-03 Samsung Electro-Mechanics Co., Ltd. Coil component and method of manufacturing the same
CN111800997B (zh) * 2016-09-06 2023-08-29 拓自达电线株式会社 电磁波屏蔽膜
CN109923947B (zh) * 2016-11-09 2022-04-05 昭和电工材料株式会社 印刷线路板及半导体封装体
EP3975232A1 (en) * 2016-11-18 2022-03-30 Samtec Inc Filling materials and methods of filling through holes of a substrate
JP6205083B1 (ja) * 2017-03-07 2017-09-27 有限会社 ナプラ 接合構造部
CN110226363B (zh) * 2017-03-30 2022-08-02 株式会社东芝 陶瓷铜电路基板及使用了其的半导体装置
DE112018002665T5 (de) * 2017-05-25 2020-02-27 Sumitomo Electric Industries, Ltd. Geneigte Spiralfeder und Verbindungselement
US10602622B2 (en) * 2017-10-27 2020-03-24 Kyocera Corporation Wiring board
CN111418272B (zh) * 2017-11-27 2023-08-29 住友电工印刷电路株式会社 柔性印刷电路板和制造柔性印刷电路板的方法
US11950376B2 (en) * 2018-03-30 2024-04-02 Mitsui Mining & Smelting Co., Ltd. Copper-clad laminate
US11167375B2 (en) 2018-08-10 2021-11-09 The Research Foundation For The State University Of New York Additive manufacturing processes and additively manufactured products
KR102197865B1 (ko) * 2018-11-29 2021-01-05 삼원액트 주식회사 Fccl 제조 방법
US11581239B2 (en) * 2019-01-18 2023-02-14 Indium Corporation Lead-free solder paste as thermal interface material
TWI725518B (zh) * 2019-08-22 2021-04-21 聚鼎科技股份有限公司 導熱基板
JP7031955B2 (ja) * 2019-09-10 2022-03-08 Fict株式会社 回路基板の製造方法
WO2021241155A1 (ja) * 2020-05-28 2021-12-02 京セラ株式会社 配線基板
CN113784547A (zh) * 2020-06-10 2021-12-10 深南电路股份有限公司 一种印制线路板及其压合方法
JP2022032641A (ja) * 2020-08-13 2022-02-25 株式会社村田製作所 部品内蔵基板
US11832386B2 (en) * 2021-12-16 2023-11-28 Dell Products L.P. Solder composition for use in solder joints of printed circuit boards
JP2023159661A (ja) * 2022-04-20 2023-11-01 古河電気工業株式会社 複合フィルム

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002290052A (ja) * 2001-03-23 2002-10-04 Kyocera Corp 多層配線基板
JP2003046244A (ja) * 2001-07-27 2003-02-14 Kyocera Corp 多層配線基板及びその製造方法
JP2004241427A (ja) * 2003-02-03 2004-08-26 Kyocera Corp 配線基板の製造方法
JP2005123397A (ja) * 2003-10-16 2005-05-12 Mitsubishi Electric Corp 多層プリント配線板の製造方法
JP2011009267A (ja) * 2009-06-23 2011-01-13 Hitachi Cable Ltd プリント配線板用銅箔およびその製造方法
JP2011176220A (ja) * 2010-02-25 2011-09-08 Panasonic Corp 配線基板、配線基板の製造方法、及びビアペースト
JP2011199250A (ja) * 2010-02-25 2011-10-06 Panasonic Corp 多層配線基板、及び多層配線基板の製造方法
JP2012134313A (ja) * 2010-12-21 2012-07-12 Panasonic Corp 多層配線基板、多層配線基板の製造方法、及びビアペースト

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW498707B (en) * 1999-11-26 2002-08-11 Matsushita Electric Ind Co Ltd Wiring substrate and production method thereof
JP2002094200A (ja) * 2000-09-18 2002-03-29 Matsushita Electric Ind Co Ltd 回路基板用電気絶縁材と回路基板およびその製造方法
US6574114B1 (en) * 2002-05-02 2003-06-03 3M Innovative Properties Company Low contact force, dual fraction particulate interconnect
JP4228234B2 (ja) * 2004-07-08 2009-02-25 株式会社フジクラ フレキシブルプリント配線基板端子部或いはフレキシブルフラットケーブル端子部
JP4747707B2 (ja) * 2004-11-09 2011-08-17 ソニー株式会社 多層配線基板及び基板製造方法
JP4787195B2 (ja) * 2007-03-26 2011-10-05 三菱樹脂株式会社 ビアホール充填用導電性ペースト組成物とそれを用いた多層配線基板
JP2011096900A (ja) * 2009-10-30 2011-05-12 Fujitsu Ltd 導電体およびプリント配線板並びにそれらの製造方法
US8723049B2 (en) * 2011-06-09 2014-05-13 Tessera, Inc. Low-stress TSV design using conductive particles

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002290052A (ja) * 2001-03-23 2002-10-04 Kyocera Corp 多層配線基板
JP2003046244A (ja) * 2001-07-27 2003-02-14 Kyocera Corp 多層配線基板及びその製造方法
JP2004241427A (ja) * 2003-02-03 2004-08-26 Kyocera Corp 配線基板の製造方法
JP2005123397A (ja) * 2003-10-16 2005-05-12 Mitsubishi Electric Corp 多層プリント配線板の製造方法
JP2011009267A (ja) * 2009-06-23 2011-01-13 Hitachi Cable Ltd プリント配線板用銅箔およびその製造方法
JP2011176220A (ja) * 2010-02-25 2011-09-08 Panasonic Corp 配線基板、配線基板の製造方法、及びビアペースト
JP2011199250A (ja) * 2010-02-25 2011-10-06 Panasonic Corp 多層配線基板、及び多層配線基板の製造方法
JP2012134313A (ja) * 2010-12-21 2012-07-12 Panasonic Corp 多層配線基板、多層配線基板の製造方法、及びビアペースト

Also Published As

Publication number Publication date
JPWO2013108599A1 (ja) 2015-05-11
JP2014060407A (ja) 2014-04-03
CN103314652A (zh) 2013-09-18
WO2013108599A1 (ja) 2013-07-25
US20140110153A1 (en) 2014-04-24
TW201352089A (zh) 2013-12-16

Similar Documents

Publication Publication Date Title
JP5382270B1 (ja) 配線基板とその製造方法
JP4859999B1 (ja) 多層配線基板、多層配線基板の製造方法、及びビアペースト
JP4616927B1 (ja) 配線基板、配線基板の製造方法、及びビアペースト
JP4917668B1 (ja) 多層配線基板、多層配線基板の製造方法
JP5099272B1 (ja) 多層配線基板とその製造方法
JP4713682B1 (ja) 多層配線基板、及び多層配線基板の製造方法
TWI393496B (zh) 配線基板、配線基板的製造方法及通孔糊
JP5333702B1 (ja) フレキシブル配線基板とその製造方法と、これを用いた実装製品と、フレキシブル多層配線基板
JP2020053524A (ja) 回路基板及び部品実装基板、並びに、それらの製造方法
JP2012138417A (ja) 多層配線基板及びその製造方法
JP6476562B2 (ja) 配線基板および配線基板の製造方法
JP2013145815A (ja) 多層配線基板とその製造方法
WO2013099204A1 (ja) 配線基板とその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130916

LAPS Cancellation because of no payment of annual fees