JP6476562B2 - 配線基板および配線基板の製造方法 - Google Patents

配線基板および配線基板の製造方法 Download PDF

Info

Publication number
JP6476562B2
JP6476562B2 JP2014055072A JP2014055072A JP6476562B2 JP 6476562 B2 JP6476562 B2 JP 6476562B2 JP 2014055072 A JP2014055072 A JP 2014055072A JP 2014055072 A JP2014055072 A JP 2014055072A JP 6476562 B2 JP6476562 B2 JP 6476562B2
Authority
JP
Japan
Prior art keywords
conductive paste
conductive
wiring
via hole
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014055072A
Other languages
English (en)
Other versions
JP2015177174A (ja
Inventor
俊樹 岩井
俊樹 岩井
水谷 大輔
大輔 水谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2014055072A priority Critical patent/JP6476562B2/ja
Publication of JP2015177174A publication Critical patent/JP2015177174A/ja
Application granted granted Critical
Publication of JP6476562B2 publication Critical patent/JP6476562B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本願は、配線基板および配線基板の製造方法に関する。
近年、電子機器の高機能化に伴い、電子部品の実装密度が向上の一途を辿っている。電子部品を搭載するプリント基板は、配線を微細化しながら低コスト短期間で製造することが求められている。低コスト短期間の配線基板の製造方法としては、例えば、導電性ペーストが充填されたビアを用いた配線基板を積み重ねる一括積層方法がある(例えば、特許文献1−3を参照)。
特開平4−23493号公報 特開2007−96121号公報 特開2000−286555号公報
導電性ペーストを充填したビアホールを有する基板を複数用意し、ビアホールの導電性ペーストが他の配線層の配線と接触するように各基板を積層する場合、導電性ペーストと配線との間は、電気的に接続されていることが求められる。導電性ペーストと配線との間の接続信頼性の向上策としては、例えば、配線の表面にスズメッキを施す方策や、導電性ペーストに含有されている導電性粒子の粒子径をより小さいものに変更する方策がある。しかし、メッキ工程の追加は製造工数の増加を招き、また、小径の粒子を含有する比較的高価な導電性ペーストの使用量の増加は原材料費の増加を招く。
そこで、本願は、製造工数と原材料費の増加を抑制しながら接続信頼性の向上を図ることが可能な配線基板および配線基板の製造方法を提供することを課題とする。
本願は、次のような配線基板を開示する。
配線を表面に有する部材を積層した積層体と、
前記積層体の少なくとも何れかの配線層を形成する部材に設けられ、他の配線層の配線と接触するビアが配置されるビアホールと、
前記ビアを形成する導電材であり、前記ビアホールの内部を満たす第1の導電性ペーストによって形成される第1の層と、含有する導電性粒子の粒子径が前記第1の導電性ペーストの導電性粒子より小さい第2の導電性ペーストによって形成される第2の層と、を有する導電材と、を備える、
配線基板。
また、本願は、次のような配線基板の製造方法を開示する。
配線を表面に有する部材にビアホールを形成し、
前記ビアホールの内部を第1の導電性ペーストで満たし、
前記ビアホールの開口部を、含有する導電性粒子の粒子径が前記第1の導電性ペーストの導電性粒子より小さい第2の導電性ペーストで覆い、
前記部材とは異なる他の部材が形成する他の配線層の配線と前記第2の導電性ペーストとが接触するように前記部材同士を積み重ねて積層体を形成する、
配線基板の製造方法。
上記配線基板および配線基板の製造方法であれば、製造工数と原材料費の増加を抑制しながら接続信頼性の向上を図ることが可能である。
図1は、実施形態に係る配線基板の製造方法を示したフローチャートの一例を示した図である。 図2Aは、実施形態に係る配線基板の製造方法において用いる基板の一例を示した図である。 図2Bは、配線を片面に形成した基板の一例を示した図である。 図2Cは、ビアホールを形成した基板の一例を示した図である。 図2Dは、第1の導電性ペーストを充填する工程の一例を示した図である。 図2Eは、第2の導電性ペーストを充填する工程の一例を示した図である。 図2Fは、基板同士を積み重ねる工程の一例を示した図である。 図2Gは、積み重ねた基板をプレスする工程の一例を示した図である。
以下、実施形態について説明する。以下に示す実施形態は、単なる例示であり、本開示の技術的範囲を以下の態様に限定するものではない。
図1は、実施形態に係る配線基板の製造方法を示したフローチャートの一例を示した図である。以下、実施形態に係る配線基板の製造方法について、図1に示すフローチャートに沿って説明する。
図2Aは、実施形態に係る配線基板の製造方法において用いる部材の一例を示した図である。配線基板を製造する場合は、部材1を用意する(S101)。部材1は、絶縁性の材料で形成される板状の部材であり、例えば、絶縁性を有する樹脂製の板に銅を貼り付けた銅貼り積層板を用いることができる。
図2Bは、配線を片面に形成した部材の一例を示した図である。部材1を用意した後は、部材1の片面に配線2を形成する(S102)。配線2は、如何なる方法で形成してもよい。配線2は、例えば、片面に銅箔を有する部材の銅箔を所望の配線パターンとなるようにエッチングすることにより形成可能である。
図2Cは、ビアホールを形成した部材の一例を示した図である。部材1の片面に配線2を形成した後は、部材1に穴あけ加工を施し、ビアホール3を形成する(S103)。ビアホール3の形成は、部材1の両面のうち配線2が形成されていない側の面から開始され、配線2に到達するまで行われる。ビアホール3やその他の穴は、例えば、レーザーで形成することができる。
図2Dは、第1の導電性ペーストを充填する工程の一例を示した図である。部材1に穴あけ加工を施した後は、ビアホール3の内部を第1の導電性ペースト4で満たす(S104)。ビアホール3の内部を第1の導電性ペースト4で満たす際は、例えば、部材1の表面に第1の導電性ペースト4をスクリーン印刷で塗布した後、第1の導電性ペースト4を部材1の表面に押し広げる。
図2Eは、第2の導電性ペーストを充填する工程の一例を示した図である。ビアホール3の内部を第1の導電性ペースト4で満たした後は、ビアホール3の開口部を第2の導電性ペースト5で覆う(S105)。ビアホール3の開口部を第2の導電性ペースト5で覆う際は、例えば、部材1の表面に第2の導電性ペースト5をスクリーン印刷で塗布した後、第2の導電性ペースト5を部材1の表面に押し広げる。ビアホール3の開口部を覆うように塗布する第2の導電性ペースト5は、含有する導電性粒子の粒子径が第1の導電性ペースト4の導電性粒子より小さいものを用いる。
なお、ビアホール3の開口部を第2の導電性ペースト5で覆う際は、第1の導電性ペースト4で満たされるビアホール3の開口部が凹状に窪んでいると、ビアホール3の開口部に第2の導電性ペースト5が付着しやすい。第1の導電性ペースト4で満たされるビアホール3の開口部が凹状に窪むようにするには、ビアホール3の内部を第1の導電性ペースト4で満たす際、例えば、ゴムやウレタンといった変形しやすい柔軟な道具を使って第1の導電性ペースト4を押し広げる。柔軟な道具であれば、第1の導電性ペースト4を押し広げる際、ビアホール3の開口部に侵入しやすい。よって、ビアホール3の内部が第1の導電性ペースト4で満たされつつ、ビアホール3の開口部に残る第1の導電性ペースト4が取り除かれ、第1の導電性ペースト4で満たされるビアホール3の開口部が凹状に窪んだ状態に形成される。
第1の導電性ペースト4で満たされるビアホール3の開口部が、例えば、数μm程度窪んだ状態に形成されていれば、部材1の表面に塗布した第2の導電性ペースト5を押し広げることにより、ビアホール3の開口部が第2の導電性ペースト5で覆われた状態にすることができる。第2の導電性ペースト5を押し広げる際は、少なくとも第1の導電性ペースト4を押し広げる際に使った道具よりも変形しにくい柔軟性の劣る道具(例えば、ステンレス製の金属板等)を使う。例えば、第2の導電性ペースト5を押し広げる際に用いる道具として、第1の導電性ペースト4を押し広げる際に用いる道具の弾性率よりも高いものを選定すれば、ビアホール3の開口部への侵入量が小さくなる。よって、第2の導電性ペースト5を押し広げた際、ビアホール3の開口部を満たした第2の導電性ペースト5が取り除かれることなく、ビアホール3の開口部を覆うように第2の導電性ペースト5を残留させることができる。
図2Fは、部材同士を積み重ねる工程の一例を示した図である。ビアホール3の開口部を第2の導電性ペースト5で覆った後は、部材1同士を積み重ねる(S106)。各部材1の配線2が設計通りに形成されていれば、部材1同士を積み重ねることにより、各部材1のビアホール3の開口部を覆う第2の導電性ペースト5が、他の部材1が形成する他の配線層の配線2と接触する状態になる。
図2Gは、積み重ねた部材をプレスする工程の一例を示した図である。部材1同士を積み重ねた後は、部材1を積み重ねた積層体6を加熱しながらプレスする(S107)。積み重ねた部材1同士が加熱されながらプレスされることにより、第1の導電性ペースト4や第2の導電性ペースト5を形成する樹脂や導電性粒子の混合物が溶融しながら硬化し、ビアを形成する導電材Vが形成される。第1の導電性ペースト4や第2の導電性ペースト5は、プレスによる厚さ方向の圧縮によって導電性粒子同士が接触し、電気的な接続を形成する。よって、第1の導電性ペースト4によって形成される第1の層7や第2の導電性ペースト5によって形成される第2の層8を有する導電材Vの抵抗値は、プレスの際の圧縮率に依存する。従って、例えば、圧縮率を大きくすると、導電性粒子同士の接触密度が高くなるので導電経路の増加により低抵抗化することができる。
上記一連の製造工程を経ることにより、第1の導電性ペースト4によって形成される第1の層7と第2の導電性ペースト5によって形成される第2の層8とを有する導電材Vが
ビアを形成し、複数の配線層間が層間接続される配線部材10が製造される。上記製造方法であれば、メッキ工程の追加や、小径の粒子を含有する比較的高価な導電性ペースト(本願でいう「第2の導電性ペースト」が一例に該当する)の使用量を抑制しているので、製造工数や原材料費の増加を抑制することができる。また、特定の部材1のビアホール3内に形成される導電材Vの第1の層7と他の部材1の配線2との間の接触部分に、第1の導電性ペースト4よりも径の小さい導電性粒子を含有する第2の導電性ペースト5を使って形成した第2の層8を設けているので、接続信頼性の向上を図ることができる。
なお、上記実施形態では、部材1を3枚積層した配線基板10を例示しているが、上記実施形態は、2枚または4枚以上の部材1を積層した配線基板を製造してもよい。また、ビアホール3の開口部を導電性ペーストで覆う際は、第1の導電性ペースト4の導電性粒子よりも融点の低い導電性粒子を含有するものを第2の導電性ペースト5として用いてもよい。この場合、第2の導電性ペースト5に含有されている導電性粒子が溶融する温度で積層体6を圧縮することにより、第1の導電性ペースト4と配線2とを溶融拡散接合させることができる。例えば、第2の導電性ペースト5として、配線2を形成する銅等の材料に濡れ広がりやすいスズまたはスズを主成分とする金属粉(Bi,Ag,Cuなどの金属材料)を含有し、樹脂と溶剤とを用いて形成したものを用いる場合、第1の導電性ペースト4には、第2の導電性ペースト5の金属粉より溶融温度の高い合金もしくは金属紛体(Bi,Ag,Cuなどの金属材料)を含有するものを用いる。第1の導電性ペースト4の導電性粒子よりも融点の低い導電性粒子を含有するものを第2の導電性ペースト5として用いれば、部材1の積層時の熱で第2の導電性ペースト5が溶融し、配線2と第1の導電性ペーストに固相拡散する。よって、電気抵抗が小さく、接続信頼性の高い導電材Vによって層間接続される配線部材10を製造することができる。
また、積層体6を形成する際は、第2の導電性ペースト5の導電性粒子を他の配線層の配線2および第1の導電性ペースト4の導電性粒子へ拡散接合させるようにしてもよい。例えば、第1の導電性ペースト4の導電性粒子同士が圧接し、第2の導電性ペースト5の導電性粒子同士が溶着する温度でプレスすれば、第2の導電性ペースト5の導電性粒子を他の配線層の配線2および第1の導電性ペースト4の導電性粒子へ拡散接合させることができる。第1の導電性ペースト4として圧接型のペーストを採用し、第2の導電性ペースト5として溶融型のペーストを採用する場合、第1の導電性ペースト4と第2の導電性ペースト5とは互いに異なる接合状態を呈することになる。しかし、第2の導電性ペースト5の導電性粒子が他の配線層の配線2および第1の導電性ペースト4の導電性粒子へ拡散接合することにより、電気抵抗が小さく、接続信頼性の高い導電材Vによって層間接続される配線部材10が製造される。
近年、LSI(Large Scale Integration)は、微細化や高速化、高周波化の一途を辿
っている。このため、例えば、LSIを実装するパッケージ基板についても、高密度化と並んで、高速伝送に適した材料や構造が求められている。高密度な実装を実現するものとしては、例えば、ガラスエポキシ基板を用いたコア基板の上下にエポキシ樹脂を用いたビルトアップ層を逐次積み上げるビルドアップ多層配線基板がある。しかしながら、ビルドアップ多層配線基板は、層間接続ビアが銅メッキで形成されるため、製造プロセス上、ビアの上にビアを形成することが難しいことや、メッキ時間がかかるために手番が多く、層数が増えるとコストアップにつながることが知られている。
そこで、最近では、設計自由度が高く、伝送特性に優れた全層IVH(Interstitial Via-hole)基板が提案されている。全層IVH基板では、層間接続をするビア配線が導電
性ペーストで形成されている。よって、ビアの上にビアを形成したり、メッキを用いないので少ない手番で製造したりすることが可能であり、近年の更なる高密度化の要求に対応しやすい。
ところで、全層IVH基板の各配線層間を接続する方法の一つとして、スクリーン印刷を用いて導電性ペーストを充填する方法がある。スクリーン印刷に用いる導電性ペーストは、樹脂と金属紛体(スズ、ビスマス等)の混合物であり、積層時の熱と圧力によって紛体が溶融し、樹脂が硬化することで、電気的な接続を実現する。しかし、例えば、上記実施形態に係る2層構造の導電性ペーストのようなビア構造とはせず、単に1層構造の導電性ペーストのようなビア構造を採る場合、ビルトアップ基板と比べ、ビア抵抗が数10倍〜数100倍と高くなり、接続信頼性が低下する場合がある。この点、積層時の熱で溶融させる溶融型の導電性ペーストを層間接続に用いる場合、接続信頼性は確保しやすいものの、低融点なので熱で再溶融しやすく、また、導電性ペーストの溶融によって形成される金属合金が純金属に比べて基板変形に弱い場合がある。一方、積層時の圧力で接続する圧接型の導電性ペーストを層間接続に用いる場合、金属紛体の粒子サイズを小さくすると抵抗値が上がるために、高密度なビアを作製することが難しい場合がある。
一方、上記実施形態に係る製造方法であれば、各部材のビアホールに充填される導電性ペーストのうち他の部材の配線と接触する部分についてはビアホールの内部を満たす第1の導電性ペーストよりも粒子径の小さい導電性粒子を含有する第2の導電性ペーストを採用しているので、例えば、金属拡散接合させることもでき、ビアの抵抗値の低下や接続信頼性の向上を図ることができる。また、上記実施形態に係る製造方法であれば、通常のスクリーン印刷方法を用いてビアホール内への導電性ペーストの充填をすることができるので、製造が容易であり、接続信頼性の向上も図ることができる。
以下、配線基板を実際に作製し、比較実験を行ったので、その結果を以下に示す。上記実施形態に係る製造方法で製造したものを「実施例」と呼ぶことにする。また、上記実施形態に係る製造方法において、第2の導電性ペースト5を第1の導電性ペースト4に置き換えて製造したものを「比較例」と呼ぶことにする。
実施例および比較例の作製においては、第1の導電性ペースト4として、平均粒径が5μmのCu粒子とSn粒子を含有し、Cuが80%以上の混合比のものを採用した。また、第2の導電性ペースト5として、平均粒径が1μm以下のスズと銅とビスマス粒子を含有し、スズが70%以上の混合比のものを採用した。平均粒径が1μm以下の粒子の場合、配線2の表面粗さと同等の粒子サイズとなり、また、第1の導電性ペースト4に含有される導電性粒子の粒子径よりも小さいため、固相拡散しやすいと考えられる。
また、実施例および比較例の作製においては、18μmの銅箔を片面に設けた厚さ60μmの絶縁性の部材1にレーザーを用いて直径150μmのビアホールを形成した。そして、実施例においてはゴム製のスキージで第1の導電性ペースト4を印刷した後にステンレス製のスキージで第2の導電性ペースト5を印刷し、比較例においてはゴム製のスキージで第1の導電性ペースト4を印刷した後にステンレス製のスキージで第1の導電性ペースト4を印刷した。
また、実施例および比較例の作製においては、積み重ねた部材1の上に18μmの銅箔を更に重ねて真空プレス(200℃、3MPa)を行い、銅箔を両面に張り付けた両面銅張の板状の積層体6を作製した。次に、エッチングを行い、100個のビアがデイジーチェーンで接続されるようにした。なお、真空プレスは、温度が180℃以上220℃未満で、圧力が3MPa以上であれば、第2の導電性ペースト5に含有されるスズと銅が合金化された後、第1の導電性ペースト4に含有される導電性粒子同士が加圧によって電気的に接続される。
実施例および比較例のそれぞれについて、デイジーチェーンの両端間の抵抗値を計測し
たところ、実施例は100mΩ程度であったのに対し、比較例は1000mΩ程度であった。すなわち、実施例は、各ビアの電気抵抗値が比較例の10分の1程度であることが確認された。この比較結果より、上記実施形態のように、ビアホールに充填する導電性ペーストを、含有する導電性粒子の粒子径が互いに異なる2層構造にした場合、製造工数と原材料費の増加を抑制しながら接続信頼性の向上を図ることができることが判る。
なお、配線基板に形成する配線密度等にもよるが、第1の導電性ペーストに含有される導電性粒子の平均粒径が概ね10μm以下であれば、近年要求されている配線密度に対応可能である。また、上記実施例では、第1の導電性ペースト4としてCu粒子とSn粒子を含有し、第2の導電性ペースト5としてスズと銅とビスマス粒子を含有したものが採用されているが、例えば、銀(Ag)等のその他金属、或いは金属合金の粉末を含有していても同様の結果が得られると推定される。なお、例えば、第2の導電性ペースト5として、スズビスマスの合金を含有するものを用いれば約139℃で溶融させ、銅スズの合金を含有するものを用いれば約180℃で溶融させることができる。なお、例えば、第2の導電性ペースト5として融点が180℃程度のものを採用する場合、第1の導電性ペースト4には約200℃以上で溶融し合金化する金属配合のものを採用することが好ましい。また、この場合、第2の導電性ペースト5の樹脂にはエポキシ等を用いた200℃以下で熱硬化する材料を採用すれば、第1の導電性ペースト4の硬化時には第2の導電性ペースト5の樹脂を硬化させた状態にし、第1の導電性ペースト4の圧接時の流動変形を防ぐことができる。
1・・部材;2・・配線;3・・ビアホール;4・・第1の導電性ペースト;5・・第2の導電性ペースト;6・・積層体;10・・配線基板;V・・導電材;第1の層・・7;第2の層・・8

Claims (7)

  1. 配線を表面に有する部材を積層した積層体と、
    前記積層体の少なくとも何れかの配線層を形成する部材に設けられ、他の配線層の配線と接触するビアが配置されるビアホールと、
    前記ビアを形成する導電材であり、前記ビアホールの内部を満たす第1の導電性ペーストによって形成される第1の層と、含有する導電性粒子の粒子径が前記第1の導電性ペーストの導電性粒子より小さい第2の導電性ペーストによって形成される第2の層と、を有する導電材と、を備え、
    前記第2の層は、前記他の配線層の配線に接しており、且つ、前記第1の導電性ペーストの導電性粒子よりも融点の低い導電性粒子を含有する前記第2の導電性ペーストによって形成され、前記第2の導電性ペーストに含有される導電性粒子同士は溶着している
    配線基板。
  2. 前記第2の層は、前記第2の導電性ペーストの導電性粒子が前記他の配線層の配線および前記第1の層と拡散接合している、
    請求項1に記載の配線基板。
  3. 前記第1の層は、前記第1の導電性ペーストの導電性粒子同士が圧接している、
    請求項1または2に記載の配線基板。
  4. 配線を表面に有する部材にビアホールを形成し、
    前記ビアホールの内部を第1の導電性ペーストで満たし、
    前記ビアホールの開口部を、含有する導電性粒子の粒子径が前記第1の導電性ペーストの導電性粒子より小さい第2の導電性ペーストで覆い、
    前記部材とは異なる他の部材が形成する他の配線層の配線と前記第2の導電性ペーストとが接触するように前記部材同士を積み重ねて積層体を形成し、
    前記開口部を導電性ペーストで覆う際は、前記第1の導電性ペーストの導電性粒子よりも融点の低い導電性粒子を含有する前記第2の導電性ペーストで前記開口部を覆い、
    前記積層体を形成する際は、前記第2の導電性ペーストに含有される導電性粒子同士を溶着させる、
    配線基板の製造方法。
  5. 前記積層体を形成する際は、前記第2の導電性ペーストの導電性粒子を前記他の配線層の配線および前記第1の導電性ペーストの導電性粒子へ拡散接合させる、
    請求項4に記載の配線基板の製造方法。
  6. 前記積層体を形成する際は、前記第1の導電性ペーストの導電性粒子同士が圧接し、前記第2の導電性ペーストの導電性粒子同士が溶着する温度でプレスする、
    請求項4または5に記載の配線基板の製造方法。
  7. 前記ビアホールの内部を前記第1の導電性ペーストで満たす際は、柔軟性を有する道具で前記第1の導電性ペーストを前記部材の表面に押し広げ、
    前記ビアホールの内部を前記第2の導電性ペーストで満たす際は、少なくとも前記第1の導電性ペーストを押し広げる際よりも柔軟性の劣る道具で前記第2の導電性ペーストを前記部材の表面に押し広げる、
    請求項4から6の何れか一項に記載の配線基板の製造方法。
JP2014055072A 2014-03-18 2014-03-18 配線基板および配線基板の製造方法 Expired - Fee Related JP6476562B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014055072A JP6476562B2 (ja) 2014-03-18 2014-03-18 配線基板および配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014055072A JP6476562B2 (ja) 2014-03-18 2014-03-18 配線基板および配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2015177174A JP2015177174A (ja) 2015-10-05
JP6476562B2 true JP6476562B2 (ja) 2019-03-06

Family

ID=54256013

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014055072A Expired - Fee Related JP6476562B2 (ja) 2014-03-18 2014-03-18 配線基板および配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP6476562B2 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3473601B2 (ja) * 2000-12-26 2003-12-08 株式会社デンソー プリント基板およびその製造方法
JP2005050966A (ja) * 2003-07-31 2005-02-24 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP4287725B2 (ja) * 2003-10-06 2009-07-01 パナソニック株式会社 部品内蔵モジュールの製造方法
JP2005340279A (ja) * 2004-05-24 2005-12-08 Fujikura Ltd 多層配線板およびその製造方法
JP4747707B2 (ja) * 2004-11-09 2011-08-17 ソニー株式会社 多層配線基板及び基板製造方法
JP2006287019A (ja) * 2005-04-01 2006-10-19 Hitachi Metals Ltd 貫通電極付基板およびその製造方法
JP2009147026A (ja) * 2007-12-12 2009-07-02 Panasonic Corp 回路基板およびその製造方法

Also Published As

Publication number Publication date
JP2015177174A (ja) 2015-10-05

Similar Documents

Publication Publication Date Title
US7642468B2 (en) Multilayer wiring board and fabricating method of the same
JP4945974B2 (ja) 部品内蔵配線板
WO2013108599A1 (ja) 配線基板とその製造方法
US20070232059A1 (en) Multilayer interconnection substrate and method of manufacturing the same
JP5099272B1 (ja) 多層配線基板とその製造方法
JP2001237512A (ja) 両面回路基板およびこれを用いた多層配線基板ならびに両面回路基板の製造方法
JP4917668B1 (ja) 多層配線基板、多層配線基板の製造方法
JP2008294441A (ja) 導電ペーストを有する回路基板
WO2012086140A1 (ja) 多層配線基板、多層配線基板の製造方法、及びビアペースト
US8302297B2 (en) Method of fabricating a circuit board structure
WO2013099205A1 (ja) フレキシブル配線基板とその製造方法と、これを用いた実装製品と、フレキシブル多層配線基板
JP5261756B1 (ja) 多層配線基板
KR20150013008A (ko) 회로 기판, 회로 기판의 제조 방법 및 전자 기기
JP4268476B2 (ja) 導電性ペースト及び配線基板並びにその製造方法
WO2013118455A1 (ja) 抵抗形成基板とその製造方法
JP2012033879A (ja) 部品内蔵基板及びその製造方法
US20090107709A1 (en) Printed circuit board and manufacturing method thereof
JP6756569B2 (ja) 多層配線板の製造方法
JP5170570B2 (ja) 樹脂多層モジュール及び樹脂多層モジュールの製造方法
JP6476562B2 (ja) 配線基板および配線基板の製造方法
JP5130666B2 (ja) 部品内蔵配線板
US20090159318A1 (en) Printed circuit board and manufacturing method thereof
JP2008181914A (ja) 多層プリント配線板及びその製造方法
JP2014007256A (ja) 配線基板およびその製造方法
JP2014130919A (ja) 多層プリント配線基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180704

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190121

R150 Certificate of patent or registration of utility model

Ref document number: 6476562

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees