JP6476562B2 - 配線基板および配線基板の製造方法 - Google Patents
配線基板および配線基板の製造方法 Download PDFInfo
- Publication number
- JP6476562B2 JP6476562B2 JP2014055072A JP2014055072A JP6476562B2 JP 6476562 B2 JP6476562 B2 JP 6476562B2 JP 2014055072 A JP2014055072 A JP 2014055072A JP 2014055072 A JP2014055072 A JP 2014055072A JP 6476562 B2 JP6476562 B2 JP 6476562B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive paste
- conductive
- wiring
- via hole
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
配線を表面に有する部材を積層した積層体と、
前記積層体の少なくとも何れかの配線層を形成する部材に設けられ、他の配線層の配線と接触するビアが配置されるビアホールと、
前記ビアを形成する導電材であり、前記ビアホールの内部を満たす第1の導電性ペーストによって形成される第1の層と、含有する導電性粒子の粒子径が前記第1の導電性ペーストの導電性粒子より小さい第2の導電性ペーストによって形成される第2の層と、を有する導電材と、を備える、
配線基板。
配線を表面に有する部材にビアホールを形成し、
前記ビアホールの内部を第1の導電性ペーストで満たし、
前記ビアホールの開口部を、含有する導電性粒子の粒子径が前記第1の導電性ペーストの導電性粒子より小さい第2の導電性ペーストで覆い、
前記部材とは異なる他の部材が形成する他の配線層の配線と前記第2の導電性ペーストとが接触するように前記部材同士を積み重ねて積層体を形成する、
配線基板の製造方法。
ビアを形成し、複数の配線層間が層間接続される配線部材10が製造される。上記製造方法であれば、メッキ工程の追加や、小径の粒子を含有する比較的高価な導電性ペースト(本願でいう「第2の導電性ペースト」が一例に該当する)の使用量を抑制しているので、製造工数や原材料費の増加を抑制することができる。また、特定の部材1のビアホール3内に形成される導電材Vの第1の層7と他の部材1の配線2との間の接触部分に、第1の導電性ペースト4よりも径の小さい導電性粒子を含有する第2の導電性ペースト5を使って形成した第2の層8を設けているので、接続信頼性の向上を図ることができる。
っている。このため、例えば、LSIを実装するパッケージ基板についても、高密度化と並んで、高速伝送に適した材料や構造が求められている。高密度な実装を実現するものとしては、例えば、ガラスエポキシ基板を用いたコア基板の上下にエポキシ樹脂を用いたビルトアップ層を逐次積み上げるビルドアップ多層配線基板がある。しかしながら、ビルドアップ多層配線基板は、層間接続ビアが銅メッキで形成されるため、製造プロセス上、ビアの上にビアを形成することが難しいことや、メッキ時間がかかるために手番が多く、層数が増えるとコストアップにつながることが知られている。
性ペーストで形成されている。よって、ビアの上にビアを形成したり、メッキを用いないので少ない手番で製造したりすることが可能であり、近年の更なる高密度化の要求に対応しやすい。
たところ、実施例は100mΩ程度であったのに対し、比較例は1000mΩ程度であった。すなわち、実施例は、各ビアの電気抵抗値が比較例の10分の1程度であることが確認された。この比較結果より、上記実施形態のように、ビアホールに充填する導電性ペーストを、含有する導電性粒子の粒子径が互いに異なる2層構造にした場合、製造工数と原材料費の増加を抑制しながら接続信頼性の向上を図ることができることが判る。
Claims (7)
- 配線を表面に有する部材を積層した積層体と、
前記積層体の少なくとも何れかの配線層を形成する部材に設けられ、他の配線層の配線と接触するビアが配置されるビアホールと、
前記ビアを形成する導電材であり、前記ビアホールの内部を満たす第1の導電性ペーストによって形成される第1の層と、含有する導電性粒子の粒子径が前記第1の導電性ペーストの導電性粒子より小さい第2の導電性ペーストによって形成される第2の層と、を有する導電材と、を備え、
前記第2の層は、前記他の配線層の配線に接しており、且つ、前記第1の導電性ペーストの導電性粒子よりも融点の低い導電性粒子を含有する前記第2の導電性ペーストによって形成され、前記第2の導電性ペーストに含有される導電性粒子同士は溶着している、
配線基板。 - 前記第2の層は、前記第2の導電性ペーストの導電性粒子が前記他の配線層の配線および前記第1の層と拡散接合している、
請求項1に記載の配線基板。 - 前記第1の層は、前記第1の導電性ペーストの導電性粒子同士が圧接している、
請求項1または2に記載の配線基板。 - 配線を表面に有する部材にビアホールを形成し、
前記ビアホールの内部を第1の導電性ペーストで満たし、
前記ビアホールの開口部を、含有する導電性粒子の粒子径が前記第1の導電性ペーストの導電性粒子より小さい第2の導電性ペーストで覆い、
前記部材とは異なる他の部材が形成する他の配線層の配線と前記第2の導電性ペーストとが接触するように前記部材同士を積み重ねて積層体を形成し、
前記開口部を導電性ペーストで覆う際は、前記第1の導電性ペーストの導電性粒子よりも融点の低い導電性粒子を含有する前記第2の導電性ペーストで前記開口部を覆い、
前記積層体を形成する際は、前記第2の導電性ペーストに含有される導電性粒子同士を溶着させる、
配線基板の製造方法。 - 前記積層体を形成する際は、前記第2の導電性ペーストの導電性粒子を前記他の配線層の配線および前記第1の導電性ペーストの導電性粒子へ拡散接合させる、
請求項4に記載の配線基板の製造方法。 - 前記積層体を形成する際は、前記第1の導電性ペーストの導電性粒子同士が圧接し、前記第2の導電性ペーストの導電性粒子同士が溶着する温度でプレスする、
請求項4または5に記載の配線基板の製造方法。 - 前記ビアホールの内部を前記第1の導電性ペーストで満たす際は、柔軟性を有する道具で前記第1の導電性ペーストを前記部材の表面に押し広げ、
前記ビアホールの内部を前記第2の導電性ペーストで満たす際は、少なくとも前記第1の導電性ペーストを押し広げる際よりも柔軟性の劣る道具で前記第2の導電性ペーストを前記部材の表面に押し広げる、
請求項4から6の何れか一項に記載の配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014055072A JP6476562B2 (ja) | 2014-03-18 | 2014-03-18 | 配線基板および配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014055072A JP6476562B2 (ja) | 2014-03-18 | 2014-03-18 | 配線基板および配線基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015177174A JP2015177174A (ja) | 2015-10-05 |
JP6476562B2 true JP6476562B2 (ja) | 2019-03-06 |
Family
ID=54256013
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014055072A Expired - Fee Related JP6476562B2 (ja) | 2014-03-18 | 2014-03-18 | 配線基板および配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6476562B2 (ja) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3473601B2 (ja) * | 2000-12-26 | 2003-12-08 | 株式会社デンソー | プリント基板およびその製造方法 |
JP2005050966A (ja) * | 2003-07-31 | 2005-02-24 | Ngk Spark Plug Co Ltd | 配線基板及びその製造方法 |
JP4287725B2 (ja) * | 2003-10-06 | 2009-07-01 | パナソニック株式会社 | 部品内蔵モジュールの製造方法 |
JP2005340279A (ja) * | 2004-05-24 | 2005-12-08 | Fujikura Ltd | 多層配線板およびその製造方法 |
JP4747707B2 (ja) * | 2004-11-09 | 2011-08-17 | ソニー株式会社 | 多層配線基板及び基板製造方法 |
JP2006287019A (ja) * | 2005-04-01 | 2006-10-19 | Hitachi Metals Ltd | 貫通電極付基板およびその製造方法 |
JP2009147026A (ja) * | 2007-12-12 | 2009-07-02 | Panasonic Corp | 回路基板およびその製造方法 |
-
2014
- 2014-03-18 JP JP2014055072A patent/JP6476562B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2015177174A (ja) | 2015-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7642468B2 (en) | Multilayer wiring board and fabricating method of the same | |
JP4945974B2 (ja) | 部品内蔵配線板 | |
WO2013108599A1 (ja) | 配線基板とその製造方法 | |
US20070232059A1 (en) | Multilayer interconnection substrate and method of manufacturing the same | |
JP5099272B1 (ja) | 多層配線基板とその製造方法 | |
JP2001237512A (ja) | 両面回路基板およびこれを用いた多層配線基板ならびに両面回路基板の製造方法 | |
JP4917668B1 (ja) | 多層配線基板、多層配線基板の製造方法 | |
JP2008294441A (ja) | 導電ペーストを有する回路基板 | |
WO2012086140A1 (ja) | 多層配線基板、多層配線基板の製造方法、及びビアペースト | |
US8302297B2 (en) | Method of fabricating a circuit board structure | |
WO2013099205A1 (ja) | フレキシブル配線基板とその製造方法と、これを用いた実装製品と、フレキシブル多層配線基板 | |
JP5261756B1 (ja) | 多層配線基板 | |
KR20150013008A (ko) | 회로 기판, 회로 기판의 제조 방법 및 전자 기기 | |
JP4268476B2 (ja) | 導電性ペースト及び配線基板並びにその製造方法 | |
WO2013118455A1 (ja) | 抵抗形成基板とその製造方法 | |
JP2012033879A (ja) | 部品内蔵基板及びその製造方法 | |
US20090107709A1 (en) | Printed circuit board and manufacturing method thereof | |
JP6756569B2 (ja) | 多層配線板の製造方法 | |
JP5170570B2 (ja) | 樹脂多層モジュール及び樹脂多層モジュールの製造方法 | |
JP6476562B2 (ja) | 配線基板および配線基板の製造方法 | |
JP5130666B2 (ja) | 部品内蔵配線板 | |
US20090159318A1 (en) | Printed circuit board and manufacturing method thereof | |
JP2008181914A (ja) | 多層プリント配線板及びその製造方法 | |
JP2014007256A (ja) | 配線基板およびその製造方法 | |
JP2014130919A (ja) | 多層プリント配線基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170825 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170912 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180508 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180704 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190121 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6476562 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |