JP2006287019A - 貫通電極付基板およびその製造方法 - Google Patents

貫通電極付基板およびその製造方法 Download PDF

Info

Publication number
JP2006287019A
JP2006287019A JP2005105856A JP2005105856A JP2006287019A JP 2006287019 A JP2006287019 A JP 2006287019A JP 2005105856 A JP2005105856 A JP 2005105856A JP 2005105856 A JP2005105856 A JP 2005105856A JP 2006287019 A JP2006287019 A JP 2006287019A
Authority
JP
Japan
Prior art keywords
substrate
electrode
hole
metal film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005105856A
Other languages
English (en)
Inventor
Hiroyuki Nagatomo
浩之 長友
Shinji Furuichi
眞治 古市
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Proterial Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Priority to JP2005105856A priority Critical patent/JP2006287019A/ja
Publication of JP2006287019A publication Critical patent/JP2006287019A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】 電極が低電気抵抗で耐熱性があり、電極が貫通孔から離脱し難い貫通電極付基板を得る。
【解決手段】 Cu粉とSn粉の混合材を熱処理することで、Cu−CuSn−CuSnの3層構造を形成。CuSn領域を多くすることで電気抵抗を下げ、3層構造とすることで耐熱性を有する電極材6とする。貫通孔3の内壁に予め金属膜をスパッタ等で形成し、金属膜と電極材6とが一部合金化することで、電極6が貫通孔3に強固に保持された貫通電極付基板50が得られる。
【選択図】 図2

Description

本発明は、貫通電極を有するセラミックスやガラス基板に関し、特に基板に開けた貫通
孔に金属を充填して電極を形成した貫通電極付基板とその製造方法に関する。
電子デバイスやRFデバイス、光デバイスなどの分野では、小型薄型化や高周波化の要
求に対応するため、貫通電極付基板を用いて基板の表裏の電気的導通を得る方法が用いら
れている。貫通電極付基板使用例として、特許文献1に貫通電極付ガラス基板を用いた圧
力センサーが示されている。ダイヤフラムの変位を電気信号に変換し、貫通電極付基板を
通して電気信号を外部に引き出しているものである。特許文献2には、貫通電極付ガラス
基板を用いた圧力センサーが示されている。圧力を錘の変位で検知し、発生した電気信号
を外部に引き出すと同時に、錘を含む機械的に脆弱な部分を保護するのに貫通電極付ガラ
ス基板が用いられている。
特開2001−201418 図1、図2 特開平10−22514 図2、図20
貫通電極付基板の製造方法として、基板に開けた貫通孔に導電性のフィラーと樹脂バイ
ンダーを混練した導電性ペーストを充填する方法があり、セラミックス積層基板の貫通電
極形成に用いられている。特許文献3で開示されている、貫通孔をめっき金属で充填する
方法もある。
特開2003−60345 図1、図2
導電性フィラーと樹脂バインダーを混練した導電性ペーストを、貫通孔に充填する方法
を用いれば、低温加熱で比較的容易に貫通電極を形成することが可能である。しかし、樹
脂バインダーの熱膨張率が導電性フィラーの熱膨張率より大きいため、温度上昇すると樹
脂バインダーが膨張し導電性フィラーの接触面積が減ずるためか、電極の抵抗が上昇する
ことがあった。また、樹脂は高温で変質し分解し易く、分解時にガスの発生が懸念される
ので、用途が限定されることがある。このようなことから、導電性ペーストに樹脂バイン
ダーを用いることは、貫通電極の電気抵抗の安定性、耐熱性の面から適しているとは言い
難いところがあった。
貫通孔をめっきで金属充填する方法を用いると、CuやNiなどの高融点金属を充填す
ることが可能である。しかし、貫通孔にめっきで金属を均一に充填することは難しく、め
っき金属の内部に空洞が発生してしまうことがあった。また、めっき金属の析出速度が遅
く生産性に難があるという問題があった。
本発明は上記問題を解決するもので、耐熱性を得るために貫通電極をCuとSnもしく
はCuSn合金の電極材で形成し、また、電極材と貫通孔内壁に設けられた金属膜aを合
金化することで、貫通電極の強い密着力と安定した電極の電気抵抗が得られる貫通電極付
基板とその製造方法を提供するものである。
本発明の貫通電極付基板は、ガラス基板もしくはセラミックス基板の板厚方向に貫通す
る孔に、電極となる金属を充填した貫通電極付基板であり、貫通孔内壁面には0.5μm
厚以上の金属膜aが形成され、貫通孔はCuとSn、CuとSnの合金から構成される電
極材が充填されていることが好ましい。
電極材はCuの表面がCuSnの合金層とCuSnの合金層で被覆構成された3
層構造体で主構成されている。中心部がCuで中間層がCuSnの合金層、最外層がC
Snの合金層で構成されている。大部分の3層構造体は、CuSn合金層同士
もしくはSnで接合されており、一部はCuSn合金層とSnで接合されている。3層
構造体と金属膜a間は、金属膜aとCuSnとで構成される合金であることが好まし
い。3層構造体と金属膜a間を合金化することで、3層構造体と金属膜a間の強固な結合
が得られ、電極材が貫通孔から抜け落ちると言うような不具合を解消できる。
中心部のCuは、5mass%以下であれば他の金属元素を含んでいても良いものであ
る。Cu表面とSnの合金化を促進するため、中心部のCuにSnを含むことは好ましい
ものである。同様に、SnにもCuが含まれることも好ましいものである。CuとSnの
合金化、金属膜aとSn間および金属膜aとCuSn間の合金化を、阻害するような
金属の含有は避けることが良い。
電極材の融点が300℃以上であることが好ましい。電極材の融点を300℃以上とす
ることで、鉛フリー半田を使用することが可能となる。また、300℃以上に基板を加熱
しながら数100Vの電圧を印加する陽極接合を行うことも可能となる。より好ましくは
、電極材の融点は400℃以上である。
本発明に用いる基板材料は、400℃以上の耐熱性を有する材料が好ましい。樹脂等の
有機材料の多くは加熱によって軟化や変質を起こす恐れがあり、寸法精度が維持できなく
なるだけでなく、ガス等も発生するため適した材料とは言い難い。セラミックスやガラス
は加熱しても、400℃以下では軟化や変質を起こすことはないため、好適な材料と言え
る。セラミックス材料としては、アルミナやジルコニア、マグネシア、窒化珪素、酸化チ
タン、チタン酸バリウム、タンタル酸リチウム、ニオブ酸リチウム、ニッケル亜鉛フェラ
イトなどの絶縁性材料を用いることができる。ガラス材料としては、鉛ガラスやソーダガ
ラス、硼珪酸ガラスなどを用いることができる。
電子デバイスやRFデバイス、光デバイスなどのマイクロデバイスでは、パッケージン
グに陽極接合法と呼ばれる技術が使用されている。マイクロデバイスを形成したシリコン
基板と貫通電極付ガラス基板を、陽極接合法を使ってウエハーサイズもしくはチップサイ
ズで接合し、パッケージングする方法が開発され製品への適用が試みられている。陽極接
合法は基板を300℃〜400℃に加熱しながら数100V前後の電圧を印加して接合す
る方法である。ガラス基板はシリコン基板と熱膨張率が近く、アルカリ金属イオンを含有
していることが好ましい。ガラス基板は陽極接合時に300℃〜400℃に加熱するので
、ガラスの軟化点は400℃以上であることが好ましい。
貫通孔は、レーザーやブラスト、エッチングなどの方法で基板に形成することができる
。基板にフォトレジストなどでマスクを形成し、化学エッチングやブラストで貫通孔を形
成する方法は、多数の貫通孔を同時に形成できるので好ましい方法である。貫通孔の平面
形状は、円形や楕円形、多角形、矩形、不定な形状でも良く、深さ方向で形状が変化し、
基板表裏で貫通孔の形状や大きさが異なっても良いものである。
貫通電極表面と基板表面が、同一面であることが好ましい。同一面とすることで、貫通
電極基板上に機能素子等を形成しても特性が安定すること、機能素子等を形成する装置へ
の貫通基板の保持が容易になる。また、電極から引き回す配線の接続不良を防ぐことがで
きる。
貫通孔内壁の貫通孔端近傍の領域に、金属膜aが形成されており、充填された電極材と
金属膜aの接触部は合金化して結合されることが好ましい。金属膜aは、少なくとも基板
表面から孔の深さ方向に向かって、片側で基板厚の1/4以上形成されていることが好ま
しい。電極材と基板の面を同一にするための加工代より、大きく金属膜aが形成されてい
ること、言い換えると平坦化加工された後でも、金属膜aは貫通孔内壁に残っていること
が好ましいものである。より好ましくは、貫通孔内壁全面に金属膜aが形成されているこ
とである。金属膜aを0.5μm厚以上とすることで、貫通孔内壁の面粗さの凹凸を埋め
、緩やかな凹凸状態とすることができる。貫通孔内壁を緩やかな凹凸状態にすることで、
電極材と貫通孔表面間に気泡の取り込みを少なくでき、結合面積が大きくなることで電極
材の強固な接合が得られる。また、金属膜aと電極材との接触部は合金化して結合される
ため、熱が加わったときでも電極材が貫通孔から抜け出るようなことはない。
貫通孔の内壁面に形成する金属膜aは、単体の金属もしくは合金の単層膜か、基板側と
電極側で組成が異なる少なくとも2層以上の金属膜で構成されていても良い。金属膜の形
成方法は、蒸着法やスパッタ法、めっき法などを用いることができる。貫通孔内壁に接す
る第一層目の金属膜は、貫通孔内壁への付着強度が高い膜が得られるスパッタ法を用いる
のが好ましい。貫通孔内壁への膜の付着強度が、電極材と貫通孔との接合強度を左右する
ものであり、高い付着強度が望まれるものである。
貫通孔の内壁面に形成する金属膜aの第一層目は、密着性に優れたCr膜を用いること
が好ましい。Cr膜厚は0.02μmより薄いと密着力を得る効果が小さいので、貫通孔
の内壁面の凹凸表面を覆うことができる0.02μm以上の膜厚とすることが好ましい。
金属膜aの最表面の膜は、NiもしくはNiを主成分とする合金であることが好ましい。
金属膜aと電極材との界面に拡散反応によって合金層が形成されるので、金属膜aを電極
材と合金を作り易いNi系とすることで、強固な結合が得られるものである。合金層が形
成され金属膜aと電極材が強固に結合されることで、金属膜aと電極材の熱膨張率の差に
よる応力や機械的な外力が加わっても、貫通孔から電極材が抜け出るようなことはない。
本発明の貫通電極付基板は、貫通孔を有する基板の貫通孔内壁に金属膜aを形成する工
程、Cu粉とSn粉、フラックスを混合し混合材を得る工程、混合材を貫通孔に充填する
工程、60℃〜200℃で一次ベークする工程、240℃〜300℃でニ次ベークする工
程、300℃〜550℃で三次ベークする工程、基板両面を研削もしくは研磨で平坦化す
る工程を有することが好ましい。
一次ベーク工程は、混合材中のフラックスを流動化させて混合材中の気泡を除去し、貫
通孔に混合材の充填密度を上げることを行う。気泡除去の効率を上げるため、減圧中でベ
ーク処理を行うのが好ましい。常圧であれば、CuやSnの酸化を抑えるため不活性ガス
雰囲気で行うことが好ましい。
二次ベーク工程は、CuとSnの3層構造体の形成、3層構造体の一体化、3層構造体
と金属膜aの一体化を行う。3層構造体の形成とは、Cu粉末とSn粉末が拡散反応しC
uをCuSnが覆い、更にCuSnをCuSnが覆う3層構造体を作ることであ
る。前記、3層構造体を形成すると同時に、3層構造体同士を接合し電極材とするもので
ある。3層構造体は最表面のCuSn同士か、CuSnと遊離しているSnと結
合し一体化する。3層構造体が一体化することで低抵抗な電極材となる。また、同時に金
属膜aは3層構造体のCuSnおよび、遊離しているSnと結合し一体化する。金属
膜aと一体化することで、貫通孔に電極材が強固に保持されることになる。二次ベークは
不活性ガス雰囲気もしくは減圧雰囲気で行うことが好ましい。
三次ベーク工程は、3層構造体のCuSn層の厚みを厚くすることが主な目的である
。3層構造体同士の一体化と金属膜aとの一体化も進むが、これらは副次的な効果である
。3層構造体の中間層であるCuSn層の厚みを、二次ベーク後の厚みに対し5倍以上
とすることで、電極材の電気抵抗を下げることができる。CuSn層厚が増えることで
、中心部のCuの領域が減少していく。最表層のCuSn層の厚みもSnとの合金化
が進み数倍程度の厚みとなる。三次ベークは不活性ガス雰囲気もしくは減圧雰囲気で行う
ことが好ましい。
電極材の主構成をCuとSnからなる3層構造体とすることで、低電気抵抗で300℃
以上の融点を有する電極材を得た。貫通孔に内壁に金属膜aを形成し、電極材と一体化さ
せることで、電極材は貫通孔に強固に保持され、信頼性の高い貫通電極付基板を得ること
ができた。
以下、本発明の実施の形態について図面を用いて詳細に説明する。説明を解りやすくす
るために同一の部位、部品には同一の記号を用いている。
図1に、本発明の貫通電極付基板の斜視図を示す。基板1”の厚み方向に貫通した孔に
金属が充填されて形成された電極6が所定の間隔で設けられている。図2は、本発明実施
例1で用いた貫通電極付基板の製造方法を示す。図2a)〜図2j)を用いて、製造方法
(工程)を説明する。以降、電極6は電極材と称することもある。
図2a)〜図2c)は、基板1に貫通孔3を形成する工程である。基板1は、直径が1
00mmφで板厚400μmの硼珪酸ガラスである。用いた硼珪酸ガラスは、コーニング
社のパイレックス(登録商標)である。基板1の片面全面に厚さ90μmのフィルムレジ
スト2を接着し、露光と現像を行った。フィルムレジスト2に、φ130μmの円形のパ
ターン30を形成した(図2a))。 フィルムレジスト2をマスクとして、砥粒31を
高速で基板に噴射するブラスト法で基板1を削り取った。ブラストに用いた砥粒31は炭
化珪素(SiC)粉末で粒径は400番を使用した。砥粒31の噴射圧力は0.35MP
aとした。フィルムレジスト2を形成した基板1の片面から砥粒を基板全面に噴射して、
基板1の窪みを深くしていき最終的に貫通孔3を形成した(図2b))。ブラスト加工終
了後、フィルムレジスト2を剥離除去し、貫通孔3が設けられた基板1’を得た(図2c
))。貫通孔3は、砥粒を噴射した面側の直径がφ180μm、反対面側の直径がφ70
μmの略円錐台状となった。
図2d)〜図2f)は、貫通孔3の内壁に金属膜a4を形成する工程である。貫通孔3
が形成された基板1’の両面に、フィルムレジスト32を接着し、露光と現像を行った。
貫通孔3の基板の周辺が露出するように、貫通孔3より数10μm大きな孔径になるにフ
ィルムレジスト32をパターニングした(図2d))。次に、貫通孔3の内壁に金属膜a
4を形成した。金属膜a4は、スパッタリング法でCr膜とNi膜を形成し、さらにその
上に無電解めっき法でNi膜を形成した。スパッタで形成したCr膜の膜厚は0.02μ
m、Ni膜の膜厚は0.08μmである。スパッタは基板の片面毎に行い、基板1’の両
面側から100μm程度の深さまで、CrとNiの2層膜を形成し、同2層膜上に無電解
めっき法でNi膜を3μm形成した(図2e))。フィルムレジスト32を除去し、貫通
孔の内壁と貫通孔周辺に金属膜a4が形成された基板1’を得た(図2f))。
図2g)〜図2i)は、電極を形成する工程である。基板1’にスクリーンマスク34
を密着固定し、貫通孔3に混合材5をスクリーン印刷法を用い充填した(図2g))。混
合材5は、平均粒径11μmのSn粉と平均粒径30μmのCu粉、グリス状のフラック
スを混練した。混合材の粘度は150Pa・Sに調製した。Sn粉とCu粉の配合比は、
重量比で0.5:0.5とした。スクリーンマスク34の開口ピッチは貫通孔3と同ピッ
チで、スクリーンマスク34の開口径は貫通孔径より約30μm大きくした。混合材5は
貫通孔3にへら33を矢印方向に動かしながら摺り込むように充填した。混合材5が基板
1’表面から僅かにはみだすように充填した。スクリーンマスク34を除去して、貫通孔
3に混合材5が充填された基板1’を得た(図2h))。
貫通孔3に混合材5が充填された基板1’を窒素雰囲気のオーブンで、一次から三次ベ
ークを行い混合材5を合金化し電極材6とした(図2i))。一次ベークの加熱条件は、
予め70℃に昇温したオーブンに基板1”を投入し、25分間保持した。加熱することで
混合材5中のフラックスを流動化させ、混合材5を貫通孔3に充填した際に混合材5内に
巻き込んだ気泡を、混合材5の表面に排出させた。二次ベークは、窒素雰囲気の電気炉を
用いて行った。二次ベークの加熱条件は、室温から150℃まで昇温して5分間保持し、
その後270℃まで昇温して3分間保持とした。Snの融点232℃より高温で保持する
ことで、混合材5中のSn粉は熔融して液状になり、Cu粉の隙間に浸透させた。熔融し
たSnはCu粉と反応し、CuをCuSnが覆い、CuSnをCuSnが覆う3
層構造体を作る。3層構造体は3層構造体同士もしくはSnと接合して電極材6を形成し
た。また、金属膜a4と3層構造体およびSnが接合して、貫通孔3に強固に電極材6を
形成した。混合材5中のフラックス成分が加熱により、電極材6表面に析出してくるので
、炉から取り出し室温まで冷却したのち、析出したフラックスを有機溶剤で洗浄除去した
。三次ベークは、窒素雰囲気の電気炉を用いて行った。三次ベークの加熱条件は、室温か
ら500℃まで2時間かけて昇温し、500℃で1時間保持した。
基板1’の表裏両面にはみ出した電極材6を除去するために、基板表裏面を10μmず
つ研磨し、電極材6と基板1”の面が同一の、貫通電極付基板50を得た(図2j))。
一次べークから三次ベークにおける混合材5と金属膜a4の変化を、図2i)のw部を
拡大して図3a)から図3c)に示すとともに、詳細に説明する。図3a)は、一次ベー
ク完了後、図3b)は二次ベーク完了後、図3c)は三次ベーク完了後のw部を模式的に
示す。図3a)に示す一次ベーク完了後は、ベーク温度が70℃とSnおよびCuの融点
よりも低温であるため、Sn粉8とCu粉9とも形状の外観的変化は見られない。Sn粉
8とCu粉9の隙間には、フラックス10が充填されている。基板1’に設けられた貫通
孔の内壁には、金属膜a4が形成されており、金属膜a4はCr膜12とNi膜11の2
層となっている。
図3b)に示す二次ベーク完了後は、ベーク温度が270℃とSnの融点よりも高温で
保持したためSn紛が熔融し、Cu粉9や金属膜a4と反応を起こした。Sn粉8が熔融
してCu粉9の隙間に浸透し、フラックス10は析出し電極材6の表面に追い出される。
追い出されたフラックス10の図示は省略した。同時にCu粉9の表面は熔融したSnと
反応し、CuSn13とその外側にCuSn14が形成された3層構造体となる。
3層構造体は、CuSn14同士もしくはSn15と結合し一体化される。また、金
属膜a4の表面のNi膜11と熔融したSnとで合金反応を起こしNiSnを主とす
るNiSn合金16が形成される。このNiSn合金16が、貫通孔内壁に形成した金属
膜a4と電極材6の間を強固に結合する役割を果たす。3層構造体のCuSn14と
Ni膜11との間でも合金反応を起こし合金層が形成されるが、図ではNiSn合金16
として描いている。
図3c)に示す三次ベーク完了後は、500℃に加熱するためCuとSnの合金反応が
更に進行する。Cu粉9の表面のCuSn13が、主にCu粉9を侵食するように成長
して大きくなる。二次ベーク完了後の3層構造体同士の結合は最表面のCuSn14
で行われていたが、三次ベーク完了後ではCuSn同士が結合するものも現われる。
3層構造体の組成や組成領域幅、金属膜aと電極材の接合部の構造等は、電極部を研磨
して顕微鏡観察と組成分析を行い評価した。顕微鏡観察には、走査型電子顕微鏡(Sca
nning Electron Microscope :SEM)を用いた。組成分析
には、エネルギー分散型X線分光測定器(Energy Dispersive X−r
ay Spectroscopy :EDX)を用いた。SEMで観察しながら任意の部
位をEDXで分析を行った。研磨した電極部をSEMで観察すると、CuとCuSn、
CuSn、Snの部位で、また、金属膜aとSn、CuSnの接合部で、僅かで
あるが色が変わって観察される。異なる色の部位にX線を当てて組成分析を行なった。ま
た、SEMの表示画面上や写真から各部位の長さを求めた。
二次ベーク、三次ベーク完了後の試料をEDXで組成分析し、CuはSnと反応してC
u−CuSn−CuSnの3層構造になっていることが確認できた。同様に、金属
膜aと接して合金を形成するSnとCuSnは、観察される色も検出される組成も異
なっている。接合部は、NiSnを主とするNiSn合金が生成されていることが確
認できた。
ベークによる3層構造体の変化について、各組成領域の大きさで評価した。各組成領域
の大きさは、SEMで観察される色の違いとEDXの分析値から求めているので、ある程
度の範囲を持った数値となるが、本項では、約50個の測定値の平均で説明を行う。3層
構造体の中心部のCuは、初期および一次ベーク後では直径30μmであるが、二次ベー
ク後ではSnとの反応が進み直径21μmまで減少し、更に三次ベーク後では直径7μm
まで減少している。中間層のCuSnは層の厚みで表している。一次ベーク後にはCu
Snはまだ生成されていないが、二次ベーク後では3μmの厚みに成長している。三次
ベークはCuSn層を厚くして、電極材の電気抵抗を下げることを目的の一つとしてお
り、三次ベーク後では、二次べーク後の14倍近い41μm厚になっている。中心部のC
uの直径が二次ベークから三次ベークで約1/3まで減っていることから、中間層のCu
Snの生成は、中心部方向にも進んでいることが判る。最外層のCuSnは二次ベ
ーク後では10μmであるが、三次ベーク後では3倍近い28μmであった。三次ベーク
で中間層のCuSn厚は約14倍、最外層のCuSn厚は約3倍となり、中間層の
厚み増加が大きいことが確認できた。
示差熱分析装置を使って、完成した貫通電極付基板の融点を評価し、図4に測定結果示
す。図4a)は、貫通孔充填前の混合材5の吸熱反応の測定結果である。226℃付近に
強い吸熱反応が現われており、混合材5の融点が226℃であることを示している。これ
は、フラックスが影響していると考えられる。図4b)は、貫通電極付基板完成後の電極
材6の吸熱反応の測定結果である。226℃付近の吸熱反応はなくなっており、500℃
まで目立った吸熱反応は発生していない。350℃付近に新たな吸熱反応が発生している
が、吸熱量はわずかであり、この反応が貫通電極全体の融点に影響を与えるほどの量では
ない。したがって、一次ベークから三次ベーク処理を実施し、Cu粉9とSn粉8の合金
化を促進することで、貫通電極全体の融点は少なくとも500℃以上であることが判った
貫通電極付基板の電極材の抵抗値を評価した。貫通電極を直列に接続するように貫通電
極付基板の表裏に配線パターンを形成してその抵抗値を測定し、貫通電極一つ当りの抵抗
値を求めた。その結果、貫通電極一つ当り0.007Ωと十分に小さい抵抗値が得られた
。参考までに、本実施例と同様の形状の電極をSnもしくはCuで作製すると、Snは0
.007Ω、Cuは0.001Ωと計算される。これらの値と比較しても、本実施例の電
極の抵抗0.007Ωは実用的に問題ないものと言える。
貫通電極付基板の電極材の結合強度を評価した。評価方法はテープ法とピン押し法であ
る。テープ法は、貫通電極付基板に粘着テープを貼り付け剥がした時に、電極材が基板か
ら剥れるか否かで判定するものである。約5000電極数に相当する貫通電極付基板を評
価したが、基板から剥れた電極材はなかった。ピン押し法は、電極材を虫ピンで押して抜
け出るか否かで判定するものである。実体顕微鏡下で1000個の電極を虫ピンで押して
評価したが、基板から抜け出た電極材はなかった。虫ピンで電極材を押す力は、電極材の
表面に虫ピンの跡が僅かに付く程度とした。
本発明の他の実施例として、混合材5のSn紛8とCu粉9の配合重量比を変えて貫通
電極付基板を作製して耐熱性を評価した。混合材の配合重量比以外は、実施例1と同じと
した。Sn粉とCu粉の配合重量比はSn粉:Cu粉で、0.3:0.7、0.4:0.
6、0.5:0.5、0.6:0.4、0.7:0.3とした。配合重量比0.5:0.
5は、実施例1と同じである。
貫通電極付基板の耐熱性は、窒素雰囲気の電気炉中で400℃と500℃で1時間加熱
を行い、冷却後貫通電極の外観を観察し加熱前後での変化の有無で評価した。図5に加熱
試験後の貫通電極の外観評価結果を示す。観察した電極数は各2000個である。400
℃の加熱試験では何れの配合重量比の試料にも、変化は見られなかった。500℃の加熱
試験では、Sn粉とCu粉の配合重量比が0.7:0.3の貫通電極付基板では、Cu粉
と十分に合金化反応を起こすだけのSn粉がないためか、電極材同士の結合が弱く、数%
の電極表面に亀裂が観察された。また、0.3:0.7の貫通電極付基板では、Cu粉と
合金化できないSnが多く残留しているため、加熱時のSnが再溶融し電極材が流動して
しまうためか、貫通電極表面の数%に凹凸が発生した。数%の電極に亀裂が観察された配
合重量比0.7:0.3や、数%の電極に凹凸が発生した配合重量比0.3:0.7の貫
通電極付基板でも使用できないと言うレベルの変化ではなかった。電極表面形状の安定性
の点から耐熱性を論じると、Sn粉とCu粉の配合重量比が、0.3:0.7〜0.7:
0.3の範囲では耐熱性400℃、0.4:0.6〜0.6:0.4の範囲では耐熱性5
00℃が得られることが確認できた。
本発明の貫通電極基板の斜視図である。 本発明の貫通電極基板の製造方法(工程)を説明する図である。 本発明の貫通電極基板の一次ベークから三次ベークにおける混合材と金属膜aの変化を説明する図である。 本発明の貫通電極基板の吸熱反応の測定結果を説明する図である。 本発明実施例2のCu粉とSn紛の混合比と耐熱性の関係を説明する図である。
符号の説明
1’,1” 基板、2 フィルムレジスト、3 貫通孔、4 金属膜a、5 混合材、
6 電極(電極材)、8 Sn粉、9 Cu粉、10 フラックス、11 Ni膜、
12 Cr膜、13 CuSn、14 CuSn、16 NiSn合金、
30 円形のパターン、31 砥粒、32 フィルムレジスト、33 へら、
34 スクリーンマスク、50 貫通電極付基板。

Claims (10)

  1. ガラス基板もしくはセラミックス基板の板厚方向に貫通する孔に、電極となる金属を充
    填した貫通電極付基板であって、貫通孔内壁面に0.5μm厚以上の金属膜aが形成され
    、貫通孔は銅(Cu)と錫(Sn)、銅と錫の合金から構成される電極材が充填されてい
    ることを特徴とする貫通電極付基板。
  2. 電極材はCuの表面がCuSnの合金層とCuSnの合金層で被覆構成された3
    層構造体で主構成され、3層構造体同士はCuSn合金層もしくはCuSn合金層
    、Snで接合され、3層構造体と金属膜a間は金属膜aとCuSnとで構成される合
    金層で接続されていることを特徴とする請求項1に記載の貫通電極付基板。
  3. 前記電極材の融点が300℃以上であることを特徴とする請求項1記載の貫通電極付基
    板。
  4. 前記セラミック基板の材質は、アルミナ、ジルコニア、マグネシア、窒化珪素、酸化チ
    タン、チタン酸バリウム、タンタル酸リチウム、ニオブ酸リチウム、ニッケル亜鉛フェラ
    イトであることを特徴とする請求項1に記載の貫通電極付基板。
  5. 前記ガラス基板の軟化点が400℃以上であることを特徴とする請求項1に記載の貫通
    電極付基板。
  6. 前記貫通孔の内壁面に設けられた金属膜aが、基板側と電極側で組成が異なる少なくと
    も2層以上の膜で構成されていることを特徴とする請求項1に記載の貫通電極付基板。
  7. 前記金属膜aの基板側の層はクロム(Cr)であり、電極側の層はニッケル(Ni)を
    主成分とする金属であることを特徴とする請求項6に記載の貫通電極付基板。
  8. 貫通孔を有する基板の貫通孔内壁に金属膜aを形成する工程、Cu粉とSn粉、フラッ
    クスを混合し混合材を得る工程、混合材を貫通孔に充填する工程、60℃〜100℃で一
    次ベークする工程、240℃〜300℃でニ次ベークする工程、300℃〜550℃で三
    次ベークする工程、基板両面を研削もしくは研磨する工程を有することを特徴とする請求
    項1に記載の貫通電極付基板の製造方法。
  9. 一次ベーク工程でフラックスを流動化して混合材中の気泡を除去し、二次ベーク工程で
    Sn粉を溶解,流動させ、Cu粉との合金化を進め、Cu−CuSn−CuSn
    3層構造体を形成させ、また、金属膜aとの接合を行い、三次ベーク工程でCuSn層
    の厚みを増加させて、電極材の電気抵抗を下げることを特徴とする請求項8に記載の貫通
    電極付基板の製造方法。
  10. 二次ベーク後のCuSn層厚を、三次ベーク工程で5倍以上にすることを特徴とする
    請求項8および9に記載の貫通電極付基板の製造方法。
JP2005105856A 2005-04-01 2005-04-01 貫通電極付基板およびその製造方法 Pending JP2006287019A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005105856A JP2006287019A (ja) 2005-04-01 2005-04-01 貫通電極付基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005105856A JP2006287019A (ja) 2005-04-01 2005-04-01 貫通電極付基板およびその製造方法

Publications (1)

Publication Number Publication Date
JP2006287019A true JP2006287019A (ja) 2006-10-19

Family

ID=37408572

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005105856A Pending JP2006287019A (ja) 2005-04-01 2005-04-01 貫通電極付基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP2006287019A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008103548A (ja) * 2006-10-19 2008-05-01 Sumitomo Electric Ind Ltd 多層プリント配線板及びその製造方法
WO2012111185A1 (ja) * 2011-02-15 2012-08-23 三菱電線工業株式会社 はんだめっき銅線およびその製造方法
JP5099272B1 (ja) * 2011-12-26 2012-12-19 パナソニック株式会社 多層配線基板とその製造方法
WO2013099204A1 (ja) * 2011-12-26 2013-07-04 パナソニック株式会社 配線基板とその製造方法
WO2013099205A1 (ja) * 2011-12-28 2013-07-04 パナソニック株式会社 フレキシブル配線基板とその製造方法と、これを用いた実装製品と、フレキシブル多層配線基板
CN103378816A (zh) * 2012-04-27 2013-10-30 精工爱普生株式会社 基底基板、电子器件以及基底基板的制造方法
KR101377004B1 (ko) 2011-06-17 2014-03-26 한양대학교 에리카산학협력단 관통전극형성용 입자 및 이를 이용한 관통전극 형성방법
JP2015177174A (ja) * 2014-03-18 2015-10-05 富士通株式会社 配線基板および配線基板の製造方法
JP2016072449A (ja) * 2014-09-30 2016-05-09 大日本印刷株式会社 導電材充填貫通電極基板及びその製造方法
JP2017130623A (ja) * 2016-01-22 2017-07-27 株式会社村田製作所 充填用ペースト材料、それを用いたビアホール導体の製造方法および多層基板の製造方法
WO2018186049A1 (ja) * 2017-04-06 2018-10-11 株式会社村田製作所 複合多層基板
US11152294B2 (en) * 2018-04-09 2021-10-19 Corning Incorporated Hermetic metallized via with improved reliability
US11760682B2 (en) 2019-02-21 2023-09-19 Corning Incorporated Glass or glass ceramic articles with copper-metallized through holes and processes for making the same

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008103548A (ja) * 2006-10-19 2008-05-01 Sumitomo Electric Ind Ltd 多層プリント配線板及びその製造方法
WO2012111185A1 (ja) * 2011-02-15 2012-08-23 三菱電線工業株式会社 はんだめっき銅線およびその製造方法
JPWO2012111185A1 (ja) * 2011-02-15 2014-07-03 三菱電線工業株式会社 はんだめっき銅線およびその製造方法
KR101377004B1 (ko) 2011-06-17 2014-03-26 한양대학교 에리카산학협력단 관통전극형성용 입자 및 이를 이용한 관통전극 형성방법
JP5333701B1 (ja) * 2011-12-26 2013-11-06 パナソニック株式会社 配線基板とその製造方法
JP5099272B1 (ja) * 2011-12-26 2012-12-19 パナソニック株式会社 多層配線基板とその製造方法
WO2013099204A1 (ja) * 2011-12-26 2013-07-04 パナソニック株式会社 配線基板とその製造方法
CN103348778A (zh) * 2011-12-26 2013-10-09 松下电器产业株式会社 配线基板及其制造方法
CN103416111A (zh) * 2011-12-28 2013-11-27 松下电器产业株式会社 挠性线路基板及其制造方法、使用该挠性线路基板的安装产品以及挠性多层线路基板
WO2013099205A1 (ja) * 2011-12-28 2013-07-04 パナソニック株式会社 フレキシブル配線基板とその製造方法と、これを用いた実装製品と、フレキシブル多層配線基板
JP5333702B1 (ja) * 2011-12-28 2013-11-06 パナソニック株式会社 フレキシブル配線基板とその製造方法と、これを用いた実装製品と、フレキシブル多層配線基板
CN103378816B (zh) * 2012-04-27 2017-05-10 精工爱普生株式会社 基底基板、电子器件以及基底基板的制造方法
CN103378816A (zh) * 2012-04-27 2013-10-30 精工爱普生株式会社 基底基板、电子器件以及基底基板的制造方法
JP2013232546A (ja) * 2012-04-27 2013-11-14 Seiko Epson Corp ベース基板、電子デバイスおよびベース基板の製造方法
JP2015177174A (ja) * 2014-03-18 2015-10-05 富士通株式会社 配線基板および配線基板の製造方法
JP2016072449A (ja) * 2014-09-30 2016-05-09 大日本印刷株式会社 導電材充填貫通電極基板及びその製造方法
JP2017130623A (ja) * 2016-01-22 2017-07-27 株式会社村田製作所 充填用ペースト材料、それを用いたビアホール導体の製造方法および多層基板の製造方法
WO2018186049A1 (ja) * 2017-04-06 2018-10-11 株式会社村田製作所 複合多層基板
JPWO2018186049A1 (ja) * 2017-04-06 2019-11-14 株式会社村田製作所 複合多層基板
US11152294B2 (en) * 2018-04-09 2021-10-19 Corning Incorporated Hermetic metallized via with improved reliability
US11201109B2 (en) 2018-04-09 2021-12-14 Corning Incorporated Hermetic metallized via with improved reliability
US11760682B2 (en) 2019-02-21 2023-09-19 Corning Incorporated Glass or glass ceramic articles with copper-metallized through holes and processes for making the same

Similar Documents

Publication Publication Date Title
JP2006287019A (ja) 貫通電極付基板およびその製造方法
JP6297082B2 (ja) セラミック基板およびその製造方法
JP5500983B2 (ja) 微小構造体装置および微小構造体装置の製造方法
TWI598006B (zh) 瓷金貫孔基板及其之製造方法
JP6347104B2 (ja) 電気配線層の製造方法、電気配線層形成用部材、電気配線層、電気配線基板の製造方法、電気配線基板形成用部材、電気配線基板、振動子、電子機器および移動体
JP5424632B2 (ja) インクジェット記録ヘッド用基板の製造方法
JP5431598B2 (ja) メタライズド基板、金属ペースト組成物、および、メタライズド基板の製造方法
JP5641451B2 (ja) 金属セラミック基板
TW201244867A (en) Electroconductive bonding material, method for bonding conductor, and method for manufacturing semiconductor device
JP6774898B2 (ja) 貫通電極を有する両面配線基板及びその製造方法
JP2013083620A (ja) プローブカード及びその製造方法
CN109315070A (zh) 多层基板的制造方法
JP2006165137A (ja) 貫通電極付基板およびその製造方法
JP2012114213A (ja) 配線基板およびその製造方法
JP5653329B2 (ja) 電子装置
JP5300698B2 (ja) 配線基板
JPH09186161A (ja) 半導体装置のはんだバンプ形成方法
JP4520665B2 (ja) プリント配線板及びその製造方法並びに部品実装構造
JP2003185674A (ja) プローブユニットおよびその製造方法
JP3792642B2 (ja) 配線基板およびその製造方法
JP2000154081A (ja) セラミックス部品およびその製造方法
JP2004207539A (ja) 電子部品収納用容器および電子装置
JP2012047720A (ja) プローブカード用セラミック基板の製造方法及びプローブカード用セラミック基板
JP2001077511A (ja) セラミック基板の製造方法
JP3857219B2 (ja) 配線基板およびその製造方法