JP2016072449A - 導電材充填貫通電極基板及びその製造方法 - Google Patents
導電材充填貫通電極基板及びその製造方法 Download PDFInfo
- Publication number
- JP2016072449A JP2016072449A JP2014200760A JP2014200760A JP2016072449A JP 2016072449 A JP2016072449 A JP 2016072449A JP 2014200760 A JP2014200760 A JP 2014200760A JP 2014200760 A JP2014200760 A JP 2014200760A JP 2016072449 A JP2016072449 A JP 2016072449A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- hole
- conductive material
- electrode
- filled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73257—Bump and wire connectors
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
【解決手段】本発明の導電材充填貫通電極基板は、第1面及び前記第1面に対向する第2面を備える基板と、前記第1面及び前記第2面を貫通する貫通孔と、前記貫通孔の内側に配置される金属材料を含む電極と、を含み、前記貫通孔の前記2面の開口部の径は、前記孔の前記第1面側の開口の径よりも小さいことを特徴とする。
【選択図】図1
Description
図1乃至図3を参照しながら、本発明の第1実施形態に係る導電材充填貫通電極基板について詳細に説明する。
図1(a)は、本発明の第1実施形態に係る導電材充填貫通電極基板10の上面図である。図1(b)は、図1(a)に示す本発明の第1実施形態に係る導電材充填貫通電極基板10の破線で示したB領域におけるA−Aに沿った断面図である。
以下、図2(a)〜(d)及び図3(a)〜(d)を参照して本発明の第1実施形態に係る導電材充填貫通電極基板10の製造方法について説明する。図2(a)〜(d)及び図3(a)〜(d)は、本発明の第1実施形態に係る導電材充填貫通電極基板10の製造方法を示す工程図である。
以下に本発明の第1実施形態に係る導電材充填貫通電極基板を用いて製造される配線について説明する。
図5乃至図7を参照しながら、本発明の第3実施形態に係る導電材充填貫通電極基板について詳細に説明する。尚、第3実施形態に係る導電材充填貫通電極基板について、上述した第1実施形態に係る導電材充填貫通電極基板を構成する構成要素と同一又は類似の構成要素については、説明を簡略化又は省略する。
図5(a)は、本発明の第3実施形態に係る導電材充填貫通電極基板40の上面図である。図5(b)は、図5(a)に示す本発明の第3実施形態に係る導電材充填貫通電極基板40の破線で示したD領域におけるC−Cに沿った断面図である。
以下、図6(a)〜(d)及び図7(a)〜(d)を参照して本発明の第3実施形態に係る導電材充填貫通電極基板40の製造方法について説明する。図6(a)〜(d)及び図7(a)〜(d)は、本発明の第4実施形態に係る導電材充填貫通電極基板40の製造方法を示す工程図である。
以下に本発明の第1乃至第3実施形態に係る導電材充填貫通電極基板を用いて製造される半導体装置について説明する。
11 基板
11a 第1面
11b 第2面
13 電極
15 絶縁膜
17 シード層
17a シード層残部
19 蓋めっき層
19a 蓋めっき層残部
21 貫通孔
21a 貫通孔の内壁
21b 開口部
Claims (12)
- 第1面及び前記第1面に対向する第2面を備える基板と、
前記第1面及び前記第2面を貫通する貫通孔と、
前記貫通孔の内側に配置される金属材料を含む電極と、
を含み、
前記貫通孔の前記2面の開口部の径は、前記孔の前記第1面側の開口の径よりも小さいことを特徴とする導電材充填貫通電極基板。 - 前記貫通孔の内壁に配置された絶縁膜をさらに含み、
前記電極は、前記絶縁膜の内側に配置されることを特徴とする請求項1に記載の導電材充填貫通電極基板。 - 前記絶縁膜は窒化シリコン膜であることを特徴とする請求項1に記載の導電材充填貫通電極基板。
- 前記貫通孔は、前記第1面から前記第2面に向かってテーパ状であることを特徴とする請求項3に記載の導電材充填貫通電極基板。
- 前記電極と電気的に接続し、前記第2面上に形成された配線をさらに含む請求項1乃至4のいずれか一項に記載の導電材充填貫通電極基板。
- 第1面及び前記第1面に対向する第2面を備える基板の前記第1面に一方が開口する孔を形成し、
前記基板をスリミングして前記基板を薄化し、
前記基板の第2面に前記孔と通じる開口部を形成し、
前記第2面及び前記開口部周辺に第1シード層を形成し、
前記第1シード層上に前記開口部を塞ぐめっき層を形成し、
前記孔に金属材料を含む電極を形成し、
前記第2面上から前記第1シード層及び前記めっき層を除去すること
を含み、
前記開口部の径は、前記孔の前記第1面側の開口の径よりも小さいことを特徴とする導電材充填貫通電極基板の製造方法。 - 前記第1シード層のエッチングレートは、前記めっき層のエッチングレートよりも大きいことを特徴とする請求項6に記載の導電材充填貫通電極基板の製造方法。
- 前記第1シード層は、スパッタリング法によって形成されることを特徴とする請求項6又は7に記載の導電材充填貫通電極基板の製造方法。
- 前記孔の内壁に絶縁膜を形成することをさらに含む請求項6乃至8のいずれか一項に記載の導電材充填貫通電極基板の製造方法。
- 前記絶縁膜は窒化シリコン膜であることを特徴とする請求項9に記載の導電材充填貫通電極基板の製造方法。
- 前記基板の前記第1面に一方を開口する孔を形成することは、
前記第1面にレーザを照射して、レーザが照射された部分に変質部を形成し、
前記基板に対するエッチングレートよりも前記変質部に対するエッチングレートが大きなエッチング液を用いて、前記変質部をエッチングすること、
を含む請求項6乃至10のいずれか一項に記載の導電材充填貫通電極基板の製造方法。 - 前記第2面上から前記第1シード層及び前記めっき層を除去した後、前記第2面上に第2シード層を形成し、
前記第2シード層上に配線パターンを形成し、
前記第配線パターンに対応する部分を残して、残りの前記第2シード層を前記第2面上から除去すること、
をさらに含む請求項6乃至請求項11のいずれか一項に記載の導電材充填貫通電極基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014200760A JP6458429B2 (ja) | 2014-09-30 | 2014-09-30 | 導電材充填貫通電極基板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014200760A JP6458429B2 (ja) | 2014-09-30 | 2014-09-30 | 導電材充填貫通電極基板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016072449A true JP2016072449A (ja) | 2016-05-09 |
JP6458429B2 JP6458429B2 (ja) | 2019-01-30 |
Family
ID=55867295
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014200760A Expired - Fee Related JP6458429B2 (ja) | 2014-09-30 | 2014-09-30 | 導電材充填貫通電極基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6458429B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018088468A1 (ja) * | 2016-11-14 | 2018-05-17 | 旭硝子株式会社 | 非貫通孔を有する基板 |
WO2018092480A1 (ja) * | 2016-11-17 | 2018-05-24 | 大日本印刷株式会社 | 貫通電極基板、貫通電極基板を用いた半導体装置、および貫通電極基板の製造方法 |
WO2022138151A1 (ja) * | 2020-12-23 | 2022-06-30 | 富士フイルム株式会社 | 金属充填微細構造体及び金属充填微細構造体の製造方法 |
WO2023085366A1 (ja) * | 2021-11-10 | 2023-05-19 | 大日本印刷株式会社 | 貫通電極基板、実装基板及び貫通電極基板の製造方法 |
Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006024649A (ja) * | 2004-07-06 | 2006-01-26 | Tokyo Electron Ltd | インターポーザおよびインターポーザの製造方法 |
JP2006228947A (ja) * | 2005-02-17 | 2006-08-31 | Sharp Corp | 半導体装置の製造方法、半導体装置 |
JP2006287019A (ja) * | 2005-04-01 | 2006-10-19 | Hitachi Metals Ltd | 貫通電極付基板およびその製造方法 |
JP2007005402A (ja) * | 2005-06-21 | 2007-01-11 | Matsushita Electric Works Ltd | 半導体基板への貫通配線の形成方法 |
JP2007221080A (ja) * | 2006-02-14 | 2007-08-30 | Zycube:Kk | 半導体装置およびその製造方法 |
JP2008021739A (ja) * | 2006-07-11 | 2008-01-31 | Shinko Electric Ind Co Ltd | 基板の製造方法 |
JP2008288577A (ja) * | 2007-04-18 | 2008-11-27 | Fujikura Ltd | 基板の処理方法、貫通配線基板及びその製造方法、並びに電子部品 |
JP2009194271A (ja) * | 2008-02-18 | 2009-08-27 | Hitachi Kyowa Engineering Co Ltd | 配線基板およびその製造方法 |
JP2009277905A (ja) * | 2008-05-15 | 2009-11-26 | Shinko Electric Ind Co Ltd | 配線基板の製造方法 |
JP2010523562A (ja) * | 2007-04-02 | 2010-07-15 | レノビス, インコーポレイテッド | ピリド−2−イル縮合複素環式化合物ならびにその組成物および使用 |
JP2010171377A (ja) * | 2008-12-26 | 2010-08-05 | Dainippon Printing Co Ltd | 貫通電極基板及びその製造方法 |
JP2012071325A (ja) * | 2010-09-28 | 2012-04-12 | Seiko Epson Corp | 基板の加工方法 |
US20120119374A1 (en) * | 2010-11-12 | 2012-05-17 | Xilinx, Inc. | Through silicon via with improved reliability |
-
2014
- 2014-09-30 JP JP2014200760A patent/JP6458429B2/ja not_active Expired - Fee Related
Patent Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006024649A (ja) * | 2004-07-06 | 2006-01-26 | Tokyo Electron Ltd | インターポーザおよびインターポーザの製造方法 |
JP2006228947A (ja) * | 2005-02-17 | 2006-08-31 | Sharp Corp | 半導体装置の製造方法、半導体装置 |
JP2006287019A (ja) * | 2005-04-01 | 2006-10-19 | Hitachi Metals Ltd | 貫通電極付基板およびその製造方法 |
JP2007005402A (ja) * | 2005-06-21 | 2007-01-11 | Matsushita Electric Works Ltd | 半導体基板への貫通配線の形成方法 |
JP2007221080A (ja) * | 2006-02-14 | 2007-08-30 | Zycube:Kk | 半導体装置およびその製造方法 |
JP2008021739A (ja) * | 2006-07-11 | 2008-01-31 | Shinko Electric Ind Co Ltd | 基板の製造方法 |
JP2010523562A (ja) * | 2007-04-02 | 2010-07-15 | レノビス, インコーポレイテッド | ピリド−2−イル縮合複素環式化合物ならびにその組成物および使用 |
JP2008288577A (ja) * | 2007-04-18 | 2008-11-27 | Fujikura Ltd | 基板の処理方法、貫通配線基板及びその製造方法、並びに電子部品 |
JP2009194271A (ja) * | 2008-02-18 | 2009-08-27 | Hitachi Kyowa Engineering Co Ltd | 配線基板およびその製造方法 |
JP2009277905A (ja) * | 2008-05-15 | 2009-11-26 | Shinko Electric Ind Co Ltd | 配線基板の製造方法 |
JP2010171377A (ja) * | 2008-12-26 | 2010-08-05 | Dainippon Printing Co Ltd | 貫通電極基板及びその製造方法 |
JP2012071325A (ja) * | 2010-09-28 | 2012-04-12 | Seiko Epson Corp | 基板の加工方法 |
US20120119374A1 (en) * | 2010-11-12 | 2012-05-17 | Xilinx, Inc. | Through silicon via with improved reliability |
JP2013544033A (ja) * | 2010-11-12 | 2013-12-09 | ザイリンクス インコーポレイテッド | 信頼性を向上したスルーシリコンビア |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018088468A1 (ja) * | 2016-11-14 | 2018-05-17 | 旭硝子株式会社 | 非貫通孔を有する基板 |
JPWO2018088468A1 (ja) * | 2016-11-14 | 2019-10-03 | Agc株式会社 | 非貫通孔を有する基板 |
WO2018092480A1 (ja) * | 2016-11-17 | 2018-05-24 | 大日本印刷株式会社 | 貫通電極基板、貫通電極基板を用いた半導体装置、および貫通電極基板の製造方法 |
WO2022138151A1 (ja) * | 2020-12-23 | 2022-06-30 | 富士フイルム株式会社 | 金属充填微細構造体及び金属充填微細構造体の製造方法 |
WO2023085366A1 (ja) * | 2021-11-10 | 2023-05-19 | 大日本印刷株式会社 | 貫通電極基板、実装基板及び貫通電極基板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6458429B2 (ja) | 2019-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI761852B (zh) | 貫通電極基板及其製造方法、以及安裝基板 | |
JP6058664B2 (ja) | 低応力ビア | |
JP6458429B2 (ja) | 導電材充填貫通電極基板及びその製造方法 | |
JP5568357B2 (ja) | 半導体装置及びその製造方法 | |
TW201403780A (zh) | 基板、基板之製造方法、半導體裝置及電子機器 | |
JP6056386B2 (ja) | 貫通電極付き配線基板及びその製造方法 | |
JPWO2011002031A1 (ja) | 素子搭載用基板および半導体モジュール | |
JP2017098402A (ja) | 貫通電極基板及びその製造方法 | |
JP2016072433A (ja) | 貫通電極基板及びその製造方法 | |
JP6561635B2 (ja) | 貫通電極基板及びその製造方法 | |
JP6446934B2 (ja) | 導電材スルーホール基板及びその製造方法 | |
JP2009260049A (ja) | 電子装置の製造方法 | |
JP6263859B2 (ja) | 貫通電極基板の製造方法、貫通電極基板、および半導体装置 | |
JP6372247B2 (ja) | 貫通電極基板の製造方法および粘着シート | |
JP6369653B1 (ja) | 貫通電極基板および半導体装置 | |
JP6341245B2 (ja) | 貫通電極基板の製造方法、貫通電極基板および半導体装置 | |
JP6690142B2 (ja) | 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いたインターポーザ | |
JP2018174343A (ja) | 貫通電極基板および半導体装置 | |
JP2019114734A (ja) | 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置 | |
JP7010314B2 (ja) | 貫通電極基板 | |
JP6435893B2 (ja) | 貫通電極基板の製造方法 | |
JP2017073413A (ja) | インターポーザ、インターポーザの製造方法、インターポーザを用いた半導体装置 | |
JP6986221B2 (ja) | 孔電極基板の製造方法、孔電極基板および半導体装置 | |
JP2016167491A (ja) | 貫通配線基板の製造方法 | |
JP2017085028A (ja) | インターポーザ及びインターポーザの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170727 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180416 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180424 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180911 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181012 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181127 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181210 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6458429 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |