JP2007221080A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2007221080A JP2007221080A JP2006066680A JP2006066680A JP2007221080A JP 2007221080 A JP2007221080 A JP 2007221080A JP 2006066680 A JP2006066680 A JP 2006066680A JP 2006066680 A JP2006066680 A JP 2006066680A JP 2007221080 A JP2007221080 A JP 2007221080A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- hole
- semiconductor substrate
- wiring layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Abstract
【課題】半導体基板に貫通孔を形成する際の、貫通孔の底部での絶縁層のノッチの発生を抑制し、絶縁層のノッチによる電気的絶縁性の低下や貫通孔の配線層の接続不良を低減することができる半導体装置およびその製造方法を提供する。
【解決手段】 この半導体装置1は、第一の面と第二の面を有する半導体基板2と、半導体基板2に設けられ、第一の面と前記第二の面とをつなぎ、半導体基板2の第一の面に対して、ほぼ垂直な側面を有する貫通孔5と、第一の面に設けられ、貫通孔5を覆うと共に貫通孔5の開口径よりも小さい開口径を有する第一の絶縁層3と、第一の絶縁層3上に設けられ、貫通孔5を覆う第一の配線層4と、貫通孔5の内壁部から半導体基板2の第二の面を覆うように設けられた第二の絶縁層6と、第一の絶縁層6の開口部を介し第一の配線層4と内接すると共に貫通孔5および半導体基板2の第二の面の第二の絶縁層6上に亘って設けられた第二の配線層7を備える。
【選択図】図1
【解決手段】 この半導体装置1は、第一の面と第二の面を有する半導体基板2と、半導体基板2に設けられ、第一の面と前記第二の面とをつなぎ、半導体基板2の第一の面に対して、ほぼ垂直な側面を有する貫通孔5と、第一の面に設けられ、貫通孔5を覆うと共に貫通孔5の開口径よりも小さい開口径を有する第一の絶縁層3と、第一の絶縁層3上に設けられ、貫通孔5を覆う第一の配線層4と、貫通孔5の内壁部から半導体基板2の第二の面を覆うように設けられた第二の絶縁層6と、第一の絶縁層6の開口部を介し第一の配線層4と内接すると共に貫通孔5および半導体基板2の第二の面の第二の絶縁層6上に亘って設けられた第二の配線層7を備える。
【選択図】図1
Description
本発明は、配線用貫通孔を有する半導体装置およびその製造方法に関するものである。
半導体集積回路を利用したメモリデバイスのメモリ容量を高めるため、メモリチップを多段に積層することが提案されている。メモリチップには、貫通孔が形成され、貫通孔内に配線を設けてチップ裏面に金属バンプを配置し、上段のメモリチップの集積回路部分と下段メモリチップの集積回路部分とを電気的に接続することにより実現する。上段チップの金属バンプは下側チップの表面に形成された金属パッドに電気的に接合されている。従来の貫通孔を有する半導体装置として、半導体基板の裏面からエッチングにより貫通孔を形成し、半導体表面と裏面の配線間を電気的に接続したものがある(例えば、特許文献1参照。)。
以下、図23により従来の半導体装置(半導体チップ)について説明する。図において、半導体装置100では、シリコンで形成された基板101の内部に貫通配線102を形成している。貫通配線102は基板101の貫通孔101a内に設けられている。貫通配線102は、基板101の表面に形成された配線層104と、裏面に形成された外部端子105とを電気的に接続している。基板101の表面には、集積回路によりイメージセンサ等の半導体デバイスが形成されている。基板101の表面に、絶縁層103上に配線層104が設けられている。さらに、基板101の裏面には、貫通配線102に接続された上記外部端子(半田ボール)105と、裏面側絶縁膜106と、裏面保護膜107が設けられている。外部端子105は、裏面の外側に突出している。
上記の半導体装置100では、貫通孔101aと絶縁層103の開口103aの径はほぼ同じ形状になるように作られている。上記の形状は、たとえば基板101の裏面に所定のマスクパターン(図示は省略されている)を用いて、半導体基板100を絶縁層103が露出するまでエッチングして、貫通孔101aを形成する。次に貫通孔101aをマスクとして、基板101と選択比の大きいエッチングを用いて絶縁層103をエッチングすることで開口103aが形成されている。
米国特許第5、229、647号公報
図23に示す従来例である上記の半導体装置100によれば、貫通孔101aをエッチングマスクとするため、絶縁層103の開口時に、エッチングが横方向に広がり、貫通孔101aの底部の開口径よりも、絶縁膜103aの開口径が相対的に大きくなり、半導体基板100を裏面から見た場合、絶縁膜103aの開口部が、貫通孔101aの底部の下に隠れる、いわゆるノッチ形状となるため、この部分に裏面側絶縁膜106が形成されず絶縁不良が発生する、あるいは貫通配線102が形成されず、接続不良が発生し、歩留まりの低下や、電気的あるいは機械的信頼性が低下するという問題があった。
本発明は上述のような課題を解決するためになされたもので、半導体基板に貫通孔を形成する際の、貫通孔の底部で絶縁層のノッチの発生を抑制し、絶縁層のノッチによる電気的絶縁性の低下や貫通孔の配線層の接続不良を低減することができる半導体装置およびその製造方法を提供することを目的としている。
上記の課題を解決するために、本発明に係わる請求項1の半導体装置および請求項3の半導体装置の製造方法においては、半導体基板に貫通孔を設け、半導体基板の一方の面の貫通孔上を覆う第一の絶縁層の開口径を貫通孔の開口径より小さくなるよう設定すると共に、この第一の絶縁層の上に第一の配線層を、貫通孔内壁に第二の絶縁層とさらにその上に第二の配線層を設け、第一の配線層と第二の配線層を電気的に接続したものである。
また、本発明に係る請求項2の半導体装置および請求項4の半導体装置の製造方法においては、半導体基板に貫通孔を設け、半導体基板の一方の面の貫通孔上を覆う第一の絶縁層の開口径を貫通孔の開口径より小さくなるよう設定すると共に、この第一の絶縁層の上に第一の配線層を設け、第一の絶縁層近傍を除き、貫通孔内壁にまず第二の絶縁層を、さらにその第二の絶縁層を含む貫通孔内壁に第三の絶縁層とさらにその上に第二の配線層を設け、第一の配線層と第二の配線層を電気的に接続したものである。
本発明は、以上説明したように構成されているので、以下に記載されるような効果を奏する。
本発明に係る請求項1の半導体装置および請求項3の半導体装置の製造方法によれば、半導体基板に貫通孔を設け、半導体基板の一方の面の貫通孔上を覆う第一の絶縁層の開口径を貫通孔の開口径より小さくなるように設定すると共に、この第一の絶縁層の上に第一の配線層を、貫通孔内壁に第二の絶縁層とさらにその上に第二の配線層を設け、第一の配線層と第二の配線層を電気的に接続することで、半導体基板を第二の面から見た場合、第一の絶縁層の開口部が貫通孔の開口部の下に隠れる、いわゆるノッチ形状が無いため、第二の絶縁層や、第二の配線層の形成が容易となり、歩留まりが向上するとともに、電気的・機械的信頼性が良好となる。
本発明の請求項2に係る半導体装置および請求項4の半導体装置の製造方法によれば、上記の基本的な効果に加えて、半導体基板に貫通孔を設け、半導体基板の一方の面の貫通孔上を覆う第一の絶縁層の開口径を貫通孔の開口径より小さくなるよう設定すると共に、この第一の絶縁層の上に第一の配線層を設けた後、第一の絶縁層近傍を除き、貫通孔内壁にまず第二の絶縁層を、さらにその第二の絶縁層を含む貫通孔内壁に第三の絶縁層とさらにその上に第二の配線層を設け、第一の配線層と第二の配線層を電気的に接続することで、貫通孔内壁と半導体基板の第二の面は、第二および第三の絶縁層に覆われるため、電気的信頼性が更に良好となる。
実施の形態1.
図1は、本発明の実施の形態1における半導体装置を示す断面図である。図2〜図10は、実施の形態1の半導体装置の製造工程を示す断面図である。なお、図中同一符号は同一または相当部分を示す。
図1は、本発明の実施の形態1における半導体装置を示す断面図である。図2〜図10は、実施の形態1の半導体装置の製造工程を示す断面図である。なお、図中同一符号は同一または相当部分を示す。
図1において、半導体装置1の半導体基板2には、貫通孔5が形成されており、半導体基板2の第一の面は貫通孔5の径よりも小さい開口3aを持つ第一の絶縁層3で覆われており、さらにその上には第一の配線層4が形成されている。貫通孔5の側面と第二の面は第二の絶縁層6で覆われている。また、第一の配線層4と内接し、貫通孔5と第二の面に亘って第二の配線層7が形成されている。さらに、第二の配線層7には外部端子9が設けられ、この外部端子9を除いて保護層8が第二の絶縁層6と第二の配線層7上に被覆されている。
図2に示す第一の工程では、半導体基板2の第一の面に第一の絶縁層3をCVD(Chemical Vapor Deposition)法、スピンコート法やスプレーコート法により形成する。絶縁層3は例えばシリコン酸化膜(SiO2)、シリコン窒化膜(SiNx)、SiOF(Fluorine−deped SiO2)膜、ポーラスSiOC(Carbon−deped SiO2)膜等で形成される。
図3に示す第二の工程では、第一の絶縁層3上に、第一の配線層4をスパッタ法、CVD法、蒸着法やめっき法により形成する。第一の配線層4は、例えば高抵抗金属材料(Ti、TiN、TiW、Ni、Cr、TaN、CoWP等)や低抵抗金属材料(Al、Al−Cu、Al−Si−Cu、Cu、Au、Ag等)が単一もしくは複数層積み重なった状態で構成される。続いて絶縁層(図示は省略されている)を形成した後、支持体(図示は省略されている)を貼り付ける。
図4に示す第三の工程では、断面形状が第一の絶縁層3の近傍で第一の面に向かって凸形状を有する貫通孔5を半導体基板2の第二の面側から半導体基板2に所定のパターンのマスクを用いて(図示は省略されている)、プラズマエッチング法により形成し、第一の絶縁層3を露出する。通常、半導体基板2が第一の絶縁層3に比較して相対的に大きくエッチングされるように、プラズマ中にエッチング用のガス(例えば半導体基板2がシリコンで第一の絶縁層3がシリコン酸化膜の場合はSF6、O2、Arの混合ガス)を導入する。
図5に示す第四の工程では、貫通孔5で露出された第一の絶縁層3をプラズマエッチング法により除去し、開口3aを形成し、第一の配線層4を露出する。通常、第一の絶縁層3が半導体基板2や第一の配線層4に比較して相対的に大きくエッチングされるように、プラズマ中にエッチング用のガス(例えば第一の絶縁層3がシリコン酸化膜で半導体基板2がシリコン(Si)、第一の配線層4がTiN、Alで構成される場合はC5F8、O2、Arの混合ガス)を導入する。
図6に示す第五の工程では、第一の絶縁層3近傍の貫通孔5のほぼ垂直な側面からはみ出した半導体基板2の凸形状部分のみをプラズマエッチング法により除去する。通常、半導体基板2が第一の絶縁層3に比較して相対的に大きくエッチングされるように、プラズマ中にエッチング用のガス(例えば半導体基板2がシリコンで第一の絶縁層3がシリコン酸化膜の場合はSF6、O2、Arの混合ガス)を導入する。
図7に示す第六の工程では、貫通孔5の内壁部から半導体基板2の第二の面を覆って第二の絶縁層6をCVD法やスプレーコート法により形成する。第二の絶縁層6は、例えばシリコン酸化膜、シリコン窒化膜、ポリイミド膜、BCB(ベンゾシクロブテン)膜等で構成される。
図8に示す第七の工程では、貫通孔5側の第一の配線層4を覆う第二の絶縁層6をプラズマエッチングにより除去し、第一の配線層4を露出する。通常、第二の絶縁層6が第一の配線層4に比較して相対的に大きくエッチングされるように、プラズマ中にエッチング用のガス(例えば第二の絶縁層6がシリコン酸化膜で第一の配線層4がTiN、Alで構成される場合はC5F8、O2、Arの混合ガス)を導入する。
図9に示す第八の工程では、第一の絶縁層3の開口3aを介し第一の配線層4と内接すると共に貫通孔5の第二の絶縁層6上から半導体基板2の第二の面の第二の絶縁層6上に亘って第二の配線層7を所定のパターンのマスク(図示は省略されている)を用いてスパッタ法、CVD法、蒸着法、めっき法や印刷法により形成する。第二の配線層7は、例えば高抵抗金属材料(Ti、TiN、TiW、Ni、Cr、TaN、CoWP等)や低抵抗金属材料(Al、Al−Cu、Al−Si−Cu、Cu、Au、Ag、半田材等)や導電性樹脂が単一もしくは複数層状で構成される。
その後、図10に示すように、第二の配線層7には外部端子9が設けられ、この外部端子9を除いて保護層8が第二の絶縁層6と第二の配線7上に被覆される。例えば、外部端子9は半田材で形成され、保護層8は、ポリイミドやエポキシ樹脂やソルダーレジスト材で形成される。
上記の実施の形態1に係る半導体装置1によれば、半導体基板2に貫通孔5を設け、半導体基板2の一方の面の貫通孔5上を覆う第一の絶縁層3の開口3aの径を貫通孔5の開口径より小さくなるように設定すると共に、この第一の絶縁層3の上に第一の配線層4を、貫通孔5内壁に第二の絶縁層6とさらにその上に第二の配線層7を設け、第一の配線層4と第二の配線層7を電気的に接続することで、半導体基板2を第二の面から見た場合、第一の絶縁層3の開口3aが貫通孔5の開口部の下に隠れる、いわゆるノッチ形状が無いため、第二の絶縁層6や、第二の配線層7の形成が容易となり、歩留まりが向上するとともに、電気的あるいは機械的信頼性が良好となる。
実施の形態2.
図11は、本発明の実施の形態2の半導体装置を示す断面図である。図12〜図22は、実施の形態2の半導体装置の製造工程を示す断面図である。なお、図中同一符号は同一または相当部分を示す。
図11は、本発明の実施の形態2の半導体装置を示す断面図である。図12〜図22は、実施の形態2の半導体装置の製造工程を示す断面図である。なお、図中同一符号は同一または相当部分を示す。
図11において、半導体装置21の半導体基板2には、第一の開口が、もう一方の第二の開口よりも小さく、かつ第一および第二の開口部の断面のつなぎ部分が曲率を有する貫通孔5が形成されており、半導体基板の第一の面は貫通孔5の第一の開口径よりも小さい開口4aを持つ第一の絶縁層3で覆われており、さらにその上には第一の配線層4が形成されている。貫通孔5の第一の開口部分を除き、貫通孔5の側面と第二の面は第二の絶縁層6で覆われている。さらに、第一の開口部分と第二の絶縁層6は第三の絶縁層22で覆われている。また、第一の配線層4と内接し、貫通孔5と第二の面に亘って第二の配線層7が形成されている。さらに、第二の配線層7には外部端子9が設けられ、この外部端子9を除いて保護層8が第三の絶縁層22と第二の配線7上に被覆されている。
図12に示す第一の工程では、半導体基板2の第一の面に第一の絶縁層3をCVD法、スピンコート法やスプレーコート法により形成する。絶縁層3は例えばシリコン酸化膜、シリコン窒化膜、SiOF膜、ポーラスSiOC膜等で形成される。
図13に示す第二の工程では、第一の絶縁層3上に、第一の配線層4をスパッタ法、CVD法、蒸着法やめっき法により形成する。第一の配線層4は、例えば高抵抗金属材料(Ti、TiN、TiW、Ni、Cr、TaN、CoWP等)や低抵抗金属材料(Al、Al−Cu、Al−Si−Cu、Cu、Au、Ag等)が単一もしくは複数層積み重なった状態で構成される。続いて絶縁層(図示は省略されている)を形成した後、支持体(図示は省略されている)を貼り付ける。
図14に示す第三の工程では、断面形状が第一の絶縁層3の近傍で第一の面に向かって凸形状を有する貫通孔5を半導体基板2の第二の面側から半導体基板2に所定のパターンのマスクを用いて(図示は省略されている)、プラズマエッチング法により形成し、第一の絶縁層3を露出する。通常、半導体基板2が第一の絶縁層3に比較して相対的に大きくエッチングされるように、プラズマ中にエッチング用のガス(例えば半導体基板2がシリコンで第一の絶縁層3がシリコン酸化膜の場合はSF6、O2、Arの混合ガス)を導入する。
図15に示す第四の工程では、貫通孔5で露出された第一の絶縁層3をプラズマエッチング法により除去し、開口3aを形成し、第一の配線層4を露出する。通常、第一の絶縁層3が半導体基板2や第一の配線層4に比較して相対的に大きくエッチングされるように、プラズマ中にエッチング用のガス(例えば第一の絶縁層3がシリコン酸化膜で半導体基板2がシリコン、第一の配線層4がTiN、Alで構成される場合はC5F8、O2、Arの混合ガス)を導入する。
図16に示す第五の工程では、貫通孔5の内壁部から半導体基板2の第二の面を覆って第二の絶縁層6をCVD法やスプレーコート法により形成する。第二の絶縁層6は、例えばシリコン酸化膜、シリコン窒化膜、ポリイミド膜、BCB膜等で構成される。
図17に示す第六の工程では、第一の絶縁層3近傍の貫通孔5の凸状部と第一の絶縁層3を覆っている第二の絶縁層6をプラズマエッチングにより除去する。通常、第二の絶縁層6が半導体基板2に比較して相対的に大きくエッチングされるように、プラズマ中にエッチング用のガス(例えば第二の絶縁層6がシリコン酸化膜で半導体基板2がシリコンの場合はC5F8、O2、Arの混合ガス)を導入する。
図18に示す第七の工程では、第一の絶縁層3近傍の貫通孔5の半導体基板2が露出された凸状部分のみをプラズマエッチングにより除去する。通常、半導体基板2が第二の絶縁層6に比較して相対的に大きくエッチングされるように、プラズマ中にエッチング用のガス(例えば半導体基板2がシリコンで第二の絶縁層6がシリコン酸化膜の場合はSF6、O2、Arの混合ガス)を導入する。
図19に示す第八の工程では、貫通孔5の内壁部から半導体基板2の第二の面を覆って第三の絶縁層22をCVD法やスプレーコート法により形成する。第三の絶縁層22は、例えばシリコン酸化膜、シリコン窒化膜、ポリイミド膜、BCB膜等で構成される。
図20に示す第九の工程では、貫通孔5側の第一の配線層4を覆う第三の絶縁層22をプラズマエッチングにより除去し第一の配線層4を露出する。通常、第三の絶縁層22が第一の配線層4に比較して相対的に大きくエッチングされるように、プラズマ中にエッチング用のガス(例えば第三の絶縁層22がシリコン酸化膜で第一の配線層4がTiN、Alで構成される場合はC5F8、O2、Arの混合ガス)を導入する。
図21に示す第十の工程では、第一の絶縁層3の開口3aを介し第一の配線層4と内接すると共に貫通孔5の第三の絶縁層22上から半導体基板2の第二の面の第三の絶縁層22上に亘って第二の配線層7を所定のパターンのマスク(図示は省略されている)を用いてスパッタ法、CVD法、蒸着法、めっき法や印刷法により形成する。第二の配線層7は、例えば高抵抗金属材料(Ti、TiN、TiW、Ni、Cr、TaN、CoWP等)や低抵抗金属材料(Al、Al−Cu、Al−Si−Cu、Cu、Au、Ag、半田材等)や導電性樹脂が単一もしくは複数層状で構成される。
その後、図22に示すように、第二の配線層7には外部端子9が設けられ、この外部端子9を除いて保護層8が第三の絶縁層22と第二の配線7上に被覆される。例えば、外部端子9は半田材で形成され、保護層8は、ポリイミドやエポキシ樹脂やソルダーレジスト材で形成される。
実施の形態2に係る半導体装置21によれば、半導体基板2に貫通孔5を設け、半導体基板2の一方の面の貫通孔5上を覆う第一の絶縁層3の開口3aの径を貫通孔5の開口径より小さくなるよう設定すると共に、この第一の絶縁層3の上に第一の配線層4を設けた後、第一の絶縁層3近傍を除き、貫通孔5内壁にまず第二の絶縁層6を、さらにその第二の絶縁層6を含む貫通孔5内壁に第三の絶縁層22とさらにその上に第二の配線層7を設け、第一の配線層4と第二の配線層7を電気的に接続することで、半導体基板2を第二の面から見た場合、第一の絶縁層3の開口3aが貫通孔5の開口部の下に隠れる、いわゆるノッチ形状が無いため、第二の絶縁層6や第三の絶縁層22や第二の配線層7の形成が容易となり、歩留まりが向上するとともに、電気的・機械的信頼性が良好となる。さらに貫通孔5内壁と半導体基板2の第二の面は、第二の絶縁層6および第三の絶縁層22に覆われるため、実施の形態1より電気的信頼性が更に良好となる。
以上の実施形態で説明された構成、形状、大きさおよび配置関係については本発明が理解・実施できる程度に概略的に示したものにすぎず、また数値および各構成の組成(材質)については例示にすぎない。従って本発明は、説明された実施形態に限定されるものではなく、特許請求の範囲に示される技術的思想の範囲を逸脱しない限り様々な形態に変更することができる。
1、21 半導体装置
2 半導体基板
3 第一の絶縁層
4 第一の配線層
5 貫通孔
6 第二の絶縁層
7 第二の配線層
8 保護層
9 外部端子
22 第三の絶縁層
2 半導体基板
3 第一の絶縁層
4 第一の配線層
5 貫通孔
6 第二の絶縁層
7 第二の配線層
8 保護層
9 外部端子
22 第三の絶縁層
Claims (4)
- 第一の面と第二の面を有する半導体基板と、
前記半導体基板に設けられ、前記第一の面と前記第二の面とをつなぎ、前記半導体基板の前記第一の面に対して、ほぼ垂直な側面を有する貫通孔と、
前記第一の面に設けられ、前記貫通孔を覆うと共に前記貫通孔の開口径よりも小さい開口径を有する第一の絶縁層と、
前記第一の絶縁層上に設けられ、前記貫通孔を覆う第一の配線層と、
前記貫通孔の内壁部から前記半導体基板の第二の面を覆うように設けられた第二の絶縁層と、
前記第一の絶縁層の開口部を介し前記第一の配線層と内接すると共に前記貫通孔および前記半導体基板の第二の面の第二の絶縁層上に亘って設けられた第二の配線層と、
を備えたことを特徴とする半導体装置。 - 第一の面と第二の面を有する半導体基板と、
前記半導体基板に設けられ、一方の第一の開口が前記第一の面側に、もう一方の第二の開口が前記第二の面側に有り、前記第一の開口径が前記第二の開口径よりも小さく、かつ前記第一および第二の開口部のそれぞれの断面が、前記第一の面に対してほぼ垂直な側面を持ち、またそのつなぎ部分が曲率を有する貫通孔と、
前記第一の面に設けられ前記貫通孔を覆うと共に前記貫通孔の第一の開口径よりも小さい開口径を有する第一の絶縁層と、
前記第一の絶縁層上に設けられ、前記貫通孔を覆う第一の配線層と、
前記貫通孔の第一の開口部分を除き、前記貫通孔の内壁から前記半導体基板の第二の面を覆う第二の絶縁層と、
前記貫通孔の内壁部から前記半導体基板の第二の面を覆って前記第一の開口側面部および前記第二の絶縁層上に設けられた第三の絶縁層と、
前記第一の絶縁層の開口部を介し前記第一の配線層と内接すると共に前記貫通孔の前記第三の絶縁層上から前記半導体基板の第二の面の第三の絶縁層上に亘って設けられた第二の配線層と、
を備えたことを特徴とする半導体装置。 - 半導体基板の第一の面に第一の絶縁層を形成する第一の工程と、
前記第一の絶縁層上に第一の配線層を形成する第二の工程と、
断面形状が前記第一の絶縁層近傍で前記第一面に向かって凸状を有する貫通孔を前記半導体基板の第二の面側から前記半導体基板に形成し、かつ前記第一の絶縁層を露出させる第三の工程と、
前記貫通孔で露出された前記第一の絶縁層を除去し、前記第一の配線層を露出させる第四の工程と、
前記第一の絶縁層近傍の前記貫通孔のほぼ垂直な側面から突出した前記半導体基板の凸状部分のみを除去する第五の工程と、
前記貫通孔の内壁部から前記半導体基板の第二の面を覆って第二の絶縁層を形成する第六の工程と、
前記貫通孔側の第一の配線層を覆う第二の絶縁層を除去し、前記第一の配線層を露出する第七の工程と、
前記第一の絶縁層の開口部を介し前記第一の配線層と内接すると共に前記貫通孔の前記第二の絶縁層上から前記半導体基板の第二の面の第二の絶縁層上に亘って第二の配線層を形成する第八の工程と、
を備えたことを特徴とする半導体装置の製造方法。 - 半導体基板の第一の面に第一の絶縁層を形成する第一の工程と、
前記第一の絶縁層上に第一の配線層を形成する第二の工程と、
断面形状が前記第一の絶縁層近傍で前記第一面に向かって凸状を有する貫通孔を前記半導体基板の第二の面側から前記半導体基板に形成し、かつ前記第一の絶縁層を露出させる第三の工程と、
前記貫通孔で露出された前記第一の絶縁層を除去し、前記第一の配線層を露出させる第四の工程と、
前記貫通孔の内壁部から前記半導体基板の第二の面を覆って第二の絶縁層を形成する第五の工程と、
前記第一の絶縁層近傍の前記貫通孔の凸状部と第一の配線層を覆っている前記第二の絶縁層を除去する第六の工程と、
前記第一の絶縁層近傍の前記貫通孔の前記半導体基板が露出された凸状部分のみを除去する第七の工程と、
前記貫通孔の内壁部から前記半導体基板の第二の面を覆って第三の絶縁層を形成する第八の工程と、
前記貫通孔側の第一の配線層を覆う第三の絶縁層を除去し前記第一の配線層を露出する第九の工程と、
前記第一の絶縁層の開口部を介し前記第一の配線層と内接すると共に前記貫通孔の前記第三の絶縁層上から前記半導体基板の第二の面の第三の絶縁層上に亘って第二の配線層を形成する第十の工程と、
を備えたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006066680A JP2007221080A (ja) | 2006-02-14 | 2006-02-14 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006066680A JP2007221080A (ja) | 2006-02-14 | 2006-02-14 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007221080A true JP2007221080A (ja) | 2007-08-30 |
Family
ID=38497989
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006066680A Pending JP2007221080A (ja) | 2006-02-14 | 2006-02-14 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007221080A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009070966A (ja) * | 2007-09-12 | 2009-04-02 | Toshiba Corp | 半導体装置とその製造方法 |
JP2009164481A (ja) * | 2008-01-09 | 2009-07-23 | Sony Corp | 半導体装置及びその製造方法 |
JP2009295851A (ja) * | 2008-06-06 | 2009-12-17 | Nec Electronics Corp | 半導体装置及びその製造方法 |
JP2013191763A (ja) * | 2012-03-14 | 2013-09-26 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2015527730A (ja) * | 2012-06-14 | 2015-09-17 | スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. | パワーアンプモジュールを含む関連するシステム、デバイス、および方法 |
JP2016072449A (ja) * | 2014-09-30 | 2016-05-09 | 大日本印刷株式会社 | 導電材充填貫通電極基板及びその製造方法 |
-
2006
- 2006-02-14 JP JP2006066680A patent/JP2007221080A/ja active Pending
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009070966A (ja) * | 2007-09-12 | 2009-04-02 | Toshiba Corp | 半導体装置とその製造方法 |
US7888778B2 (en) | 2007-09-12 | 2011-02-15 | Kabushiki Kaisha Toshiba | Semiconductor device and producing method of the same |
JP2009164481A (ja) * | 2008-01-09 | 2009-07-23 | Sony Corp | 半導体装置及びその製造方法 |
US8564101B2 (en) | 2008-01-09 | 2013-10-22 | Sony Corporation | Semiconductor apparatus having a through-hole interconnection |
JP2009295851A (ja) * | 2008-06-06 | 2009-12-17 | Nec Electronics Corp | 半導体装置及びその製造方法 |
US8791567B2 (en) | 2008-06-06 | 2014-07-29 | Renesas Electronics Corporation | Semiconductor device |
JP2013191763A (ja) * | 2012-03-14 | 2013-09-26 | Fujitsu Ltd | 半導体装置の製造方法 |
US9755592B2 (en) | 2012-06-14 | 2017-09-05 | Skyworks Solutions, Inc. | Power amplifier modules including tantalum nitride terminated through wafer via and related systems, devices, and methods |
US9520835B2 (en) | 2012-06-14 | 2016-12-13 | Skyworks Solutions, Inc. | Power amplifier modules including bipolar transistor with grading and related systems, devices, and methods |
US9660584B2 (en) | 2012-06-14 | 2017-05-23 | Skyworks Solutions, Inc. | Power amplifier modules including wire bond pad and related systems, devices, and methods |
US9692357B2 (en) | 2012-06-14 | 2017-06-27 | Skyworks Solutions, Inc. | Power amplifier modules with bifet and harmonic termination and related systems, devices, and methods |
JP2015527730A (ja) * | 2012-06-14 | 2015-09-17 | スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. | パワーアンプモジュールを含む関連するシステム、デバイス、および方法 |
US9847755B2 (en) | 2012-06-14 | 2017-12-19 | Skyworks Solutions, Inc. | Power amplifier modules with harmonic termination circuit and related systems, devices, and methods |
US9887668B2 (en) | 2012-06-14 | 2018-02-06 | Skyworks Solutions, Inc. | Power amplifier modules with power amplifier and transmission line and related systems, devices, and methods |
US10090812B2 (en) | 2012-06-14 | 2018-10-02 | Skyworks Solutions, Inc. | Power amplifier modules with bonding pads and related systems, devices, and methods |
JP2019135766A (ja) * | 2012-06-14 | 2019-08-15 | スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. | 窒化タンタルで終端されるウェハ貫通ビアを含むパワーアンプモジュールおよび関連するシステム、デバイスおよび方法 |
US10771024B2 (en) | 2012-06-14 | 2020-09-08 | Skyworks Solutions, Inc. | Power amplifier modules including transistor with grading and semiconductor resistor |
US11451199B2 (en) | 2012-06-14 | 2022-09-20 | Skyworks Solutions, Inc. | Power amplifier systems with control interface and bias circuit |
JP2016072449A (ja) * | 2014-09-30 | 2016-05-09 | 大日本印刷株式会社 | 導電材充填貫通電極基板及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4373866B2 (ja) | 半導体装置の製造方法 | |
KR100354596B1 (ko) | 알루미늄 콘택트 형성 방법 및 집적 회로 구조체 | |
JP4775007B2 (ja) | 半導体装置及びその製造方法 | |
CN102332435B (zh) | 电子元件及其制作方法 | |
KR100658547B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP4327644B2 (ja) | 半導体装置の製造方法 | |
KR100764055B1 (ko) | 웨이퍼 레벨 칩 스케일 패키지 및 칩 스케일 패키지의 제조방법 | |
KR100411576B1 (ko) | 구리 패드 구조 | |
JP2008305938A (ja) | 半導体装置および半導体装置の製造方法 | |
US8053907B2 (en) | Method and system for forming conductive bumping with copper interconnection | |
JP4585561B2 (ja) | 半導体装置の製造方法 | |
US20020005568A1 (en) | Semiconductor device and method for manufacturing | |
JP5627835B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2012054588A (ja) | 銅技術相互接続構造を使用する集積回路デバイス用のアルミニウム・パッド電力バスおよび信号ルーティング技術 | |
JP2008300718A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2007221080A (ja) | 半導体装置およびその製造方法 | |
JP5385452B2 (ja) | 半導体装置の製造方法 | |
JP2008210952A (ja) | 半導体装置の製造方法、シリコンインターポーザの製造方法および半導体モジュールの製造方法 | |
JP2010232400A (ja) | 半導体基板と半導体基板の製造方法および半導体パッケージ | |
JP5165190B2 (ja) | 半導体装置及びその製造方法 | |
JPH11312704A (ja) | ボンドパッドを有するデュアルダマスク | |
JP2002093811A (ja) | 電極および半導体装置の製造方法 | |
JP2006303036A (ja) | 半導体装置 | |
JP5460069B2 (ja) | 半導体基板と半導体パッケージおよび半導体基板の製造方法 | |
CN103367243A (zh) | 通过氧化形成浅通孔 |