JP2013191763A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2013191763A JP2013191763A JP2012057622A JP2012057622A JP2013191763A JP 2013191763 A JP2013191763 A JP 2013191763A JP 2012057622 A JP2012057622 A JP 2012057622A JP 2012057622 A JP2012057622 A JP 2012057622A JP 2013191763 A JP2013191763 A JP 2013191763A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- etching
- substrate
- gan
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Weting (AREA)
- Junction Field-Effect Transistors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】コストを抑えながら、歩留まりを向上させる。
【解決手段】第１の孔１３Ａと、第１の孔よりも小さい径を有する第２の孔１３Ｂとを備えるビアホール１３を、表面側に化合物半導体積層構造４を備える半導体基板１の裏面側から形成する工程を含み、ビアホール形成工程は、ドライエッチングによって、エッチング底面が曲面となり、エッチング底面の中央部が化合物半導体積層構造４となり、エッチング底面の外周部が半導体基板１となるように、半導体基板１に第１の孔１３Ａを形成する工程と、ウェットエッチングによって、エッチング底面の外周部の半導体基板１をマスクとして、化合物半導体積層構造４に第２の孔１３Ｂを形成する工程とを含む。
【選択図】図３
【解決手段】第１の孔１３Ａと、第１の孔よりも小さい径を有する第２の孔１３Ｂとを備えるビアホール１３を、表面側に化合物半導体積層構造４を備える半導体基板１の裏面側から形成する工程を含み、ビアホール形成工程は、ドライエッチングによって、エッチング底面が曲面となり、エッチング底面の中央部が化合物半導体積層構造４となり、エッチング底面の外周部が半導体基板１となるように、半導体基板１に第１の孔１３Ａを形成する工程と、ウェットエッチングによって、エッチング底面の外周部の半導体基板１をマスクとして、化合物半導体積層構造４に第２の孔１３Ｂを形成する工程とを含む。
【選択図】図３
Description
本発明は、半導体装置の製造方法に関する。
近年、窒化ガリウム（ＧａＮ）系半導体を用いた半導体装置は、その物性的特徴から高耐圧で高速動作可能なデバイスとして、例えばミリ波帯レーダーシステム、無線通信基地局システム、サーバーシステム等への応用が期待されている。
例えば、ＧａＮ系高電子移動度トランジスタ［ＧａＮ−ＨＥＭＴ（High Electron Mobility Transistor）］構造を備える半導体装置では、ソースインダクタンスの低減及び放熱のために、半導体基板を貫通したビアホールに配線を設けたビア配線構造が用いられる。
例えば、ＧａＮ系高電子移動度トランジスタ［ＧａＮ−ＨＥＭＴ（High Electron Mobility Transistor）］構造を備える半導体装置では、ソースインダクタンスの低減及び放熱のために、半導体基板を貫通したビアホールに配線を設けたビア配線構造が用いられる。
そして、半導体基板として、難エッチング材料で、特にウェットエッチングが困難である炭化シリコン（ＳｉＣ）基板を用いる場合がある。
この場合、例えば図１３に示すように、ＧａＮ−ＨＥＭＴ構造１０１の表面側にエッチングストッパー１０２を設け、ＳｉＣ基板１００の裏面側から、まず、ＳｉＣ基板１００をフッ素系ガスを用いてドライエッチングし、続けて、ＧａＮ−ＨＥＭＴ構造１０１を塩素系ガスを用いてドライエッチングして、ビアホール１０３を形成し、配線１０４を形成するのが一般的である。
この場合、例えば図１３に示すように、ＧａＮ−ＨＥＭＴ構造１０１の表面側にエッチングストッパー１０２を設け、ＳｉＣ基板１００の裏面側から、まず、ＳｉＣ基板１００をフッ素系ガスを用いてドライエッチングし、続けて、ＧａＮ−ＨＥＭＴ構造１０１を塩素系ガスを用いてドライエッチングして、ビアホール１０３を形成し、配線１０４を形成するのが一般的である。
しかしながら、ＳｉＣ基板１００の裏面側から、ＳｉＣ基板１００とＧａＮ−ＨＥＭＴ構造１０１を連続してドライエッチングしてビアホール１０３を形成すると、フッ素系ガスと塩素系ガスとが混在してしまい、エッチングレートが不安定になり、歩留まりが低下してしまう。
そこで、図１４、図１５に示すように、表面側から塩素系ガスを用いてドライエッチングしてＧａＮ−ＨＥＭＴ構造１０１に孔１０５を形成し、この孔１０５にエッチングストッパー１０２を設けた後、基板裏面側からフッ素系ガスを用いてドライエッチングしてＳｉＣ基板１００にビアホール１０３を形成することが提案されている。なお、エッチングストッパーを、エッチングストッパー金属、コンタクト金属、コンタクト層、又は、金属層ともいう。
そこで、図１４、図１５に示すように、表面側から塩素系ガスを用いてドライエッチングしてＧａＮ−ＨＥＭＴ構造１０１に孔１０５を形成し、この孔１０５にエッチングストッパー１０２を設けた後、基板裏面側からフッ素系ガスを用いてドライエッチングしてＳｉＣ基板１００にビアホール１０３を形成することが提案されている。なお、エッチングストッパーを、エッチングストッパー金属、コンタクト金属、コンタクト層、又は、金属層ともいう。
しかしながら、図１４に示すように、ＳｉＣ基板１００のビアホール１０３の径に対してＧａＮ−ＨＥＭＴ構造１０１の孔１０５の径が小さいと、ＳｉＣ基板１００のドライエッチング中の熱によるウェハの反りによって、エッチングストッパー１０２と孔１０５の側壁との密着性が悪くなり、歩留まりが低下してしまう。
この場合、密着性が悪くならないようにし、歩留まりを向上させるために、図１５に示すように、ＳｉＣ基板１００のビアホール１０３の径に対してＧａＮ−ＨＥＭＴ構造１０１の孔１０５の径を大きくすることが考えられる。
この場合、密着性が悪くならないようにし、歩留まりを向上させるために、図１５に示すように、ＳｉＣ基板１００のビアホール１０３の径に対してＧａＮ−ＨＥＭＴ構造１０１の孔１０５の径を大きくすることが考えられる。
しかしながら、ＳｉＣ基板１００のビアホール１０３の径に対してＧａＮ−ＨＥＭＴ構造１０１の孔１０５の径が大きいと、回路レイアウトが拡張してしまい、コストが高くなってしまう。
このほか、ＳｉＣ基板１００をドライエッチングしてビアホール１０３を形成する場合、エッチングストッパーを構成する金属のフッ化によるコンタクト不良や摩耗による機械的強度の低下などが生じ、歩留まりが低下してしまう。
このほか、ＳｉＣ基板１００をドライエッチングしてビアホール１０３を形成する場合、エッチングストッパーを構成する金属のフッ化によるコンタクト不良や摩耗による機械的強度の低下などが生じ、歩留まりが低下してしまう。
なお、ここでは、ＳｉＣ基板上にＧａＮ−ＨＥＭＴ構造を備える半導体装置において、ＳｉＣ基板をドライエッチングしてビアホールを形成する場合の課題として説明しているが、これに限られるものではない。例えば、Ｓｉ基板などの他の半導体基板を用いる場合、あるいは、他の化合物半導体積層構造を備える場合であっても同様の課題がある。
そこで、コストを抑えながら、歩留まりを向上させたい。
そこで、コストを抑えながら、歩留まりを向上させたい。
本半導体装置の製造方法は、第１の孔と、第１の孔よりも小さい径を有する第２の孔とを備えるビアホールを、表面側に化合物半導体積層構造を備える半導体基板の裏面側から形成する工程を含み、ビアホール形成工程は、ドライエッチングによって、エッチング底面が曲面となり、エッチング底面の中央部が化合物半導体積層構造となり、エッチング底面の外周部が半導体基板となるように、半導体基板に第１の孔を形成する工程と、ウェットエッチングによって、エッチング底面の外周部の半導体基板をマスクとして、化合物半導体積層構造に第２の孔を形成する工程とを含むことを要件とする。
したがって、本半導体装置の製造方法によれば、コストを抑えながら、歩留まりを向上させることができるという利点がある。
以下、図面により、本発明の実施の形態にかかる半導体装置の製造方法について説明する。
［第１実施形態］
まず、第１実施形態にかかる半導体装置の製造方法について、図１〜図８を参照しながら説明する。
［第１実施形態］
まず、第１実施形態にかかる半導体装置の製造方法について、図１〜図８を参照しながら説明する。
本実施形態にかかる半導体装置は、例えばＧａＮ系半導体などの窒化物半導体を用いた高耐圧で高速動作可能な半導体装置である。具体的には、ＧａＮ−ＨＥＭＴを備える半導体装置である。このＧａＮ−ＨＥＭＴを備える半導体装置としては、例えばミリ波帯用モノリシックマイクロ波集積回路（ＭＭＩＣ；Monolithic Microwave Integrated Circuit）がある。なお、これをＧａＮ系デバイス又はＧａＮ系電子デバイスともいう。
以下、本実施形態にかかる半導体装置の製造方法として、ＧａＮ−ＨＥＭＴを備える半導体装置の製造方法を例に挙げて説明する。
具体的には、半絶縁性ＳｉＣ基板上に結晶成長されたＡｌＧａＮ／ＧａＮ結晶からなるＧａＮ−ＨＥＭＴ構造を備える半導体装置の製造方法を例に挙げて説明する。
なお、半絶縁性ＳｉＣ基板を、半絶縁性半導体基板又は半導体基板ともいう。また、ＧａＮ−ＨＥＭＴ構造を、ＧａＮ系半導体積層構造、窒化物半導体積層構造、化合物半導体積層構造、ウェハ、又は、ＧａＮ−ＨＥＭＴエピタキシャルウェハともいう。
具体的には、半絶縁性ＳｉＣ基板上に結晶成長されたＡｌＧａＮ／ＧａＮ結晶からなるＧａＮ−ＨＥＭＴ構造を備える半導体装置の製造方法を例に挙げて説明する。
なお、半絶縁性ＳｉＣ基板を、半絶縁性半導体基板又は半導体基板ともいう。また、ＧａＮ−ＨＥＭＴ構造を、ＧａＮ系半導体積層構造、窒化物半導体積層構造、化合物半導体積層構造、ウェハ、又は、ＧａＮ−ＨＥＭＴエピタキシャルウェハともいう。
本実施形態のＧａＮ−ＨＥＭＴ構造を備える半導体装置の製造方法は、第１の孔１３Ａと、第１の孔１３Ａよりも小さい径を有する第２の孔１３Ｂとを備えるビアホール１３を、表面側にＧａＮ−ＨＥＭＴ構造４を備える半絶縁性ＳｉＣ基板１の裏面側から形成する工程を含む［図２（Ｄ）、図３（Ａ）参照］。
そして、このビアホール形成工程は、ドライエッチングによって、エッチング底面が曲面となり、エッチング底面の中央部がＧａＮ−ＨＥＭＴ構造４となり、エッチング底面の外周部が半絶縁性ＳｉＣ基板１となるように、半絶縁性ＳｉＣ基板１に第１の孔１３Ａを形成する工程［図２（Ｄ）参照］と、ウェットエッチングによって、エッチング底面の外周部の半絶縁性ＳｉＣ基板１をマスクとして、ＧａＮ−ＨＥＭＴ構造４に第２の孔１３Ｂを形成する工程［図３（Ａ）参照］とを含む。
そして、このビアホール形成工程は、ドライエッチングによって、エッチング底面が曲面となり、エッチング底面の中央部がＧａＮ−ＨＥＭＴ構造４となり、エッチング底面の外周部が半絶縁性ＳｉＣ基板１となるように、半絶縁性ＳｉＣ基板１に第１の孔１３Ａを形成する工程［図２（Ｄ）参照］と、ウェットエッチングによって、エッチング底面の外周部の半絶縁性ＳｉＣ基板１をマスクとして、ＧａＮ−ＨＥＭＴ構造４に第２の孔１３Ｂを形成する工程［図３（Ａ）参照］とを含む。
以下、具体的に説明する。
まず、図１（Ａ）に示すように、例えば有機金属気相成長（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）法等によって、半絶縁性ＳｉＣ基板１上に、図示しないバッファ層、ＧａＮチャネル層２、ｎ−ＡｌＧａＮバリア層３を積層させて、これらの層によって構成されるＧａＮ−ＨＥＭＴ構造４を形成する。
まず、図１（Ａ）に示すように、例えば有機金属気相成長（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）法等によって、半絶縁性ＳｉＣ基板１上に、図示しないバッファ層、ＧａＮチャネル層２、ｎ−ＡｌＧａＮバリア層３を積層させて、これらの層によって構成されるＧａＮ−ＨＥＭＴ構造４を形成する。
ここでは、バッファ層は、例えば厚さが約１μｍである。また、ＧａＮチャネル層２は、例えば厚さが約０．５μｍである。また、ｎ−ＡｌＧａＮバリア層３は、例えば、厚さが約２５ｎｍであり、シリコンがドーピングされている。また、ＧａＮ−ＨＥＭＴ構造４を構成する各層の表面、即ち、デバイス表面側は、Ｇａ面となり、ＧａＮ−ＨＥＭＴ構造４を構成する各層の裏面、即ち、基板裏面側は、Ｎ面となる。なお、Ｇａ面は、（０００１）の面方位を有する結晶面、即ち、（０００１）面である。また、Ｎ面は、（０００−１）の面方位を有する結晶面、即ち、（０００−１）面である。なお、ＧａＮチャネル層２を、電子走行層ともいう。また、ｎ−ＡｌＧａＮバリア層３を、電子供給層ともいう。
次に、例えばフォトリソグラフィによって、素子分離領域以外の領域にレジストを残すようにパターニングし、例えばイオン注入又はドライエッチングによって、図示しない素子分離領域を形成する。
ここで、イオン注入によって素子分離領域を形成する場合、素子分離領域に例えばボロン等をイオン注入することによって、ＡｌＧａＮ／ＧａＮ界面に存在する二次元電子ガス（２ＤＥＧ）を不活性化することで、素子分離領域を形成する。また、ドライエッチングによって素子分離領域を形成する場合、素子分離領域を例えば塩素系ガスを用いてドライエッチングしてメサ構造を形成することで、素子分離領域を形成する。
ここで、イオン注入によって素子分離領域を形成する場合、素子分離領域に例えばボロン等をイオン注入することによって、ＡｌＧａＮ／ＧａＮ界面に存在する二次元電子ガス（２ＤＥＧ）を不活性化することで、素子分離領域を形成する。また、ドライエッチングによって素子分離領域を形成する場合、素子分離領域を例えば塩素系ガスを用いてドライエッチングしてメサ構造を形成することで、素子分離領域を形成する。
次に、例えばフォトリソグラフィ及び蒸着・リフトオフによって、ＧａＮ−ＨＥＭＴ構造４上（ここではｎ−ＡｌＧａＮバリア層３上）に、例えばＴｉ／Ａｌからなるソース電極５及びドレイン電極６を形成する。ここでは、例えば、Ｔｉの厚さは約３０ｎｍ程度であり、Ａｌの厚さは約３００ｎｍ程度である。そして、オーミックコンタクトを取るために、例えば約６００℃程度でラピットサーマルアニール（ＲＴＡ）を行なう。
次に、例えばフォトリソグラフィ及び蒸着・リフトオフによって、ＧａＮ−ＨＥＭＴ構造４上（ここではｎ−ＡｌＧａＮバリア層３上）に、例えばＮｉ／Ａｕからなるゲート電極７を形成する。ここでは、例えば、Ｎｉ層の厚さは約１００ｎｍ程度であり、Ａｕ層の厚さは約３００ｎｍ程度である。
次に、例えばプラズマＣＶＤ（Chemical Vapor Deposition）法等で形成されるＳｉＮ膜８で表面のパッシベーションを行なう。ここでは、ＳｉＮ膜８（パッシベーション膜）の厚さは、例えば２００ｎｍである。そして、電極にコンタクトするためのコンタクト領域のＳｉＮ膜８を、例えばＳＦ６／ＣＨＦ３混合ガスを用いたドライエッチングによって除去して開口する。
次に、例えばプラズマＣＶＤ（Chemical Vapor Deposition）法等で形成されるＳｉＮ膜８で表面のパッシベーションを行なう。ここでは、ＳｉＮ膜８（パッシベーション膜）の厚さは、例えば２００ｎｍである。そして、電極にコンタクトするためのコンタクト領域のＳｉＮ膜８を、例えばＳＦ６／ＣＨＦ３混合ガスを用いたドライエッチングによって除去して開口する。
次に、ビアホール１３が形成される領域の表面側、即ち、ＧａＮ−ＨＥＭＴ構造４の表面上に、基板裏面側からビアホール１３を形成するためのウェットエッチングの際に用いられるエッチングストッパー９を形成する。
ここでは、まず、図１（Ａ）に示すように、例えばフォトリソグラフィによってレジスト２０をパターニングした後、エッチングストッパー９を形成する領域のＳｉＮ膜８を、例えばＳＦ６／ＣＨＦ３混合ガスを用いたドライエッチングによって除去して開口する。
ここでは、まず、図１（Ａ）に示すように、例えばフォトリソグラフィによってレジスト２０をパターニングした後、エッチングストッパー９を形成する領域のＳｉＮ膜８を、例えばＳＦ６／ＣＨＦ３混合ガスを用いたドライエッチングによって除去して開口する。
次に、図１（Ｂ）に示すように、例えば蒸着・リフトオフによって、ＧａＮ−ＨＥＭＴ構造４上（ここではｎ−ＡｌＧａＮバリア層３上）に、例えばＴｉ／Ａｕからなるエッチングストッパー９を形成する。ここでは、例えば、Ｔｉ層の厚さは約２０ｎｍ程度であり、Ａｕ層の厚さは約３５００ｎｍ程度である。
なお、エッチングストッパー９は、金属からなる。また、エッチングストッパー９は、表面配線とビア配線及び裏面配線とを接続するコンタクトとしても機能する。つまり、エッチングストッパー９は、配線の一部を構成する。このため、エッチングストッパー９を、エッチングストッパー金属、コンタクト金属、配線金属、エッチングストッパー層、コンタクト層、金属層、配線層、又は、配線ともいう。
なお、エッチングストッパー９は、金属からなる。また、エッチングストッパー９は、表面配線とビア配線及び裏面配線とを接続するコンタクトとしても機能する。つまり、エッチングストッパー９は、配線の一部を構成する。このため、エッチングストッパー９を、エッチングストッパー金属、コンタクト金属、配線金属、エッチングストッパー層、コンタクト層、金属層、配線層、又は、配線ともいう。
次に、電極やエッチングストッパー９に接続されるように表面配線１０を形成する。
ここでは、まず、図１（Ｃ）に示すように、レジスト２０を除去した後、全面にシードメタル１１を形成する。
つまり、後述するように、金（Ａｕ）めっきを施して金配線１０を形成するため、例えばスパッタによって、全面に例えばＴｉ／Ｐｔ／Ａｕからなる金配線めっき用シードメタル１１を形成する。ここで、Ｔｉ層の厚さは、約１０ｎｍであり、Ｐｔ層の厚さは、約５０ｎｍであり、Ａｕ層の厚さは、約２００ｎｍである。
ここでは、まず、図１（Ｃ）に示すように、レジスト２０を除去した後、全面にシードメタル１１を形成する。
つまり、後述するように、金（Ａｕ）めっきを施して金配線１０を形成するため、例えばスパッタによって、全面に例えばＴｉ／Ｐｔ／Ａｕからなる金配線めっき用シードメタル１１を形成する。ここで、Ｔｉ層の厚さは、約１０ｎｍであり、Ｐｔ層の厚さは、約５０ｎｍであり、Ａｕ層の厚さは、約２００ｎｍである。
次に、図１（Ｄ）に示すように、シードメタル１１上に、表面配線としての金配線１０を形成する。
ここでは、例えばフォトリソグラフィによって、配線１０を形成する配線領域以外の領域にレジスト２１が残るようにパターニングした後、例えば金めっきを施して金配線１０を形成する。なお、金配線１０を、金めっき配線又は金配線めっきともいう。ここで、金めっきは、例えば厚さが約１μｍである。
ここでは、例えばフォトリソグラフィによって、配線１０を形成する配線領域以外の領域にレジスト２１が残るようにパターニングした後、例えば金めっきを施して金配線１０を形成する。なお、金配線１０を、金めっき配線又は金配線めっきともいう。ここで、金めっきは、例えば厚さが約１μｍである。
その後、図２（Ａ）に示すように、レジスト２１を剥離し、例えばイオンミリングによってシードメタル１１を除去する。
次に、図２（Ｂ）に示すように、表面上に接着剤２２をスピンコーティングし、例えばサファイア等のサポート基板（図示せず）に貼り付けた後（仮接着）、半絶縁性ＳｉＣ基板１の厚さを薄くする。ここでは、半絶縁性ＳｉＣ基板１の裏面を研磨して、基板の厚さを約１００μｍ程度にする。
次に、図２（Ｂ）に示すように、表面上に接着剤２２をスピンコーティングし、例えばサファイア等のサポート基板（図示せず）に貼り付けた後（仮接着）、半絶縁性ＳｉＣ基板１の厚さを薄くする。ここでは、半絶縁性ＳｉＣ基板１の裏面を研磨して、基板の厚さを約１００μｍ程度にする。
次に、図２（Ｃ）、図２（Ｄ）、図３（Ａ）に示すように、上述のようにして作製された、表面側にＧａＮ−ＨＥＭＴ構造４を備える半絶縁性ＳｉＣ基板１の裏面側から、第１の孔１３Ａと、第１の孔１３Ａよりも小さい径を有する第２の孔１３Ｂとを備えるビアホール１３を形成する。
ここでは、まず、図２（Ｃ）に示すように、半絶縁性ＳｉＣ基板１の裏面上に、ビアホール形成用メタルマスク１２を形成する。
ここでは、まず、図２（Ｃ）に示すように、半絶縁性ＳｉＣ基板１の裏面上に、ビアホール形成用メタルマスク１２を形成する。
つまり、まず、半絶縁性ＳｉＣ基板１の裏面の全面に、図示しないシードメタルを形成する。ここでは、後述するように、ニッケル（Ｎｉ）めっきを施してニッケルめっきメタルマスク１２を形成するため、例えばスパッタによって、半絶縁性ＳｉＣ基板１の裏面の全面に、例えばＴａ／Ｃｕからなるニッケルめっき用シードメタルを形成する。ここで、Ｔａ層の厚さは、約２０ｎｍであり、Ｃｕ層の厚さは約、２００ｎｍである。
次に、シードメタル上に、ニッケルめっきメタルマスク１２を形成する。
ここでは、例えばフォトリソグラフィによって、ビアホール１３を形成するビアホール領域にレジスト（図示せず）が残るようにパターニングした後、例えばニッケルを電気めっきして、ニッケルめっきメタルマスク１２を形成する。ここで、ビアホール領域、即ち、ビアホール１３の直径は、約１００μｍである。また、ニッケルめっきは、例えば厚さが約３μｍ程度である。
ここでは、例えばフォトリソグラフィによって、ビアホール１３を形成するビアホール領域にレジスト（図示せず）が残るようにパターニングした後、例えばニッケルを電気めっきして、ニッケルめっきメタルマスク１２を形成する。ここで、ビアホール領域、即ち、ビアホール１３の直径は、約１００μｍである。また、ニッケルめっきは、例えば厚さが約３μｍ程度である。
その後、レジストを剥離し、例えばイオンミリングによってニッケルめっき用シードメタルを除去する。
次に、図２（Ｄ）に示すように、メタルマスク１２を用いて、半絶縁性ＳｉＣ基板１の裏面側から、ドライエッチングによって、半絶縁性ＳｉＣ基板１にビアホール１３を構成する第１の孔１３Ａを形成する。なお、第１の孔１３Ａは、半絶縁性ＳｉＣ基板１に形成されるため、ＳｉＣ基板ビアホールともいう。
次に、図２（Ｄ）に示すように、メタルマスク１２を用いて、半絶縁性ＳｉＣ基板１の裏面側から、ドライエッチングによって、半絶縁性ＳｉＣ基板１にビアホール１３を構成する第１の孔１３Ａを形成する。なお、第１の孔１３Ａは、半絶縁性ＳｉＣ基板１に形成されるため、ＳｉＣ基板ビアホールともいう。
ここでは、冷却状態、かつ、約３Ｐａ以上の圧力状態で、半絶縁性ＳｉＣ基板１の裏面側から、半絶縁性ＳｉＣ基板１を貫通するように、半絶縁性ＳｉＣ基板１をドライエッチングする。なお、約３Ｐａ以上の圧力状態を低真空状態という。
具体的には、サポート基板側に例えばヘリウムを供給してウェハを冷却した状態で、かつ、圧力約５Ｐａの低真空下で、ガス比約４のＳＦ６／Ｏ２混合ガスを用いて、半絶縁性ＳｉＣ基板１の裏面側から半絶縁性ＳｉＣ基板１とＧａＮ−ＨＥＭＴ構造４の界面まで半絶縁性ＳｉＣ基板１をドライエッチングする。ここでは、上部電極パワーは約２ｋＷであり、下部電極パワーは約０．２５ｋＷである。また、ＳｉＣエッチングレートは、約２μｍ／ｍｉｎである。
具体的には、サポート基板側に例えばヘリウムを供給してウェハを冷却した状態で、かつ、圧力約５Ｐａの低真空下で、ガス比約４のＳＦ６／Ｏ２混合ガスを用いて、半絶縁性ＳｉＣ基板１の裏面側から半絶縁性ＳｉＣ基板１とＧａＮ−ＨＥＭＴ構造４の界面まで半絶縁性ＳｉＣ基板１をドライエッチングする。ここでは、上部電極パワーは約２ｋＷであり、下部電極パワーは約０．２５ｋＷである。また、ＳｉＣエッチングレートは、約２μｍ／ｍｉｎである。
このようなエッチング条件でドライエッチングを行なうと、図５に示すように、エッチング副生成物がエッチングによって形成される孔１３Ａの側壁に堆積し、この堆積物２３が側壁のエッチングを阻害する。このため、孔１３Ａの底面（エッチング底面）の外周部にマイクロトレンチは形成されない。また、半絶縁性ＳｉＣ基板１の場合、導電性ＳｉＣ基板よりも孔１３Ａの側壁のネガティブチャージングが強くなるため、イオン軌道が孔１３Ａの側壁側に曲げられ、孔１３Ａの底面に到達するイオン密度が外周部よりも中央部で多くなる。これにより、図５、図６（Ａ）に示すように、エッチングによって形成される孔１３Ａの側壁はほぼ垂直となり、その底面は中央部が凹んだ曲面となる（丸くなる）。また、孔１３Ａの側壁には堆積物２３が形成される。また、堆積物２３を取り除いて露出させた孔１３Ａの側壁には、図６（Ａ）、図６（Ｂ）に示すように、孔１３Ａの深さ方向に直線状に延びる凹凸ができる。なお、図６（Ｂ）は、孔１３Ａの底面を上方から撮影したＳＥＭ写真であり、図６（Ｂ）中、上側に孔１３Ａの側壁の凹凸が見られ、図６（Ｂ）中、下側、即ち、孔１３Ａの底面の中央部にＧａＮ−ＨＥＭＴ構造４が露出しており、これらの中間、即ち、孔１３Ａの底面の外周部に半絶縁性ＳｉＣ基板１が露出していることが分かる。
そして、このようなエッチング底面が曲面になる現象を利用して、エッチング底面の中央部が半絶縁性ＳｉＣ基板１とＧａＮ−ＨＥＭＴ構造４の界面に到達し、エッチング底面の中央部にＧａＮ−ＨＥＭＴ構造４が露出したら、エッチングが停止するように制御する。
このようにしてドライエッチングを行なうことで、エッチング底面が曲面となり、エッチング底面の中央部がＧａＮ−ＨＥＭＴ構造４となり、エッチング底面の外周部が半絶縁性ＳｉＣ基板１となる。
このようにしてドライエッチングを行なうことで、エッチング底面が曲面となり、エッチング底面の中央部がＧａＮ−ＨＥＭＴ構造４となり、エッチング底面の外周部が半絶縁性ＳｉＣ基板１となる。
このように、エッチング底面が曲面となり、エッチング底面の中央部がＧａＮ−ＨＥＭＴ構造４となり、エッチング底面の外周部が半絶縁性ＳｉＣ基板１となるように、半絶縁性ＳｉＣ基板１の裏面側から半絶縁性ＳｉＣ基板１をドライエッチングして、半絶縁性ＳｉＣ基板１に第１の孔１３Ａを形成する。
なお、半絶縁性ＳｉＣ基板１のドライエッチングでは、圧力、基板温度、基板の伝導性などによって、ビアホール（第１の孔）１３Ａの形状が変わってしまう。
なお、半絶縁性ＳｉＣ基板１のドライエッチングでは、圧力、基板温度、基板の伝導性などによって、ビアホール（第１の孔）１３Ａの形状が変わってしまう。
例えば、ウェハを冷却しないでドライエッチングすると、ビアホール（第１の孔）１３Ａの形状は、図７（Ａ）に示すようになる。つまり、ウェハを冷却しないで、圧力約１２Ｐａの低真空下で、ガス比約８のＳＦ６／Ｏ２混合ガスを用いて、半絶縁性ＳｉＣ基板をドライエッチングする。ここでは、上部電極パワーは約２ｋＷであり、下部電極パワーは約０．２ｋＷである。また、ＳｉＣエッチングレートは、約２．９μｍ／ｍｉｎである。この場合、ウェハ、即ち、半絶縁性ＳｉＣ基板１が高温となるため、エッチング副生成物は容易に脱離する。また、ラジカルによる化学的エッチングが進むため、メタルマスク１２に対しアンダーカットとなり、エッチングによって形成される孔１３Ａの側壁がテーパー形状になる。また、孔１３Ａの底面はフラットになる。この場合、孔１３Ａの側壁には堆積物は形成されない。また、孔１３Ａの側壁には凹凸はできない。
また、例えば、高真空状態でドライエッチングすると、ビアホール（第１の孔）１３Ａの形状は、図７（Ｂ）に示すようになる。つまり、サポート基板側に例えばヘリウムを供給してウェハを冷却した状態で、かつ、圧力約０．５Ｐａの高真空下で、ガス比約２０のＳＦ６／Ｏ２混合ガスを用いて、半絶縁性ＳｉＣ基板１をドライエッチングする。ここでは、上部電極パワーは約２ｋＷであり、下部電極パワーは約０．２ｋＷである。また、ＳｉＣエッチングレートは、約１．４７μｍ／ｍｉｎである。この場合、エッチング副生成物の脱離が促進され、エッチングによって形成される孔１３Ａの側壁に堆積物ができにくい。一方、基板温度が低いとラジカルによる化学的エッチングが起こりにくい。また、半絶縁性ＳｉＣ基板１の場合、導電性ＳｉＣ基板よりも孔１３Ａの側壁のネガティブチャージングが強くなるため、イオン軌道が孔１３Ａの側壁側に曲げられる。このため、孔１３Ａの底面の外周部にマイクロトレンチ（ノッチ）１３Ｘが形成される。また、エッチングによって形成される孔１３Ａの側壁はほぼ垂直になる。この場合、孔１３Ａの側壁には堆積物は形成されない。また、孔１３Ａの側壁には凹凸はできない。
これに対し、上述の実施形態のように、冷却状態、かつ、約３Ｐａ以上の圧力状態で、半絶縁性ＳｉＣ基板１をドライエッチングすることで、エッチング底面が曲面となり、エッチング底面の中央部がＧａＮ−ＨＥＭＴ構造４となり、エッチング底面の外周部が半絶縁性ＳｉＣ基板１となる［図２（Ｄ）、図５、図６参照］。つまり、エッチング底面が曲面となり、エッチング底面の中央部がＧａＮ−ＨＥＭＴ構造４となり、エッチング底面の外周部が半絶縁性ＳｉＣ基板１となるように、半絶縁性ＳｉＣ基板１をドライエッチングして、半絶縁性ＳｉＣ基板１に第１の孔１３Ａを形成することができる。
次に、図３（Ａ）に示すように、上述の第１の孔１３Ａの底面、即ち、上述のドライエッチングを行なった後のエッチング底面の外周部の半絶縁性ＳｉＣ基板１をマスクとして、ウェットエッチングによって、半絶縁性ＳｉＣ基板１の裏面側から、ＧａＮ−ＨＥＭＴ構造４にビアホール１３を構成する第２の孔１３Ｂを形成する。なお、第２の孔１３Ｂは、ＧａＮ−ＨＥＭＴ構造４に形成されるため、ＧａＮ−ＨＥＭＴ構造ビアホールともいう。
ここでは、例えばＴＭＡＨ、ＫＯＨ、ＮａＯＨなどのアルカリ溶液中でＧａＮ−ＨＥＭＴ構造４をウェットエッチングする。つまり、例えばＴＭＡＨ、ＫＯＨ、ＮａＯＨなどのアルカリ溶液を用いて、半絶縁性ＳｉＣ基板１の裏面側からエッチングストッパー９までＧａＮ−ＨＥＭＴ構造４を貫通するように、ＧａＮ−ＨＥＭＴ構造４をウェットエッチングする。なお、通常、アルカリ溶液を用いたＧａＮ系半導体のウェットエッチングでは、Ｇａ面側からはエッチングが進まないが、Ｎ面側からは容易にエッチングが進む。本実施形態では、ＧａＮ−ＨＥＭＴ構造４を構成する各層の表面、即ち、デバイス表面側がＧａ面となり、ＧａＮ−ＨＥＭＴ構造４を構成する各層の裏面、即ち、基板裏面側がＮ面となっている。このため、上述の第１の孔１３Ａの底面の中央部には、ＧａＮ−ＨＥＭＴ構造４のＮ面（ここではバッファ層のＮ面）が露出することになる。このため、このようなアルカリ溶液を用いて、半絶縁性ＳｉＣ基板１の裏面側からＧａＮ−ＨＥＭＴ構造４をウェットエッチングする場合、エッチングは容易に進むことになる。
特に、上述のドライエッチングを行なった後のエッチング底面の外周部に残っている半絶縁性ＳｉＣ基板１をマスクとしてウェットエッチングを行なうため、ＧａＮ−ＨＥＭＴ構造４に形成される第２の孔１３Ｂの径は、半絶縁性ＳｉＣ基板１に形成される第１の孔１３Ａの径よりも小さくなる。
このようにして、半絶縁性ＳｉＣ基板１の裏面側から、第１の孔１３Ａと、第１の孔１３Ａよりも小さい径を有する第２の孔１３Ｂとを備えるビアホール１３が形成される。
このようにして、半絶縁性ＳｉＣ基板１の裏面側から、第１の孔１３Ａと、第１の孔１３Ａよりも小さい径を有する第２の孔１３Ｂとを備えるビアホール１３が形成される。
次に、図３（Ｂ）〜図３（Ｄ）に示すように、半絶縁性ＳｉＣ基板１の裏面側に、ビア配線１４及び裏面配線１５を形成する。
ここでは、まず、図３（Ｂ）に示すように、半絶縁性ＳｉＣ基板１の裏面側の全面、即ち、ビアホール１３の側壁及び基板裏面の全面に、シードメタル１６を形成する。ここでは、後述するように、金めっきを施して金めっきビア配線１４及び金めっき裏面配線１５を形成するため、例えばスパッタによって、半絶縁性ＳｉＣ基板１の裏面側の全面に、例えばＴｉ／Ａｕからなる金配線めっき用シードメタル１６を形成する。ここで、Ｔｉ層の厚さは、約５０ｎｍであり、Ａｕ層の厚さは約１μｍである。
ここでは、まず、図３（Ｂ）に示すように、半絶縁性ＳｉＣ基板１の裏面側の全面、即ち、ビアホール１３の側壁及び基板裏面の全面に、シードメタル１６を形成する。ここでは、後述するように、金めっきを施して金めっきビア配線１４及び金めっき裏面配線１５を形成するため、例えばスパッタによって、半絶縁性ＳｉＣ基板１の裏面側の全面に、例えばＴｉ／Ａｕからなる金配線めっき用シードメタル１６を形成する。ここで、Ｔｉ層の厚さは、約５０ｎｍであり、Ａｕ層の厚さは約１μｍである。
なお、ここでは、メタルマスク１２を残したまま、半絶縁性ＳｉＣ基板１の裏面上に設けられたメタルマスク１２上にシードメタル１６を形成しているが、これに限られるものではなく、シードメタル１６を形成する前にメタルマスク１２は除去し、半絶縁性ＳｉＣ基板１の裏面上にシードメタル１６を形成しても良い。
次に、図３（Ｃ）に示すように、シードメタル１６上に、金配線、即ち、金ビア配線１４及びこれに連なる金裏面配線１５を形成する。
次に、図３（Ｃ）に示すように、シードメタル１６上に、金配線、即ち、金ビア配線１４及びこれに連なる金裏面配線１５を形成する。
ここでは、ビアホール１３の側壁及び基板裏面の全面に形成されたシードメタル１６上に、例えば金めっきを施して金ビア配線１４及びこれに連なる金裏面配線１５を形成する。ここで、金めっきは、例えば厚さが基板裏面で約１０μｍである。これにより、本実施形態では、図４（Ａ）、図４（Ｂ）に示すように、基板裏面側に設けられる裏面配線１５が、ビアホール１３に形成されたビア配線１４及びエッチングストッパー９を介して、表面配線１０としてのソース接続配線に電気的に接続されることになる。なお、図４（Ａ）中、点線で示した領域は活性領域１７である。
このようにして、ビア配線構造が形成される。つまり、ソースインダクタンスの低減及び放熱のために、半絶縁性ＳｉＣ基板１及びＧａＮ−ＨＥＭＴ構造４を貫通したビアホール１３に配線１４を設けたビア配線構造が形成される。
その後、図３（Ｄ）に示すように、図示しないサポート基板を剥離し、洗浄する。つまり、ウェハをサポート基板から剥離し、接着剤２２を除去する。
その後、図３（Ｄ）に示すように、図示しないサポート基板を剥離し、洗浄する。つまり、ウェハをサポート基板から剥離し、接着剤２２を除去する。
このようにして、本実施形態にかかる半導体装置を製造することができる。
ここで、このようにして製造される半導体装置は、以下のような構成を備える。
つまり、本実施形態の半導体装置は、図８に示すように、半絶縁性ＳｉＣ基板１上に設けられたＧａＮ−ＨＥＭＴ構造４の表面上にエッチングストッパー９を備え、半絶縁性ＳｉＣ基板１の裏面側からエッチングストッパー９まで、即ち、半絶縁性ＳｉＣ基板１及びＧａＮ−ＨＥＭＴ構造４を貫通するように、第１の孔１３Ａと、第１の孔１３Ａよりも小さい径を有する第２の孔１３Ｂとを備えるビアホール１３が形成されている。
ここで、このようにして製造される半導体装置は、以下のような構成を備える。
つまり、本実施形態の半導体装置は、図８に示すように、半絶縁性ＳｉＣ基板１上に設けられたＧａＮ−ＨＥＭＴ構造４の表面上にエッチングストッパー９を備え、半絶縁性ＳｉＣ基板１の裏面側からエッチングストッパー９まで、即ち、半絶縁性ＳｉＣ基板１及びＧａＮ−ＨＥＭＴ構造４を貫通するように、第１の孔１３Ａと、第１の孔１３Ａよりも小さい径を有する第２の孔１３Ｂとを備えるビアホール１３が形成されている。
具体的には、図３（Ｄ）に示すように、半絶縁性ＳｉＣ基板１上に、図示しないバッファ層、ＧａＮチャネル層２、ｎ−ＡｌＧａＮバリア層３を積層させたＧａＮ−ＨＥＭＴ構造４を備える。また、ＧａＮ−ＨＥＭＴ構造４上（ここではｎ−ＡｌＧａＮバリア層３上）に、ソース電極５、ドレイン電極６、ゲート電極７及びエッチングストッパー９を備える。また、表面がＳｉＮパッシベーション膜８で覆われており、表面配線１０が電極及びエッチングストッパー９に接続されている。また、半絶縁性ＳｉＣ基板１の裏面側からエッチングストッパー９まで、即ち、半絶縁性ＳｉＣ基板１及びＧａＮ−ＨＥＭＴ構造４を貫通するように、第１の孔１３Ａと、第１の孔１３Ａよりも小さい径を有する第２の孔１３Ｂとを備えるビアホール１３が形成されている。
特に、ビアホール１３を構成する第１の孔１３Ａの側壁はほぼ垂直となり、底面は中央部が凹んだ曲面となる（図５、図６参照）。また、ビアホール１３を構成する第１の孔１３Ａの側壁には堆積物が形成されている（図５参照）。なお、堆積物を取り除いた場合には、露出したビアホール１３を構成する第１の孔１３Ａの側壁にビアホール１３の深さ方向に直線状に延びる凹凸ができている（図６参照）。そして、ビアホール１３を構成する第１の孔１３Ａの底面の中央部に連なるようにビアホール１３を構成する第２の孔１３Ｂが接続されている。このビアホール１３を構成する第１の孔１３Ａと第２の孔１３Ｂとの接続面の位置と、半絶縁性ＳｉＣ基板１とＧａＮ−ＨＥＭＴ構造４との界面の位置とは一致している。また、ビアホール１３を構成する第１の孔１３Ａの底面の外周部には半絶縁性ＳｉＣ基板１が露出している。また、半絶縁性ＳｉＣ基板１の裏面側にビア配線１４及び裏面配線１５を備える。
したがって、本実施形態にかかる半導体装置の製造方法によれば、コストを抑えながら、歩留まりを向上させることができるという利点がある。
つまり、まず、半絶縁性ＳｉＣ基板１のビアホール１３（第１の孔１３Ａ）の径に対してＧａＮ−ＨＥＭＴ構造４のビアホール１３（第２の孔１３Ｂ）の径を小さくすることができるため、回路レイアウト（ＭＭＩＣレイアウト）の縮小による低コスト化を図ることができる。
つまり、まず、半絶縁性ＳｉＣ基板１のビアホール１３（第１の孔１３Ａ）の径に対してＧａＮ−ＨＥＭＴ構造４のビアホール１３（第２の孔１３Ｂ）の径を小さくすることができるため、回路レイアウト（ＭＭＩＣレイアウト）の縮小による低コスト化を図ることができる。
また、従来は表面側からＧａＮ−ＨＥＭＴ構造に形成した孔にエッチングストッパーを設けていたのに対し、本実施形態では、孔にエッチングストッパーを設けずに、ＧａＮ−ＨＥＭＴ構造４の表面上にエッチングストッパー９を設け、基板裏面側から半絶縁性ＳｉＣ基板１及びＧａＮ−ＨＥＭＴ構造４を貫通するようにビアホール１３を形成する。このため、従来の課題、即ち、ＳｉＣ基板のドライエッチング中の熱によるウェハの反りによって、エッチングストッパーと孔の側壁との密着性が悪くなり、例えば金めっき液漏れ等が生じ、歩留まりが低下してしまうという課題を解決することができる。つまり、エッチングストッパー９とＧａＮ−ＨＥＭＴ構造４との密着性が良くなり、例えば金めっき液漏れ等が生じることがなく、歩留まりを向上させることができる。
また、本実施形態では、基板裏面側から半絶縁性ＳｉＣ基板１及びＧａＮ−ＨＥＭＴ構造４を貫通するようにビアホール１３を形成するが、半絶縁性ＳｉＣ基板１にドライエッチングによってビアホール１３（第１の孔１３Ａ）を形成し、ＧａＮ−ＨＥＭＴ構造４にビアホール１３（第２の孔１３Ｂ）を形成する。このため、従来の課題、即ち、基板裏面側からＳｉＣ基板とＧａＮ−ＨＥＭＴ構造を連続してドライエッチングしてビアホールを形成すると、フッ素系ガスと塩素系ガスとが混在してしまい、エッチングレートが不安定になり、歩留まりが低下してしまうという課題を解決することができ、歩留まりを向上させることができる。
また、本実施形態では、ウェットエッチングによってＧａＮ−ＨＥＭＴ構造４にビアホール１３（第２の孔１３Ｂ）を形成しており、ＧａＮ−ＨＥＭＴ構造４の表面上に設けられたエッチングストッパー９を、ウェットエッチングのエッチングストッパーとして用いる。このため、従来の課題、即ち、ＳｉＣ基板をドライエッチングしてビアホールを形成する場合に、エッチングストッパーを構成する金属のフッ化によるコンタクト不良や摩耗による機械的強度の低下などが生じ、歩留まりが低下してしまうという課題を解決することができる。つまり、エッチングストッパー９を構成する金属の電気的特性、機械的強度を向上させることができ、歩留まりを向上させることができる。
［第２実施形態］
次に、第２実施形態にかかる半導体装置の製造方法について、図９〜図１１を参照しながら説明する。
［第２実施形態］
次に、第２実施形態にかかる半導体装置の製造方法について、図９〜図１１を参照しながら説明する。
本実施形態では、上述の第１実施形態のものに対し、半導体基板として高抵抗Ｓｉ基板を用いている点、高抵抗Ｓｉ基板に対するビアホールの形成方法、表面配線にＡｌ配線を用いている点、ビア配線及び裏面配線にＣｕ配線を用いている点が異なる。
以下、本実施形態にかかる半導体装置の製造方法として、ＧａＮ−ＨＥＭＴを備える半導体装置の製造方法を例に挙げて説明する。
以下、本実施形態にかかる半導体装置の製造方法として、ＧａＮ−ＨＥＭＴを備える半導体装置の製造方法を例に挙げて説明する。
具体的には、高抵抗Ｓｉ基板上に結晶成長されたＡｌＧａＮ／ＧａＮ結晶からなるＧａＮ−ＨＥＭＴ構造を備える半導体装置の製造方法を例に挙げて説明する。
なお、高抵抗Ｓｉ基板を、高抵抗半導体基板又は半導体基板ともいう。また、ＧａＮ−ＨＥＭＴ構造を、ＧａＮ系半導体積層構造、窒化物半導体積層構造、化合物半導体積層構造、又は、ＧａＮ−ＨＥＭＴエピタキシャルウェハともいう。
なお、高抵抗Ｓｉ基板を、高抵抗半導体基板又は半導体基板ともいう。また、ＧａＮ−ＨＥＭＴ構造を、ＧａＮ系半導体積層構造、窒化物半導体積層構造、化合物半導体積層構造、又は、ＧａＮ−ＨＥＭＴエピタキシャルウェハともいう。
本実施形態のＧａＮ−ＨＥＭＴ構造を備える半導体装置の製造方法は、第１の孔１３Ａと、第１の孔１３Ａよりも小さい径を有する第２の孔１３Ｂとを備えるビアホール１３を、表面側にＧａＮ−ＨＥＭＴ構造４を備える高抵抗Ｓｉ基板１Ｘの裏面側から形成する工程を含む［図１０（Ｄ）、図１１（Ａ）参照］。
そして、このビアホール形成工程は、ドライエッチングによって、エッチング底面が曲面となり、エッチング底面の中央部がＧａＮ−ＨＥＭＴ構造４となり、エッチング底面の外周部が高抵抗Ｓｉ基板１Ｘとなるように、高抵抗Ｓｉ基板１Ｘに第１の孔１３Ａを形成する工程［図１０（Ｄ）参照］と、ウェットエッチングによって、エッチング底面の外周部の高抵抗Ｓｉ基板１Ｘをマスクとして、ＧａＮ−ＨＥＭＴ構造４に第２の孔１３Ｂを形成する工程［図１１（Ａ）参照］とを含む。
そして、このビアホール形成工程は、ドライエッチングによって、エッチング底面が曲面となり、エッチング底面の中央部がＧａＮ−ＨＥＭＴ構造４となり、エッチング底面の外周部が高抵抗Ｓｉ基板１Ｘとなるように、高抵抗Ｓｉ基板１Ｘに第１の孔１３Ａを形成する工程［図１０（Ｄ）参照］と、ウェットエッチングによって、エッチング底面の外周部の高抵抗Ｓｉ基板１Ｘをマスクとして、ＧａＮ−ＨＥＭＴ構造４に第２の孔１３Ｂを形成する工程［図１１（Ａ）参照］とを含む。
以下、具体的に説明する。
まず、上述の第１実施形態の場合と同様に、図９（Ａ）に示すように、例えばＭＯＣＶＤ法等によって、高抵抗Ｓｉ基板１Ｘ上に、バッファ層３０、ＧａＮチャネル層２、ｎ−ＡｌＧａＮバリア層３を積層させて、これらの層によって構成されるＧａＮ−ＨＥＭＴ構造４（ウェハ）を形成する。
まず、上述の第１実施形態の場合と同様に、図９（Ａ）に示すように、例えばＭＯＣＶＤ法等によって、高抵抗Ｓｉ基板１Ｘ上に、バッファ層３０、ＧａＮチャネル層２、ｎ−ＡｌＧａＮバリア層３を積層させて、これらの層によって構成されるＧａＮ−ＨＥＭＴ構造４（ウェハ）を形成する。
次に、上述の第１実施形態の場合と同様に、図示しない素子分離領域を形成する。
次に、上述の第１実施形態の場合と同様に、ＧａＮ−ＨＥＭＴ構造４上（ここではｎ−ＡｌＧａＮバリア層３上）に、例えばＴｉ／Ａｌからなるソース電極５及びドレイン電極６を形成する。
次に、上述の第１実施形態の場合と同様に、ＧａＮ−ＨＥＭＴ構造４上（ここではｎ−ＡｌＧａＮバリア層３上）に、例えばＮｉ／Ａｕからなるゲート電極７を形成する。
次に、上述の第１実施形態の場合と同様に、ＧａＮ−ＨＥＭＴ構造４上（ここではｎ−ＡｌＧａＮバリア層３上）に、例えばＴｉ／Ａｌからなるソース電極５及びドレイン電極６を形成する。
次に、上述の第１実施形態の場合と同様に、ＧａＮ−ＨＥＭＴ構造４上（ここではｎ−ＡｌＧａＮバリア層３上）に、例えばＮｉ／Ａｕからなるゲート電極７を形成する。
次に、上述の第１実施形態の場合と同様に、ＳｉＮ膜８で表面のパッシベーションを行ない、コンタクト領域のＳｉＮ膜８を除去して開口する。
次に、電極に接続されるように、その一部分がエッチングストッパーとして機能する表面配線１０Ｘを形成する。
ここでは、まず、上述の第１実施形態の場合と同様に、表面配線１０Ｘのエッチングストッパーとして機能する部分を形成する領域のＳｉＮ膜８を除去して開口する。
次に、電極に接続されるように、その一部分がエッチングストッパーとして機能する表面配線１０Ｘを形成する。
ここでは、まず、上述の第１実施形態の場合と同様に、表面配線１０Ｘのエッチングストッパーとして機能する部分を形成する領域のＳｉＮ膜８を除去して開口する。
次に、図９（Ｂ）に示すように、例えばスパッタ法によって、全面に、例えばＴｉ／Ａｌからなる配線用金属１０Ａ、１０Ｂを形成する。ここでは、例えば、Ｔｉ層１０Ａの厚さは約５０ｎｍ程度であり、Ａｌ層１０Ｂの厚さは約１μｍ程度である。
次に、図９（Ｃ）に示すように、例えばフォトリソグラフィによって、配線形成領域にレジスト３１を残すようにパターニングし、図９（Ｄ）に示すように、例えばドライエッチングによって、配線形成領域以外の領域に形成されている配線用金属１０Ａ、１０Ｂを除去する。
次に、図９（Ｃ）に示すように、例えばフォトリソグラフィによって、配線形成領域にレジスト３１を残すようにパターニングし、図９（Ｄ）に示すように、例えばドライエッチングによって、配線形成領域以外の領域に形成されている配線用金属１０Ａ、１０Ｂを除去する。
その後、図１０（Ａ）に示すように、レジスト３１を剥離し、例えばＴｉ／Ａｌからなり、その一部分がエッチングストッパーとして機能する表面配線１０Ｘが形成される。
ここでは、ビアホール１３が形成される領域の表面側、即ち、ＧａＮ−ＨＥＭＴ構造４の表面上（ここではｎ−ＡｌＧａＮバリア層３上）に、表面配線１０Ｘの一部分が形成されている。つまり、ビアホール１３が形成される領域の表面側のＧａＮ−ＨＥＭＴ構造４上に、表面配線１０Ｘを構成するＴｉ層１０Ａが形成されている。このＴｉ層１０Ａは、基板裏面側からＧａＮ−ＨＥＭＴ構造４にビアホール１３（第２の孔１３Ｂ）を形成するためのウェットエッチングの際にエッチングストッパーとして機能する。このため、Ｔｉ層１０Ａを、エッチングストッパーともいう。この場合、エッチングストッパーは、金属からなる。なお、Ｔｉ層１０Ａを、エッチングストッパー金属、配線金属、エッチングストッパー層、金属層、又は、配線層ともいう。また、Ａｌ層１０Ｂを、アルミニウム配線ともいう。
ここでは、ビアホール１３が形成される領域の表面側、即ち、ＧａＮ−ＨＥＭＴ構造４の表面上（ここではｎ−ＡｌＧａＮバリア層３上）に、表面配線１０Ｘの一部分が形成されている。つまり、ビアホール１３が形成される領域の表面側のＧａＮ−ＨＥＭＴ構造４上に、表面配線１０Ｘを構成するＴｉ層１０Ａが形成されている。このＴｉ層１０Ａは、基板裏面側からＧａＮ−ＨＥＭＴ構造４にビアホール１３（第２の孔１３Ｂ）を形成するためのウェットエッチングの際にエッチングストッパーとして機能する。このため、Ｔｉ層１０Ａを、エッチングストッパーともいう。この場合、エッチングストッパーは、金属からなる。なお、Ｔｉ層１０Ａを、エッチングストッパー金属、配線金属、エッチングストッパー層、金属層、又は、配線層ともいう。また、Ａｌ層１０Ｂを、アルミニウム配線ともいう。
次に、上述の第１実施形態の場合と同様に、図１０（Ｂ）に示すように、表面上に接着剤２２をスピンコーティングし、例えばサファイア等のサポート基板（図示せず）に貼り付けた後（仮接着）、高抵抗Ｓｉ基板１Ｘの厚さを薄くする。
次に、図１０（Ｃ）、図１０（Ｄ）、図１１（Ａ）に示すように、上述のようにして作製された、表面側にＧａＮ−ＨＥＭＴ構造４を備える高抵抗Ｓｉ基板１Ｘの裏面側から、第１の孔１３Ａと、第１の孔１３Ａよりも小さい径を有する第２の孔１３Ｂとを備えるビアホール１３を形成する。
次に、図１０（Ｃ）、図１０（Ｄ）、図１１（Ａ）に示すように、上述のようにして作製された、表面側にＧａＮ−ＨＥＭＴ構造４を備える高抵抗Ｓｉ基板１Ｘの裏面側から、第１の孔１３Ａと、第１の孔１３Ａよりも小さい径を有する第２の孔１３Ｂとを備えるビアホール１３を形成する。
ここでは、まず、上述の第１実施形態の場合と同様に、図１０（Ｃ）に示すように、高抵抗Ｓｉ基板１Ｘの裏面上に、ビアホール形成用メタルマスク１２を形成する。
次に、図１０（Ｄ）に示すように、メタルマスク１２を用いて、高抵抗Ｓｉ基板１Ｘの裏面側から、ドライエッチングによって、高抵抗Ｓｉ基板１Ｘにビアホール１３を構成する第１の孔１３Ａを形成する。なお、第１の孔１３Ａは、高抵抗Ｓｉ基板１Ｘに形成されるため、Ｓｉ基板ビアホールともいう。
次に、図１０（Ｄ）に示すように、メタルマスク１２を用いて、高抵抗Ｓｉ基板１Ｘの裏面側から、ドライエッチングによって、高抵抗Ｓｉ基板１Ｘにビアホール１３を構成する第１の孔１３Ａを形成する。なお、第１の孔１３Ａは、高抵抗Ｓｉ基板１Ｘに形成されるため、Ｓｉ基板ビアホールともいう。
ここでは、いわゆるBoschプロセスを用いて、高抵抗Ｓｉ基板１Ｘの裏面側から、高抵抗Ｓｉ基板１Ｘを貫通するように、高抵抗Ｓｉ基板１Ｘをドライエッチングする。つまり、ＳＦ６による高抵抗Ｓｉ基板１Ｘのエッチングと、Ｃ４Ｆ８によって形成されたフロロカーボン膜によるエッチングによって形成される孔１３Ａの側壁の保護（デポジション）を繰り返しながら、高抵抗Ｓｉ基板１Ｘの裏面側から高抵抗Ｓｉ基板１ＸとＧａＮ−ＨＥＭＴ構造４の界面まで高抵抗Ｓｉ基板１Ｘをエッチングする。ここでは、約６秒ごとにエッチングとデポジションを繰り返しながらエッチングし、平均エッチングレートは約３μｍ／ｍｉｎで、基板を構成するＳｉとメタルマスク１２を構成するＮｉの選択比は約２００以上である。
このようしてドライエッチングを行なうと、エッチングによって形成される孔１３Ａの側壁はほぼ垂直となり、その底面（エッチング底面）は中央部が凹んだ曲面となる（丸くなる）。
そして、このようなエッチング底面が曲面になる現象を利用して、エッチング底面の中央部が高抵抗Ｓｉ基板１ＸとＧａＮ−ＨＥＭＴ構造４の界面に到達し、エッチング底面の中央部にＧａＮ−ＨＥＭＴ構造４が露出したら、エッチングが停止するように制御する。
そして、このようなエッチング底面が曲面になる現象を利用して、エッチング底面の中央部が高抵抗Ｓｉ基板１ＸとＧａＮ−ＨＥＭＴ構造４の界面に到達し、エッチング底面の中央部にＧａＮ−ＨＥＭＴ構造４が露出したら、エッチングが停止するように制御する。
このようにしてドライエッチングを行なうことで、エッチング底面が曲面となり、エッチング底面の中央部がＧａＮ−ＨＥＭＴ構造４となり、エッチング底面の外周部が高抵抗Ｓｉ基板１Ｘとなる。
このように、エッチング底面が曲面となり、エッチング底面の中央部がＧａＮ−ＨＥＭＴ構造４となり、エッチング底面の外周部が高抵抗Ｓｉ基板１Ｘとなるように、高抵抗Ｓｉ基板１Ｘの裏面側から高抵抗Ｓｉ基板１Ｘをドライエッチングして、高抵抗Ｓｉ基板１Ｘに第１の孔１３Ａを形成する。
このように、エッチング底面が曲面となり、エッチング底面の中央部がＧａＮ−ＨＥＭＴ構造４となり、エッチング底面の外周部が高抵抗Ｓｉ基板１Ｘとなるように、高抵抗Ｓｉ基板１Ｘの裏面側から高抵抗Ｓｉ基板１Ｘをドライエッチングして、高抵抗Ｓｉ基板１Ｘに第１の孔１３Ａを形成する。
次に、上述の第１実施形態の場合と同様に、図１１（Ａ）に示すように、上述の第１の孔１３Ａの底面、即ち、上述のドライエッチングを行なった後のエッチング底面の外周部の高抵抗Ｓｉ基板１Ｘをマスクとして、ウェットエッチングによって、高抵抗Ｓｉ基板１Ｘの裏面側から、ＧａＮ−ＨＥＭＴ構造４にビアホール１３を構成する第２の孔１３Ｂを形成する。なお、第２の孔１３Ｂは、ＧａＮ−ＨＥＭＴ構造４に形成されるため、ＧａＮ−ＨＥＭＴ構造ビアホールともいう。
ここでは、例えばＴＭＡＨ、ＫＯＨ、ＮａＯＨなどのアルカリ溶液中でＧａＮ−ＨＥＭＴ構造４をウェットエッチングする。つまり、例えばＴＭＡＨ、ＫＯＨ、ＮａＯＨなどのアルカリ溶液を用いて、高抵抗Ｓｉ基板１Ｘの裏面側からエッチングストッパーとしてのＴｉ層１０ＡまでＧａＮ−ＨＥＭＴ構造４を貫通するように、ＧａＮ−ＨＥＭＴ構造４をウェットエッチングする。
特に、上述のドライエッチングを行なった後のエッチング底面の外周部に残っている高抵抗Ｓｉ基板１Ｘをマスクとしてウェットエッチングを行なうため、ＧａＮ−ＨＥＭＴ構造４に形成される第２の孔１３Ｂの径は、高抵抗Ｓｉ基板１Ｘに形成される第１の孔１３Ａの径よりも小さくなる。
このようにして、高抵抗Ｓｉ基板１Ｘの裏面側から、第１の孔１３Ａと、第１の孔１３Ａよりも小さい径を有する第２の孔１３Ｂとを備えるビアホール１３が形成される。
このようにして、高抵抗Ｓｉ基板１Ｘの裏面側から、第１の孔１３Ａと、第１の孔１３Ａよりも小さい径を有する第２の孔１３Ｂとを備えるビアホール１３が形成される。
次に、図１１（Ｂ）〜図１１（Ｄ）に示すように、高抵抗Ｓｉ基板１Ｘの裏面側に、ビア配線１４Ｘ及び裏面配線１５Ｘを形成する。
ここでは、まず、図１１（Ｂ）に示すように、高抵抗Ｓｉ基板１Ｘの裏面側の全面、即ち、ビアホール１３の側壁及び基板裏面の全面に、シードメタル１６Ｘを形成する。ここでは、後述するように、銅めっきを施して銅めっきビア配線１４Ｘ及び銅めっき裏面配線１５Ｘを形成するため、例えばスパッタによって、高抵抗Ｓｉ基板１Ｘの裏面側の全面に、例えばＴａ／Ｃｕからなる銅配線めっき用シードメタル１６Ｘを形成する。ここで、Ｔａ層の厚さは、約５０ｎｍであり、Ｃｕ層の厚さは約１μｍである。
ここでは、まず、図１１（Ｂ）に示すように、高抵抗Ｓｉ基板１Ｘの裏面側の全面、即ち、ビアホール１３の側壁及び基板裏面の全面に、シードメタル１６Ｘを形成する。ここでは、後述するように、銅めっきを施して銅めっきビア配線１４Ｘ及び銅めっき裏面配線１５Ｘを形成するため、例えばスパッタによって、高抵抗Ｓｉ基板１Ｘの裏面側の全面に、例えばＴａ／Ｃｕからなる銅配線めっき用シードメタル１６Ｘを形成する。ここで、Ｔａ層の厚さは、約５０ｎｍであり、Ｃｕ層の厚さは約１μｍである。
なお、ここでは、メタルマスク１２を残したまま、高抵抗Ｓｉ基板１Ｘの裏面上に設けられたメタルマスク１２上にシードメタル１６Ｘを形成しているが、これに限られるものではなく、シードメタル１６Ｘを形成する前にメタルマスク１２は除去し、高抵抗Ｓｉ基板１Ｘの裏面上にシードメタル１６Ｘを形成しても良い。
次に、図１１（Ｃ）に示すように、シードメタル１６Ｘ上に、銅配線、即ち、銅ビア配線１４Ｘ及びこれに連なる銅裏面配線１５Ｘを形成する。
次に、図１１（Ｃ）に示すように、シードメタル１６Ｘ上に、銅配線、即ち、銅ビア配線１４Ｘ及びこれに連なる銅裏面配線１５Ｘを形成する。
ここでは、ビアホール１３の側壁及び基板裏面の全面に形成されたシードメタル１６Ｘ上に、例えば銅めっき（ここでは銅電気めっき）を施して銅ビア配線１４Ｘ及びこれに連なる銅裏面配線１５Ｘを形成する。ここで、銅めっきは、例えば厚さが基板裏面で約２０μｍである。なお、いわゆるダマシンプロセスのように、銅電気めっきによって銅で埋め込んだ後、裏面平坦化のために、例えばＣＭＰ（化学機械研磨）を行なっても良い。これにより、基板裏面側に設けられる裏面配線１５Ｘがビア配線１４Ｘを介して表面配線１０Ｘに電気的に接続されることになる。
このようにして、ビア配線構造が形成される。つまり、ソースインダクタンスの低減及び放熱のために、高抵抗Ｓｉ基板１Ｘ及びＧａＮ−ＨＥＭＴ構造４を貫通したビアホール１３に配線１４Ｘを設けたビア配線構造が形成される。
その後、上述の第１実施形態の場合と同様に、図１１（Ｄ）に示すように、図示しないサポート基板を剥離し、洗浄する。つまり、ウェハをサポート基板から剥離し、接着剤２２を除去する。
その後、上述の第１実施形態の場合と同様に、図１１（Ｄ）に示すように、図示しないサポート基板を剥離し、洗浄する。つまり、ウェハをサポート基板から剥離し、接着剤２２を除去する。
このようにして、本実施形態にかかる半導体装置を製造することができる。
ここで、このようにして製造される半導体装置は、以下のような構成を備える。
つまり、本実施形態の半導体装置は、高抵抗Ｓｉ基板１Ｘ上に設けられたＧａＮ−ＨＥＭＴ構造４の表面上にエッチングストッパー１０Ａを備え、高抵抗Ｓｉ基板１Ｘの裏面側からエッチングストッパー１０Ａまで、即ち、高抵抗Ｓｉ基板１Ｘ及びＧａＮ−ＨＥＭＴ構造４を貫通するように、第１の孔１３Ａと、第１の孔１３Ａよりも小さい径を有する第２の孔１３Ｂとを備えるビアホール１３が形成されている。
ここで、このようにして製造される半導体装置は、以下のような構成を備える。
つまり、本実施形態の半導体装置は、高抵抗Ｓｉ基板１Ｘ上に設けられたＧａＮ−ＨＥＭＴ構造４の表面上にエッチングストッパー１０Ａを備え、高抵抗Ｓｉ基板１Ｘの裏面側からエッチングストッパー１０Ａまで、即ち、高抵抗Ｓｉ基板１Ｘ及びＧａＮ−ＨＥＭＴ構造４を貫通するように、第１の孔１３Ａと、第１の孔１３Ａよりも小さい径を有する第２の孔１３Ｂとを備えるビアホール１３が形成されている。
具体的には、図１１（Ｄ）に示すように、高抵抗Ｓｉ基板１Ｘ上に、バッファ層３０、ＧａＮチャネル層２、ｎ−ＡｌＧａＮバリア層３を積層させたＧａＮ−ＨＥＭＴ構造４を備える。また、ＧａＮ−ＨＥＭＴ構造４上（ここではｎ−ＡｌＧａＮバリア層３上）に、ソース電極５、ドレイン電極６及びゲート電極７を備える。また、表面がＳｉＮパッシベーション膜８で覆われており、表面配線１０Ｘが電極に接続されている。また、高抵抗Ｓｉ基板１Ｘの裏面側から表面配線１０Ｘを構成するＴｉ層１０Ａまで、即ち、高抵抗Ｓｉ板１Ｘ及びＧａＮ−ＨＥＭＴ構造４を貫通するように、第１の孔１３Ａと、第１の孔１３Ａよりも小さい径を有する第２の孔１３Ｂとを備えるビアホール１３が形成されている。
特に、ビアホール１３を構成する第１の孔１３Ａの側壁はほぼ垂直となり、底面は中央部が凹んだ曲面となる。そして、ビアホール１３を構成する第１の孔１３Ａの底面の中央部に連なるようにビアホール１３を構成する第２の孔１３Ｂが接続されている。このビアホール１３を構成する第１の孔１３Ａと第２の孔１３Ｂとの接続面の位置と、高抵抗Ｓｉ基板１ＸとＧａＮ−ＨＥＭＴ構造４との界面の位置とは一致している。また、ビアホール１３を構成する第１の孔１３Ａの底面の外周部には高抵抗Ｓｉ基板１Ｘが露出している。また、高抵抗Ｓｉ基板１Ｘの裏面側にビア配線１４Ｘ及び裏面配線１５Ｘを備える。
なお、その他の詳細は、上述の第１実施形態の場合と同じであるため、ここではその説明を省略する。
したがって、本実施形態にかかる半導体装置の製造方法によれば、上述の第１実施形態の場合と同様に、コストを抑えながら、歩留まりを向上させることができるという利点がある。
［その他］
なお、本発明は、上述した各実施形態に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
したがって、本実施形態にかかる半導体装置の製造方法によれば、上述の第１実施形態の場合と同様に、コストを抑えながら、歩留まりを向上させることができるという利点がある。
［その他］
なお、本発明は、上述した各実施形態に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
例えば、上述の各実施形態では、半導体基板として、半絶縁性ＳｉＣ基板１又は高抵抗Ｓｉ基板１Ｘを用いる場合を例に挙げて説明しているが、これに限られるものではなく、他の半絶縁性半導体基板、他の高抵抗半導体基板などの他の半導体基板であっても良い。
また、上述の各実施形態では、化合物半導体積層構造として、ＧａＮ−ＨＥＭＴ構造４を備えるものを例に挙げて説明しているが、これに限られるものではなく、他の構造を備えるものであっても良い。例えば、他のトランジスタ構造を備えるものであっても良いし、他のＧａＮ系半導体積層構造を備えるものであっても良いし、他の窒化物半導体積層構造を備えるものであっても良いし、他の化合物半導体積層構造を備えるものであっても良い。例えば、上述の各実施形態では、窒化物半導体層にＡｌＧａＮ、ＧａＮを用いた場合を例に挙げて説明しているが、これに限られるものではなく、例えば、ＩｎＧａＮ，ＩｎＡｌＮ，ＩｎＡｌＧａＮなどを用いても良く、この場合にも同様な効果が得られる。
また、上述の各実施形態では、化合物半導体積層構造として、ＧａＮ−ＨＥＭＴ構造４を備えるものを例に挙げて説明しているが、これに限られるものではなく、他の構造を備えるものであっても良い。例えば、他のトランジスタ構造を備えるものであっても良いし、他のＧａＮ系半導体積層構造を備えるものであっても良いし、他の窒化物半導体積層構造を備えるものであっても良いし、他の化合物半導体積層構造を備えるものであっても良い。例えば、上述の各実施形態では、窒化物半導体層にＡｌＧａＮ、ＧａＮを用いた場合を例に挙げて説明しているが、これに限られるものではなく、例えば、ＩｎＧａＮ，ＩｎＡｌＮ，ＩｎＡｌＧａＮなどを用いても良く、この場合にも同様な効果が得られる。
また、上述の第１実施形態と第２実施形態では、基板を代え、さらに、基板に対するビアホールの形成方法を代えているが、例えば、上述の第２実施形態において、上述の第１実施形態の基板に対するビアホールの形成方法を適用しても良いし、上述の第１実施形態において、上述の第２実施形態の基板に対するビアホールの形成方法を適用しても良い。
また、上述の第１実施形態では、ＧａＮ−ＨＥＭＴ構造４の表面に接するエッチングストッパー９をＴｉ／Ａｕからなるものとし、上述の第２実施形態では、表面配線１０Ｘを構成するＴｉ層１０Ａがエッチングストッパーとして機能するようにしているが、これに限られるものではない。つまり、エッチングストッパー又はエッチングストッパーとして機能する金属層は、アルカリ溶液に溶けない金属を用いたものであれば良い。例えば、エッチングストッパーは、Ｔｉ、Ａｕ、Ｐｔ、Ｎｉ、Ｗ及びＴａのいずれかの金属の単体、又は、これらのいずれかの金属を含む合金からなるものであれば良い。つまり、エッチングストッパーは、Ｔｉ、Ａｕ、Ｐｔ、Ｎｉ、Ｗ及びＴａのいずれか一種の金属を含むものであれば良い。また、エッチングストッパーは、単層構造であっても良いし、多層構造であっても良い。
また、上述の第１実施形態では、ＧａＮ−ＨＥＭＴ構造４の表面に接するエッチングストッパー９をＴｉ／Ａｕからなるものとし、上述の第２実施形態では、表面配線１０Ｘを構成するＴｉ層１０Ａがエッチングストッパーとして機能するようにしているが、これに限られるものではない。つまり、エッチングストッパー又はエッチングストッパーとして機能する金属層は、アルカリ溶液に溶けない金属を用いたものであれば良い。例えば、エッチングストッパーは、Ｔｉ、Ａｕ、Ｐｔ、Ｎｉ、Ｗ及びＴａのいずれかの金属の単体、又は、これらのいずれかの金属を含む合金からなるものであれば良い。つまり、エッチングストッパーは、Ｔｉ、Ａｕ、Ｐｔ、Ｎｉ、Ｗ及びＴａのいずれか一種の金属を含むものであれば良い。また、エッチングストッパーは、単層構造であっても良いし、多層構造であっても良い。
また、上述の第１実施形態では、表面配線１０、ビア配線１４及び裏面配線１５を、いずれもＡｕ配線とし、上述の第２実施形態では、表面配線１０Ｘを、Ｔｉ／Ａｌからなるものとし、ビア配線１４Ｘ及び裏面配線１５Ｘを、Ｃｕ配線としているが、これに限られるものではなく、これらの配線は、Ａｕ、Ｃｕ、Ａｌのいずれかの金属を用いて構成すれば良い。例えば、上述の第１実施形態のものにおいて、Ｃｕ配線やＡｌ配線を用いても良いし、上述の第２実施形態のものにおいて、Ａｕ配線を用いても良い。
また、エッチングストッパーとして機能する金属と配線金属との間に、これらの相互反応を防ぐために、バリアメタルを設けても良い。
また、上述の第１実施形態では、Ｔｉ／Ａｕからなるエッチングストッパー９を設け、上述の第２実施形態では、表面配線１０Ｘを構成するＴｉ層１０Ａをエッチングストッパーとして用いているが、これに限られるものではない。例えば図１２（Ａ）に示すように、上述の第１実施形態のものにおいて、エッチングストッパー９を設けずに、ソース電極５の下方の領域にビアホール１３を形成することとし、Ｔｉ／Ａｌからなるソース電極５のＴｉ層をエッチングストッパーとして用いても良い。この場合、ソース電極５の一部がエッチングストッパーとして機能することになる。また、例えば図１２（Ｂ）に示すように、上述の第２実施形態のものにおいて、表面配線１０Ｘを構成するＴｉ層１０Ａをエッチングストッパーとして用いるのに代えて、ソース電極５の下方の領域にビアホール１３を形成することとし、Ｔｉ／Ａｌからなるソース電極５のＴｉ層をエッチングストッパーとして用いても良い。
また、上述の第１実施形態では、Ｔｉ／Ａｕからなるエッチングストッパー９を設け、上述の第２実施形態では、表面配線１０Ｘを構成するＴｉ層１０Ａをエッチングストッパーとして用いているが、これに限られるものではない。例えば図１２（Ａ）に示すように、上述の第１実施形態のものにおいて、エッチングストッパー９を設けずに、ソース電極５の下方の領域にビアホール１３を形成することとし、Ｔｉ／Ａｌからなるソース電極５のＴｉ層をエッチングストッパーとして用いても良い。この場合、ソース電極５の一部がエッチングストッパーとして機能することになる。また、例えば図１２（Ｂ）に示すように、上述の第２実施形態のものにおいて、表面配線１０Ｘを構成するＴｉ層１０Ａをエッチングストッパーとして用いるのに代えて、ソース電極５の下方の領域にビアホール１３を形成することとし、Ｔｉ／Ａｌからなるソース電極５のＴｉ層をエッチングストッパーとして用いても良い。
また、上述の各実施形態のビア配線構造を備える半導体装置を用いることによって、より信頼性の高い高周波高出力増幅器を実現することが可能である。また、このような高周波高出力増幅器を用いて送信・受信モジュールを実現することによって、より信頼性の高い通信システム、レーダーシステム、センサー、電波妨害器等のシステム機器を実現することが可能になる。
１ 半絶縁性ＳｉＣ基板（半導体基板）
１Ｘ 高抵抗Ｓｉ基板（半導体基板）
２ ＧａＮチャネル層
３ ｎ−ＡｌＧａＮバリア層
４ ＧａＮ−ＨＥＭＴ構造（化合物半導体積層構造）
５ ソース電極
６ ドレイン電極
７ ゲート電極
８ ＳｉＮ膜（パッシベーション膜）
９ エッチングストッパー
１０、１０Ｘ 表面配線
１０Ａ Ｔｉ層（配線用金属；エッチングストッパー）
１０Ｂ Ａｌ層（配線用金属）
１１ シードメタル
１２ ビアホール形成用メタルマスク
１３ ビアホール
１３Ａ 第１の孔
１３Ｂ 第２の孔
１４、１４Ｘ ビア配線
１５、１５Ｘ 裏面配線
１６、１６Ｘ シードメタル
１７ 活性領域
２０ レジスト
２１ レジスト
２２ 接着剤
２３ 堆積物
３０ バッファ層
３１ レジスト
１Ｘ 高抵抗Ｓｉ基板（半導体基板）
２ ＧａＮチャネル層
３ ｎ−ＡｌＧａＮバリア層
４ ＧａＮ−ＨＥＭＴ構造（化合物半導体積層構造）
５ ソース電極
６ ドレイン電極
７ ゲート電極
８ ＳｉＮ膜（パッシベーション膜）
９ エッチングストッパー
１０、１０Ｘ 表面配線
１０Ａ Ｔｉ層（配線用金属；エッチングストッパー）
１０Ｂ Ａｌ層（配線用金属）
１１ シードメタル
１２ ビアホール形成用メタルマスク
１３ ビアホール
１３Ａ 第１の孔
１３Ｂ 第２の孔
１４、１４Ｘ ビア配線
１５、１５Ｘ 裏面配線
１６、１６Ｘ シードメタル
１７ 活性領域
２０ レジスト
２１ レジスト
２２ 接着剤
２３ 堆積物
３０ バッファ層
３１ レジスト
Claims (4)
- 第１の孔と、前記第１の孔よりも小さい径を有する第２の孔とを備えるビアホールを、表面側に化合物半導体積層構造を備える半導体基板の裏面側から形成する工程を含み、
前記ビアホール形成工程は、
ドライエッチングによって、エッチング底面が曲面となり、前記エッチング底面の中央部が前記化合物半導体積層構造となり、前記エッチング底面の外周部が前記半導体基板となるように、前記半導体基板に前記第１の孔を形成する工程と、
ウェットエッチングによって、前記エッチング底面の前記外周部の前記半導体基板をマスクとして、前記化合物半導体積層構造に前記第２の孔を形成する工程とを含むことを特徴とする半導体装置の製造方法。 - 前記半導体基板は、半絶縁性ＳｉＣ基板又は高抵抗Ｓｉ基板であり、
前記第１の孔を形成する工程において、冷却状態、かつ、３Ｐａ以上の圧力状態でドライエッチングを行なって、前記半絶縁性ＳｉＣ基板又は前記高抵抗Ｓｉ基板に前記第１の孔を形成することを特徴とする、請求項１に記載の半導体装置の製造方法。 - 前記化合物半導体積層構造は、窒化物半導体積層構造であり、
前記第２の孔を形成する工程において、アルカリ溶液を用いたウェットエッチングによって、前記窒化物半導体積層構造に前記第２の孔を形成することを特徴とする、請求項１又は２に記載の半導体装置の製造方法。 - 前記窒化物半導体積層構造の表面上に、前記アルカリ溶液に溶けない金属を用いたエッチングストッパーを備え、
前記第２の孔を形成する工程において、前記アルカリ溶液を用いて前記エッチングストッパーまで前記窒化物半導体積層構造をウェットエッチングすることを特徴とする、請求項３に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012057622A JP5888027B2 (ja) | 2012-03-14 | 2012-03-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012057622A JP5888027B2 (ja) | 2012-03-14 | 2012-03-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013191763A true JP2013191763A (ja) | 2013-09-26 |
| JP5888027B2 JP5888027B2 (ja) | 2016-03-16 |
Family
ID=49391713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012057622A Active JP5888027B2 (ja) | 2012-03-14 | 2012-03-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5888027B2 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017510055A (ja) * | 2013-12-13 | 2017-04-06 | レイセオン カンパニー | 薄いシリコンオン絶縁体（ｓｏｉ）ウェハー上にマイクロストリップ伝送ラインを形成するための方法及び構造体 |
| WO2017150080A1 (ja) * | 2016-02-29 | 2017-09-08 | 株式会社アドバンテスト | 半導体デバイスおよびその製造方法 |
| JP6265307B1 (ja) * | 2017-03-24 | 2018-01-24 | 三菱電機株式会社 | 半導体装置の製造方法および半導体装置 |
| KR20180064997A (ko) * | 2016-12-06 | 2018-06-15 | 인피니언 테크놀로지스 아게 | 반도체 디바이스와 그 제조 방법 |
| CN110349924A (zh) * | 2019-06-23 | 2019-10-18 | 中国电子科技集团公司第五十五研究所 | 一种提升片内嵌入金刚石氮化镓晶体管热输运能力的工艺方法 |
| JP6625287B1 (ja) * | 2019-02-19 | 2019-12-25 | 三菱電機株式会社 | 半導体装置、および、半導体装置の製造方法 |
| JP2020017647A (ja) * | 2018-07-26 | 2020-01-30 | 住友電工デバイス・イノベーション株式会社 | 半導体装置の製造方法 |
| JP2020077691A (ja) * | 2018-11-06 | 2020-05-21 | サムコ株式会社 | ＳｉＣトレンチ型ＭＯＳＦＥＴのトレンチ作製方法 |
| KR20200068745A (ko) * | 2016-05-11 | 2020-06-15 | 알에프에이치아이씨 주식회사 | 고 전자 이동도 트랜지스터 |
| CN113394282A (zh) * | 2021-06-01 | 2021-09-14 | 上海新微半导体有限公司 | 基于预通孔刻蚀的GaN基HEMT器件的制备方法 |
| WO2021262317A3 (en) * | 2020-04-30 | 2022-03-17 | Wisconsin Alumni Research Foundation | Flexible transistors with near-junction heat dissipation |
| US11688773B2 (en) | 2019-02-19 | 2023-06-27 | Sumitomo Electric Device Innovations, Inc. | Method for manufacturing semiconductor device and semiconductor device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI624872B (zh) * | 2017-07-20 | 2018-05-21 | 新唐科技股份有限公司 | 氮化物半導體元件 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03102839A (ja) * | 1989-09-18 | 1991-04-30 | Fujitsu Ltd | 半導体装置 |
| JP2003078127A (ja) * | 2001-08-31 | 2003-03-14 | Kyocera Corp | 半導体装置およびその製造方法 |
| JP2007221080A (ja) * | 2006-02-14 | 2007-08-30 | Zycube:Kk | 半導体装置およびその製造方法 |
| WO2007105281A1 (ja) * | 2006-03-10 | 2007-09-20 | Fujitsu Limited | 化合物半導体装置の製造方法及びエッチング液 |
| JP2009302151A (ja) * | 2008-06-10 | 2009-12-24 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2011096700A (ja) * | 2009-10-27 | 2011-05-12 | Sumitomo Precision Prod Co Ltd | プラズマエッチング方法 |
| JP2011108813A (ja) * | 2009-11-17 | 2011-06-02 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2012018956A (ja) * | 2010-07-06 | 2012-01-26 | Canon Inc | 配線基板の製造方法 |
| JP2012033581A (ja) * | 2010-07-28 | 2012-02-16 | Sumitomo Electric Device Innovations Inc | 半導体装置及びその製造方法 |
-
2012
- 2012-03-14 JP JP2012057622A patent/JP5888027B2/ja active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03102839A (ja) * | 1989-09-18 | 1991-04-30 | Fujitsu Ltd | 半導体装置 |
| JP2003078127A (ja) * | 2001-08-31 | 2003-03-14 | Kyocera Corp | 半導体装置およびその製造方法 |
| JP2007221080A (ja) * | 2006-02-14 | 2007-08-30 | Zycube:Kk | 半導体装置およびその製造方法 |
| WO2007105281A1 (ja) * | 2006-03-10 | 2007-09-20 | Fujitsu Limited | 化合物半導体装置の製造方法及びエッチング液 |
| JP2009302151A (ja) * | 2008-06-10 | 2009-12-24 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2011096700A (ja) * | 2009-10-27 | 2011-05-12 | Sumitomo Precision Prod Co Ltd | プラズマエッチング方法 |
| JP2011108813A (ja) * | 2009-11-17 | 2011-06-02 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2012018956A (ja) * | 2010-07-06 | 2012-01-26 | Canon Inc | 配線基板の製造方法 |
| JP2012033581A (ja) * | 2010-07-28 | 2012-02-16 | Sumitomo Electric Device Innovations Inc | 半導体装置及びその製造方法 |
Cited By (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017510055A (ja) * | 2013-12-13 | 2017-04-06 | レイセオン カンパニー | 薄いシリコンオン絶縁体（ｓｏｉ）ウェハー上にマイクロストリップ伝送ラインを形成するための方法及び構造体 |
| WO2017150080A1 (ja) * | 2016-02-29 | 2017-09-08 | 株式会社アドバンテスト | 半導体デバイスおよびその製造方法 |
| CN114122128A (zh) * | 2016-05-11 | 2022-03-01 | Rfhic公司 | 高电子迁移率晶体管 |
| KR102199173B1 (ko) * | 2016-05-11 | 2021-01-07 | 알에프에이치아이씨 주식회사 | 고 전자 이동도 트랜지스터 |
| CN114093939A (zh) * | 2016-05-11 | 2022-02-25 | Rfhic公司 | 用于加工半导体晶体管的方法 |
| KR20200068745A (ko) * | 2016-05-11 | 2020-06-15 | 알에프에이치아이씨 주식회사 | 고 전자 이동도 트랜지스터 |
| KR102059981B1 (ko) * | 2016-12-06 | 2019-12-27 | 인피니언 테크놀로지스 아게 | 반도체 디바이스와 그 제조 방법 |
| KR20180064997A (ko) * | 2016-12-06 | 2018-06-15 | 인피니언 테크놀로지스 아게 | 반도체 디바이스와 그 제조 방법 |
| WO2018173275A1 (ja) * | 2017-03-24 | 2018-09-27 | 三菱電機株式会社 | 半導体装置の製造方法および半導体装置 |
| US11121034B2 (en) | 2017-03-24 | 2021-09-14 | Mitsubishi Electric Corporation | Semiconductor device manufacturing method and semiconductor device |
| JP6265307B1 (ja) * | 2017-03-24 | 2018-01-24 | 三菱電機株式会社 | 半導体装置の製造方法および半導体装置 |
| JP2020017647A (ja) * | 2018-07-26 | 2020-01-30 | 住友電工デバイス・イノベーション株式会社 | 半導体装置の製造方法 |
| JP7070848B2 (ja) | 2018-07-26 | 2022-05-18 | 住友電工デバイス・イノベーション株式会社 | 半導体装置の製造方法 |
| JP2020077691A (ja) * | 2018-11-06 | 2020-05-21 | サムコ株式会社 | ＳｉＣトレンチ型ＭＯＳＦＥＴのトレンチ作製方法 |
| JP7220455B2 (ja) | 2018-11-06 | 2023-02-10 | サムコ株式会社 | ＳｉＣトレンチ型ＭＯＳＦＥＴのトレンチ作製方法 |
| JP6625287B1 (ja) * | 2019-02-19 | 2019-12-25 | 三菱電機株式会社 | 半導体装置、および、半導体装置の製造方法 |
| GB2594669A (en) * | 2019-02-19 | 2021-11-03 | Mitsubishi Electric Corp | Semiconductor device, and manufacturing process for semiconductor device |
| WO2020170318A1 (ja) * | 2019-02-19 | 2020-08-27 | 三菱電機株式会社 | 半導体装置、および、半導体装置の製造方法 |
| GB2594669B (en) * | 2019-02-19 | 2022-12-14 | Mitsubishi Electric Corp | Semiconductor device, and method of manufacturing semiconductor device |
| US11688773B2 (en) | 2019-02-19 | 2023-06-27 | Sumitomo Electric Device Innovations, Inc. | Method for manufacturing semiconductor device and semiconductor device |
| CN110349924A (zh) * | 2019-06-23 | 2019-10-18 | 中国电子科技集团公司第五十五研究所 | 一种提升片内嵌入金刚石氮化镓晶体管热输运能力的工艺方法 |
| WO2021262317A3 (en) * | 2020-04-30 | 2022-03-17 | Wisconsin Alumni Research Foundation | Flexible transistors with near-junction heat dissipation |
| US11495512B2 (en) | 2020-04-30 | 2022-11-08 | Wisconsin Alumni Research Foundation | Flexible transistors with near-junction heat dissipation |
| CN113394282B (zh) * | 2021-06-01 | 2021-12-28 | 上海新微半导体有限公司 | 基于预通孔刻蚀的GaN基HEMT器件的制备方法 |
| CN113394282A (zh) * | 2021-06-01 | 2021-09-14 | 上海新微半导体有限公司 | 基于预通孔刻蚀的GaN基HEMT器件的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5888027B2 (ja) | 2016-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5888027B2 (ja) | 半導体装置の製造方法 | |
| US8704273B2 (en) | Semiconductor device and method for manufacturing the same, and amplifier | |
| WO2015188677A1 (zh) | 一种hemt器件及制备方法 | |
| US9871107B2 (en) | Device with a conductive feature formed over a cavity and method therefor | |
| US20150294921A1 (en) | Semiconductor devices with a thermally conductive layer and methods of their fabrication | |
| US11769826B2 (en) | Semiconductor device with asymmetric gate structure | |
| KR20120032258A (ko) | 질화갈륨계 반도체소자 및 그 제조방법 | |
| US11211308B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2018037497A (ja) | 半導体装置 | |
| JP2007128994A (ja) | 半導体装置 | |
| CN112420850A (zh) | 一种半导体器件及其制备方法 | |
| TWI434354B (zh) | 基於氮化鎵之高電子移動率電晶體主動裝置之洩漏阻障 | |
| JP5401788B2 (ja) | 窒化物半導体装置及びその製造方法 | |
| US11437301B2 (en) | Device with an etch stop layer and method therefor | |
| WO2020239122A1 (zh) | 半导体器件、其制备方法及半导体封装结构 | |
| TWI673868B (zh) | 半導體裝置及其製造方法 | |
| CN115708221A (zh) | 一种半导体器件及其制作方法、封装结构、电子设备 | |
| JP2012064663A (ja) | 窒化物半導体装置およびその製造方法 | |
| KR20190027700A (ko) | 전계효과 트랜지스터 | |
| US11588047B2 (en) | Semiconductor component and manufacturing method thereof | |
| TWI692039B (zh) | 半導體裝置的製作方法 | |
| US11049799B1 (en) | Semiconductor structure and method for forming the same | |
| TWI732155B (zh) | 半導體裝置及其形成方法 | |
| US20220367693A1 (en) | Semiconductor structure and method for forming the same | |
| CN113628963B (zh) | Ⅲ族氮化物增强型hemt器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141112 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150917 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151027 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160119 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160201 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5888027 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |