CN113394282A - 基于预通孔刻蚀的GaN基HEMT器件的制备方法 - Google Patents
基于预通孔刻蚀的GaN基HEMT器件的制备方法 Download PDFInfo
- Publication number
- CN113394282A CN113394282A CN202110610216.XA CN202110610216A CN113394282A CN 113394282 A CN113394282 A CN 113394282A CN 202110610216 A CN202110610216 A CN 202110610216A CN 113394282 A CN113394282 A CN 113394282A
- Authority
- CN
- China
- Prior art keywords
- gan
- substrate
- layer
- etching
- hemt device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005530 etching Methods 0.000 title claims abstract description 72
- 238000002360 preparation method Methods 0.000 title claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 117
- 238000000034 method Methods 0.000 claims abstract description 91
- 229910052751 metal Inorganic materials 0.000 claims abstract description 83
- 239000002184 metal Substances 0.000 claims abstract description 83
- 230000008569 process Effects 0.000 claims abstract description 65
- 229910002601 GaN Inorganic materials 0.000 claims description 84
- 229910002704 AlGaN Inorganic materials 0.000 claims description 20
- 230000004888 barrier function Effects 0.000 claims description 20
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 11
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 10
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052594 sapphire Inorganic materials 0.000 claims description 6
- 239000010980 sapphire Substances 0.000 claims description 6
- 230000005533 two-dimensional electron gas Effects 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 5
- 238000009713 electroplating Methods 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 238000000227 grinding Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 21
- 208000033999 Device damage Diseases 0.000 abstract description 4
- 239000000463 material Substances 0.000 description 10
- 238000012545 processing Methods 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 4
- 230000000717 retained effect Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000012876 topography Methods 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明提供了一种基于预通孔刻蚀的GaN基HEMT器件的制备方法，该制备方法先在衬底中形成深沟槽并填充牺牲介质层，并在GaN基HEMT器件正面结构制作完成后减薄将深沟槽显露出来，去除牺牲介质层后，只需对外延层结构进行刻蚀就能形成引出源极金属的通孔结构，避免了后期衬底的背刻蚀，避免了刻蚀对器件的正面结构的损伤，从而有效提高器件的良率，节省生产设备及成本。本发明的制备方法可以优化工艺流程，减少背面工艺流程，降低制备工艺对设备兼容性的需求，同时可以有效避免后续深刻蚀工艺引起的器件损伤。
Description
技术领域
本发明属于半导体设计及制造领域，特别是涉及一种基于预通孔刻蚀的GaN基HEMT器件的制备方法。
背景技术
随着5G时代的到来，通信领域对于高频、高功率射频器件的需求越来越强烈，GaN材料由于其独特的材料性能，在未来通信领域被寄予了厚望。由于GaN衬底的制造困难，GaN材料一般在Si/SiC衬底上外延生长形成，该外延结构的顶部可以通过在外延生长时掺入Al或In的组分变化，形成具有高电子迁移率的二维电子气结构，基于此结构来制造GaN基HEMT器件。
GaN基HEMT射频器件的源极通常需通过源极下面的通孔连接到器件背部，由背部金属与封装体连接，实现源极引出。该结构设计既可以降低器件的寄生参数，以提升器件的频率特性，也可以通过孔内的金属来提升器件的散热性能。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于预通孔刻蚀的GaN基HEMT器件的制备方法，用于解决现有技术中GaN基HEMT器件在源极金属引出时的制备和设备成本较高且容易导致良率降低的问题。
为实现上述目的及其他相关目的，本发明提供一种基于预通孔刻蚀的GaN基HEMT器件的制备方法，所述制备方法包括步骤：1)提供一衬底，所述衬底包括相对的第一主面与第二主面，于所述衬底的第一主面中刻蚀出深沟槽，所述深沟槽与GaN基HEMT器件的源极对应设置；2)于所述深沟槽内填充牺牲介质层，并对所述牺牲介质层进行平坦化处理；3)于所述衬底的第一主面依次生长缓冲层、GaN异质层及AlGaN势垒层，以形成GaN基HEMT器件的外延层结构；4)于所述外延层结构上制备GaN基HEMT器件的正面结构，所述正面结构包括源极金属，且至少部分的所述源极金属被设置在所述深沟槽的上方；5)对所述衬底的第二主面进行减薄，显露出所述深沟槽；6)通过选择性蚀刻工艺去除所述深沟槽中的牺牲介质层；7)基于所述深沟槽刻蚀所述外延层结构，以形成自所述深沟槽至所述源极金属底部的通孔结构；8)于所述通孔结构及所述衬底的第二主面形成与所述源极金属连接的导电层，以完成GaN基HEMT器件的制备。
可选地，所述GaN基HEMT器件的正面结构包括源极金属、漏极金属及栅极金属，所述栅极金属位于所述源极金属与漏极金属之间，所述源极金属与漏极金属与所述AlGaN势垒层为欧姆接触，所述栅极金属用于控制所述GaN异质层与AlGaN势垒层所形成的二维电子气的密度。
可选地，所述衬底包括硅基衬底、碳化硅衬底、氮化镓衬底及蓝宝石衬底中的一种。
可选地，步骤1)通过光刻工艺及刻蚀工艺于所述衬底的第一主面中刻蚀出深沟槽，其中，光刻工艺及刻蚀工艺所采用的掩膜层包括金属掩膜、介质层掩膜及光刻胶掩膜中的一种或几种的组合。
可选地，步骤1)在所述深沟槽刻蚀后，去除所述掩膜层，步骤2)对所述牺牲介质层进行平坦化处理时去除所述牺牲介质层以显露所述衬底表面，或使所述平坦化处理停止于所述牺牲介质层，以保留部分所述牺牲介质层。
可选地，步骤1)中所述掩膜层适于所述外延层结构的生长，在所述深沟槽刻蚀后保留部分所述掩膜层，步骤2)对所述牺牲介质层进行平坦化处理时去除所述牺牲介质层和保留部分的掩膜层以显露所述衬底表面，或使所述平坦化处理停止于所述掩膜层，以保留部分所述掩膜层。
可选地，所述牺牲介质层的材料包括二氧化硅、氮化硅、氮化铝及氧化铝中的一种或几种的组合。
可选地，步骤2)于所述深沟槽内填充的牺牲介质层为完全充满所述深沟槽或包含有孔洞在所述牺牲介质层的内部。
可选地，所述牺牲介质层适于所述外延层结构的生长，步骤2)对所述牺牲介质层进行平坦化处理后保留预设厚度的牺牲介质层，获得平坦的牺牲介质层表面，步骤3)在所述牺牲介质层表面形成所述外延层结构。
可选地，步骤6)通过选择性干法蚀刻工艺或选择性湿法刻蚀工艺去除所述深沟槽中的牺牲介质层。
可选地，步骤5)先通过临时键合工艺将所述衬底键合至支撑基底，然后对所述衬底的第二主面进行研磨减薄，显露出所述深沟槽。
可选地，步骤8)先通过溅射工艺于所述通孔结构的侧壁及所述衬底的表面形成种子层，然后采用电镀工艺于所述通孔结构的侧壁及所述衬底的表面形成导电层。
本发明还提供一种GaN基HEMT器件，所述GaN基HEMT器件包括：衬底，所述衬底中具有贯穿所述衬底的深沟槽；外延层结构，位于所述衬底上，所述外延层结构包括缓冲层、GaN异质层及AlGaN势垒层；GaN基HEMT器件的正面结构，所述正面结构包括源极金属，且至少部分的所述源极金属被设置在所述深沟槽的上方；通孔结构，所述通孔结构自所述深沟槽延伸至所述源极金属底部；导电层，形成于所述通孔结构内及所述衬底的第二主面，并与所述源极金属连接。
可选地，所述GaN基HEMT器件的正面结构包括源极金属、漏极金属及栅极金属，所述栅极金属位于所述源极金属与漏极金属之间，所述源极金属与漏极金属与所述AlGaN势垒层为欧姆接触，所述栅极金属与所述AlGaN势垒层为肖特基接触，所述栅极金属用于控制所述GaN异质层与AlGaN势垒层所形成的二维电子气的密度。
可选地，所述衬底包括硅基衬底、碳化硅衬底、氮化镓衬底及蓝宝石衬底中的一种。
可选地，还包括一种子层，所述种子层形成于所述通孔结构的侧壁及所述衬底的表面，所述导电层形成于所述种子层表面。
如上所述，本发明的基于预通孔刻蚀的GaN基HEMT器件的制备方法，具有以下有益效果：
本发明提出了一种基于预通孔刻蚀的GaN基HEMT器件的制备方法，先在衬底中形成深沟槽并填充牺牲介质层，并在GaN基HEMT器件正面结构制作完成后减薄将深沟槽显露出来，去除牺牲介质层后，只需对外延层结构进行刻蚀就能形成引出源极金属的通孔结构，避免了后期衬底的背刻蚀，避免了刻蚀对器件的正面结构的损伤，从而有效提高器件的良率，节省生产设备及成本。
本发明的制备方法可以优化工艺流程，减少背面工艺流程，降低制备工艺对设备兼容性的需求，同时可以有效避免后续深刻蚀工艺引起的器件损伤。
附图说明
图1～图10显示为本发明实施例1的GaN基HEMT器件的制备方法各步骤所呈现的结构示意图，其中，图10显示为本发明实施例1的GaN基HEMT器件的结构示意图。
图11显示为本发明实施例2的GaN基HEMT器件的制备方法的示意图。
图12显示为本发明实施例3的GaN基HEMT器件的制备方法的示意图。
图13显示为本发明实施例4的GaN基HEMT器件的制备方法的示意图。
元件标号说明
101 衬底
102 深沟槽
103 牺牲介质层
104 缓冲层
105 GaN异质层
106 AlGaN势垒层
107 源极金属
108 漏极金属
109 栅极金属
110 通孔结构
201 碳化硅衬底
301 孔洞
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
GaN基HEMT器件源极下部的通孔的形成与金属化，通常是在器件正面结构完成后进行，其工艺流程为：首先经临时键合工艺，将GaN晶圆键合至托盘上，该托盘尺寸较GaN晶圆略大一些(如：150mm的Si基GaN晶圆，一般被键合至156mm/159mm的蓝宝石晶圆上)；然后将GaN晶圆减薄至100um左右；接着在减薄后的GaN晶圆通过背面光刻和刻蚀工艺做背部通孔刻蚀。(对于SiC基GaN，由于SiC材料的键能高，一般还需在背部生长几个微米的Ni作为刻蚀掩膜层，该步骤为背部光刻后，进行Ni沉积，并通过剥离工艺后露出刻蚀表面。)在通孔刻蚀后，通过电镀工艺完成孔内金属的沉积，将源极下部引出到衬底背面，最后解键合完成芯片的制备过程。
上述工艺流程会存在以下问题：
1)上述临时键合时，GaN晶圆需键合至托盘，而托盘由于尺寸大于传统的GaN晶圆，尺寸的偏差导致设备的不兼容，需键合后的晶圆提供单独的产线设备，会大大增加产线建设成本。
2)上述背面光刻工艺需与正面的图形进行对准，而传统的步进式(Stepper)光刻设备均不具备此项功能，为了进行此工艺，需额外购置具有双面对准功能的接触式曝光机。
3)上述背面通孔刻蚀时，由于刻蚀深度高达50um以上，刻蚀时间长且刻蚀功率高，很容易导致局部的高温，影响器件的正面结构，导致器件失效或者可靠性问题，而由于GaN晶圆被临时键合至托盘，散热性差，更加剧了上述效应。
为了解决上述问题，本发明提出了一种预通孔刻蚀的GaN基HEMT器件的制备方法，先在衬底中形成深沟槽并填充牺牲介质层，并在GaN基HEMT器件正面结构制作完成后减薄将深沟槽显露出来，去除牺牲介质层后，只需对外延层结构进行刻蚀就能形成引出源极金属的通孔结构，避免了后期衬底的背刻蚀，避免了刻蚀对器件的正面结构的损伤，从而有效提高器件的良率，节省生产设备及成本。本发明的制备方法优化了工艺流程，减少了背面工艺流程，降低了对设备兼容性的需求，同时避免后续深刻蚀工艺引起的器件损伤。
实施例1
如图1～图10所示，本实施例提供一种基于预通孔刻蚀的GaN基HEMT器件的制备方法，所述器件例如可以为射频器件，所述制备方法包括步骤：
如图1～图2所示，首先进行步骤1)，提供一衬底101，所述衬底101包括相对的第一主面与第二主面，于所述衬底101的第一主面中刻蚀出深沟槽102，所述深沟槽102与GaN基HEMT器件的源极对应设置。
作为示例，所述衬底101包括硅基衬底、碳化硅衬底、氮化镓衬底及蓝宝石衬底中的一种。在本实施例中，所述衬底101选用为半绝缘的硅衬底，作为GaN基HEMT器件的外延层结构生长所需的衬底。
作为示例，通过光刻工艺及刻蚀工艺于所述衬底101的第一主面中刻蚀出深沟槽102，该深沟槽102的深度优选为至少达到GaN基HEMT射频器件通孔设计所需的深度，同时需保证后续将所述衬底101减薄至该深沟槽102底部时，所述衬底101保持足够的厚度以保证GaN基HEMT器件的机械强度。其中，光刻工艺及刻蚀工艺所采用的掩膜层包括金属掩膜、介质层掩膜及光刻胶掩膜中的一种或几种的组合。
作为示例，所述深沟槽102的截面形状可以为圆形，所述深沟槽102的径向尺寸可以依据实际需要进行设定，当然需要说明的是，深沟槽102的截面形状也可以是其他形状，这些方案均在本发明的保护范围。
如图3～图4所示，然后进行步骤2)，于所述深沟槽102内填充牺牲介质层103，并对所述牺牲介质层103进行平坦化处理。
在一个实施例中，步骤1)在所述深沟槽102刻蚀后，去除所述掩膜层或保留部分所述掩膜层，在本实施例可选择去除所述掩膜层，步骤2)可以对所述牺牲介质层103进行平坦化处理时去除所述牺牲介质层以显露所述衬底101表面，或可以使所述平坦化处理停止于所述牺牲介质层103，保留部分所述牺牲介质层103，本实施例也可选择进行平坦化处理时去除所述牺牲介质层103以显露所述衬底101表面。
在一个具体实施例中，步骤1)在所述深沟槽102刻蚀后，保留部分所述掩膜层，所述掩膜层适于所述外延层结构的生长，步骤2)对所述牺牲介质层103进行平坦化处理时去除所述牺牲介质层103和保留部分的掩膜层以显露所述衬底101表面，或使所述平坦化处理停止于所述掩膜层，以保留部分所述掩膜层。
具体地，可以采用等离子增强化学气相沉积工艺(PECVD)于所述深沟槽102内填充牺牲介质层103，于所述深沟槽102内填充的牺牲介质层103为完全充满所述深沟槽102，所述牺牲介质层103的材料包括二氧化硅、氮化硅、氮化铝及氧化铝中的一种或几种的组合。所述牺牲介质层103与所述衬底101在同一刻蚀工艺中具有较高的刻蚀选择比，譬如，所述牺牲介质层103与所述衬底101在同一刻蚀工艺中的刻蚀选择比可以为大于10:1，更优选地，所述牺牲介质层103与所述衬底101在同一刻蚀工艺中的刻蚀选择比大于50:1，以在后续去除所述牺牲介质层103时，不会对所述衬底101或衬底101中的深沟槽102的形貌造成影响，提高器件制备的稳定性。
如图5所示，然后进行步骤3)，于所述衬底101的第一主面依次生长缓冲层104、GaN异质层105及AlGaN势垒层106，以形成GaN基HEMT器件的外延层结构。
作为示例，采用金属有机物化学气相沉积工艺(MOCVD)于所述衬底101的第一主面依次生长缓冲层104、GaN异质层105及AlGaN势垒层106，以形成GaN基HEMT器件的外延层结构。需要说明的是，由于衬底101材料和牺牲介质层103材料的差异，深沟槽102顶部可以没有新生长的外延层，也可以具有质量较差的外延层，该处的外延层会在后续的通孔结构110形成过程中被去除，因此不会影响器件的最终性能，从而可以有效提高衬底101材料及牺牲介质层103材料的选择范围。
如图6所示，接着进行步骤4)，于所述外延层结构上制备GaN基HEMT器件的正面结构，所述正面结构包括源极金属107，且至少部分的所述源极金属107被设置在所述深沟槽102的上方。
在本实施例中，如图6所示，所述GaN基HEMT器件的正面结构包括源极金属107、漏极金属108及栅极金属109，所述栅极金属109位于所述源极金属107与漏极金属108之间，所述源极金属107与漏极金属108与所述AlGaN势垒层106为欧姆接触，所述栅极可为肖特基栅、MIS栅或P型栅等，本实施例所述栅极金属109与所述AlGaN势垒层106可为肖特基接触，所述栅极金属109用于控制所述GaN异质层105与AlGaN势垒层106所形成的二维电子气的密度。
如图7所示，然后进行步骤5)，对所述衬底101的第二主面进行减薄，显露出所述深沟槽102。
具体地，在本步骤中，可以先通过临时键合工艺将所述衬底101键合至支撑基底，然后对所述衬底101的第二主面进行研磨减薄，显露出所述深沟槽102。由于在后续工艺中，均不需要使用到光刻工艺，故而即使此处键合的支撑基底比原始的衬底101尺寸大，也不需要额外增加对准工艺或额外增加设备。
如图8所示，接着进行步骤6)，通过选择性蚀刻工艺去除所述深沟槽102中的牺牲介质层103。
例如，通过选择性干法蚀刻工艺或选择性湿法刻蚀工艺去除所述深沟槽102中的牺牲介质层103。在本实施例中，所述牺牲介质层103与所述衬底101在同一刻蚀工艺中的刻蚀选择比可以为大于10:1，更优选地，所述牺牲介质层103与所述衬底101在同一刻蚀工艺中的刻蚀选择比大于50:1，以在去除所述牺牲介质层103时，不会对所述衬底101或衬底101中的深沟槽102的形貌造成影响，提高器件制备的稳定性。
如图9所示，然后进行步骤7)，基于所述深沟槽102刻蚀所述外延层结构，以形成自所述深沟槽102至所述源极金属107底部的通孔结构110。
在本实施例中，不需要额外采用光刻工艺制作光刻掩膜，而可以直接以具有深沟槽102的衬底101作为自对准掩膜对所述外延层结构进行刻蚀，从而有效节省工艺步骤，降低工艺成本。
如图10所示，最后进行步骤8)，于所述通孔结构110及所述衬底101的第二主面形成与所述源极金属107连接的导电层，以完成GaN基HEMT器件的制备。
例如，在本实施例中，可以先通过溅射工艺于所述通孔结构110的侧壁及所述衬底101的表面形成种子层，然后采用电镀工艺于所述通孔结构110的侧壁及所述衬底101的表面形成导电层。所述种子层例如可以为铜或钛或其叠层等，所述导电层可以为铜等，且并不限于此处所列举的示例。
如图10所示，本实施例还提供一种GaN基HEMT器件，所述GaN基HEMT器件包括：衬底101，所述衬底101中具有贯穿所述衬底101的深沟槽102；外延层结构，位于所述衬底101上，所述外延层结构包括缓冲层104、GaN异质层105及AlGaN势垒层106；GaN基HEMT器件的正面结构，所述正面结构包括源极金属107，且至少部分的所述源极金属107被设置在所述深沟槽102的上方；通孔结构110，所述通孔结构110自所述深沟槽102延伸至所述源极金属107底部；导电层，形成于所述通孔结构110内及所述衬底101的第二主面，并与所述源极金属107连接。
作为示例，所述GaN基HEMT器件的正面结构包括源极金属107、漏极金属108及栅极金属109，所述栅极金属109位于所述源极金属107与漏极金属108之间，所述源极金属107与漏极金属108与所述AlGaN势垒层106为欧姆接触，所述栅极金属109与所述AlGaN势垒层106为肖特基接触，所述栅极金属109用于控制所述GaN异质层105与AlGaN势垒层106所形成的二维电子气的密度。
作为示例，所述衬底101包括硅基衬底、碳化硅衬底、氮化镓衬底及蓝宝石衬底中的一种。在本实施例中，所述衬底101选用为半绝缘的硅衬底。
作为示例，所述GaN基HEMT器件还包括一种子层，所述种子层形成于所述通孔结构110的侧壁及所述衬底101的表面，所述导电层形成于所述种子层表面。
实施例2
如图11所示，本实施例提供一种GaN基HEMT器件的制备方法，其基本步骤及基本结构如实施例1，其中，与实施例1的不同之处在于：所述衬底选用为碳化硅衬底201。
实施例3
如图12所示，本实施例提供一种GaN基HEMT器件的制备方法，其基本步骤如实施例1，其中，与实施例1的不同之处在于：步骤2)于所述深沟槽102内填充的牺牲介质层103为包含有孔洞301在所述牺牲介质层103的内部，本实施例要求在后续平坦化处理步骤后，所述衬底101的表面为无凹陷的平坦表面。一方面，本申请可以容许牺牲介质层103为包含有孔洞301，故可以降低所述牺牲介质层103的沉积要求，大大拓宽牺牲介质层103的工艺窗口，另一方面，牺牲介质层103内部包含孔洞301，可以提高后续牺牲介质层103的选择性去除的效率，从而降低器件制备的时间成本。
实施例4
如图13所示，本实施例提供一种GaN基HEMT器件的制备方法，其基本步骤如实施例1，其中，与实施例1的不同之处在于：所述牺牲介质层103适于所述外延层结构的生长，步骤2)对所述牺牲介质层103进行平坦化处理后保留预设厚度的牺牲介质层103，获得平坦的牺牲介质层103表面，步骤3)在所述牺牲介质层103表面形成所述外延层结构。本实施例通过将外延层结构生长于牺牲介质层103表面而不是直接生长在衬底101表面，可以拓展所述衬底101的选择范围，例如，可以依据需求，选择成本较低的衬底101，或散热效果更好的衬底101，均可获得良好的效果。
如上所述，本发明的基于预通孔刻蚀的GaN基HEMT器件的制备方法，具有以下有益效果：
本发明提出了一种基于预通孔刻蚀的GaN基HEMT器件的制备方法，先在衬底中形成深沟槽并填充牺牲介质层，并在GaN基HEMT器件正面结构制作完成后减薄将深沟槽显露出来，去除牺牲介质层后，只需对外延层结构进行刻蚀就能形成引出源极金属的通孔结构，避免了后期衬底的背刻蚀，避免了刻蚀对器件的正面结构的损伤，从而有效提高器件的良率，节省生产设备及成本。
本发明的制备方法可以优化工艺流程，减少背面工艺流程，降低制备工艺对设备兼容性的需求，同时可以有效避免后续深刻蚀工艺引起的器件损伤。
所以，本发明有效克服了现有技术中的种种缺点而具有高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (12)
1.一种基于预通孔刻蚀的GaN基HEMT器件的制备方法，其特征在于，所述制备方法包括步骤：
1)提供一衬底，所述衬底包括相对的第一主面与第二主面，于所述衬底的第一主面中刻蚀出深沟槽，所述深沟槽与GaN基HEMT器件的源极对应设置；
2)于所述深沟槽内填充牺牲介质层，并对所述牺牲介质层进行平坦化处理；
3)于所述衬底的第一主面依次生长缓冲层、GaN异质层及AlGaN势垒层，以形成GaN基HEMT器件的外延层结构；
4)于所述外延层结构上制备GaN基HEMT器件的正面结构，所述正面结构包括源极金属，且至少部分的所述源极金属被设置在所述深沟槽的上方；
5)对所述衬底的第二主面进行减薄，显露出所述深沟槽；
6)通过选择性蚀刻工艺去除所述深沟槽中的牺牲介质层；
7)基于所述深沟槽刻蚀所述外延层结构，以形成自所述深沟槽至所述源极金属底部的通孔结构；
8)于所述通孔结构及所述衬底的第二主面形成与所述源极金属连接的导电层，以完成GaN基HEMT器件的制备。
2.根据权利要求1所述的基于预通孔刻蚀的GaN基HEMT器件的制备方法，其特征在于：所述GaN基HEMT器件的正面结构包括源极金属、漏极金属及栅极金属，所述栅极金属位于所述源极金属与漏极金属之间，所述源极金属与漏极金属与所述AlGaN势垒层为欧姆接触，所述栅极金属用于控制所述GaN异质层与AlGaN势垒层所形成的二维电子气的密度。
3.根据权利要求1所述的基于预通孔刻蚀的GaN基HEMT器件的制备方法，其特征在于：所述衬底包括硅基衬底、碳化硅衬底、氮化镓衬底及蓝宝石衬底中的一种。
4.根据权利要求1所述的基于预通孔刻蚀的GaN基HEMT器件的制备方法，其特征在于：步骤1)通过光刻工艺及刻蚀工艺于所述衬底的第一主面中刻蚀出深沟槽，其中，光刻工艺及刻蚀工艺所采用的掩膜层包括金属掩膜、介质层掩膜及光刻胶掩膜中的一种或几种的组合。
5.根据权利要求4所述的基于预通孔刻蚀的GaN基HEMT器件的制备方法，其特征在于：步骤1)在所述深沟槽刻蚀后，去除所述掩膜层，步骤2)对所述牺牲介质层进行平坦化处理时去除所述牺牲介质层以显露所述衬底表面，或使所述平坦化处理停止于所述牺牲介质层，以保留部分所述牺牲介质层。
6.根据权利要求4所述的基于预通孔刻蚀的GaN基HEMT器件的制备方法，其特征在于：步骤1)中所述掩膜层适于所述外延层结构的生长，在所述深沟槽刻蚀后保留部分所述掩膜层，步骤2)对所述牺牲介质层进行平坦化处理时去除所述牺牲介质层和保留部分的掩膜层以显露所述衬底表面，或使所述平坦化处理停止于所述掩膜层，以保留部分所述掩膜层。
7.根据权利要求1所述的基于预通孔刻蚀的GaN基HEMT器件的制备方法，其特征在于：所述牺牲介质层的材料包括二氧化硅、氮化硅、氮化铝及氧化铝中的一种或几种的组合。
8.根据权利要求1所述的基于预通孔刻蚀的GaN基HEMT器件的制备方法，其特征在于：步骤2)于所述深沟槽内填充的牺牲介质层为完全充满所述深沟槽或包含有孔洞在所述牺牲介质层的内部。
9.根据权利要求1所述的基于预通孔刻蚀的GaN基HEMT器件的制备方法，其特征在于：所述牺牲介质层适于所述外延层结构的生长，步骤2)对所述牺牲介质层进行平坦化处理后保留预设厚度的牺牲介质层，获得平坦的牺牲介质层表面，步骤3)在所述牺牲介质层表面形成所述外延层结构。
10.根据权利要求1所述的基于预通孔刻蚀的GaN基HEMT器件的制备方法，其特征在于：步骤6)通过选择性干法蚀刻工艺或选择性湿法刻蚀工艺去除所述深沟槽中的牺牲介质层。
11.根据权利要求1所述的基于预通孔刻蚀的GaN基HEMT器件的制备方法，其特征在于：步骤5)先通过临时键合工艺将所述衬底键合至支撑基底，然后对所述衬底的第二主面进行研磨减薄，显露出所述深沟槽。
12.根据权利要求1所述的基于预通孔刻蚀的GaN基HEMT器件的制备方法，其特征在于：步骤8)先通过溅射工艺于所述通孔结构的侧壁及所述衬底的表面形成种子层，然后采用电镀工艺于所述通孔结构的侧壁及所述衬底的表面形成导电层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110610216.XA CN113394282B (zh) | 2021-06-01 | 2021-06-01 | 基于预通孔刻蚀的GaN基HEMT器件的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110610216.XA CN113394282B (zh) | 2021-06-01 | 2021-06-01 | 基于预通孔刻蚀的GaN基HEMT器件的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113394282A true CN113394282A (zh) | 2021-09-14 |
| CN113394282B CN113394282B (zh) | 2021-12-28 |
Family
ID=77619782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110610216.XA Active CN113394282B (zh) | 2021-06-01 | 2021-06-01 | 基于预通孔刻蚀的GaN基HEMT器件的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113394282B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114093940A (zh) * | 2021-11-19 | 2022-02-25 | 西安电子科技大学 | GaN复合衬底及其制备方法 |
| CN114566461A (zh) * | 2022-03-02 | 2022-05-31 | 成都海威华芯科技有限公司 | 基于正反面通孔的半导体器件深背孔制作方法及器件 |
| CN117976621B (zh) * | 2024-04-02 | 2024-05-31 | 中国电子科技集团公司第二十九研究所 | 一种先通孔氮化镓高电子迁移率晶体管及其制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090001478A1 (en) * | 2007-06-29 | 2009-01-01 | Fujitsu Limited | Semiconductor device and method of manufacturing the same |
| US20120028401A1 (en) * | 2010-08-02 | 2012-02-02 | Imec | Methods for Manufacturing Arrays for CMOS Imagers |
| JP2013191763A (ja) * | 2012-03-14 | 2013-09-26 | Fujitsu Ltd | 半導体装置の製造方法 |
| CN108336021A (zh) * | 2018-02-28 | 2018-07-27 | 中国电子科技集团公司第十三研究所 | GaN HEMT器件的通孔制备方法 |
| CN109037255A (zh) * | 2018-07-26 | 2018-12-18 | 德淮半导体有限公司 | 背照式图像传感器及其形成方法 |
-
2021
- 2021-06-01 CN CN202110610216.XA patent/CN113394282B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090001478A1 (en) * | 2007-06-29 | 2009-01-01 | Fujitsu Limited | Semiconductor device and method of manufacturing the same |
| US20120028401A1 (en) * | 2010-08-02 | 2012-02-02 | Imec | Methods for Manufacturing Arrays for CMOS Imagers |
| JP2013191763A (ja) * | 2012-03-14 | 2013-09-26 | Fujitsu Ltd | 半導体装置の製造方法 |
| CN108336021A (zh) * | 2018-02-28 | 2018-07-27 | 中国电子科技集团公司第十三研究所 | GaN HEMT器件的通孔制备方法 |
| CN109037255A (zh) * | 2018-07-26 | 2018-12-18 | 德淮半导体有限公司 | 背照式图像传感器及其形成方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114093940A (zh) * | 2021-11-19 | 2022-02-25 | 西安电子科技大学 | GaN复合衬底及其制备方法 |
| CN114093940B (zh) * | 2021-11-19 | 2023-08-11 | 西安电子科技大学 | GaN复合衬底及其制备方法 |
| CN114566461A (zh) * | 2022-03-02 | 2022-05-31 | 成都海威华芯科技有限公司 | 基于正反面通孔的半导体器件深背孔制作方法及器件 |
| CN117976621B (zh) * | 2024-04-02 | 2024-05-31 | 中国电子科技集团公司第二十九研究所 | 一种先通孔氮化镓高电子迁移率晶体管及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113394282B (zh) | 2021-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9356191B2 (en) | Epitaxial layer wafer having void for separating growth substrate therefrom and semiconductor device fabricated using the same | |
| CN113394282B (zh) | 基于预通孔刻蚀的GaN基HEMT器件的制备方法 | |
| US8759169B2 (en) | Method for producing silicon semiconductor wafers comprising a layer for integrating III-V semiconductor components | |
| JP7118069B2 (ja) | 縦型パワーデバイスのための方法およびシステム | |
| CN113394281A (zh) | 基于衬底导电孔的GaN基HEMT器件及其制备方法 | |
| JP7332634B2 (ja) | ＧａＮ－オン－シリコン・デバイスの中の寄生容量低減 | |
| JP2020512698A (ja) | 垂直窒化ガリウムショットキーダイオード | |
| US8395168B2 (en) | Semiconductor wafers and semiconductor devices with polishing stops and method of making the same | |
| CN113113480A (zh) | 具有p-GaN盖帽层的HEMT器件及制备方法 | |
| CN105514176B (zh) | 一种太赫兹GaN耿氏二极管及其制作方法 | |
| CN111564501A (zh) | GaN器件散热结构及制备方法 | |
| TWI781765B (zh) | 利用具有<111>晶體取向之主體半導體基板的裝置整合方案 | |
| US20190043763A1 (en) | Method for forming semiconductor device structure with gate structure | |
| CN113130297A (zh) | 硅-氮化镓复合衬底、复合器件及制备方法 | |
| CN111312800B (zh) | 具有外延层的半导体结构及其制作方法 | |
| CN113745107B (zh) | 一种GaN器件的制作方法 | |
| CN113990825B (zh) | 一种GaN器件的制作方法及一种GaN器件 | |
| CN115207175B (zh) | 基于图形化衬底的发光二极管芯片及其制备方法 | |
| CN116072531B (zh) | 一种在半导体功能区侧面制作电极的方法 | |
| CN113013258B (zh) | SiGe-GeSn-SiGe异质结构高注入比PiN二极管阵列的制备方法及其器件 | |
| US20210210656A1 (en) | Method for micro-led epitaxial wafer manufacturing and micro-led epitaxial wafer | |
| CN106847692A (zh) | 用于多层全息天线的GaAs基横向等离子pin二极管的制备方法 | |
| CN106847899A (zh) | 用于可重构偶极子天线的GaAs/Ge/GaAsSPiN二极管串的制备方法 | |
| CN115663015A (zh) | 一种半导体器件结构及其制备方法 | |
| CN116190228A (zh) | 一种化合物半导体集成电路隔离方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |