CN113394281A - 基于衬底导电孔的GaN基HEMT器件及其制备方法 - Google Patents
基于衬底导电孔的GaN基HEMT器件及其制备方法 Download PDFInfo
- Publication number
- CN113394281A CN113394281A CN202110610203.2A CN202110610203A CN113394281A CN 113394281 A CN113394281 A CN 113394281A CN 202110610203 A CN202110610203 A CN 202110610203A CN 113394281 A CN113394281 A CN 113394281A
- Authority
- CN
- China
- Prior art keywords
- substrate
- gan
- layer
- conductive
- hemt device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 114
- 238000002360 preparation method Methods 0.000 title claims abstract description 17
- 229910052751 metal Inorganic materials 0.000 claims abstract description 96
- 239000002184 metal Substances 0.000 claims abstract description 96
- 238000000034 method Methods 0.000 claims abstract description 62
- 239000004020 conductor Substances 0.000 claims abstract description 45
- 230000008569 process Effects 0.000 claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 claims abstract description 28
- 238000005530 etching Methods 0.000 claims abstract description 24
- 229910002601 GaN Inorganic materials 0.000 claims description 89
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 31
- 230000004888 barrier function Effects 0.000 claims description 31
- 229910052710 silicon Inorganic materials 0.000 claims description 31
- 239000010703 silicon Substances 0.000 claims description 31
- 229910002704 AlGaN Inorganic materials 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 14
- 125000006850 spacer group Chemical group 0.000 claims description 12
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 238000009792 diffusion process Methods 0.000 claims description 10
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 7
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 7
- 230000005533 two-dimensional electron gas Effects 0.000 claims description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 5
- 229910052681 coesite Inorganic materials 0.000 claims description 5
- 229910052593 corundum Inorganic materials 0.000 claims description 5
- 229910052906 cristobalite Inorganic materials 0.000 claims description 5
- 238000011049 filling Methods 0.000 claims description 5
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052594 sapphire Inorganic materials 0.000 claims description 5
- 239000010980 sapphire Substances 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 229910052682 stishovite Inorganic materials 0.000 claims description 5
- 229910052905 tridymite Inorganic materials 0.000 claims description 5
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 5
- 229910003460 diamond Inorganic materials 0.000 claims description 4
- 239000010432 diamond Substances 0.000 claims description 4
- 238000000227 grinding Methods 0.000 claims description 2
- 238000009713 electroplating Methods 0.000 abstract description 6
- 238000000206 photolithography Methods 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 3
- 208000033999 Device damage Diseases 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Abstract
本发明提供一种基于衬底导电孔的GaN基HEMT器件及其制备方法，先在衬底中形成深沟槽并填充导电材料层形成导电孔，同时通过在外延层结构中制备源极深孔将源极金属连接至该导电孔，后续在GaN基HEMT器件正面结构制作完成后减薄将导电孔从衬底背面显露出来，避免了后期衬底的背刻蚀，避免了刻蚀对器件的正面结构的损伤，从而有效提高器件的良率，节省生产设备及成本。本发明由于在器件正面结构制备完成后，不再有复杂的深刻蚀、电镀等工艺步骤，可以降低后续工艺对于器件可靠性的影响。
Description
技术领域
本发明属于半导体设计及制造领域，特别是涉及一种基于衬底导电孔的GaN基HEMT器件及其制备方法。
背景技术
随着5G时代的到来，通信领域对于高频、高功率射频器件的需求越来越强烈，GaN材料由于其独特的材料性能，在未来通信领域被寄予了厚望。由于GaN衬底的制造困难，GaN材料的一般在Si/SiC衬底上外延生长形成，该外延结构的顶部可以通过在外延生长时掺入Al或In的组分变化，形成具有高电子迁移率的二维电子气结构，基于此结构来制造GaN基HEMT器件。
GaN基HEMT射频器件的源极通常需通过源极下面的通孔连接到器件背部，由背部金属与封装体连接，实现源极引出。该结构设计即可以降低器件的寄生参数，以提升器件的频率特性，也可以通过孔内的金属来提升器件的散热性能。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于衬底导电孔的GaN基HEMT器件及其制备方法，用于解决现有技术中GaN基HEMT器件在源极金属引出时的制备和设备成本较高且容易导致良率降低的问题。
为实现上述目的及其他相关目的，本发明提供一种基于衬底导电孔的GaN基HEMT器件的制备方法，所述制备方法包括步骤：1)提供一衬底，所述衬底包括相对的第一主面与第二主面，于所述衬底的第一主面中刻蚀出深沟槽，所述深沟槽与GaN基HEMT器件的源极对应设置；2)于所述深沟槽内填充导电材料层，并对所述导电材料层进行平坦化处理，以在所述衬底中形成导电孔；3)于所述衬底的第一主面依次生长缓冲层、GaN异质层及AlGaN势垒层，以形成GaN基HEMT器件的外延层结构；4)在所述外延层结构刻蚀出直至所述导电孔的源极深孔，并于所述源极深孔中填充连接层，所述连接层与所述导电孔连接；5)于所述外延层结构上制备GaN基HEMT器件的正面结构，所述正面结构包括源极金属，且至少部分的所述源极金属与所述源极深孔中的连接层连接；6)对所述衬底的第二主面进行减薄，显露出所述导电孔；7)于所述衬底的第二主面形成与所述导电孔连接的背金属层，以完成GaN基HEMT器件的制备。
可选地，所述GaN基HEMT器件的正面结构包括源极金属、漏极金属及栅极金属，所述栅极金属位于所述源极金属与漏极金属之间，所述源极金属与漏极金属与所述AlGaN势垒层为欧姆接触，所述栅极金属用于控制所述GaN异质层与AlGaN势垒层所形成的二维电子气的密度。
可选地，所述衬底包括硅基衬底、碳化硅衬底、氮化镓衬底、蓝宝石衬底及金刚石衬底中的一种。
可选地，所述导电材料层的材料包括导电硅层，所述导电硅层包括多晶硅、非晶硅及单晶硅中的一种，所述导电硅层的导电类型包括n型的电子导电及p型的空穴导电中的一种。
可选地，所述深沟槽侧壁与所述导电材料层之间还形成有扩散阻挡层，所述扩散阻挡层包括SiO2、SiN、Al2O3、AlN、HfO2中的一种或多种的层叠结构。
可选地，每个源极金属对应连接的源极深孔为多个。
可选地，所述深沟槽中填充的导电材料层中还包括间隔排布于所述导电材料层中的至少一个绝缘间隔层。
可选地，所述绝缘间隔层将所述深沟槽中的导电材料层间隔为多个环形结构。
可选地，步骤6)先通过临时键合工艺将所述衬底键合至支撑基底，然后对所述衬底的第二主面进行研磨减薄，显露出所述深沟槽。
本发明还提供一种GaN基HEMT器件，所述GaN基HEMT器件包括：衬底，所述衬底中具有贯穿所述衬底的导电孔；外延层结构，位于所述衬底上，所述外延层结构包括缓冲层、GaN异质层及AlGaN势垒层；GaN基HEMT器件的正面结构，所述正面结构包括源极金属，且至少部分的所述源极金属被设置在所述导电孔的上方；源极深孔，所述源极深孔中填充有连接层，所述连接层自所述源极金属底部穿过所述外延层结构连接至所述导电孔；背金属层，形成于所述衬底的第二主面并与所述导电孔连接。
可选地，所述GaN基HEMT器件的正面结构包括源极金属、漏极金属及栅极金属，所述栅极金属位于所述源极金属与漏极金属之间，所述源极金属与漏极金属与所述AlGaN势垒层为欧姆接触，所述栅极金属用于控制所述GaN异质层与AlGaN势垒层所形成的二维电子气的密度。
可选地，所述导电材料层的材料包括导电硅层，所述导电硅层包括多晶硅、非晶硅及单晶硅中的一种，所述导电硅层的导电类型包括n型的电子导电及p型的空穴导电中的一种。
可选地，所述深沟槽侧壁与所述导电材料层之间还形成有扩散阻挡层，所述扩散阻挡层包括SiO2、SiN、Al2O3、AlN、HfO2中的一种或多种的层叠结构。
可选地，每个源极金属对应连接的源极深孔为多个。
可选地，所述深沟槽中填充的导电材料层中还包括间隔排布于所述导电材料层中的至少一个绝缘间隔层。
可选地，所述绝缘间隔层将所述深沟槽中的导电材料层间隔为多个环形结构。
如上所述，本发明的基于衬底导电孔的GaN基HEMT器件及其制备方法，具有以下有益效果：
本发明提出了一种基于衬底导电孔的GaN基HEMT器件及其制备方法，先在衬底中形成深沟槽并填充导电材料层形成导电孔，同时通过在外延层结构中制备源极深孔将源极金属连接至该导电孔，后续在GaN基HEMT器件正面结构制作完成后减薄将导电孔从衬底背面显露出来，避免了后期衬底的背刻蚀，避免了刻蚀对器件的正面结构的损伤，从而有效提高器件的良率，节省生产设备及成本。本发明由于在器件正面结构制备完成后，不再有复杂的深刻蚀、电镀等工艺步骤，可以降低后续工艺对于器件可靠性的影响。
本发明的制备方法可以优化工艺流程，减少背面工艺流程，降低制备工艺对设备兼容性的需求，同时可以有效避免后续深刻蚀工艺引起的器件损伤。
附图说明
图1～图10显示为本发明实施例1的基于衬底导电孔的GaN基HEMT器件的制备方法各步骤所呈现的结构示意图，其中，图10显示为本发明实施例1的GaN基HEMT器件的结构示意图。
图11显示为本发明实施例2的基于衬底导电孔的GaN基HEMT器件的制备方法的示意图。
图12显示为本发明实施例3的基于衬底导电孔的GaN基HEMT器件的制备方法的示意图。
图13～图15显示为本发明实施例4的基于衬底导电孔的GaN基HEMT器件的制备方法的示意图。
元件标号说明
101 衬底
102 深沟槽
103 导电材料层
104 缓冲层
105 GaN异质层
106 AlGaN势垒层
107 源极金属
108 漏极金属
109 栅极金属
110 源极深孔
111 连接层
112 背金属层
201 扩散阻挡层
301 绝缘间隔层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
GaN基HEMT器件源极下部的通孔的形成与金属化，通常是在器件正面结构完成后进行，其工艺流程为：首先经临时键合工艺，将GaN晶圆键合至托盘上，该托盘尺寸较GaN晶圆略大一些(如：150mm的Si基GaN晶圆，一般被键合至156mm/159mm的蓝宝石晶圆上)；然后将GaN晶圆减薄至100um左右；接着在减薄后的GaN晶圆通过背面光刻和刻蚀工艺做背部通孔刻蚀。(对于SiC基GaN，由于SiC材料的键能高，一般还需在背部生长几个微米的Ni作为刻蚀掩膜层，该步骤为背部光刻后，进行Ni沉积，并通过剥离工艺后露出刻蚀表面。)在通孔刻蚀后，通过电镀工艺完成孔内金属的沉积，将源极下部引出到衬底背面，最后解键合完成芯片的制备过程。
上述工艺流程会存在以下问题：
1)上述临时键合时，GaN晶圆需键合至托盘，而托盘由于尺寸大于传统的GaN晶圆，尺寸的偏差导致设备的不兼容，需键合后的晶圆提供单独的产线设备，会大大增加产线建设成本。
2)上述背面光刻工艺需与正面的图形进行对准，而传统的步进式(Stepper)光刻设备均不具备此项功能，为了进行此工艺，需额外购置具有双面对准功能的接触式曝光机。
3)上述背面通孔刻蚀时，由于刻蚀深度高达50um以上，刻蚀时间长且刻蚀功率高，很容易导致局部的高温，影响器件的正面结构，导致器件失效或者可靠性问题，而由于GaN晶圆被临时键合至托盘，散热性差，更加剧了上述效应。
为了解决上述问题，本发明提出了一种基于衬底导电孔的GaN基HEMT器件及其制备方法，先在衬底中形成深沟槽并填充导电材料层形成导电孔，同时通过在外延层结构中制备源极深孔将源极金属连接至该导电孔，后续在GaN基HEMT器件正面结构制作完成后减薄将导电孔从衬底背面显露出来，避免了后期衬底的背刻蚀，避免了刻蚀对器件的正面结构的损伤，从而有效提高器件的良率，节省生产设备及成本。
实施例1
如图1～图10所示，本实施例提供一种基于衬底导电孔的GaN基HEMT器件的制备方法，所述器件例如可以为射频器件，所述制备方法包括步骤：
如图1～图2所示，首先进行步骤1)，提供一衬底101，所述衬底101包括相对的第一主面与第二主面，于所述衬底101的第一主面中刻蚀出深沟槽102，所述深沟槽102与GaN基HEMT器件的源极对应设置。
作为示例，所述衬底101包括硅基衬底、碳化硅衬底、氮化镓衬底、蓝宝石衬底及金刚石衬底中的一种。在本实施例中，所述衬底101选用为半绝缘的硅衬底，作为GaN基HEMT器件的外延层结构生长所需的衬底。
作为示例，通过光刻工艺及刻蚀工艺于所述衬底101的第一主面中刻蚀出深沟槽102，该深沟槽102的深度优选为至少达到GaN基HEMT射频器件通孔设计所需的深度，同时需保证后续将所述衬底101减薄至该深沟槽102底部时，所述衬底101保持足够的厚度以保证GaN基HEMT器件的机械强度。其中，光刻工艺及刻蚀工艺所采用的掩膜层包括金属掩膜、介质层掩膜及光刻胶掩膜中的一种或几种的组合。
作为示例，所述深沟槽102的截面形状可以为圆形，所述深沟槽102的径向尺寸可以依据实际需要进行设定，需要说明的是，所述深沟槽102的截面形状也可以是其他形状，这些方案均在本发明的保护范围。
如图3～图4所示，然后进行步骤2)，于所述深沟槽102内填充导电材料层103，并对所述导电材料层103进行平坦化处理，以在所述衬底中形成导电孔。
在一个实施例中，步骤1)在所述深沟槽102刻蚀后，去除所述掩膜层或保留部分所述掩膜层，步骤2)可以对所述导电材料层103进行平坦化处理时去除所述掩膜层以显露所述衬底101表面，或可以使所述平坦化处理停止于所述掩膜层表面，保留部分所述掩膜层。
在一个具体实施例中，步骤1)中所述掩膜层适于所述外延层结构的生长，在所述深沟槽102刻蚀后保留部分所述掩膜层，步骤2)对所述导电材料层103进行平坦化处理时使所述平坦化处理停止于所述掩膜层表面，以保留部分所述掩膜层。
具体地，可以采用溅射工艺、蒸镀工艺及电镀工艺中的一种或两种以上的工艺组合于所述深沟槽102内填充导电材料层103，于所述深沟槽102内填充的导电材料层103为完全充满所述深沟槽102，所述导电材料层103的材料包括导电硅层，所述导电硅层包括多晶硅、非晶硅及单晶硅中的一种，所述导电硅层的导电类型包括n型的电子导电及p型的空穴导电中的一种。所述导电硅层的导电性可以通过原位掺杂的方式实现，也可以填充的未掺杂的本征硅材料，然后通过离子注入后退火或扩散的方式实现硅的导电性能。本发明的导电材料层103选用为导电硅层，一方面，导电硅层本身具有较高的机械强度，另一方面，可以有效提高该导电材料层103与衬底之间结合的机械强度。当然，在其他的实施例中，所述连接层也可以为其他导电材料，如金属或导电的金属化合物等，并不限于此处所列举的示例。所述导电硅填充后，通过研磨方式实现表面平坦化，为GaN异质外延生长做准备。该平坦化可以停留在所述衬底表面，当所述掩膜层适于所述外延层结构的生长时，也可以停留在所述掩膜层表面。
如图5所示，然后进行步骤3)，于所述衬底101的第一主面依次生长缓冲层104、GaN异质层105及AlGaN势垒层106，以形成GaN基HEMT器件的外延层结构。
作为示例，采用金属有机物化学气相沉积工艺(MOCVD)于所述衬底101的第一主面依次生长缓冲层104、GaN异质层105及AlGaN势垒层106，以形成GaN基HEMT器件的外延层结构。需要说明的是，由于衬底101材料和导电材料层103材料的差异，深沟槽102顶部可以没有新生长的外延层，也可以具有质量较差的外延层，该处的外延层会在后续的源极深孔110形成过程中被去除，因此不会影响器件的最终性能，从而可以有效提高衬底101材料及导电材料层103材料的选择范围。
如图6～图7所示，接着进行步骤4)，在所述外延层结构刻蚀出直至所述导电孔的源极深孔110，并于所述源极深孔110中填充连接层111，所述连接层111与所述导电孔连接。
例如，可以采用溅射工艺、蒸镀工艺及电镀工艺中的一种或两种以上的工艺组合于所述源极深孔110中填充连接层111，所述连接层的材料例如可以为钛、氮化钛、铜或铝等。
如图8所示，接着进行步骤5)，于所述外延层结构上制备GaN基HEMT器件的正面结构，所述正面结构包括源极金属107，且至少部分的所述源极金属107与所述源极深孔110中的连接层111连接。
在本实施例中，如图8所示，所述GaN基HEMT器件的正面结构包括源极金属107、漏极金属108及栅极金属109，所述栅极金属109位于所述源极金属107与漏极金属108之间，所述源极金属107与漏极金属108与所述AlGaN势垒层106为欧姆接触，所述栅极可为肖特基栅、MIS栅或P型栅等，本实施例所述栅极金属109与所述AlGaN势垒层106可为肖特基接触，所述栅极金属109用于控制所述GaN异质层105与AlGaN势垒层106所形成的二维电子气的密度。
如图9所示，然后进行步骤6)，对所述衬底101的第二主面进行减薄，显露出所述导电孔。
具体地，在本步骤中，可以先通过临时键合工艺将所述衬底101键合至支撑基底，然后对所述衬底101的第二主面进行研磨减薄，显露出所述导电孔。由于在后续工艺中，均不需要使用到光刻工艺，故而即使此处键合的支撑基底比原始的衬底101尺寸大，也不需要额外增加对准工艺或额外增加设备。
如图10所示，最后进行步骤7)，于所述衬底101的第二主面形成与所述导电孔连接的背金属层112，以完成GaN基HEMT器件的制备。
如图10所示，本实施例还提供一种GaN基HEMT器件，所述GaN基HEMT器件包括：衬底101，所述衬底101中具有贯穿所述衬底101的导电孔；外延层结构，位于所述衬底101上，所述外延层结构包括缓冲层104、GaN异质层105及AlGaN势垒层106；GaN基HEMT器件的正面结构，所述正面结构包括源极金属107，且至少部分的所述源极金属107被设置在所述导电孔的上方；源极深孔110，所述源极深孔110中填充有连接层111，所述连接层111自所述源极金属107底部穿过所述外延层结构连接至所述导电孔；背金属层112，形成于所述衬底101的第二主面并与所述导电孔连接。
作为示例，所述GaN基HEMT器件的正面结构包括源极金属107、漏极金属108及栅极金属109，所述栅极金属109位于所述源极金属107与漏极金属108之间，所述源极金属107与漏极金属108与所述AlGaN势垒层106为欧姆接触，所述栅极金属109与所述AlGaN势垒层106为肖特基接触，所述栅极金属109用于控制所述GaN异质层105与AlGaN势垒层106所形成的二维电子气的密度。
作为示例，所述衬底101包括硅基衬底、碳化硅衬底、氮化镓衬底、蓝宝石衬底及金刚石衬底中的一种。在本实施例中，所述衬底101选用为半绝缘的硅衬底。
作为示例，所述导电材料层的材料包括导电硅层，所述导电硅层包括多晶硅、非晶硅及单晶硅中的一种，所述导电硅层的导电类型包括n型的电子导电及p型的空穴导电中的一种。
实施例2
如图11所示，本实施例提供一种GaN基HEMT器件及其制备方法，其基本步骤及基本结构如实施例1，其中，与实施例1的不同之处在于：所述深沟槽侧壁与所述导电材料层之间还形成有扩散阻挡层201，所述扩散阻挡层201包括SiO2、SiN、Al2O3、AlN、HfO2中的一种或多种的层叠结构，以防止导电硅层中的掺杂元素扩散至所述衬底中，以提高器件的电学稳定性。
实施例3
如图12所示，本实施例提供一种GaN基HEMT器件及其制备方法，其基本步骤及基本结构如实施例1，其中，与实施例1的不同之处在于：每个源极金属对应连接的源极深孔110及连接层111为多个，以降低源极深孔的宽度，使连接层111，如导电硅层更容易填满源极深孔110，提高制备工艺的效率及工艺稳定性。
实施例4
如图13～图15所示，其中，图14及图15显示为图13中A-A’处的截面结构示意图，本实施例提供一种GaN基HEMT器件的制备方法，其基本步骤及基本结构如实施例1，其中，与实施例1的不同之处在于：所述深沟槽中填充的导电材料层103中还包括间隔排布于所述导电材料层103中的至少一个绝缘间隔层301，所述绝缘间隔层301将所述深沟槽中的导电材料层103间隔为多个环形结构，所述环形结构例如可以为圆环结构或矩形环结构，分别如图14及图15所示，当然，所述绝缘间隔层301的形状可以依据器件的性能需求进行设计，并不限于此处所列举的示例。
如上所述，本发明的基于衬底导电孔的GaN基HEMT器件及其制备方法，具有以下有益效果：
本发明提出了一种基于衬底导电孔的GaN基HEMT器件及其制备方法，先在衬底中形成深沟槽并填充导电材料层形成导电孔，同时通过在外延层结构中制备源极深孔将源极金属连接至该导电孔，后续在GaN基HEMT器件正面结构制作完成后减薄将导电孔从衬底背面显露出来，避免了后期衬底的背刻蚀，避免了刻蚀对器件的正面结构的损伤，从而有效提高器件的良率，节省生产设备及成本。本发明由于在器件正面结构制备完成后，不再有复杂的深刻蚀、电镀等工艺步骤，可以降低后续工艺对于器件可靠性的影响。
本发明的制备方法可以优化工艺流程，减少背面工艺流程，降低制备工艺对设备兼容性的需求，同时可以有效避免后续深刻蚀工艺引起的器件损伤。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (16)
1.一种基于衬底导电孔的GaN基HEMT器件的制备方法，其特征在于，所述制备方法包括步骤：
1)提供一衬底，所述衬底包括相对的第一主面与第二主面，于所述衬底的第一主面中刻蚀出深沟槽，所述深沟槽与GaN基HEMT器件的源极对应设置；
2)于所述深沟槽内填充导电材料层，并对所述导电材料层进行平坦化处理，以在所述衬底中形成导电孔；
3)于所述衬底的第一主面依次生长缓冲层、GaN异质层及AlGaN势垒层，以形成GaN基HEMT器件的外延层结构；
4)在所述外延层结构刻蚀出直至所述导电孔的源极深孔，并于所述源极深孔中填充连接层，所述连接层与所述导电孔连接；
5)于所述外延层结构上制备GaN基HEMT器件的正面结构，所述正面结构包括源极金属，且至少部分的所述源极金属与所述源极深孔中的连接层连接；
6)对所述衬底的第二主面进行减薄，显露出所述导电孔；
7)于所述衬底的第二主面形成与所述导电孔连接的背金属层，以完成GaN基HEMT器件的制备。
2.根据权利要求1所述的基于衬底导电孔的GaN基HEMT器件的制备方法，其特征在于：所述GaN基HEMT器件的正面结构包括源极金属、漏极金属及栅极金属，所述栅极金属位于所述源极金属与漏极金属之间，所述源极金属与漏极金属与所述AlGaN势垒层为欧姆接触，所述栅极金属用于控制所述GaN异质层与AlGaN势垒层所形成的二维电子气的密度。
3.根据权利要求1所述的基于衬底导电孔的GaN基HEMT器件的制备方法，其特征在于：所述衬底包括硅基衬底、碳化硅衬底、氮化镓衬底、蓝宝石衬底及金刚石衬底中的一种。
4.根据权利要求1所述的基于衬底导电孔的GaN基HEMT器件的制备方法，其特征在于：所述导电材料层的材料包括导电硅层，所述导电硅层包括多晶硅、非晶硅及单晶硅中的一种，所述导电硅层的导电类型包括n型的电子导电及p型的空穴导电中的一种。
5.根据权利要求1所述的基于衬底导电孔的GaN基HEMT器件的制备方法，其特征在于：所述深沟槽侧壁与所述导电材料层之间还形成有扩散阻挡层，所述扩散阻挡层包括SiO2、SiN、Al2O3、AlN、HfO2中的一种或多种的层叠结构。
6.根据权利要求1所述的基于衬底导电孔的GaN基HEMT器件的制备方法，其特征在于：每个源极金属对应连接的源极深孔为多个。
7.根据权利要求1所述的基于衬底导电孔的GaN基HEMT器件的制备方法，其特征在于：所述深沟槽中填充的导电材料层中还包括间隔排布于所述导电材料层中的至少一个绝缘间隔层。
8.根据权利要求7所述的基于衬底导电孔的GaN基HEMT器件的制备方法，其特征在于：所述绝缘间隔层将所述深沟槽中的导电材料层间隔为多个环形结构。
9.根据权利要求1所述的基于衬底导电孔的GaN基HEMT器件的制备方法，其特征在于：步骤6)先通过临时键合工艺将所述衬底键合至支撑基底，然后对所述衬底的第二主面进行研磨减薄，显露出所述深沟槽。
10.一种GaN基HEMT器件，其特征在于，所述GaN基HEMT器件包括：
衬底，所述衬底中具有贯穿所述衬底的导电孔；
外延层结构，位于所述衬底上，所述外延层结构包括缓冲层、GaN异质层及AlGaN势垒层；
GaN基HEMT器件的正面结构，所述正面结构包括源极金属，且至少部分的所述源极金属被设置在所述导电孔的上方；
源极深孔，所述源极深孔中填充有连接层，所述连接层自所述源极金属底部穿过所述外延层结构连接至所述导电孔；
背金属层，形成于所述衬底的第二主面并与所述导电孔连接。
11.根据权利要求10所述的GaN基HEMT器件，其特征在于：所述GaN基HEMT器件的正面结构包括源极金属、漏极金属及栅极金属，所述栅极金属位于所述源极金属与漏极金属之间，所述源极金属与漏极金属与所述AlGaN势垒层为欧姆接触，所述栅极金属用于控制所述GaN异质层与AlGaN势垒层所形成的二维电子气的密度。
12.根据权利要求10所述的GaN基HEMT器件，其特征在于：所述导电材料层的材料包括导电硅层，所述导电硅层包括多晶硅、非晶硅及单晶硅中的一种，所述导电硅层的导电类型包括n型的电子导电及p型的空穴导电中的一种。
13.根据权利要求10所述的GaN基HEMT器件，其特征在于：所述深沟槽侧壁与所述导电材料层之间还形成有扩散阻挡层，所述扩散阻挡层包括SiO2、SiN、Al2O3、AlN、HfO2中的一种或多种的层叠结构。
14.根据权利要求10所述的GaN基HEMT器件，其特征在于：每个源极金属对应连接的源极深孔为多个。
15.根据权利要求10所述的GaN基HEMT器件，其特征在于：所述深沟槽中填充的导电材料层中还包括间隔排布于所述导电材料层中的至少一个绝缘间隔层。
16.根据权利要求15所述的GaN基HEMT器件，其特征在于：所述绝缘间隔层将所述深沟槽中的导电材料层间隔为多个环形结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110610203.2A CN113394281A (zh) | 2021-06-01 | 2021-06-01 | 基于衬底导电孔的GaN基HEMT器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110610203.2A CN113394281A (zh) | 2021-06-01 | 2021-06-01 | 基于衬底导电孔的GaN基HEMT器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113394281A true CN113394281A (zh) | 2021-09-14 |
Family
ID=77619790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110610203.2A Pending CN113394281A (zh) | 2021-06-01 | 2021-06-01 | 基于衬底导电孔的GaN基HEMT器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113394281A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114447105A (zh) * | 2022-04-07 | 2022-05-06 | 深圳市时代速信科技有限公司 | 半导体器件的制备方法和半导体器件 |
| CN114709256A (zh) * | 2022-05-25 | 2022-07-05 | 深圳市时代速信科技有限公司 | 一种半导体器件和半导体器件的制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050067693A1 (en) * | 2003-09-30 | 2005-03-31 | Fujitsu Limited | Semiconductor device and manufacturing method thereof |
| CN106373890A (zh) * | 2015-07-24 | 2017-02-01 | 飞思卡尔半导体公司 | 具有穿衬底通孔和背垫金属的半导体晶片以及其制造方法 |
| US20180212047A1 (en) * | 2017-01-24 | 2018-07-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Group iii-v device structure |
-
2021
- 2021-06-01 CN CN202110610203.2A patent/CN113394281A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050067693A1 (en) * | 2003-09-30 | 2005-03-31 | Fujitsu Limited | Semiconductor device and manufacturing method thereof |
| CN106373890A (zh) * | 2015-07-24 | 2017-02-01 | 飞思卡尔半导体公司 | 具有穿衬底通孔和背垫金属的半导体晶片以及其制造方法 |
| US20180212047A1 (en) * | 2017-01-24 | 2018-07-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Group iii-v device structure |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114447105A (zh) * | 2022-04-07 | 2022-05-06 | 深圳市时代速信科技有限公司 | 半导体器件的制备方法和半导体器件 |
| CN114447105B (zh) * | 2022-04-07 | 2022-07-29 | 深圳市时代速信科技有限公司 | 半导体器件的制备方法和半导体器件 |
| CN114709256A (zh) * | 2022-05-25 | 2022-07-05 | 深圳市时代速信科技有限公司 | 一种半导体器件和半导体器件的制备方法 |
| CN114709256B (zh) * | 2022-05-25 | 2022-08-23 | 深圳市时代速信科技有限公司 | 一种半导体器件和半导体器件的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10734486B2 (en) | Lateral high electron mobility transistor with integrated clamp diode | |
| US20200258741A1 (en) | Multi-deposition process for high quality gallium nitride device manufacturing | |
| CN113394282B (zh) | 基于预通孔刻蚀的GaN基HEMT器件的制备方法 | |
| CN113394281A (zh) | 基于衬底导电孔的GaN基HEMT器件及其制备方法 | |
| KR20200092381A (ko) | 가공된 기판 상의 집적된 디바이스를 위한 시스템 및 방법 | |
| WO2021017954A1 (zh) | 微电子器件及微电子器件制作方法 | |
| JP7118069B2 (ja) | 縦型パワーデバイスのための方法およびシステム | |
| TWI781765B (zh) | 利用具有<111>晶體取向之主體半導體基板的裝置整合方案 | |
| JP2020512698A (ja) | 垂直窒化ガリウムショットキーダイオード | |
| CN113035783B (zh) | 石墨烯器件与GaN器件异质集成结构及制备方法 | |
| CN113113480A (zh) | 具有p-GaN盖帽层的HEMT器件及制备方法 | |
| CN112038396A (zh) | 氮化镓肖特基二极管及其制备方法 | |
| CN113690236B (zh) | 高电子迁移率晶体管芯片及其制备方法 | |
| CN106847899B (zh) | 用于可重构偶极子天线的GaAs/Ge/GaAs SPiN二极管串的制备方法 | |
| CN112993051B (zh) | 一种异质深槽PiN阵列的制备方法、器件及硅基可重构隐身天线 | |
| CN113013258B (zh) | SiGe-GeSn-SiGe异质结构高注入比PiN二极管阵列的制备方法及其器件 | |
| US20210210656A1 (en) | Method for micro-led epitaxial wafer manufacturing and micro-led epitaxial wafer | |
| CN211238262U (zh) | 半导体器件结构 | |
| WO2022025080A1 (ja) | 半導体素子の製造方法、半導体素子及び半導体装置 | |
| US10615292B2 (en) | High voltage silicon carbide Schottky diode flip chip array | |
| CN116190228A (zh) | 一种化合物半导体集成电路隔离方法 | |
| CN115663015A (zh) | 一种半导体器件结构及其制备方法 | |
| CN117153868A (zh) | 一种具有超晶格结构的SPiN二极管阵列及其制备方法 | |
| CN117238953A (zh) | 一种具有超晶格结构的SPiN二极管及其制备方法 | |
| CN112750900A (zh) | 双极结型晶体管(bjt)及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |