CN106847899B - 用于可重构偶极子天线的GaAs/Ge/GaAs SPiN二极管串的制备方法 - Google Patents
用于可重构偶极子天线的GaAs/Ge/GaAs SPiN二极管串的制备方法 Download PDFInfo
- Publication number
- CN106847899B CN106847899B CN201611183875.5A CN201611183875A CN106847899B CN 106847899 B CN106847899 B CN 106847899B CN 201611183875 A CN201611183875 A CN 201611183875A CN 106847899 B CN106847899 B CN 106847899B
- Authority
- CN
- China
- Prior art keywords
- gaas
- groove
- layer
- type active
- spin diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910001218 Gallium arsenide Inorganic materials 0.000 title claims abstract description 117
- 238000002360 preparation method Methods 0.000 title claims abstract description 18
- 239000000463 material Substances 0.000 claims abstract description 68
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 238000005530 etching Methods 0.000 claims abstract description 27
- 238000005468 ion implantation Methods 0.000 claims abstract description 25
- 238000000151 deposition Methods 0.000 claims abstract description 18
- 239000002184 metal Substances 0.000 claims abstract description 11
- 238000004544 sputter deposition Methods 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 claims description 78
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 76
- 238000000034 method Methods 0.000 claims description 64
- 238000002955 isolation Methods 0.000 claims description 35
- 239000011241 protective layer Substances 0.000 claims description 26
- 239000000377 silicon dioxide Substances 0.000 claims description 20
- 235000012239 silicon dioxide Nutrition 0.000 claims description 20
- 238000005229 chemical vapour deposition Methods 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 238000001312 dry etching Methods 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 4
- 230000003213 activating effect Effects 0.000 claims description 3
- 238000011049 filling Methods 0.000 claims description 3
- 239000007769 metal material Substances 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 229910052681 coesite Inorganic materials 0.000 claims 10
- 229910052906 cristobalite Inorganic materials 0.000 claims 10
- 229910052682 stishovite Inorganic materials 0.000 claims 10
- 229910052905 tridymite Inorganic materials 0.000 claims 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 40
- 229910052814 silicon oxide Inorganic materials 0.000 description 36
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 33
- 239000007787 solid Substances 0.000 description 10
- 229910052732 germanium Inorganic materials 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 6
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 238000009826 distribution Methods 0.000 description 4
- 230000036470 plasma concentration Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000005275 alloying Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
- H01L29/66204—Diodes
- H01L29/66219—Diodes with a heterojunction, e.g. resonant tunneling diodes [RTD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q1/00—Details of, or arrangements associated with, antennas
- H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
- H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q23/00—Antennas with active circuits or circuit elements integrated within them or attached to them
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Element Separation (AREA)
Abstract
本发明涉及一种用于可重构偶极子天线的GaAs/Ge/GaAs SPiN二极管串的制备方法，所述可重构偶极子天线包括GeOI衬底、天线臂、同轴馈线和直流偏置线，所述天线臂由多个GaAs/Ge/GaAs SPiN二极管串构成，所述GaAs/Ge/GaAs SPiN二极管串的制备方法包括：选取GeOI衬底；刻蚀所述GeOI衬底的顶层Ge层以形成第一沟槽和第二沟槽；在所述第一沟槽和所述第二沟槽内淀积GaAs材料；对所述第一沟槽内的GaAs材料进行P型离子注入形成P型有源区，对所述第二沟槽内的GaAs材料进行N型离子注入形成N型有源区；在所述P型有源区和所述N型有源区表面形成引线孔并溅射金属形成GaAs/Ge/GaAs SPiN二极管依次首尾相连构成的所述GaAs/Ge/GaAs SPiN二极管串；本发明实施例能够制备适用于高性能天线的GaAs/Ge/GaAs SPiN二极管串。
Description
技术领域
本发明涉及半导体器件制造技术领域，特别涉及一种用于可重构偶极子天线的GaAs/Ge/GaAs SPiN二极管串的制备方法。
背景技术
随着科学技术的进一步发展，无线系统向大容量、多功能、多频段/超宽带方向的发展，不同通信系统相互融合，使得在同一平台上搭载的信息子系统数量增加，天线数量也相应增加，但天线数量的增加对通信系统的电磁兼容性、成本、重量等方面有较大的负面影响。因此，无线通信系统要求天线能根据实际使用环境来改变其电特性，即实现天线特性的“可重构”。可重构天线具有多个天线的功能，减少了系统中天线的数量。其中，可重构微带天线因其体积较小，剖面低等优点受到可重构天线研究领域的关注
目前，国内外应用于等离子可重构天线的SPiN二极管采用的材料均为体硅材料，此材料存在本征区载流子迁移率较低问题，影响SPiN二极管本征区载流子浓度，进而影响其固态等离子体浓度；并且该结构的P区与N区大多采用注入工艺形成，此方法要求注入剂量和能量较大，对设备要求高，且与现有工艺不兼容；而采用扩散工艺，虽结深较深，但同时P区与N区的面积较大，集成度低，掺杂浓度不均匀，影响SPiN二极管的电学性能，导致固态等离子体浓度和分布的可控性差。
因此，选择何种材料及工艺来制作一种SPiN二极管以应用于固态等离子天线就变得尤为重要。
发明内容
因此，为解决现有技术存在的技术缺陷和不足，本发明提出一种用于可重构偶极子天线的GaAs/Ge/GaAs SPiN二极管串的制备方法。
本发明提供一种用于可重构偶极子天线的GaAs/Ge/GaAs SPiN二极管串的制备方法，所述可重构偶极子天线包括GeOI衬底、天线臂、同轴馈线和直流偏置线，所述天线臂由多个GaAs/Ge/GaAs SPiN二极管串构成，所述GaAs/Ge/GaAs SPiN二极管串的制备方法包括：
(a)选取GeOI衬底；在所述GeOI衬底表面淀积第一保护层；
(b)采用第一掩膜版，利用干法刻蚀工艺刻蚀所述第一保护层及所述GeOI衬底以在所述GeOI衬底内形成隔离沟槽；
(c)在所述隔离沟槽内填充隔离材料；去除所述第一保护层及所述隔离沟槽外的所述隔离材料形成所述隔离区；
(d)刻蚀所述GeOI衬底的顶层Ge层以在所述顶层Ge层内形成第一沟槽和第二沟槽；
(e)在所述第一沟槽和所述第二沟槽内淀积GaAs材料；
(f)利用离子注入工艺对所述第一沟槽内的GaAs材料进行P型离子注入形成P型有源区，对所述第二沟槽内的GaAs材料进行N型离子注入形成N型有源区；
(g)在所述P型有源区和所述N型有源区表面形成引线孔并溅射金属形成所述GaAs/Ge/GaAs SPiN二极管；
(h)将所述GaAs/Ge/GaAs SPiN二极管依次首尾相连构成所述GaAs/Ge/GaAs SPiN二极管串。
在本发明的一个实施例中，所述天线臂包括第一天线臂和第二天线臂；所述第一天线臂和所述第二天线臂分别设置于所述同轴馈线的两侧且包括多个所述GaAs/Ge/GaAsSPiN二极管串，在天线处于工作状态时，所述第一天线臂和所述第二天线臂根据所述多个GaAs/Ge/GaAs SPiN二极管串的导通与关断实现天线臂长度的调节。
在本发明的一个实施例中，步骤(a)包括：
(a1)在所述GeOI衬底表面生成SiO2材料形成第一SiO2层；
(a2)在所述第一SiO2层表面生成SiN材料形成第一SiN层以最终形成所述第一保护层。
在本发明的一个实施例中，步骤(d)包括：
(d1)在所述GeOI衬底表面形成第二保护层；
(d2)采用第二掩膜版，利用各向异性刻蚀工艺刻蚀所述第二保护层及所述顶层Ge层以在所述顶层Ge层形成所述第一沟槽和所述第二沟槽。
进一步的，步骤(d1)包括：
(d11)在所述GeOI衬底表面生成SiO2材料形成第二SiO2层；
(d12)在所述第二SiO2层表面生成SiN材料形成第二SiN层以最终形成所述第二保护层。
在本发明的一个实施例中，在步骤(e)之前，还包括：
(x1)在800℃～900℃下，氧化所述第一沟槽和所述第二沟槽以在所述第一沟槽和所述第二沟槽的内壁形成氧化层；
(x2)利用湿法刻蚀工艺，刻蚀所述第一沟槽和所述第二沟槽内壁的氧化层以完成所述第一型沟槽和所述第二沟槽内壁的平整化。
在本发明的一个实施例中，，步骤(e)包括：
(e1)利用MOCVD工艺，在所述第一沟槽和所述第二沟槽内淀积GaAs材料；
(e2)利用CMP工艺，去除所述第一沟槽和所述第二沟槽外一定厚度的GaAs材料以完成所述第一沟槽和所述第二沟槽的平整化。
在本发明的一个实施例中，步骤(f)包括：
(f1)采用第三掩膜版，利用离子注入工艺对所述第一沟槽内的GaAs材料进行B离子注入形成所述P型有源区；
(f2)采用第四掩膜版，利用离子注入工艺在所述第二沟槽内的GaAs材料进行P离子注入形成所述N型有源区；
(f3)在所述P型有源区和所述N型有源区表面淀积SiO2材料，利用退火工艺激活所述P型有源区和所述N型有源区的杂质；
(f4)去除SiO2材料。
在本发明的一个实施例中，步骤(g)包括：
(g1)在整个衬底表面淀积SiO2材料；
(g2)采用第五掩膜版，利用各向异性刻蚀工艺，刻蚀所述P型有源区和所述N型有源区表面部分位置的SiO2材料形成所述引线孔；
(g3)在所述引线孔中溅射金属材料；
(g4)钝化处理并光刻PAD以形成所述GaAs/Ge/GaAs SPiN二极管。
此外，本发明另一实施例提出的一种GaAs/Ge/GaAs SPiN二极管，用于制作固态等离子天线，所述GaAs/Ge/GaAs SPiN二极管采用上述任意方法实施例制得。
由上可知，本发明实施例通过对SPiN二极管采用了异质结结构，从而提高了载流子的注入效率和电流，故使异质锗基SPiN二极管的性能优于同质SPiN二极管。并且，多晶GaAs材料和Ge的晶格失配特别小，所以异质结界面处的界面太特别小，故提高了器件的性能。另外，常规制作SPiN二极管的P区与N区的制备工艺中，均采用注入工艺形成，此方法要求注入剂量和能量较大，对设备要求高，且与现有工艺不兼容；而采用扩散工艺，虽结深较深，但同时P区与N区的面积较大，集成度低，掺杂浓度不均匀，影响SPiN二极管的电学性能，导致固态等离子体浓度和分布的可控性差。
通过以下参考附图的详细说明，本发明的其它方面和特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本发明的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。
附图说明
下面将结合附图，对本发明的具体实施方式进行详细的说明。
图1为本发明实施例的一种可重构可重构偶极子天线的结构示意图；
图2为本发明实施例的一种GaAs/Ge/GaAs SPiN二极管的制备方法流程图；
图3a-图3r为本发明实施例的一种GaAs/Ge/GaAs SPiN二极管的制备方法示意图；
图4为本发明实施例的一种GaAs/Ge/GaAs SPiN二极管的结构示意图。
图5是本发明实施例提供的一种GaAs/Ge/GaAs SPiN二极管串的结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
实施例一
请参见图1，图1为本发明实施例的一种可重构可重构偶极子天线的结构示意图。所述可重构偶极子天线包括GeOI衬底(1)、第一天线臂(2)、第二天线臂(3)和同轴馈线(4)；所述天线臂由多个GaAs/Ge/GaAs SPiN二极管串构成，所述GaAs/Ge/GaAs SPiN二极管串的制备方法包括：
(a)选取GeOI衬底；在所述GeOI衬底表面淀积第一保护层；
(b)采用第一掩膜版，利用干法刻蚀工艺刻蚀所述第一保护层及所述GeOI衬底以在所述GeOI衬底内形成隔离沟槽；
(c)在所述隔离沟槽内填充隔离材料；去除所述第一保护层及所述隔离沟槽外的所述隔离材料形成所述隔离区；
(d)刻蚀所述GeOI衬底的顶层Ge层以在所述顶层Ge层内形成第一沟槽和第二沟槽；
(e)在所述第一沟槽和所述第二沟槽内淀积GaAs材料；
(f)利用离子注入工艺对所述第一沟槽内的GaAs材料进行P型离子注入形成P型有源区，对所述第二沟槽内的GaAs材料进行N型离子注入形成N型有源区；
(g)在所述P型有源区和所述N型有源区表面形成引线孔并溅射金属形成所述GaAs/Ge/GaAs SPiN二极管；
(h)将所述GaAs/Ge/GaAs SPiN二极管依次首尾相连构成所述GaAs/Ge/GaAs SPiN二极管串。
其中，对于步骤(a)，采用GeOI衬底的原因在于，对于固态等离子天线由于其需要良好的微波特性，而SPiN二极管为了满足这个需求，需要具备良好的隔离特性和载流子即固态等离子体的限定能力，而GeOI衬底由于其具有能够与隔离槽方便的形成pin隔离区域、二氧化硅(SiO2)也能够将载流子即固态等离子体限定在顶层Ge中，所以优选采用GeOI作为SPiN二极管的衬底。并且，由于锗材料的载流子迁移率比较大，故可在I区内形成较高的等离子体浓度，提高器件的性能。
第一保护层包括第一二氧化硅(SiO2)层和第一氮化硅(SiN)层；则第一保护层的形成包括：在GeOI衬底表面生成二氧化硅(SiO2)以形成第一二氧化硅(SiO2)层；在第一二氧化硅(SiO2)层表面生成氮化硅(SiN)以形成第一氮化硅(SiN)层。这样做的好处在于，利用二氧化硅(SiO2)的疏松特性，将氮化硅(SiN)的应力隔离，使其不能传导进顶层Ge，保证了顶层Ge性能的稳定；基于氮化硅(SiN)与Ge在干法刻蚀时的高选择比，利用氮化硅(SiN)作为干法刻蚀的掩蔽膜，易于工艺实现。当然，可以理解的是，保护层的层数以及保护层的材料此处不做限制，只要能够形成保护层即可。
其中，隔离槽的深度大于等于GeOI衬底的顶层Ge的厚度，保证了后续槽中二氧化硅(SiO2)与GeOI衬底的氧化层的连接，形成完整的绝缘隔离。
其中，对于步骤(b)，第二保护层包括第二二氧化硅(SiO2)层和第二氮化硅(SiN)层；则第二保护层的形成包括：在GeOI衬底表面生成二氧化硅(SiO2)以形成第二二氧化硅(SiO2)层；在第二二氧化硅(SiO2)层表面生成氮化硅(SiN)以形成第二氮化硅(SiN)层。这样做的好处类似于第一保护层的作用，此处不再赘述。
优选地，该第一沟槽和第二沟槽的底部距顶层Ge底部的距离为0.5微米～30微米，形成一般认为的深槽，这样在形成P型和N型有源区时可以形成杂质分布均匀、且高掺杂浓度的P、N区和和陡峭的Pi与Ni结，以利于提高i区等离子体浓度。
在本发明的一个实施例中，所述天线臂包括第一天线臂和第二天线臂；所述第一天线臂和所述第二天线臂分别设置于所述同轴馈线的两侧且包括多个所述GaAs/Ge/GaAsSPiN二极管串，在天线处于工作状态时，所述第一天线臂和所述第二天线臂根据所述多个GaAs/Ge/GaAs SPiN二极管串的导通与关断实现天线臂长度的调节。
在本发明的一个实施例中，步骤(a)包括：
(a1)在所述GeOI衬底表面生成SiO2材料形成第一SiO2层；
(a2)在所述第一SiO2层表面生成SiN材料形成第一SiN层以最终形成所述第一保护层。
在本发明的一个实施例中，步骤(d)包括：
(d1)在所述GeOI衬底表面形成第二保护层；
(d2)采用第二掩膜版，利用各向异性刻蚀工艺刻蚀所述第二保护层及所述顶层Ge层以在所述顶层Ge层形成所述第一沟槽和所述第二沟槽。
进一步的，步骤(d1)包括：
(d11)在所述GeOI衬底表面生成SiO2材料形成第二SiO2层；
(d12)在所述第二SiO2层表面生成SiN材料形成第二SiN层以最终形成所述第二保护层。
在本发明的一个实施例中，在步骤(e)之前，还包括：
(x1)在800℃～900℃下，氧化所述第一沟槽和所述第二沟槽以在所述第一沟槽和所述第二沟槽的内壁形成氧化层；
(x2)利用湿法刻蚀工艺，刻蚀所述第一沟槽和所述第二沟槽内壁的氧化层以完成所述第一型沟槽和所述第二沟槽内壁的平整化。
这样做的好处在于：可以防止沟槽侧壁的突起形成电场集中区域，造成Pi和Ni结击穿。
在本发明的一个实施例中，，步骤(e)包括：
(e1)利用MOCVD工艺，在所述第一沟槽和所述第二沟槽内淀积GaAs材料；
(e2)利用CMP工艺，去除所述第一沟槽和所述第二沟槽外一定厚度的GaAs材料以完成所述第一沟槽和所述第二沟槽的平整化。
在本发明的一个实施例中，步骤(f)包括：
(f1)采用第三掩膜版，利用离子注入工艺对所述第一沟槽内的GaAs材料进行B离子注入形成所述P型有源区；
(f2)采用第四掩膜版，利用离子注入工艺在所述第二沟槽内的GaAs材料进行P离子注入形成所述N型有源区；
(f3)在所述P型有源区和所述N型有源区表面淀积SiO2材料，利用退火工艺激活所述P型有源区和所述N型有源区的杂质；
(f4)去除SiO2材料。
在本发明的一个实施例中，步骤(g)包括：
(g1)在整个衬底表面淀积SiO2材料；
(g2)采用第五掩膜版，利用各向异性刻蚀工艺，刻蚀所述P型有源区和所述N型有源区表面部分位置的SiO2材料形成所述引线孔；
(g3)在所述引线孔中溅射金属材料；
(g4)钝化处理并光刻PAD以形成所述GaAs/Ge/GaAs SPiN二极管。
本发明提供的GaAs/Ge/GaAs SPiN二极管的制备方法具备如下优点：
(1)SPiN二极管所使用的锗材料，由于其高迁移率和大载流子寿命的特性，能有效提高了pin二极管的固态等离子体浓度；
(2)SPiN二极管采用异质结结构，由于i区为锗，其载流子迁移率高且禁带宽度比较窄，在P、N区填充多晶GaAs从而形成异质结结构，GaAs材料的禁带宽度大于锗，故可产生高的注入比，提高器件性能；
(3)SPiN二极管采用了一种基于刻蚀的深槽介质隔离工艺，有效地提高了器件的击穿电压，抑制了漏电流对器件性能的影响。
实施例二
请参见图3a-图3r，图3a-图3r为本发明实施例的一种GaAs-Ge-GaAs异质结构的SPiN二极管的制备方法示意图，在上述实施例一的基础上，以制备沟道长度为22nm(固态等离子区域长度为100微米)的GaAs-Ge-GaAs异质结构的SPiN二极管为例进行详细说明，具体步骤如下：
步骤1，衬底材料制备步骤：
(1a)如图3a所示，选取(100)晶向，掺杂类型为p型，掺杂浓度为1014cm-3的GeOI衬底片101，顶层Ge的厚度为50μm；
(1b)如图3b所示，采用化学气相沉积(Chemical vapor deposition,简称CVD)的方法，在GeOI衬底上淀积一层40nm厚度的第一SiO2层201；
(1c)采用化学气相淀积的方法，在衬底上淀积一层2μm厚度的第一Si3N4/SiN层202；
步骤2，隔离制备步骤：
(2a)如图3c所示，采用掩膜版，通过光刻工艺在上述保护层上形成隔离区，湿法刻蚀隔离区第一Si3N4/SiN层202，形成隔离区图形；采用干法刻蚀，在隔离区形成宽5μm，深为50μm的深隔离槽301；
(2b)如图3d所示，采用CVD的方法，淀积SiO2 401将该深隔离槽填满；
(2c)如图3e所示，采用化学机械抛光(Chemical Mechanical Polishing，简称CMP)方法，去除表面第一Si3N4/SiN层202和第一SiO2层201，使GeOI衬底表面平整；
步骤3，P、N区深槽制备步骤：
(3a)如图3f所示，采用CVD方法，在衬底上连续淀积延二层材料，第一层为300nm厚度的第二SiO2层601，第二层为500nm厚度的第二Si3N4/SiN层602；
(3b)如图3g所示，采用掩膜版，光刻P、N区深槽，湿法刻蚀P、N区第二Si3N4/SiN层602和第二SiO2层601，形成P、N区图形；采用干法刻蚀，在P、N区形成宽4μm，深5μm的深槽701，P、N区槽的长度根据在所制备的天线中的应用情况而确定；
(3c)如图3h所示，在850℃下，高温处理10分钟，氧化槽内壁形成氧化层801，以使P、N区槽内壁平整；
(3d)如图3i所示，利用湿法刻蚀工艺去除P、N区槽内壁的氧化层801。
步骤4，P、N接触区制备步骤：
(4a)如图3j所示，采用有机金属化学气相沉积(Metal-organic Chemical VaporDeposition,简称MOCVD)工艺，在P、N区槽中淀积多晶GaAs1001，并将沟槽填满；
(4b)如图3k所示，采用CMP，去除表面多晶GaAs1001与第二Si3N4/SiN层602，使表面平整；
(4c)如图3l所示，采用CVD的方法，在表面淀积一层多晶GaAs1201，厚度为200～500nm；
(4d)如图3m所示，采用掩膜版，光刻P区有源区，采用带胶离子注入方法进行P+注入，使P区有源区掺杂浓度达到0.5×1020cm-3，去除光刻胶，形成P接触1301；
(4e)采用掩膜版，光刻N区有源区，采用带胶离子注入方法进行N+注入，使N区有源区掺杂浓度为0.5×1020cm-3，去除光刻胶，形成N接触1302；
(4f)如图3n所示，采用选择性刻蚀，刻蚀掉P、N接触区以外的多晶GaAs1201，形成P、N接触区；
(4g)如图3o所示，采用CVD的方法，在表面淀积SiO21501，厚度为800nm；
(4h)在1000℃，退火1分钟，使离子注入的杂质激活、并且推进GaAs中杂质；
步骤5，构成PIN二极管步骤：
(5a)如图3p所示，在P、N接触区光刻引线孔1601；
(5b)如图3q所示，衬底表面溅射金属，在750℃合金形成金属硅化物1701，并刻蚀掉表面的金属；
(5c)衬底表面溅射金属，光刻引线；
(5d)如图3r所示，淀积Si3N4/SiN形成钝化层1801，光刻PAD，形成PIN二极管，作为制备固态等离子天线材料。
本实施例中，上述各种工艺参数均为举例说明，依据本领域技术人员的常规手段所做的变换均为本申请之保护范围。
本发明制备的应用于固态等离子可重构天线的SPiN二极管，首先，所使用的锗材料，由于其高迁移率和大载流子寿命的特性，提高了SPiN二极管的固态等离子体浓度；另外，Ge基SPiN二极管的P区与N区采用了基于刻蚀的深槽刻蚀的多晶GaAs镶嵌工艺，该工艺能够提供突变结pi与ni结，并且能够有效地提高pi结、ni结的结深，使固态等离子体的浓度和分布的可控性增强，有利于制备出高性能的等离子天线；其次，锗材料由于其氧化物GeO热稳定性差的特性，P区和N区深槽侧壁平整化的处理可在高温环境自动完成，简化了材料的制备方法；再次，本发明制备的应用于固态等离子可重构天线的GeOI基SPiN二极管采用了一种基于刻蚀的深槽介质隔离工艺，有效地提高了器件的击穿电压，抑制了漏电流对器件性能的影响。
实施例三
请参照图4，图4为本发明实施例的异质Ge基SPiN二极管的器件结构示意图。该GaAs-Ge-GaAs异质结构的SPiN二极管采用上述如图1所示的制备方法制成，具体地，该GaAs-Ge-GaAs异质结构的SPiN二极管在GeOI衬底401上制备形成，且SPiN二极管的P区404、N区405以及横向位于该P区404和该N区405之间的i区(本征区)均位于该GeOI衬底的顶层Ge402内。其中，该SPiN二极管可以采用STI深槽隔离，即该P区404和该N区405外侧各设置有一隔离槽403，且该隔离槽403的深度大于等于该顶层Ge402的厚度。
综上所述，本文中应用了具体个例对本发明SPiN二极管及其制备方法的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制，本发明的保护范围应以所附的权利要求为准。
Claims (8)
1.一种用于可重构偶极子天线的GaAs/Ge/GaAs SPiN二极管串的制备方法，其特征在于，所述可重构偶极子天线包括GeOI衬底、天线臂、同轴馈线和直流偏置线，所述天线臂由多个GaAs/Ge/GaAs SPiN二极管串构成，所述GaAs/Ge/GaAs SPiN二极管串的制备方法包括：
(a)选取GeOI衬底；在所述GeOI衬底表面淀积第一保护层；包括：
(a1)在所述GeOI衬底表面生成SiO2材料形成第一SiO2层；
(a2)在所述第一SiO2层表面生成SiN材料形成第一SiN层以最终形成所述第一保护层；
(b)采用第一掩膜版，利用干法刻蚀工艺刻蚀所述第一保护层及所述GeOI衬底以在所述GeOI衬底内形成隔离沟槽；其中，隔离沟槽的深度大于等于所述GeOI衬底的顶层Ge的厚度；
(c)在所述隔离沟槽内填充隔离材料；去除所述第一保护层及所述隔离沟槽外的所述隔离材料形成隔离区；
(d)刻蚀所述GeOI衬底的顶层Ge层以在所述顶层Ge层内形成第一沟槽和第二沟槽；其中，第一沟槽和第二沟槽的底部距顶层Ge底部的距离为0.5微米～30微米；
(e)在所述第一沟槽和所述第二沟槽内淀积GaAs材料；
(f)利用离子注入工艺对所述第一沟槽内的GaAs材料进行P型离子注入形成P型有源区，对所述第二沟槽内的GaAs材料进行N型离子注入形成N型有源区；
(g)在所述P型有源区和所述N型有源区表面形成引线孔并溅射金属形成所述GaAs/Ge/GaAs SPiN二极管；
(h)将所述GaAs/Ge/GaAs SPiN二极管依次首尾相连构成所述GaAs/Ge/GaAs SPiN二极管串。
2.如权利要求1所述的制备方法，其特征在于，所述天线臂包括第一天线臂和第二天线臂；所述第一天线臂和所述第二天线臂分别设置于所述同轴馈线的两侧且包括多个所述GaAs/Ge/GaAs SPiN二极管串，在天线处于工作状态时，所述第一天线臂和所述第二天线臂根据所述多个GaAs/Ge/GaAs SPiN二极管串的导通与关断实现天线臂长度的调节。
3.如权利要求1所述的制备方法，其特征在于，步骤(d)包括：
(d1)在所述GeOI衬底表面形成第二保护层；
(d2)采用第二掩膜版，利用各向异性刻蚀工艺刻蚀所述第二保护层及所述顶层Ge层以在所述顶层Ge层形成所述第一沟槽和所述第二沟槽。
4.如权利要求3所述的制备方法，其特征在于，步骤(d1)包括：
(d11)在所述GeOI衬底表面生成SiO2材料形成第二SiO2层；
(d12)在所述第二SiO2层表面生成SiN材料形成第二SiN层以最终形成所述第二保护层。
5.如权利要求1所述的制备方法，其特征在于，在步骤(e)之前，还包括：
(x1)在800℃～900℃下，氧化所述第一沟槽和所述第二沟槽以在所述第一沟槽和所述第二沟槽的内壁形成氧化层；
(x2)利用湿法刻蚀工艺，刻蚀所述第一沟槽和所述第二沟槽内壁的氧化层以完成所述第一沟槽和所述第二沟槽内壁的平整化。
6.如权利要求1所述的制备方法，其特征在于，步骤(e)包括：
(e1)利用MOCVD工艺，在所述第一沟槽和所述第二沟槽内淀积GaAs材料；
(e2)利用CMP工艺，去除所述第一沟槽和所述第二沟槽外一定厚度的GaAs材料以完成所述第一沟槽和所述第二沟槽的平整化。
7.如权利要求1所述的制备方法，其特征在于，步骤(f)包括：
(f1)采用第三掩膜版，利用离子注入工艺对所述第一沟槽内的GaAs材料进行B离子注入形成所述P型有源区；
(f2)采用第四掩膜版，利用离子注入工艺在所述第二沟槽内的GaAs材料进行P离子注入形成所述N型有源区；
(f3)在所述P型有源区和所述N型有源区表面淀积SiO2材料，利用退火工艺激活所述P型有源区和所述N型有源区的杂质；
(f4)去除SiO2材料。
8.如权利要求1所述的制备方法，其特征在于，步骤(g)包括：
(g1)在整个衬底表面淀积SiO2材料；
(g2)采用第五掩膜版，利用各向异性刻蚀工艺，刻蚀所述P型有源区和所述N型有源区表面部分位置的SiO2材料形成所述引线孔；
(g3)在所述引线孔中溅射金属材料；
(g4)钝化处理并光刻PAD以形成所述GaAs/Ge/GaAs SPiN二极管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611183875.5A CN106847899B (zh) | 2016-12-20 | 2016-12-20 | 用于可重构偶极子天线的GaAs/Ge/GaAs SPiN二极管串的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611183875.5A CN106847899B (zh) | 2016-12-20 | 2016-12-20 | 用于可重构偶极子天线的GaAs/Ge/GaAs SPiN二极管串的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106847899A CN106847899A (zh) | 2017-06-13 |
| CN106847899B true CN106847899B (zh) | 2019-12-06 |
Family
ID=59140766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611183875.5A Expired - Fee Related CN106847899B (zh) | 2016-12-20 | 2016-12-20 | 用于可重构偶极子天线的GaAs/Ge/GaAs SPiN二极管串的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106847899B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112993048B (zh) * | 2021-02-07 | 2023-12-01 | 中国人民武装警察部队工程大学 | 一种PiN二极管阵列的制备方法、器件及可重构对称偶极子天线 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101714591A (zh) * | 2009-11-10 | 2010-05-26 | 大连理工大学 | 一种硅光电二极管的制作方法 |
| CN102842595A (zh) * | 2011-06-20 | 2012-12-26 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
-
2016
- 2016-12-20 CN CN201611183875.5A patent/CN106847899B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101714591A (zh) * | 2009-11-10 | 2010-05-26 | 大连理工大学 | 一种硅光电二极管的制作方法 |
| CN102842595A (zh) * | 2011-06-20 | 2012-12-26 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
Non-Patent Citations (1)
| Title |
|---|
| Silicon-Based Reconfigurable Antennas—Concepts, Analysis, Implementation, and Feasibility;Aly E. Fathy.etal;《IEEE Transactions on Microwave Theory and Techniques》;20030630;第Ⅰ-Ⅲ部分，图1-4、9、11-12 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106847899A (zh) | 2017-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106816684A (zh) | 用于可重构多层全息天线的Ge基等离子pin二极管制备方法 | |
| CN106784019B (zh) | 一种Ge基固态等离子体PiN二极管及其制备方法 | |
| CN106847899B (zh) | 用于可重构偶极子天线的GaAs/Ge/GaAs SPiN二极管串的制备方法 | |
| CN112993045B (zh) | 异质GeSn基固态等离子体PiN二极管的制备方法及其器件 | |
| CN106783600B (zh) | 一种固态等离子体PiN二极管及其制备方法 | |
| WO2018113452A1 (zh) | 多层全息天线中AlAs-Ge-AlAs结构基等离子pin二极管的制造方法 | |
| CN106783604B (zh) | AlAs-Ge-AlAs结构的基固态等离子体PiN二极管及其制备方法 | |
| US10177141B2 (en) | Preparation method for heterogeneous SiGe based plasma P-I-N diode string for sleeve antenna | |
| WO2018113454A1 (zh) | 用于套筒天线的异质SiGe基等离子pin二极管串的制备方法 | |
| CN106847692B (zh) | 用于多层全息天线的GaAs基横向等离子pin二极管的制备方法 | |
| CN106783595B (zh) | 一种用于环形天线的GaAs/Ge/GaAs异质SPiN二极管的制备方法 | |
| CN106783593B (zh) | 应用于环形天线的Ge基异质固态等离子二极管的制备方法 | |
| CN106601616B (zh) | 可重构多层全息天线中的异质Ge基pin二极管串制备方法 | |
| CN106783602B (zh) | SiGe-Si-SiGe异质Ge基固态等离子体PiN二极管的制备方法及其器件 | |
| CN106783599B (zh) | 制作偶极子天线的异质Ge基等离子pin二极管的制备方法 | |
| US20180175027A1 (en) | MANUFACTURING METHOD FOR AlAs-Ge-AlAs STRUCTURE BASED PLASMA P-I-N DIODE IN MULTILAYERED HOLOGRAPHIC ANTENNA | |
| CN106783603B (zh) | 应用于套筒天线的异质Ge基等离子pin二极管的制备方法 | |
| CN106784020B (zh) | 异质SiGe基固态等离子体PiN二极管的制备方法及其器件 | |
| CN113013258B (zh) | SiGe-GeSn-SiGe异质结构高注入比PiN二极管阵列的制备方法及其器件 | |
| CN112993043B (zh) | 一种Si-GeSn-Si异质GeSn基固态等离子体PiN二极管及制备方法 | |
| CN106711236B (zh) | 一种SiGe基固态等离子体PiN二极管及其制备方法 | |
| CN112992677B (zh) | 异质InP-GeSn-InP深槽保护PiN二极管阵列的制备方法及其器件 | |
| CN112993051B (zh) | 一种异质深槽PiN阵列的制备方法、器件及硅基可重构隐身天线 | |
| CN106816682A (zh) | 可重构全息天线中的固态等离子pin二极管的制备方法 | |
| CN112992676B (zh) | 一种AlAs-GeSn-AlAs结构的高注入比异质PiN二极管的制备方法及其器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20191025 Address after: 317604 Nanyu Industrial Zone, barley island development zone, Yuhuan City, Taizhou City, Zhejiang Province Applicant after: Qixing Intelligent Technology Co.,Ltd. Address before: 710065 No. 86 Leading Times Square (Block B), No. 2, Building No. 1, Unit 22, Room 12202, No. 51, High-tech Road, Xi'an High-tech Zone, Shaanxi Province Applicant before: XI'AN CREATION KEJI Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20191206 |