CN106816682A - 可重构全息天线中的固态等离子pin二极管的制备方法 - Google Patents
可重构全息天线中的固态等离子pin二极管的制备方法 Download PDFInfo
- Publication number
- CN106816682A CN106816682A CN201611183921.1A CN201611183921A CN106816682A CN 106816682 A CN106816682 A CN 106816682A CN 201611183921 A CN201611183921 A CN 201611183921A CN 106816682 A CN106816682 A CN 106816682A
- Authority
- CN
- China
- Prior art keywords
- type
- type groove
- groove
- soi substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000007787 solid Substances 0.000 title claims abstract description 79
- 238000002360 preparation method Methods 0.000 title claims abstract description 8
- 238000000034 method Methods 0.000 claims abstract description 71
- 239000000758 substrate Substances 0.000 claims abstract description 70
- 238000002955 isolation Methods 0.000 claims abstract description 35
- 238000005530 etching Methods 0.000 claims abstract description 19
- 238000011049 filling Methods 0.000 claims abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 111
- 239000010410 layer Substances 0.000 claims description 73
- 235000012239 silicon dioxide Nutrition 0.000 claims description 54
- 239000000377 silicon dioxide Substances 0.000 claims description 54
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 46
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 46
- 230000008569 process Effects 0.000 claims description 35
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 32
- 239000011241 protective layer Substances 0.000 claims description 27
- 238000001259 photo etching Methods 0.000 claims description 24
- 229920005591 polysilicon Polymers 0.000 claims description 24
- 239000012535 impurity Substances 0.000 claims description 22
- 238000005468 ion implantation Methods 0.000 claims description 18
- 229910052710 silicon Inorganic materials 0.000 claims description 18
- 239000010703 silicon Substances 0.000 claims description 18
- 238000004519 manufacturing process Methods 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 12
- 238000001312 dry etching Methods 0.000 claims description 11
- 150000002500 ions Chemical class 0.000 claims description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 11
- 238000009792 diffusion process Methods 0.000 claims description 9
- 239000003292 glue Substances 0.000 claims description 9
- 238000001039 wet etching Methods 0.000 claims description 8
- 238000002347 injection Methods 0.000 claims description 7
- 239000007924 injection Substances 0.000 claims description 7
- 230000001590 oxidative effect Effects 0.000 claims description 5
- 230000003213 activating effect Effects 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 4
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 3
- 238000007639 printing Methods 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 238000010586 diagram Methods 0.000 description 9
- 238000009826 distribution Methods 0.000 description 9
- 230000008901 benefit Effects 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000036470 plasma concentration Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 229910052752 metalloid Inorganic materials 0.000 description 1
- 150000002738 metalloids Chemical class 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q1/00—Details of, or arrangements associated with, antennas
- H01Q1/12—Supports; Mounting means
- H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
- H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q1/00—Details of, or arrangements associated with, antennas
- H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
Abstract
本发明提供一种可重构全息天线中的固态等离子pin二极管的制备方法，包括：选取SOI衬底；刻蚀SOI衬底形成隔离槽，填充隔离槽形成隔离区；刻蚀SOI衬底形成P型沟槽和N型沟槽；在P型沟槽和N型沟槽内采用离子注入形成P型有源区和N型有源区；在SOI衬底上形成引线，采用本方法能够制备并提供适用于形成固态等离子天线的高性能固态等离子pin二极管。
Description
技术领域
本发明涉及半导体器件制造技术领域，特别涉及一种可重构全息天线中的固态等离子pin二极管的制备方法。
背景技术
天线的性能直对无线通信系统有重要影响。无线通信系统经常要求天线能根据实际使用环境来改变其电特性，即实现天线特性的“可重构”，进而扩大天线的应用范围。全息天线由源天线和全息结构组成。结合实际需求，选择适当的天线作为源天线，通过加载全息结构来改变馈源的辐射，以获得所需的目标天线的辐射特性，通过给定的电磁波辐射的干涉图进而推算天线结构。与传统的反射面天线相比，全息结构具有灵活的构建形式，便于和应用环境一体设计，应用范围很广泛。
等离子体天线是一种将等离子体作为电磁辐射导向媒质的射频天线，它可通过改变等离子体密度来改变天线的瞬时带宽，且具有大的动态范围；还可以通过改变等离子体谐振、阻抗以及密度等，调整天线的频率、波束宽度、功率、增益和方向性动态参数，极大地引起了国内外研究人员的关注，成为了天线研究领域的热点。
固态等离子体一般存在于半导体器件中，无需像气态等离子那样用介质管包裹，具有更好的安全性和稳定性。经理论研究发现，固态等离子pin二极管在加直流偏压时，直流电流会在其表面形成自由载流子(电子和空穴)组成的固态等离子体，该等离子体具有类金属特性，即对电磁波具有反射作用，其反射特性与表面等离子体的微波传输特性、浓度及分布密切相关。
当前几乎没有可靠的工艺方法，利用固态等离子技术生产出应用于频率可重构全息天线中的固态等离子pin二极管。
发明内容
因此，为解决现有技术存在的技术缺陷和不足，本发明提出一种可重构全息天线中的固态等离子pin二极管的制备方法。
具体地，本发明实施例提出的一种可重构全息天线中的固态等离子pin二极管的制备方法，其中，所述固态等离子pin二极管用于制作可重构全息天线，所述可重构全息天线包括：SOI半导体基片(1)；制作在所述SOI半导体基片(1)上的第一天线臂(2)、第二天线臂(3)、同轴馈线(4)及全息圆环(14)；其中，所述第一天线臂(2)和所述第二天线臂(3)包括分布在所述同轴馈线(4)两侧且等长的固态等离子pin二极管串，所述全息圆环(14)包括多个固态等离子pin二极管串(w7)，所述固态等离子pin二极管的制备方法包括如下步骤：
(a)选取SOI衬底；
(b)在所述SOI衬底表面形成第一保护层；
(c)利用光刻工艺在所述第一保护层上形成第一隔离区图形；
(d)利用干法刻蚀工艺在所述第一隔离区图形的指定位置处刻蚀所述第一保护层及所述SOI衬底以形成所述隔离槽；
(e)在所述SOI衬底表面形成第二保护层；
(f)利用光刻工艺在所述第二保护层上形成第二隔离区图形；
(g)利用干法刻蚀工艺在所述第二隔离区图形的指定位置处刻蚀所述第二保护层及所述SOI衬底以形成所述P型沟槽和N型沟槽；
(h)在所述P型沟槽和N型沟槽内采用离子注入形成P型有源区和N型有源区；
(i)在所述SOI衬底上生成二氧化硅；
(j)利用退火工艺激活所述P型有源区和N型有源区中的杂质；
(k)在P型接触区和N型接触区光刻引线孔以形成引线；
(l)钝化处理并光刻PAD以形成所述固态等离子pin二极管。
在上述实施例的基础上，所述第一保护层包括第一二氧化硅层和第一氮化硅层；相应地，步骤(b)包括：
(b1)在所述SOI衬底表面生成二氧化硅以形成第一二氧化硅层；
(b2)在所述第一二氧化硅层表面生成氮化硅以形成第一氮化硅层。
在上述实施例的基础上，所述第二保护层包括第二二氧化硅层和第二氮化硅层；相应地，步骤(e)包括：
(e1)在所述SOI衬底表面生成二氧化硅以形成第二二氧化硅层；
(e2)在所述第二二氧化硅层表面生成氮化硅以形成第二氮化硅层。
在上述实施例的基础上，所述P型沟槽和N型沟槽的底部距所述SOI衬底的顶层硅底部的距离为0.5微米～30微米。
在上述实施例的基础上，步骤(h)包括：
(h1)平整化所述P型沟槽和N型沟槽；
(h2)对所述P型沟槽和N型沟槽进行离子注入以形成第一P型有源区和第一N型有源区，所述第一N型有源区为沿离子扩散方向距所述N型沟槽侧壁和底部深度小于1微米的区域，所述第一P型有源区为沿离子扩散方向距所述P型沟槽侧壁和底部深度小于1微米的区域；
(h3)填充所述P型沟槽和N型沟槽以形成P型接触和N型接触，其中，填充所述P型沟槽和N型沟槽的材料为多晶硅、金属、重掺杂多晶硅锗或重掺杂硅；
(h4)对所述P型接触和N型接触所在区域进行离子注入以在所述SOI衬底的顶层硅内形成第二P型有源区和第二N型有源区。
在上述实施例的基础上，步骤(h1)包括：
(h11)氧化所述P型沟槽和N型沟槽以使所述P型沟槽和N型沟槽的内壁形成氧化层；
(h12)利用湿法刻蚀工艺刻蚀所述P型沟槽和N型沟槽内壁的氧化层以完成所述P型沟槽和N型沟槽内壁的平整化。
在上述实施例的基础上，对所述P型沟槽和N型沟槽进行离子注入以形成第一P型有源区和第一N型有源区，包括：
(h21)光刻所述P型沟槽和N型沟槽；
(h22)采用带胶离子注入的方法对所述P型沟槽和N型沟槽分别注入P型杂质和N型杂质以形成第一P型有源区和第一N型有源区；
(h23)去除光刻胶。
在上述实施例的基础上，步骤(h4)包括：
(h41)在所述SOI衬底上生成多晶硅；
(h42)光刻所述P型接触和N型接触；
(h43)采用带胶离子注入的方法对所述P型接触和N型接触所在区域分别注入P型杂质和N型杂质以在所述SOI衬底的顶层硅内形成第二P型有源区和第二N型有源区；
(h44)去除光刻胶；
(h45)利用湿法刻蚀去除所述P型电极和N型电极以外的所述多晶硅。
在上述实施例的基础上，所述全息圆环(14)由八段等长的固态等离子pin二极管排列形成正八边形结构，其中，所述正八边形的边长与所述第一天线臂(2)和所述第二天线臂(3)长度之和相同。
在上述实施例的基础上，所述可重构全息天线还包括制作于所述SOI半导体基片(1)的直流偏置线(5、6、7、8、9、10、11、12)，所述直流偏置线(5、6、7、8、9、10、11、12)电连接于所述Ge基等离子pin二极管串及直流偏置电源之间。
由上可知，本发明实施例通过对SOI基固态等离子pin二极管的P区与N区采用了基于刻蚀的SOI深槽刻蚀的多晶硅镶嵌工艺，该工艺能够提供突变结pi与ni结，并且能够有效地提高pi结、ni结的结深，使固态等离子体的浓度和分布的可控性增强。并且，本发明制备的应用于固态等离子可重构天线的SOI基固态等离子pin二极管采用了一种基于刻蚀的SOI深槽介质隔离工艺，有效地提高了器件的击穿电压，抑制了漏电流对器件性能的影响。另外，常规制作固态等离子pin二极管的P区与N区的制备工艺中，均采用注入工艺形成，此方法要求注入剂量和能量较大，对设备要求高，且与现有工艺不兼容；而采用扩散工艺，虽结深较深，但同时P区与N区的面积较大，集成度低，掺杂浓度不均匀，影响固态等离子pin二极管的电学性能，导致固态等离子体浓度和分布的可控性差。
通过以下参考附图的详细说明，本发明的其它方面和特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本发明的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。
附图说明
下面将结合附图，对本发明的具体实施方式进行详细的说明。
图1为本发明实施例的一种可重构全息天线的结构示意图；
图2为本发明实施例的一种固态等离子pin二极管的制作方法流程图；
图3为本发明实施例提供的一种固态等离子pin二极管的结构示意图；
图4是本发明实施例提供的一种固态等离子pin二极管串的结构示意图；
图5a-图5s为本发明实施例的另一种固态等离子pin二极管的制备方法示意图；
图6为本发明实施例的另一种固态等离子pin二极管的器件结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
本发明提出了一种可重构全息天线中的固态等离子pin二极管的制备方法。该固态等离子pin二极管可以是基于绝缘衬底上的硅(Silicon-On-Insulator，简称SOI)形成横向pin二极管，其在加直流偏压时，直流电流会在其表面形成自由载流子(电子和空穴)组成的固态等离子体，该等离子体具有类金属特性，即对电磁波具有反射作用，其反射特性与表面等离子体的微波传输特性、浓度及分布密切相关。
SOI横向固态等离子pin二极管等离子可重构天线可以是由SOI横向固态等离子pin二极管按阵列排列组合而成，利用外部控制阵列中的固态等离子pin二极管选择性导通，使该阵列形成动态固态等离子体条纹、具备天线的功能，对特定电磁波具有发射和接收功能，并且该天线可通过阵列中固态等离子pin二极管的选择性导通，改变固态等离子体条纹形状及分布，从而实现天线的重构，在国防通讯与雷达技术方面具有重要的应用前景。
以下，将对本发明制备的SOI基固态等离子pin二极管的工艺流程作进一步详细描述。在图中，为了方便说明，放大或缩小了层和区域的厚度，所示大小并不代表实际尺寸。
实施例一
本发明实施例提供一种可重构全息天线中的固态等离子pin二极管的制备方法，所述固态等离子pin二极管用于制作可重构全息天线。请参见图1，图1为本发明实施例的一种可重构全息天线的结构示意图；所述可重构全息天线包括：SOI半导体基片(1)；制作在所述SOI半导体基片(1)上的第一天线臂(2)、第二天线臂(3)、同轴馈线(4)及全息圆环(14)；其中，所述第一天线臂(2)和所述第二天线臂(3)包括分布在所述同轴馈线(4)两侧且等长的固态等离子pin二极管串，所述全息圆环(14)包括多个固态等离子pin二极管串(w7)。
本发明实施例提供的可重构全息天线的天线臂由固态等离子pin二极管串组成，而固态等离子pin二极管具有选择性导通的特点，在外部控件的控制下，固态等离子pin二极管的导通长度可灵活改变，因此天线臂在工作时的有效工作长度也会改变，全息天线的电学特性也会随之变化，天线的工作频率可满足更多的实际需求，从而实现天线的频率重构。
请参见图2，图2为本发明实施例的一种固态等离子pin二极管的制作方法流程图。所述固态等离子pin二极管的制备方法包括如下步骤：
(a)选取SOI衬底；
对于步骤(a)，采用SOI衬底的原因在于，对于固态等离子天线由于其需要良好的微波特性，而固态等离子pin二极管为了满足这个需求，需要具备良好的隔离特性和载流子即固态等离子体的限定能力，而SOI衬底由于其具有能够与隔离槽方便的形成pin隔离区域、二氧化硅(SiO2)也能够将载流子即固态等离子体限定在顶层硅中，所以优选采用SOI作为固态等离子pin二极管的衬底。
(b)在所述SOI衬底表面形成第一保护层；
(c)利用光刻工艺在所述第一保护层上形成第一隔离区图形；
(d)利用干法刻蚀工艺在所述第一隔离区图形的指定位置处刻蚀所述第一保护层及所述SOI衬底以形成所述隔离槽；
其中，隔离槽的深度大于等于顶层硅的厚度，保证了后续槽中二氧化硅(SiO2)与衬底二氧化硅(SiO2)的连接，形成完整的绝缘隔离。
(e)在所述SOI衬底表面形成第二保护层；
(f)利用光刻工艺在所述第二保护层上形成第二隔离区图形；
(g)利用干法刻蚀工艺在所述第二隔离区图形的指定位置处刻蚀所述第二保护层及所述SOI衬底以形成所述P型沟槽和N型沟槽；
(h)在所述P型沟槽和N型沟槽内采用离子注入形成P型有源区和N型有源区；
(i)在所述SOI衬底上生成二氧化硅；
(j)利用退火工艺激活所述P型有源区和N型有源区中的杂质；
(k)在P型接触区和N型接触区光刻引线孔以形成引线；
(l)钝化处理并光刻PAD以形成所述固态等离子pin二极管。
进一步地，在上述实施例的基础上，所述第一保护层包括第一二氧化硅层和第一氮化硅层；相应地，步骤(b)包括：
(b1)在所述SOI衬底表面生成二氧化硅以形成第一二氧化硅层；
(b2)在所述第一二氧化硅层表面生成氮化硅以形成第一氮化硅层。
实施步骤(b1)、(b2)的好处在于：利用二氧化硅(SiO2)的疏松特性，将氮化硅(SiN)的应力隔离，使其不能传导进顶层Si，保证了顶层Si性能的稳定；基于氮化硅(SiN)与Si在干法刻蚀时的高选择比，利用氮化硅(SiN)作为干法刻蚀的掩蔽膜，易于工艺实现。当然，可以理解的是，保护层的层数以及保护层的材料此处不做限制，只要能够形成保护层即可。
进一步地，在上述实施例的基础上，所述第二保护层包括第二二氧化硅层和第二氮化硅层；相应地，步骤(e)包括：
(e1)在所述SOI衬底表面生成二氧化硅以形成第二二氧化硅层；
(e2)在所述第二二氧化硅层表面生成氮化硅以形成第二氮化硅层。
这样做的好处类似于第一保护层的作用，此处不再赘述。
进一步地，在上述实施例的基础上，所述P型沟槽和N型沟槽的底部距所述SOI衬底的顶层硅底部的距离为0.5微米～30微米，形成一般认为的深槽，这样在形成P型和N型有源区时可以形成杂质分布均匀、且高掺杂浓度的P、N区和和陡峭的Pi与Ni结，以利于提高i区等离子体浓度。
进一步地，在上述实施例的基础上，步骤(h)包括：
(h1)平整化所述P型沟槽和N型沟槽；
(h2)对所述P型沟槽和N型沟槽进行离子注入以形成第一P型有源区和第一N型有源区，所述第一N型有源区为沿离子扩散方向距所述N型沟槽侧壁和底部深度小于1微米的区域，所述第一P型有源区为沿离子扩散方向距所述P型沟槽侧壁和底部深度小于1微米的区域；
(h3)填充所述P型沟槽和N型沟槽以形成P型接触和N型接触，其中，填充所述P型沟槽和N型沟槽的材料为多晶硅、金属、重掺杂多晶硅锗或重掺杂硅；此处可优选为多晶硅。
(h4)对所述P型接触和N型接触所在区域进行离子注入以在所述SOI衬底的顶层硅内形成第二P型有源区和第二N型有源区。
进一步地，在上述实施例的基础上，步骤(h1)包括：
(h11)氧化所述P型沟槽和N型沟槽以使所述P型沟槽和N型沟槽的内壁形成氧化层；
(h12)利用湿法刻蚀工艺刻蚀所述P型沟槽和N型沟槽内壁的氧化层以完成所述P型沟槽和N型沟槽内壁的平整化。
这样做的好处在于：可以防止沟槽侧壁的突起形成电场集中区域，造成Pi和Ni结击穿。
进一步地，在上述实施例的基础上，对所述P型沟槽和N型沟槽进行离子注入以形成第一P型有源区和第一N型有源区，包括：
(h21)光刻所述P型沟槽和N型沟槽；
(h22)采用带胶离子注入的方法对所述P型沟槽和N型沟槽分别注入P型杂质和N型杂质以形成第一P型有源区和第一N型有源区；
(h23)去除光刻胶。
其中，形成第一有源区的目的在于：在沟槽的侧壁形成一层均匀的重掺杂区域，该区域即为Pi和Ni结中的重掺杂区，而第一有源区的形成具有如下几个好处，以槽中填入多晶硅作为电极为例说明，第一、避免了多晶硅与Si之间的异质结与Pi和Ni结重合，导致的性能的不确定性；第二、可以利用多晶硅中杂质的扩散速度比Si中快的特性，进一步向P和N区扩散，进一步提高P和N区的掺杂浓度；第三、这样做防止了在多晶硅工艺过程中，多晶硅生长的不均性造成的多晶硅与槽壁之间形成空洞，该空洞会造成多晶硅与侧壁的接触不好，影响器件性能。
进一步地，在上述实施例的基础上，步骤(h4)包括：
(h41)在所述SOI衬底上生成多晶硅；
(h42)光刻所述P型接触和N型接触；
(h43)采用带胶离子注入的方法对所述P型接触和N型接触所在区域分别注入P型杂质和N型杂质以在所述SOI衬底的顶层硅内形成第二P型有源区和第二N型有源区；
(h44)去除光刻胶；
(h45)利用湿法刻蚀去除所述P型电极和N型电极以外的所述多晶硅。
进一步地，请再参见图1，在上述实施例的基础上，所述全息圆环(14)由八段等长的固态等离子pin二极管排列形成正八边形结构，其中，所述正八边形的边长与所述第一天线臂(2)和所述第二天线臂(3)长度之和相同。
进一步地，请再参见图1，在上述实施例的基础上，所述可重构全息天线还包括制作于所述SOI半导体基片(1)的直流偏置线(5、6、7、8、9、10、11、12)，所述直流偏置线(5、6、7、8、9、10、11、12)电连接于所述Ge基等离子pin二极管串及直流偏置电源之间。
具体地，所述直流偏置线(5、6、7、8、9、10、11、12)间隔性的电连接至固态等离子pin二极管串(w1、w2、w3、w4、w5、w6)两端，其中，所述第一天线臂(2)包括固态等离子pin二极管串(w1、w2、w3)，所述第二天线臂(3)包括固态等离子pin二极管串(w4、w5、w6)。
进一步地，请一并参见图3及图4，图3为本发明实施例提供的一种固态等离子pin二极管的结构示意图；图4是本发明实施例提供的一种固态等离子pin二极管串的结构示意图。每个固态等离子pin二极管串中包括多个固态等离子pin二极管，且这些固态等离子pin二极管串行连接。请参见图3，构成固态等离子pin二极管串的固态等离子pin二极管包括P+区(27)、N+区(26)和本征区(22)，且还包括第一金属接触区(23)和第二金属接触区(24)；其中，
处于固态等离子pin二极管串的一端的固态等离子pin二极管的金属接触区(23)连接至直流偏置的正极，处于固态等离子pin二极管串的另一端的固态等离子pin二极管的金属接触区(24)连接至直流偏置的负极，通过施加直流电压可使整个固态等离子pin二极管串中所有固态等离子pin二极管处于正向导通状态。
本发明制备的应用于固态等离子可重构天线的SOI基固态等离子pin二极管的P区与N区采用了基于刻蚀的SOI深槽刻蚀的多晶硅镶嵌工艺，该工艺能够提供突变结pi与ni结，并且能够有效地提高pi结、ni结的结深，使固态等离子体的浓度和分布的可控性增强。另外，本发明制备的应用于固态等离子可重构天线的SOI基固态等离子pin二极管采用了一种基于刻蚀的SOI深槽介质隔离工艺，有效地提高了器件的击穿电压，抑制了漏电流对器件性能的影响。
另外，常规制作固态等离子pin二极管的P区与N区的制备工艺中，均采用注入工艺形成，此方法要求注入剂量和能量较大，对设备要求高，且与现有工艺不兼容；而采用扩散工艺，虽结深较深，但同时P区与N区的面积较大，集成度低，掺杂浓度不均匀，影响固态等离子pin二极管的电学性能，导致固态等离子体浓度和分布的可控性差。
实施例二
请参见图5a-图5s，图5a-图5s为本发明实施例的另一种固态等离子pin二极管的制备方法示意图；在上述实施例一的基础上，以制备固态等离子区域长度为100微米的SOI基固态等离子pin二极管为例进行详细说明，具体步骤如下：
S10、选取SOI衬底。
请参见图5a，该SOI衬底101的晶向可以是(100)或者(110)或者(111)，此处不做任何限制，另外，该SOI衬底101的掺杂类型可以为n型，也可以是为p型，掺杂浓度例如为1014～1015cm-3的，即电阻率为40～1000Ω·cm，顶层Si的厚度例如为0.5～80μm。
S20、在该SOI衬底上形成第一保护层。
请参见图5b，可以利用化学气相沉积(Chemical vapor deposition，简称CVD)的方法，在SOI衬底101上连续生长两层材料，第一层可以是厚度在300～500nm的二氧化硅(SiO2)层201，第二层可以是厚度在1～3μm的氮化硅(SiN)层202。
S30、光刻隔离区。
请参见图5c，通过光刻工艺在上述保护层上形成隔离区。采用湿法刻蚀工艺刻蚀该氮化硅(SiN)层，形成隔离区图形，再采用干法刻蚀，形成例如宽为2～10μm，深1～81μm的隔离区301；本步骤中，优选隔离区为深槽隔离，这样做的好处在于，槽的深度大于等于顶层硅，保证了后续槽中二氧化硅(SiO2)与衬底二氧化硅(SiO2)的连接，形成完整的绝缘隔离。
S40、衬底氧化。
请参见图5d，光刻隔离区之后，利用CVD方法淀积二氧化硅(SiO2)材料401将深槽填满。可以理解的是，该二氧化硅(SiO2)材料401主要用于进行隔离，其可以由多晶硅等其他材料替代，此处不做任何限制。
S50、平整表面。
请参见图5e，利用化学机械抛光(Chemical Mechanical Polishing，简称CMP)，去除表面二氧化硅(SiO2)层和氮化硅(SiN)层，使表面平整。
S60、在该SOI衬底上形成第二保护层。
请参见图5f，具体做法可以是：利用CVD的方法，在衬底上连续长两层材料，第一层为厚度在300～500nm的二氧化硅(SiO2)层601，第二层为厚度在400～600nm的氮化硅(SiN)层602。这样做的好处在于，利用二氧化硅(SiO2)的疏松特性，将氮化硅(SiN)的应力隔离，使其不能传导进顶层Si，保证了顶层Si性能的稳定；基于氮化硅(SiN)与Si在干法刻蚀时的高选择比，利用氮化硅(SiN)作为干法刻蚀的掩蔽膜，易于工艺实现。
S70、光刻P、N区沟槽。
请参见图5g，具体做法可以是：光刻P、N区深槽，湿法刻蚀P、N区氮化硅(SiN)层，形成P、N区图形，干法刻蚀，形成宽2～8μm，深0.4～10μm的深槽701。刻蚀深槽的目的在于：形成杂质分布均匀、且高掺杂浓度的P、N区和和陡峭的Pi与Ni结，以利于提高i区等离子体浓度。
S80、沟槽平整化处理。
请参见图5h和图5i，具体做法可以是：衬底氧化，使深槽内壁形成10～50nm厚度的氧化层801，湿法刻蚀深槽内氧化层801，使槽内壁光滑。沟槽内壁光滑的目的在于：防止侧壁的突起形成电场集中区域，造成Pi和Ni结击穿。
S90、形成第一有源区。
请参见图5j，具体做法可以是：光刻P区深槽，采用带胶离子注入的方法对P区槽侧壁进行p+注入，使侧壁上形成薄的p+有源区1001，浓度达到0.5～5×1020cm-3，除掉光刻胶；光刻N区深槽，采用带胶离子注入的方法对N区槽侧壁进行n+注入，使侧壁上形成薄的n+有源区1002，浓度达到0.5～5×1020cm-3，除掉光刻胶。
S100、填充多晶硅。
请参见图5k，可以利用CVD的方法，在P、N区槽中淀积多晶硅1101，并将沟槽填满。采用多晶硅填充沟槽的目的在于：作为接触电极。当然，也可以采用金属、重掺杂多晶硅锗、重掺杂硅等材料来替换。
S110、平整表面。
请参见图5l，可以采用CMP方法去除表面多晶硅与氮化硅(SiN)层，使表面平整。
S120、生长多晶硅层。
请参见图5m，可以利用CVD的方法，在表面淀积一多晶硅层1301，厚度为200～500nm；
S130、形成第二有源区。
请参见图5n，可以通过光刻P区有源区，采用带胶离子注入方法进行p+注入，使P区有源区掺杂浓度达到0.5～5×1020cm-3，去除光刻胶，形成P接触1401；光刻N区有源区，采用带胶离子注入进行n+注入，使N区有源区掺杂浓度为0.5～5×1020cm-3，去除光刻胶，并形成N接触1402。
S140、形成P/N接触区。
请参见图5o，可以采用湿法刻蚀，刻蚀掉P、N接触区以外的多晶硅，形成P、N接触区。
S150、在表面形成二氧化硅(SiO2)。
请参见图5p，可以利用CVD的方法，在表面淀积二氧化硅(SiO2)层1601，厚度为500～1000nm。
S160、杂质激活。
在950-1150℃，退火0.5～2分钟，使离子注入的杂质激活、并且推进多晶硅中杂质。
S170、在P、N接触区光刻引线孔。
具体，请参照图5q，在二氧化硅(SiO2)层上光刻引线孔1701。
S180、形成引线。
请参照图5r，可以在衬底表面溅射金属，合金化形成金属硅化物，并刻蚀掉表面的金属；再在衬底表面溅射金属1801，光刻引线；
S190、钝化处理，光刻PAD。
请参照图5s，可以通过淀积氮化硅(SiN)形成钝化层1901，光刻PAD。最终形成固态等离子pin二极管，作为制备固态等离子天线材料。
实施例三
请参照图6，图6为本发明实施例的另一种固态等离子pin二极管的器件结构示意图，该固态等离子pin二极管采用上述如图2所示的制备方法制成。具体地，该固态等离子pin二极管在SOI衬底301上制备形成，且pin二极管的P区305、N区306以及横向位于该P区305和该N区306之间的I区均位于该SOI衬底的顶层硅302内。其中，该pin二极管可以采用STI深槽隔离，即该P区305和该N区306外侧各设置有一隔离槽303，且该隔离槽303的深度至少大于等于该顶层硅302的厚度。另外，该P区305和该N区306在沿衬底方向可以分别对应包括一薄层P型有源区307和一薄层N型有源区304。
综上所述，本文中应用了具体个例对本发明固态等离子pin二极管及其制备方法的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制，本发明的保护范围应以所附的权利要求为准。
Claims (10)
1.一种可重构全息天线中的固态等离子pin二极管的制备方法，其特征在于，所述固态等离子pin二极管用于制作可重构全息天线，所述可重构全息天线包括：SOI半导体基片(1)；制作在所述SOI半导体基片(1)上的第一天线臂(2)、第二天线臂(3)、同轴馈线(4)及全息圆环(14)；其中，所述第一天线臂(2)和所述第二天线臂(3)包括分布在所述同轴馈线(4)两侧且等长的固态等离子pin二极管串，所述全息圆环(14)包括多个固态等离子pin二极管串(w7)，所述固态等离子pin二极管的制备方法包括如下步骤：
(a)选取SOI衬底；
(b)在所述SOI衬底表面形成第一保护层；
(c)利用光刻工艺在所述第一保护层上形成第一隔离区图形；
(d)利用干法刻蚀工艺在所述第一隔离区图形的指定位置处刻蚀所述第一保护层及所述SOI衬底以形成所述隔离槽；
(e)在所述SOI衬底表面形成第二保护层；
(f)利用光刻工艺在所述第二保护层上形成第二隔离区图形；
(g)利用干法刻蚀工艺在所述第二隔离区图形的指定位置处刻蚀所述第二保护层及所述SOI衬底以形成所述P型沟槽和N型沟槽；
(h)在所述P型沟槽和N型沟槽内采用离子注入形成P型有源区和N型有源区；
(i)在所述SOI衬底上生成二氧化硅；
(j)利用退火工艺激活所述P型有源区和N型有源区中的杂质；
(k)在P型接触区和N型接触区光刻引线孔以形成引线；
(l)钝化处理并光刻PAD以形成所述固态等离子pin二极管。
2.如权利要求1所述的制备方法，其特征在于，所述第一保护层包括第一二氧化硅层和第一氮化硅层；相应地，步骤(b)包括：
(b1)在所述SOI衬底表面生成二氧化硅以形成第一二氧化硅层；
(b2)在所述第一二氧化硅层表面生成氮化硅以形成第一氮化硅层。
3.如权利要求1所述的制备方法，其特征在于，所述第二保护层包括第二二氧化硅层和第二氮化硅层；相应地，步骤(e)包括：
(e1)在所述SOI衬底表面生成二氧化硅以形成第二二氧化硅层；
(e2)在所述第二二氧化硅层表面生成氮化硅以形成第二氮化硅层。
4.如权利要求1所述的制备方法，其特征在于，所述P型沟槽和N型沟槽的底部距所述SOI衬底的顶层硅底部的距离为0.5微米～30微米。
5.如权利要求1所述的制备方法，其特征在于，步骤(h)包括：
(h1)平整化所述P型沟槽和N型沟槽；
(h2)对所述P型沟槽和N型沟槽进行离子注入以形成第一P型有源区和第一N型有源区，所述第一N型有源区为沿离子扩散方向距所述N型沟槽侧壁和底部深度小于1微米的区域，所述第一P型有源区为沿离子扩散方向距所述P型沟槽侧壁和底部深度小于1微米的区域；
(h3)填充所述P型沟槽和N型沟槽以形成P型接触和N型接触，其中，填充所述P型沟槽和N型沟槽的材料为多晶硅、金属、重掺杂多晶硅锗或重掺杂硅；
(h4)对所述P型接触和N型接触所在区域进行离子注入以在所述SOI衬底的顶层硅内形成第二P型有源区和第二N型有源区。
6.如权利要求5所述的制备方法，其特征在于，步骤(h1)包括：
(h11)氧化所述P型沟槽和N型沟槽以使所述P型沟槽和N型沟槽的内壁形成氧化层；
(h12)利用湿法刻蚀工艺刻蚀所述P型沟槽和N型沟槽内壁的氧化层以完成所述P型沟槽和N型沟槽内壁的平整化。
7.如权利要求5所述的制备方法，其特征在于，对所述P型沟槽和N型沟槽进行离子注入以形成第一P型有源区和第一N型有源区，包括：
(h21)光刻所述P型沟槽和N型沟槽；
(h22)采用带胶离子注入的方法对所述P型沟槽和N型沟槽分别注入P型杂质和N型杂质以形成第一P型有源区和第一N型有源区；
(h23)去除光刻胶。
8.如权利要求5所述的制备方法，其特征在于，步骤(h4)包括：
(h41)在所述SOI衬底上生成多晶硅；
(h42)光刻所述P型接触和N型接触；
(h43)采用带胶离子注入的方法对所述P型接触和N型接触所在区域分别注入P型杂质和N型杂质以在所述SOI衬底的顶层硅内形成第二P型有源区和第二N型有源区；
(h44)去除光刻胶；
(h45)利用湿法刻蚀去除所述P型电极和N型电极以外的所述多晶硅。
9.如权利要求1所述的制备方法，其特征在于，所述全息圆环(14)由八段等长的固态等离子pin二极管排列形成正八边形结构，其中，所述正八边形的边长与所述第一天线臂(2)和所述第二天线臂(3)长度之和相同。
10.如权利要求1所述的制备方法，其特征在于，所述可重构全息天线还包括制作于所述SOI半导体基片(1)的直流偏置线(5、6、7、8、9、10、11、12)，所述直流偏置线(5、6、7、8、9、10、11、12)电连接于所述Ge基等离子pin二极管串及直流偏置电源之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611183921.1A CN106816682A (zh) | 2016-12-20 | 2016-12-20 | 可重构全息天线中的固态等离子pin二极管的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611183921.1A CN106816682A (zh) | 2016-12-20 | 2016-12-20 | 可重构全息天线中的固态等离子pin二极管的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106816682A true CN106816682A (zh) | 2017-06-09 |
Family
ID=59109906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611183921.1A Pending CN106816682A (zh) | 2016-12-20 | 2016-12-20 | 可重构全息天线中的固态等离子pin二极管的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106816682A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108963464A (zh) * | 2018-09-14 | 2018-12-07 | 华北水利水电大学 | 曲折线超材料单元及利用该单元设计的聚焦超表面 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101515625A (zh) * | 2009-03-31 | 2009-08-26 | 上海蓝光科技有限公司 | 发光二极管芯片衬底结构的制备方法 |
| CN101714591A (zh) * | 2009-11-10 | 2010-05-26 | 大连理工大学 | 一种硅光电二极管的制作方法 |
| CN102842595A (zh) * | 2011-06-20 | 2012-12-26 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN103236475A (zh) * | 2013-04-16 | 2013-08-07 | 华南理工大学 | 深沟槽隔离的led发光单元的电极桥接方法 |
| KR20160019375A (ko) * | 2014-08-11 | 2016-02-19 | 도쿄엘렉트론가부시키가이샤 | 플라즈마 처리 장치 및 포커스 링 |
-
2016
- 2016-12-20 CN CN201611183921.1A patent/CN106816682A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101515625A (zh) * | 2009-03-31 | 2009-08-26 | 上海蓝光科技有限公司 | 发光二极管芯片衬底结构的制备方法 |
| CN101714591A (zh) * | 2009-11-10 | 2010-05-26 | 大连理工大学 | 一种硅光电二极管的制作方法 |
| CN102842595A (zh) * | 2011-06-20 | 2012-12-26 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN103236475A (zh) * | 2013-04-16 | 2013-08-07 | 华南理工大学 | 深沟槽隔离的led发光单元的电极桥接方法 |
| KR20160019375A (ko) * | 2014-08-11 | 2016-02-19 | 도쿄엘렉트론가부시키가이샤 | 플라즈마 처리 장치 및 포커스 링 |
Non-Patent Citations (2)
| Title |
|---|
| ALY E. FATHY等: ""Silicon-Based Reconfigurable Antennas—Concepts,Analysis, Implementation, and Feasibility"", 《IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES》 * |
| 莫瑞明: "全息天线的理论和实践研究", 《中国优秀硕士学位论文全文数据库 基础科学辑》 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108963464A (zh) * | 2018-09-14 | 2018-12-07 | 华北水利水电大学 | 曲折线超材料单元及利用该单元设计的聚焦超表面 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106816684A (zh) | 用于可重构多层全息天线的Ge基等离子pin二极管制备方法 | |
| CN106784019B (zh) | 一种Ge基固态等离子体PiN二极管及其制备方法 | |
| CN106783600B (zh) | 一种固态等离子体PiN二极管及其制备方法 | |
| CN112993045B (zh) | 异质GeSn基固态等离子体PiN二极管的制备方法及其器件 | |
| WO2018113452A1 (zh) | 多层全息天线中AlAs-Ge-AlAs结构基等离子pin二极管的制造方法 | |
| CN106816682A (zh) | 可重构全息天线中的固态等离子pin二极管的制备方法 | |
| CN106601616B (zh) | 可重构多层全息天线中的异质Ge基pin二极管串制备方法 | |
| US10177141B2 (en) | Preparation method for heterogeneous SiGe based plasma P-I-N diode string for sleeve antenna | |
| CN106783593B (zh) | 应用于环形天线的Ge基异质固态等离子二极管的制备方法 | |
| CN106602215A (zh) | 用于可重构全息天线的SiGe基等离子pin二极管的制备方法 | |
| US10367247B2 (en) | Preparation method for GaAs/Ge/GaAs heterogeneous sprintronic (SPiN) diode for loop antenna | |
| CN106783604B (zh) | AlAs-Ge-AlAs结构的基固态等离子体PiN二极管及其制备方法 | |
| CN106847899B (zh) | 用于可重构偶极子天线的GaAs/Ge/GaAs SPiN二极管串的制备方法 | |
| CN106783595B (zh) | 一种用于环形天线的GaAs/Ge/GaAs异质SPiN二极管的制备方法 | |
| CN113013258B (zh) | SiGe-GeSn-SiGe异质结构高注入比PiN二极管阵列的制备方法及其器件 | |
| CN106783599B (zh) | 制作偶极子天线的异质Ge基等离子pin二极管的制备方法 | |
| WO2018113454A1 (zh) | 用于套筒天线的异质SiGe基等离子pin二极管串的制备方法 | |
| CN106847693B (zh) | 应用于可重构环形天线的GaAs固态等离子pin二极管制备方法 | |
| CN112993043B (zh) | 一种Si-GeSn-Si异质GeSn基固态等离子体PiN二极管及制备方法 | |
| CN106783603B (zh) | 应用于套筒天线的异质Ge基等离子pin二极管的制备方法 | |
| CN112993048B (zh) | 一种PiN二极管阵列的制备方法、器件及可重构对称偶极子天线 | |
| CN112993049B (zh) | AlSb-GeSn-AlSb异质结构固态等离子体PiN二极管的制备方法及其器件 | |
| CN106711236B (zh) | 一种SiGe基固态等离子体PiN二极管及其制备方法 | |
| CN112993044B (zh) | CdTe-GeSn-CdTe异质横向PiN二极管的制备方法及其器件 | |
| CN106784020B (zh) | 异质SiGe基固态等离子体PiN二极管的制备方法及其器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170609 |