CN106783595B - 一种用于环形天线的GaAs/Ge/GaAs异质SPiN二极管的制备方法 - Google Patents
一种用于环形天线的GaAs/Ge/GaAs异质SPiN二极管的制备方法 Download PDFInfo
- Publication number
- CN106783595B CN106783595B CN201611184324.0A CN201611184324A CN106783595B CN 106783595 B CN106783595 B CN 106783595B CN 201611184324 A CN201611184324 A CN 201611184324A CN 106783595 B CN106783595 B CN 106783595B
- Authority
- CN
- China
- Prior art keywords
- gaas
- groove
- spin diode
- layer
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910001218 Gallium arsenide Inorganic materials 0.000 title claims abstract description 99
- 238000002360 preparation method Methods 0.000 title claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 82
- 239000000463 material Substances 0.000 claims abstract description 65
- 230000008569 process Effects 0.000 claims abstract description 59
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 238000002955 isolation Methods 0.000 claims abstract description 35
- 238000005468 ion implantation Methods 0.000 claims abstract description 28
- 238000005530 etching Methods 0.000 claims abstract description 26
- 239000002184 metal Substances 0.000 claims abstract description 26
- 238000000151 deposition Methods 0.000 claims abstract description 14
- 238000004544 sputter deposition Methods 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 63
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 40
- 239000011241 protective layer Substances 0.000 claims description 20
- 239000004065 semiconductor Substances 0.000 claims description 20
- 238000005229 chemical vapour deposition Methods 0.000 claims description 15
- 230000008878 coupling Effects 0.000 claims description 9
- 238000010168 coupling process Methods 0.000 claims description 9
- 238000005859 coupling reaction Methods 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000011049 filling Methods 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 230000003213 activating effect Effects 0.000 claims description 3
- 239000007769 metal material Substances 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 abstract description 6
- 239000007787 solid Substances 0.000 description 24
- 238000010586 diagram Methods 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 11
- 238000004891 communication Methods 0.000 description 6
- 238000009826 distribution Methods 0.000 description 6
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000036470 plasma concentration Effects 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
- H01L21/041—Making n- or p-doped regions
- H01L21/0415—Making n- or p-doped regions using ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Element Separation (AREA)
- Waveguide Aerials (AREA)
- Variable-Direction Aerials And Aerial Arrays (AREA)
Abstract
本发明涉及一种用于环形天线的GaAs/Ge/GaAs异质SPiN二极管的制备方法，该制备方法包括：选取GeOI衬底；刻蚀所述GeOI衬底的顶层Ge层以在所述顶层Ge层内形成第一沟槽和第二沟槽；在所述第一沟槽和所述第二沟槽内淀积GaAs材料；利用离子注入工艺对所述第一沟槽内的GaAs材料进行P型离子注入形成P型有源区，对所述第二沟槽内的GaAs材料进行N型离子注入形成N型有源区；在所述P型有源区和所述N型有源区表面形成引线孔并溅射金属形成所述GaAs/Ge/GaAs异质结构的SPIN二极管。本发明实施例利用深槽隔离技术及离子注入工艺能够制备并提供适用于形成固态等离子天线的高性能基于GaAs/Ge/GaAs异质SPIN二极管。
Description
技术领域
本发明涉及半导体器件制造技术领域，特别涉及一种用于环形天线的GaAs/Ge/GaAs异质SPiN二极管的制备方法。
背景技术
近年来，无线通信技术得到飞速发展，系统对天线性能的要求越来越高。大容量、多功能、超宽带是目前无线通信系统发展的重要方向。但是，随着使用天线数目的增加，通信系统的整体成本和重量也随之增加，而且会带来电磁兼容方面的问题。技术相对成熟的相控阵天线又存在馈电网络复杂、需增加移相器以及由此造成的高成本和高技术难度等缺点。可重构天线在这种背景下营运而生。
可重构天线就是采用同一个天线或天线阵，通过引入开关器件控制天线的辐射结构来实现工作模式的转换，使其具有多个天线的功能。这种天线能够根据应用需求改变其关键特性参数，如工作频率、辐射方向图、极化方式、雷达散射截面和输入阻抗等，具有不用人工干预，便于控制等特点。可重构天线为天线技术的发展带来了一次革命，为提高无线通信系统容量、扩展系统功能、增加系统工作带宽、实现软件无线电等方面提供重要的技术保障，将对无线通信技术带来深远的影响。
目前，市面上有一类频率可重构天线，其重要构成部件SPIN二极管采用的材料均为体硅材料，此材料存在本征区载流子迁移率较低问题，影响SPIN二极管本征区载流子浓度，进而影响其固态等离子体浓度；并且该结构的P区与N区大多采用注入工艺形成，此方法要求注入剂量和能量较大，对设备要求高，且与现有工艺不兼容；而采用扩散工艺，虽结深较深，但同时P区与N区的面积较大，集成度低，掺杂浓度不均匀，影响SPIN二极管的电学性能，导致固态等离子体浓度和分布的可控性差。
因此，选择何种材料及工艺来制作一种合适材料的二极管串以应用于环形频率可重构天线，是亟待解决的问题。
发明内容
因此，为解决现有技术存在的技术缺陷和不足，本发明提出一种用于环形天线的GaAs/Ge/GaAs异质SPiN二极管的制备方法。
具体的，本发明实施例提供一种用于环形天线的GaAs/Ge/GaAs异质SPiN二极管的制备方法，所述GaAs/Ge/GaAs异质SPiN二极管用于制作可重构环形天线，所述环形天线包括：半导体基片(1)；介质板(2)；第一等离子SPIN二极管环(3)、第二等离子SPIN二极管环(4)、第一直流偏置线(5)及第二直流偏置线(6)，均设置于所述半导体基片(1)上；耦合式馈源(7)，设置于所述介质板(2)上；所述第一SPIN二极管环(3)、所述第二SPIN二极管环(4)、所述第一直流偏置线(5)及所述第二直流偏置线(6)均采用半导体工艺制作在所述半导体基片(1)上。
所述制备方法包括步骤：
(a)选取GeOI衬底；
(b)刻蚀所述GeOI衬底的顶层Ge层以在所述顶层Ge层内形成第一沟槽和第二沟槽；
(c)在所述第一沟槽和所述第二沟槽内淀积GaAs材料；
(d)利用离子注入工艺对所述第一沟槽内的GaAs材料进行P型离子注入形成P型有源区，对所述第二沟槽内的GaAs材料进行N型离子注入形成N型有源区；
(e)在所述P型有源区和所述N型有源区表面形成引线孔并溅射金属形成所述GaAs/Ge/GaAs异质结构的SPIN二极管。
进一步地，在上述实施例的基础上，在步骤(b)之前，还包括：
(x1)在所述GeOI衬底表面生成SiO2材料形成第一SiO2层；
(x2)在所述第一SiO2层表面生成SiN材料形成第一SiN层以最终形成所述第一保护层；
(x3)采用第一掩膜版，利用干法刻蚀工艺刻蚀所述第一保护层及所述GeOI衬底以在所述GeOI衬底内形成隔离沟槽；
(x4)利用CVD工艺在所述隔离沟槽内填充隔离材料；
(x5)利用CMP工艺去除所述第一保护层及所述隔离沟槽外的所述隔离材料形成所述GaAs/Ge/GaAs异质结构的SPIN二极管的隔离区。
进一步地，在上述实施例的基础上，步骤(b)包括：
(b1)在所述GeOI衬底表面生成SiO2材料形成第二SiO2层；
(b2)在所述第二SiO2层表面生成SiN材料形成第二SiN层以最终形成所述第二保护层；
(b3)采用第二掩膜版，利用各向异性刻蚀工艺刻蚀所述第二保护层及所述顶层Ge层以在所述顶层Ge层形成所述第一沟槽和所述第二沟槽。
进一步地，在上述实施例的基础上，步骤(c)包括：
(c1)利用MOCVD工艺，在所述第一沟槽和所述第二沟槽内淀积GaAs材料；
(c2)利用CMP工艺，去除所述第一沟槽和所述第二沟槽外一定厚度的GaAs材料以完成所述第一沟槽和所述第二沟槽的平整化。
进一步地，在上述实施例的基础上，步骤(d)包括：
(d1)采用第三掩膜版，利用离子注入工艺对所述第一沟槽内的GaAs材料进行B离子注入形成所述P型有源区；
(d2)采用第四掩膜版，利用离子注入工艺在所述第二沟槽内的GaAs材料进行P离子注入形成所述N型有源区；
(d3)在所述P型有源区和所述N型有源区表面淀积SiO2材料，利用退火工艺激活所述P型有源区和所述N型有源区的杂质；
(d4)去除SiO2材料。
进一步地，在上述实施例的基础上，步骤(e)包括：
(e1)在整个衬底表面淀积SiO2材料；
(e2)采用第五掩膜版，利用各向异性刻蚀工艺，刻蚀所述P型有源区和所述N型有源区表面部分位置的SiO2材料形成所述引线孔；
(e3)在所述引线孔中溅射金属材料；
(e4)钝化处理并光刻PAD以形成所述GaAs/Ge/GaAs异质结构的SPIN二极管。
进一步地，在上述实施例的基础上，所述第一SPIN二极管环(3)包括第一SPIN二极管串(8)，所述第二SPIN二极管环(4)包括第二SPIN二极管串(9)，且所述第一SPIN二极管环(3)及所述第二SPIN二极管环(4)的周长等于其所要接收信号的电磁波波长。
进一步地，在上述实施例的基础上，所述耦合式馈源(7)制作在所述介质板(2)上且其上表面为金属微带贴片(10)，下表面为金属接地板(11)，所述金属微带贴片(10)包括主枝节(12)、第一分枝节(13)及第二分枝节(14)。
本发明提供的一种用于环形天线的GaAs/Ge/GaAs异质SPiN二极管的制备方法具备如下优点：
(1)SPIN二极管所使用的GaAs/Ge/GaAs异质结构，由于其高迁移率和大载流子寿命的特性，能有效提高了SPIN二极管的固态等离子体浓度；
(2)SPIN二极管的P区与N区采用了基于刻蚀的深槽刻蚀的多晶硅镶嵌工艺，该工艺能够提供突变结pi与ni结，并且能够有效地提高pi结、ni结的结深，使固态等离子体的浓度和分布的实现很好的可控性；
(3)SPIN二极管采用了一种基于刻蚀的深槽介质隔离工艺，有效地提高了器件的击穿电压，抑制了漏电流对器件性能的影响。
附图说明
下面将结合附图，对本发明的具体实施方式进行详细的说明。
图1为本发明实施例的一种可重构环形天线的结构示意图；
图2为本发明实施例的一种基于GaAs/Ge/GaAs异质SPiN二极管的制备方法流程图；
图3为本发明实施例提供的一种可重构环形天线的半导体基片结构示意图；
图4为本发明实施例提供的一种环形天线的介质板结构示意图；
图5是本发明实施例提供的一种基于GaAs/Ge/GaAs异质SPiN二极管的结构示意图；
图6是本发明实施例提供的一种基于GaAs/Ge/GaAs异质SPiN二极管串的结构示意图；
图7a-图7r为本发明实施例的另一种基于GaAs/Ge/GaAs异质SPiN二极管的制备方法示意图；
图8为本发明实施例的另一种基于GaAs/Ge/GaAs异质SPiN二极管的结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
本发明提出了一种用于环形天线的GaAs/Ge/GaAs异质SPiN二极管的制备方法。该基于GaAs/Ge/GaAs异质SPiN二极管是基于绝缘衬底上的锗(Germanium-On-Insulator，简称GeOI)形成横向固态等离子SPIN二极管，其在加直流偏压时，直流电流会在其表面形成自由载流子(电子和空穴)组成的固态等离子体，该等离子体具有类金属特性，即对电磁波具有反射作用，其反射特性与表面等离子体的微波传输特性、浓度及分布密切相关。
横向固态等离子SPIN二极管等离子可重构天线可以是由横向固态等离子SPIN二极管按阵列排列组合而成，利用外部控制阵列中的固态等离子SPIN二极管选择性导通，使该阵列形成动态固态等离子体条纹、具备天线的功能，对特定电磁波具有发射和接收功能，并且该天线可通过阵列中固态等离子SPIN二极管的选择性导通，改变固态等离子体条纹形状及分布，从而实现天线的重构，在国防通讯与雷达技术方面具有重要的应用前景。
以下，将对本发明制备的基于GaAs/Ge/GaAs异质SPiN二极管的工艺流程作进一步详细描述。在图中，为了方便说明，放大或缩小了层和区域的厚度，所示大小并不代表实际尺寸。
实施例一
本发明实施例提供一种用于环形天线的GaAs/Ge/GaAs异质SPiN二极管的制备方法，所述基于GaAs/Ge/GaAs异质SPiN二极管用于制作可重构环形天线。请参考图1，图1为本发明实施例的一种可重构环形天线的结构示意图；所述环形天线包括：半导体基片(1)；介质板(2)；第一SPIN二极管环(3)、第二SPIN二极管环(4)、第一直流偏置线(5)及第二直流偏置线(6)，均设置于所述半导体基片(1)上；耦合式馈源(7)，设置于所述介质板(2)上；所述第一SPIN二极管环(3)、所述第二SPIN二极管环(4)、所述第一直流偏置线(5)及所述第二直流偏置线(6)采用半导体工艺制作在所述半导体基片(1)上。
请参考图2，图2为本发明实施例的一种异质SiGe基SPIN二极管的制备方法流程图。所述制备方法包括步骤：
(a)选取GeOI衬底；
其中，对于步骤(a)，采用GeOI衬底的原因在于，对于固态等离子天线由于其需要良好的微波特性，而固态等离子SPIN二极管为了满足这个需求，需要具备良好的隔离特性和载流子即固态等离子体的限定能力，而GeOI衬底由于其具有能够与隔离槽方便的形成SPIN隔离区域、二氧化硅(SiO2)也能够将载流子即固态等离子体限定在顶层硅中，所以优选采用GeOI作为固态等离子SPIN二极管的衬底。且锗材料的载流子迁移率比较大，故可提高器件性能。
(b)刻蚀所述GeOI衬底的顶层Ge层以在所述顶层Ge层内形成第一沟槽和第二沟槽；
(c)在所述第一沟槽和所述第二沟槽内淀积GaAs材料；
(d)利用离子注入工艺对所述第一沟槽内的GaAs材料进行P型离子注入形成P型有源区，对所述第二沟槽内的GaAs材料进行N型离子注入形成N型有源区；
其中，P型沟槽和N型沟槽的深度大于第二保护层厚度且小于第二保护层与衬底顶层Ge厚度之和。优选地，该P型沟槽和N型沟槽的底部距衬底的顶层Ge底部的距离为0.5微米～30微米，形成一般认为的深槽，这样在形成P型和N型有源区时可以形成杂质分布均匀、且高掺杂浓度的P、N区和和陡峭的Pi与Ni结，以利于提高i区等离子体浓度。
(e)在所述P型有源区和所述N型有源区表面形成引线孔并溅射金属形成所述GaAs/Ge/GaAs异质结构的SPIN二极管。
进一步地，在上述实施例的基础上，在步骤(b)之前，包括：
(x1)在所述GeOI衬底表面生成SiO2材料形成第一SiO2层；
(x2)在所述第一SiO2层表面生成SiN材料形成第一SiN层以最终形成所述第一保护层；
(x3)采用第一掩膜版，利用干法刻蚀工艺刻蚀所述第一保护层及所述GeOI衬底以在所述GeOI衬底内形成隔离沟槽；
(x4)利用CVD工艺在所述隔离沟槽内填充隔离材料；
(x5)利用CMP工艺去除所述第一保护层及所述隔离沟槽外的所述隔离材料形成所述GaAs/Ge/GaAs异质结构的SPiN二极管的隔离区。
进一步地，在上述实施例的基础上，步骤(b)包括：
(b1)在所述GeOI衬底表面生成SiO2材料形成第二SiO2层；
(b2)在所述第二SiO2层表面生成SiN材料形成第二SiN层以最终形成所述第二保护层；
(b3)采用第二掩膜版，利用各向异性刻蚀工艺刻蚀所述第二保护层及所述顶层Ge层以在所述顶层Ge层形成所述第一沟槽和所述第二沟槽。
进一步地，在上述实施例的基础上，在步骤(c)之前，还包括：
(y1)在800℃～900℃下，氧化所述第一沟槽和所述第二沟槽以在所述第一沟槽和所述第二沟槽的内壁形成氧化层；
(y2)利用湿法刻蚀工艺，刻蚀所述第一沟槽和所述第二沟槽内壁的氧化层以完成所述第一型沟槽和所述第二沟槽内壁的平整化。
进一步地，在上述实施例的基础上，步骤(c)包括：
(c1)利用MOCVD工艺，在所述第一沟槽和所述第二沟槽内淀积GaAs材料；
(c2)利用CMP工艺，去除所述第一沟槽和所述第二沟槽外一定厚度的GaAs材料以完成所述第一沟槽和所述第二沟槽的平整化。
进一步地，在上述实施例的基础上，步骤(d)包括：
(d1)采用第三掩膜版，利用离子注入工艺对所述第一沟槽内的GaAs材料进行B离子注入形成所述P型有源区；
(d2)采用第四掩膜版，利用离子注入工艺在所述第二沟槽内的GaAs材料进行P离子注入形成所述N型有源区；
(d3)在所述P型有源区和所述N型有源区表面淀积SiO2材料，利用退火工艺激活所述P型有源区和所述N型有源区的杂质；
(d4)去除SiO2材料。
进一步地，在上述实施例的基础上，步骤(e)包括：
(e1)在整个衬底表面淀积SiO2材料；
(e2)采用第五掩膜版，利用各向异性刻蚀工艺，刻蚀所述P型有源区和所述N型有源区表面部分位置的SiO2材料形成所述引线孔；
(e3)在所述引线孔中溅射金属材料；
(e4)钝化处理并光刻PAD以形成所述GaAs/Ge/GaAs异质结构的SPIN二极管。
进一步地，在上述实施例的基础上，请参见图3，图3是本发明实施例提供的一种基于SPIN二极管的SOI基频率可重构耦合馈电环形天线的半导体基片结构示意图。所述第一SPIN二极管环(3)包括第一SPIN二极管串(8)，所述第二SPIN二极管环(4)包括第二SPIN二极管串(9)，且所述第一SPIN二极管环(3)及所述第二SPIN二极管环(4)的周长等于其所要接收信号的电磁波波长。
进一步地，请参见图4，图4是本发明实施例提供的一种基于SPIN二极管的SOI基频率可重构耦合馈电环形天线的介质板结构示意图。在上述实施例的基础上，在所述第一SPIN二极管串(8)及所述第二SPIN二极管串(9)两端设置有第一直流偏置线(5)及第二直流偏置线(6)，所述第一直流偏置线(5)及所述第二直流偏置线(6)采用重掺杂多晶硅制作在半导体基片上(1)，并且，所述金属微带贴片(10)包括主枝节(12)、第一分枝节(13)及第二分枝节(14)。
进一步地，在上述实施例的基础上，第一直流偏置线(5)、第二直流偏置线(6)分别接至电压正极，且任何工作时刻只能有一组直流偏置线接至电压正极，通过控制第一直流偏置线(5)或第二直流偏置线(6)上的电压即可选择性的使第一SPIN二极管串(8)或第二SPIN二极管串(9)处于正向导通状态，导通的SPIN二极管在本征区将产生固态等离子体，其具有类金属特性，可以用作天线的辐射结构。当不同的SPIN二极管串工作时，会改变天线的电尺寸长度，从而实现天线工作频率的可重构。
如图4所示，耦合式馈源(7)采用化学气相淀积方法制作于介质板(2)上，上表面为金属微带贴片(10)，下表面为金属接地板(11)，金属微带贴(10)包含有一个主枝节(12)、第一分枝节(13)及第二分枝节(14)。主枝节(10)宽度和介质板(2)厚度由馈源的阻抗匹配决定，另外耦合到内外环的能量越大，则主枝节(12)宽度越大。第一分枝节(13)及第二分枝节(14)长度和宽度由天线的阻抗匹配决定，可通过第一分枝节(13)及第二分枝节(14)长度和宽度变化调节天线的驻波。半导体基片和介质板之间的距离由天线的增益决定。
请参考图5和图6，图5是本发明实施例提供的一种SPIN二极管结构示意图；图6是本发明实施例提供的一种SPIN二极管串结构示意图。如图5所示，每个SPIN二极管串中包括多个SPIN二极管，且这些SPIN二极管串行连接。该SPIN二极管由P+区27、N+区26和本征区22组成，第一金属接触区23位于P+区27处，第二金属接触区24位于N+区26处，处于SPIN二极管串的一端的SPIN二极管的金属接触区23连接至直流偏置的正极，处于SPIN二极管串的另一端的SPIN二极管的金属接触区24，通过施加直流电压可使整个SPIN二极管串中所有SPIN二极管处于正向导通状态。当利用SPIN二极管正向偏置激发固态等离子体时，可用于天线的电磁辐射。而SPIN二极管不加偏置关闭时，则呈现半导体介质状态，可解决天线间的互耦问题，更利于可重构天线的设计。
实施例二
请参见图7a-图7r，图7a-图7r为本发明实施例的一种GaAs/Ge/GaAs异质结构的SPIN二极管的制备方法示意图，在上述实施例一的基础上，以制备沟道长度为22nm(固态等离子区域长度为100微米)的GaAs/Ge/GaAs异质结构的SPIN二极管为例进行详细说明，具体步骤如下：
步骤1，衬底材料制备步骤：
(1a)如图7a所示，选取(100)晶向，掺杂类型为p型，掺杂浓度为1014cm-3的GeOI衬底片101，顶层Ge的厚度为50μm；
(1b)如图7b所示，采用化学气相沉积(Chemical vapor deposition,简称CVD)的方法，在GeOI衬底上淀积一层40nm厚度的第一SiO2层201；
(1c)采用化学气相淀积的方法，在衬底上淀积一层2μm厚度的第一Si3N4/SiN层202；
步骤2，隔离制备步骤：
(2a)如图7c所示，采用掩膜版，通过光刻工艺在上述保护层上形成隔离区，湿法刻蚀隔离区第一Si3N4/SiN层202，形成隔离区图形；采用干法刻蚀，在隔离区形成宽5μm，深为50μm的深隔离槽301；
(2b)如图7d所示，采用CVD的方法，淀积SiO2 401将该深隔离槽填满；
(2c)如图7e所示，采用化学机械抛光(Chemical Mechanical Polishing，简称CMP)方法，去除表面第一Si3N4/SiN层202和第一SiO2层201，使GeOI衬底表面平整；
步骤3，P、N区深槽制备步骤：
(3a)如图7f所示，采用CVD方法，在衬底上连续淀积延二层材料，第一层为300nm厚度的第二SiO2层601，第二层为500nm厚度的第二Si3N4/SiN层602；
(3b)如图7g所示，采用掩膜版，光刻P、N区深槽，湿法刻蚀P、N区第二Si3N4/SiN层602和第二SiO2层601，形成P、N区图形；采用干法刻蚀，在P、N区形成宽4μm，深5μm的深槽701，P、N区槽的长度根据在所制备的天线中的应用情况而确定；
(3c)如图7h所示，在850℃下，高温处理10分钟，氧化槽内壁形成氧化层801，以使P、N区槽内壁平整；
(3d)如图7i所示，利用湿法刻蚀工艺去除P、N区槽内壁的氧化层801。
步骤4，P、N接触区制备步骤：
(4a)如图7j所示，采用有机金属化学气相沉积(Metal-organic Chemical VaporDeposition,简称MOCVD)工艺，在P、N区槽中淀积多晶GaAs1001，并将沟槽填满；
(4b)如图7k所示，采用CMP，去除表面多晶GaAs1001与第二Si3N4/SiN层602，使表面平整；
(4c)如图7l所示，采用CVD的方法，在表面淀积一层多晶GaAs1201，厚度为200～500nm；
(4d)如图7m所示，采用掩膜版，光刻P区有源区，采用带胶离子注入方法进行P+注入，使P区有源区掺杂浓度达到0.5×1020cm-3，去除光刻胶，形成P接触1301；
(4e)采用掩膜版，光刻N区有源区，采用带胶离子注入方法进行N+注入，使N区有源区掺杂浓度为0.5×1020cm-3，去除光刻胶，形成N接触1302；
(4f)如图7n所示，采用选择性刻蚀，刻蚀掉P、N接触区以外的多晶GaAs1201，形成P、N接触区；
(4g)如图7o所示，采用CVD的方法，在表面淀积SiO2 1501，厚度为800nm；
(4h)在1000℃，退火1分钟，使离子注入的杂质激活、并且推进GaAs中杂质；
步骤5，构成SPIN二极管步骤：
(5a)如图7p所示，在P、N接触区光刻引线孔1601；
(5b)如图7q所示，衬底表面溅射金属，在750℃合金形成金属硅化物1701，并刻蚀掉表面的金属；
(5c)衬底表面溅射金属，光刻引线；
(5d)如图7r所示，淀积Si3N4/SiN形成钝化层1801，光刻PAD，形成SPIN二极管，作为制备固态等离子天线材料。
本实施例中，上述各种工艺参数均为举例说明，依据本领域技术人员的常规手段所做的变换均为本申请之保护范围。
本发明制备的应用于固态等离子可重构天线的SPIN二极管，首先，所使用的锗材料，由于其高迁移率和大载流子寿命的特性，提高了SPIN二极管的固态等离子体浓度；另外，Ge基SPIN二极管的P区与N区采用了基于刻蚀的深槽刻蚀的多晶GaAs镶嵌工艺，该工艺能够提供突变结pi与ni结，并且能够有效地提高pi结、ni结的结深，使固态等离子体的浓度和分布的可控性增强，有利于制备出高性能的等离子天线；其次，锗材料由于其氧化物GeO热稳定性差的特性，P区和N区深槽侧壁平整化的处理可在高温环境自动完成，简化了材料的制备方法；再次，本发明制备的应用于固态等离子可重构天线的GeOI基SPIN二极管采用了一种基于刻蚀的深槽介质隔离工艺，有效地提高了器件的击穿电压，抑制了漏电流对器件性能的影响。
实施例三
请参照图8，图8为本发明实施例的异质Ge基SPIN二极管的器件结构示意图。该GaAs/Ge/GaAs异质结构的SPIN二极管采用上述如图2所示的制备方法制成，具体地，该GaAs/Ge/GaAs异质结构的SPIN二极管在GeOI衬底301上制备形成，且SPIN二极管的P区304、N区305以及横向位于该P区304和该N区305之间的i区(本征区)均位于该GeOI衬底的顶层Ge302内。其中，该SPIN二极管可以采用STI深槽隔离，即该P区304和该N区305外侧各设置有一隔离槽303，且该隔离槽303的深度大于等于该顶层Ge 302的厚度。
综上所述，本文中应用了具体个例对本发明固态等离子SPIN二极管及其制备方法的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制，本发明的保护范围应以所附的权利要求为准。
Claims (9)
1.一种用于环形天线的GaAs/Ge/GaAs异质SPIN二极管的制备方法，其特征在于，所述环形天线包括：
半导体基片(1)；
介质板(2)；
第一SPIN二极管环(3)、第二SPIN二极管环(4)、第一直流偏置线(5)及第二直流偏置线(6)，均设置于所述半导体基片(1)上；
耦合式馈源(7)，设置于所述介质板(2)上；
所述第一SPIN二极管环(3)、所述第二SPIN二极管环(4)、所述第一直流偏置线(5)及所述第二直流偏置线(6)均采用半导体工艺制作在所述半导体基片(1)上；所述第一SPIN二极管环(3)包括第一SPIN二极管串(8)，所述第二SPIN二极管环(4)包括第二SPIN二极管串(9)，所述第一SPIN二极管串(8)和所述第二SPIN二极管串(9)中包括多个串行连接的SPIN二极管；所述第一直流偏置线(5)设置在所述第一SPIN二极管串(8)两端，所述第二直流偏置线(6)设置在所述第二SPIN二极管串(9)两端，所述第一直流偏置线(5)及所述第二直流偏置线(6)采用重掺杂多晶硅制作在半导体基片上(1)；所述半导体基片(1)与所述介质板(2)平行且具有间距；
其中，所述SPIN二极管的制备方法包括如下步骤：
(a)选取GeOI衬底；
采用第一掩膜版，通过光刻工艺在所述GeOI衬底内形成隔离沟槽；其中，所述隔离沟槽的深度大于所述GeOI衬底中顶层Ge层和中间层SiO2层的厚度之和；
在所述隔离沟槽内填满隔离材料SiO2；
(b)刻蚀所述GeOI衬底的顶层Ge层以在所述顶层Ge层内形成第一沟槽和第二沟槽；步骤(b)包括：
采用第二掩膜版，利用湿法刻蚀工艺形成P、N区图形；采用干法刻蚀工艺形成所述第一沟槽和所述第二沟槽；其中，所述第一沟槽和所述第二沟槽的深度大于第二保护层的厚度，且小于所述第二保护层与所述顶层Ge层的厚度之和；所述第二保护层由所述衬底表面依次形成的第二SiO2层和第二Si3N4/SiN层构成；
(c)在所述第一沟槽和所述第二沟槽内淀积GaAs材料；步骤(c)包括：
利用MOCVD工艺，在所述第一沟槽和所述第二沟槽内填满多晶GaAs材料；
(d)利用第三掩膜版，利用带胶离子注入工艺，对所述第一沟槽内的GaAs材料进行P型离子注入形成P型有源区，利用第四掩膜版，利用带胶离子注入工艺，对所述第二沟槽内的GaAs材料进行N型离子注入形成N型有源区；
(e)在所述P型有源区和所述N型有源区表面形成引线孔并溅射金属形成所述GaAs/Ge/GaAs异质的SPIN二极管，包括：
在整个衬底表面淀积SiO2材料；
采用第五掩膜版，利用各向异性刻蚀工艺，刻蚀所述P型有源区和所述N型有源区表面部分位置的SiO2材料形成引线孔；
在所述引线孔中溅射金属材料；
钝化处理并光刻PAD以形成所述GaAs/Ge/GaAs异质的SPIN二极管。
2.如权利要求1所述的制备方法，其特征在于，在步骤(b)之前，还包括：
(x1)在所述GeOI衬底表面生成SiO2材料形成第一SiO2层；
(x2)在所述第一SiO2层表面生成SiN材料形成第一SiN层以最终形成第一保护层；
(x3)采用第一掩膜版，利用干法刻蚀工艺刻蚀所述第一保护层及所述GeOI衬底以在所述GeOI衬底内形成隔离沟槽；
(x4)利用CVD工艺在所述隔离沟槽内填充隔离材料；
(x5)利用CMP工艺去除所述第一保护层及所述隔离沟槽外的所述隔离材料形成所述GaAs/Ge/GaAs异质的SPIN二极管的隔离区。
3.如权利要求1所述的制备方法，其特征在于，步骤(b)包括：
(b1)在所述GeOI衬底表面生成SiO2材料形成第二SiO2层；
(b2)在所述第二SiO2层表面生成SiN材料形成第二SiN层以最终形成所述第二保护层；
(b3)采用第二掩膜版，利用各向异性刻蚀工艺刻蚀所述第二保护层及所述顶层Ge层以在所述顶层Ge层形成所述第一沟槽和所述第二沟槽。
4.如权利要求1所述的制备方法，其特征在于，在步骤(c)之前，还包括：
(y1)在800℃～900℃下，氧化所述第一沟槽和所述第二沟槽以在所述第一沟槽和所述第二沟槽的内壁形成氧化层；
(y2)利用湿法刻蚀工艺，刻蚀所述第一沟槽和所述第二沟槽内壁的氧化层以完成所述第一沟槽和所述第二沟槽内壁的平整化。
5.如权利要求1所述的制备方法，其特征在于，步骤(c)包括：
(c1)利用MOCVD工艺，在所述第一沟槽和所述第二沟槽内淀积GaAs材料；
(c2)利用CMP工艺，去除所述第一沟槽和所述第二沟槽外一定厚度的GaAs材料以完成所述第一沟槽和所述第二沟槽的平整化。
6.如权利要求1所述的制备方法，其特征在于，步骤(d)包括：
(d1)采用第三掩膜版，利用离子注入工艺对所述第一沟槽内的GaAs材料进行B离子注入形成所述P型有源区；
(d2)采用第四掩膜版，利用离子注入工艺在所述第二沟槽内的GaAs材料进行P离子注入形成所述N型有源区；
(d3)在所述P型有源区和所述N型有源区表面淀积SiO2材料，利用退火工艺激活所述P型有源区和所述N型有源区的杂质；
(d4)去除SiO2材料。
7.如权利要求1所述的制备方法，其特征在于，所述第一SPIN二极管环(3)及所述第二SPIN二极管环(4)的周长等于其所要接收信号的电磁波波长。
8.如权利要求1所述的制备方法，其特征在于，所述耦合式馈源(7)制作在所述介质板(2)上且其上表面为金属微带贴片(10)，下表面为金属接地板(11)。
9.如权利要求8所述的制备方法，其特征在于，所述金属微带贴片(10)包括主枝节(12)、第一分枝节(13)及第二分枝节(14)。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611184324.0A CN106783595B (zh) | 2016-12-20 | 2016-12-20 | 一种用于环形天线的GaAs/Ge/GaAs异质SPiN二极管的制备方法 |
| JP2019534803A JP6839791B2 (ja) | 2016-12-20 | 2017-11-14 | 環状アンテナに用いられるＧａＡｓ／Ｇｅ／ＧａＡｓ異質ＳＰｉＮダイオードの製造方法 |
| PCT/CN2017/110917 WO2018113453A1 (zh) | 2016-12-20 | 2017-11-14 | 一种用于环形天线的GaAs/Ge/GaAs异质SPiN二极管的制备方法 |
| US15/854,071 US10367247B2 (en) | 2016-12-20 | 2017-12-26 | Preparation method for GaAs/Ge/GaAs heterogeneous sprintronic (SPiN) diode for loop antenna |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611184324.0A CN106783595B (zh) | 2016-12-20 | 2016-12-20 | 一种用于环形天线的GaAs/Ge/GaAs异质SPiN二极管的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106783595A CN106783595A (zh) | 2017-05-31 |
| CN106783595B true CN106783595B (zh) | 2019-12-10 |
Family
ID=58894048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611184324.0A Expired - Fee Related CN106783595B (zh) | 2016-12-20 | 2016-12-20 | 一种用于环形天线的GaAs/Ge/GaAs异质SPiN二极管的制备方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP6839791B2 (zh) |
| CN (1) | CN106783595B (zh) |
| WO (1) | WO2018113453A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106783595B (zh) * | 2016-12-20 | 2019-12-10 | 琦星智能科技股份有限公司 | 一种用于环形天线的GaAs/Ge/GaAs异质SPiN二极管的制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101714591A (zh) * | 2009-11-10 | 2010-05-26 | 大连理工大学 | 一种硅光电二极管的制作方法 |
| CN102842595A (zh) * | 2011-06-20 | 2012-12-26 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2001252934A1 (en) * | 2000-03-20 | 2001-10-03 | Sarnoff Corporation | Surface pin device |
| US20050218397A1 (en) * | 2004-04-06 | 2005-10-06 | Availableip.Com | NANO-electronics for programmable array IC |
| CN102956993B (zh) * | 2012-11-14 | 2015-09-02 | 华南理工大学 | 基于s-pin二极管的方向图可重构圆盘型微带天线 |
| CN103682610B (zh) * | 2013-12-06 | 2016-05-11 | 中国科学院深圳先进技术研究院 | 可重构天线及其系统 |
| CN206422217U (zh) * | 2016-12-16 | 2017-08-18 | 陕西学前师范学院 | 频率可重构耦合馈电环形天线 |
| CN106783595B (zh) * | 2016-12-20 | 2019-12-10 | 琦星智能科技股份有限公司 | 一种用于环形天线的GaAs/Ge/GaAs异质SPiN二极管的制备方法 |
-
2016
- 2016-12-20 CN CN201611184324.0A patent/CN106783595B/zh not_active Expired - Fee Related
-
2017
- 2017-11-14 WO PCT/CN2017/110917 patent/WO2018113453A1/zh active Application Filing
- 2017-11-14 JP JP2019534803A patent/JP6839791B2/ja active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101714591A (zh) * | 2009-11-10 | 2010-05-26 | 大连理工大学 | 一种硅光电二极管的制作方法 |
| CN102842595A (zh) * | 2011-06-20 | 2012-12-26 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
Non-Patent Citations (2)
| Title |
|---|
| Silicon-Based Reconfigurable Antennas—Concepts, Analysis, Implementation, and Feasibility;Aly E. Fathy.etal;《IEEE Transactions on Microwave Theory and Techniques》;20030630;第Ⅰ-Ⅲ部分，图1-4、9、11-12 * |
| 小型平面天线的多频段及宽频带研究;王力;《中国优秀硕士学位论文全文数据库》;20100228;第4.2.1节，图4.3 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106783595A (zh) | 2017-05-31 |
| WO2018113453A1 (zh) | 2018-06-28 |
| JP2020503681A (ja) | 2020-01-30 |
| JP6839791B2 (ja) | 2021-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106816684A (zh) | 用于可重构多层全息天线的Ge基等离子pin二极管制备方法 | |
| CN106784019B (zh) | 一种Ge基固态等离子体PiN二极管及其制备方法 | |
| CN106783595B (zh) | 一种用于环形天线的GaAs/Ge/GaAs异质SPiN二极管的制备方法 | |
| WO2018113452A1 (zh) | 多层全息天线中AlAs-Ge-AlAs结构基等离子pin二极管的制造方法 | |
| CN106783600B (zh) | 一种固态等离子体PiN二极管及其制备方法 | |
| US10367247B2 (en) | Preparation method for GaAs/Ge/GaAs heterogeneous sprintronic (SPiN) diode for loop antenna | |
| CN106783593B (zh) | 应用于环形天线的Ge基异质固态等离子二极管的制备方法 | |
| US10177141B2 (en) | Preparation method for heterogeneous SiGe based plasma P-I-N diode string for sleeve antenna | |
| CN106601616B (zh) | 可重构多层全息天线中的异质Ge基pin二极管串制备方法 | |
| WO2018113454A1 (zh) | 用于套筒天线的异质SiGe基等离子pin二极管串的制备方法 | |
| CN106847899B (zh) | 用于可重构偶极子天线的GaAs/Ge/GaAs SPiN二极管串的制备方法 | |
| WO2018113542A1 (zh) | 可重构环形天线中基于台状有源区pin二极管串的制备方法 | |
| CN106783604B (zh) | AlAs-Ge-AlAs结构的基固态等离子体PiN二极管及其制备方法 | |
| CN106653867B (zh) | 基于台状有源区的固态等离子体PiN二极管及其制备方法 | |
| CN106847693B (zh) | 应用于可重构环形天线的GaAs固态等离子pin二极管制备方法 | |
| CN113013258B (zh) | SiGe-GeSn-SiGe异质结构高注入比PiN二极管阵列的制备方法及其器件 | |
| CN106816682A (zh) | 可重构全息天线中的固态等离子pin二极管的制备方法 | |
| CN112992677B (zh) | 异质InP-GeSn-InP深槽保护PiN二极管阵列的制备方法及其器件 | |
| CN112993043B (zh) | 一种Si-GeSn-Si异质GeSn基固态等离子体PiN二极管及制备方法 | |
| CN112993051B (zh) | 一种异质深槽PiN阵列的制备方法、器件及硅基可重构隐身天线 | |
| CN106783603B (zh) | 应用于套筒天线的异质Ge基等离子pin二极管的制备方法 | |
| CN106783599B (zh) | 制作偶极子天线的异质Ge基等离子pin二极管的制备方法 | |
| CN112992676B (zh) | 一种AlAs-GeSn-AlAs结构的高注入比异质PiN二极管的制备方法及其器件 | |
| CN106784020B (zh) | 异质SiGe基固态等离子体PiN二极管的制备方法及其器件 | |
| CN106847680B (zh) | 基于GaAs的频率可重构套筒偶极子天线的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20191023 Address after: 317604 Nanyu Industrial Zone, barley island development zone, Yuhuan City, Taizhou City, Zhejiang Province Applicant after: Qixing Intelligent Technology Co.,Ltd. Address before: 710065 No. 86 Leading Times Square (Block B), No. 2, Building No. 1, Unit 22, Room 12202, No. 51, High-tech Road, Xi'an High-tech Zone, Shaanxi Province Applicant before: XI'AN CREATION KEJI Co.,Ltd. |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20191210 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |