CN106847680B - 基于GaAs的频率可重构套筒偶极子天线的制备方法 - Google Patents
基于GaAs的频率可重构套筒偶极子天线的制备方法 Download PDFInfo
- Publication number
- CN106847680B CN106847680B CN201611184781.XA CN201611184781A CN106847680B CN 106847680 B CN106847680 B CN 106847680B CN 201611184781 A CN201611184781 A CN 201611184781A CN 106847680 B CN106847680 B CN 106847680B
- Authority
- CN
- China
- Prior art keywords
- type
- spin diode
- region
- sleeve
- type groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910001218 Gallium arsenide Inorganic materials 0.000 title claims abstract description 64
- 238000002360 preparation method Methods 0.000 title claims abstract description 19
- 239000000463 material Substances 0.000 claims abstract description 55
- 238000000034 method Methods 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 claims abstract description 25
- 239000010410 layer Substances 0.000 claims description 53
- 238000002955 isolation Methods 0.000 claims description 30
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 28
- 229920005591 polysilicon Polymers 0.000 claims description 19
- 238000005468 ion implantation Methods 0.000 claims description 16
- 238000005229 chemical vapour deposition Methods 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 13
- 239000012535 impurity Substances 0.000 claims description 13
- 238000001259 photo etching Methods 0.000 claims description 12
- 238000001039 wet etching Methods 0.000 claims description 11
- 238000011049 filling Methods 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 238000009792 diffusion process Methods 0.000 claims description 7
- 239000003292 glue Substances 0.000 claims description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- 239000011241 protective layer Substances 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 230000003213 activating effect Effects 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052681 coesite Inorganic materials 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- 229910052906 cristobalite Inorganic materials 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 229910052682 stishovite Inorganic materials 0.000 claims description 3
- 229910052905 tridymite Inorganic materials 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims 2
- 229910052751 metal Inorganic materials 0.000 abstract description 11
- 239000002184 metal Substances 0.000 abstract description 11
- 230000010354 integration Effects 0.000 abstract 1
- 230000009191 jumping Effects 0.000 abstract 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 46
- 238000010586 diagram Methods 0.000 description 12
- 150000002500 ions Chemical class 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 239000007787 solid Substances 0.000 description 3
- 229910017214 AsGa Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000005404 monopole Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000005275 alloying Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000036470 plasma concentration Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q1/00—Details of, or arrangements associated with, antennas
- H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
- H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q23/00—Antennas with active circuits or circuit elements integrated within them or attached to them
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q7/00—Loop antennas with a substantially uniform current distribution around the loop and having a directional radiation pattern in a plane perpendicular to the plane of the loop
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Variable-Direction Aerials And Aerial Arrays (AREA)
Abstract
本发明涉及一种基于GaAs的频率可重构套筒偶极子天线的制备方法。该方法包括：选取GeOI衬底；在所述GeOI衬底表面生长GaAs材料；在所述GaAs材料上按照所述套筒偶极子天线的结构制作多个SPiN二极管串；制作直流偏置线以连接所述SPiN二极管串与直流偏置电源；利用多个所述SPiN二极管串制作所述天线臂和所述套筒；制作所述同轴馈线以连接所述天线臂及所述套筒，最终形成所述套筒偶极子天线。本发明实施例的套筒偶极子天线，通过金属直流偏置线控制SPiN二极管导通，形成等离子天线臂及套筒长度的可调，从而实现天线工作频率的可重构，具有易集成、可隐身、频率可快速跳变的特点。
Description
技术领域
本发明属于半导体技术领域，具体涉及一种基于GaAs的频率可重构套筒偶极子天线的制备方法。
背景技术
在天线技术发展迅猛的今天，传统的套筒单极子天线以其宽频带、高增益、结构简单、馈电容易且纵向尺寸、方位面全向等诸多优点广泛应用于车载、舰载和遥感等通信系统中。但是普遍使用的套筒单极子天线的电特征不仅依赖于套筒结构，且与地面有很大的关系，这就很难满足舰载通信工程中架高天线对宽频带和小型化的需求。
套筒偶极子天线是天线辐射体外加上了一个与之同轴的金属套筒而形成的振子天线。套筒天线在加粗振子的同时，引入不对称馈电，起到了类似电路中参差调谐的作用，进而更有效地展宽了阻抗带宽。同时，为突破传统天线固定不变的工作性能难以满足多样的系统需求和复杂多变的应用环境，可重构天线的概念得到重视并获得发展。可重构微带天线因其体积小，剖面低等优点成为可重构天线研究的热点。基于此，可重构的套筒偶极子天线成为当前市场前景较好的产品之一。
随着微电子技术的发展，采用半导体材料制作可重构天线已经成为当前技术发展的趋势。因此，如何采用半导体工艺技术设计出结构简单，易于实现的频率可重构的套筒偶极子天线，是本领域技术人员亟需解决的问题。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种SPiN二极管可重构等离子套筒偶极子天线。本发明要解决的技术问题通过以下技术方案实现：
本发明的实施例提供了一种基于GaAs的频率可重构套筒偶极子天线的制备方法，其中，所述套筒偶极子天线包括GaAs衬底材料、天线臂、套筒、同轴馈线、直流偏置线；其中，所述制备方法包括：
选取GeOI衬底；
在所述GeOI衬底表面生长GaAs材料；
在所述GaAs材料上按照所述套筒偶极子天线的结构制作多个SPiN二极管串；
制作直流偏置线以连接所述SPiN二极管串与直流偏置电源；
利用多个所述SPiN二极管串制作所述天线臂和所述套筒；
制作所述同轴馈线以连接所述天线臂及所述套筒，最终形成所述套筒偶极子天线。
在本发明的一个实施例中，在所述GaAs材料上按照所述套筒偶极子天线的结构制作多个SPiN二极管串，包括：
(a)在所述GaAs材料及所述GeOI衬底上按照所述套筒偶极子天线的结构设置隔离区；
(b)刻蚀所述GaAs材料形成P型沟槽和N型沟槽；
(c)在所述P型沟槽和所述N型沟槽内采用离子注入形成第一P型有源区和第一N型有源区；
(d)填充所述P型沟槽和所述N型沟槽，并采用离子注入工艺在所述GaAs材料内形成第二P型有源区和第二N型有源区；
(e)在所述GaAs材料表面形成引线以形成横向SPiN二极管；
(f)光刻PAD以实现多个所述横向SPiN二极管的串行连接从而形成多个所述SPiN二极管串。
在本发明的一个实施例中，步骤(a)包括：
(a1)在所述GaAs材料表面形成第一保护层；
(a2)利用光刻工艺在所述第一保护层上形成第一隔离区图形；
(a3)利用干法刻蚀工艺在所述第一隔离区图形的指定位置处刻蚀所述第一保护层、所述GaAs材料及所述GeOI衬底以形成隔离槽，且所述隔离槽的深度大于等于所述GaAs材料的厚度；
(a4)填充所述隔离槽以形成所述隔离区。
在本发明的一个实施例中，步骤(c)包括：
(c1)氧化所述P型沟槽和所述N型沟槽以使所述P型沟槽和所述N型沟槽的内壁形成氧化层；
(c2)利用湿法刻蚀工艺刻蚀所述P型沟槽和所述N型沟槽内壁的氧化层以完成所述P型沟槽和所述N型沟槽内壁的平整化；
(c3)对所述P型沟槽和所述N型沟槽进行离子注入以形成所述第一P型有源区和所述第一N型有源区。
在本发明的一个实施例中，所述第一N型有源区为沿离子扩散方向距所述N型沟槽侧壁和底部深度小于1微米的区域，所述第一P型有源区为沿离子扩散方向距所述P型沟槽侧壁和底部深度小于1微米的区域。
在本发明的一个实施例中，步骤(d)，包括：
(d1)利用多晶硅填充所述P型沟槽和N型沟槽以形成P+区(27)和N+区(26)；
(d2)平整化处理所述GaAs材料后，在所述GaAs材料上形成多晶硅层；
(d3)光刻所述多晶硅层，并采用带胶离子注入的方法对所述P+区(27)和所述N+区(26)注入P型杂质和N型杂质以形成第二P型有源区和第二N型有源区且同时形成P型接触区和N型接触区；
(d4))去除光刻胶；
(d5)利用湿法刻蚀去除P型电极和N型电极以外的所述多晶硅。
在本发明的一个实施例中，步骤(e)包括：
在所述AsGa材料上生成二氧化硅；
利用退火工艺激活所述P型有源区和N型有源区中的杂质；
在所述P+区(27)和所述N+区(26)光刻引线孔以形成引线。
在本发明的一个实施例中，制备直流偏置线，包括：
利用CVD工艺采用铜、铝或者高掺杂的多晶硅制备形成所述直流偏置线。
在本发明的一个实施例中，利用多个所述SPiN二极管串制作所述天线臂和所述套筒，包括：
划分多个所述SPiN二极管串形成SPiN二极管天线臂、第一SPiN二极管套筒及第二SPiN二极管套筒，其中所述SPiN二极管天线臂、所述第一SPiN二极管套筒及所述第二SPiN二极管套筒均包括串行连接的相同个数的所述SPiN二极管串，且对应位置的所述SPiN二极管串包括相同个数的横向SPiN二极管。
在本发明的一个实施例中，制作所述同轴馈线，包括：
将所述同轴馈线的内芯线连接至所述SPiN二极管天线臂且将所述同轴馈线的外导体连接至所述第一SPiN二极管套筒与所述第二SPiN二极管套筒。
与现有技术相比，本发明的有益效果：
本发明制备的基于GaAs的频率可重构套筒偶极子天线，体积小、剖面低，结构简单、易于加工、无复杂馈源结构、频率可快速跳变，且天线关闭时将处于电磁波隐身状态，可用于各种跳频电台或设备；由于其所有组成部分均在半导体基片一侧，为平面结构，易于组阵，可用作相控阵天线的基本组成单元。
附图说明
图1为本发明实施例提供的一种基于GaAs的频率可重构套筒偶极子天线的结构示意图；
图2为本发明实施例提供的一种基于GaAs的频率可重构套筒偶极子天线的制备方法示意图；
图3为本发明实施例提供的一种SPiN二极管串的制备方法示意图；
图4为本发明实施例提供的一种横向SPiN二极管的结构示意图；
图5为本发明实施例提供的一种SPiN二极管串的结构示意图；以及
图6a-图6s为本发明实施例的一种横向SPiN二极管的制备方法示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1，图1为本发明实施例提供的一种基于GaAs的频率可重构套筒偶极子天线的结构示意图。该天线包括GaAs衬底材料1、SPiN二极管天线臂2、第一SPiN二极管套筒3、第二SPiN二极管套筒4、同轴馈线5、直流偏置线9、10、11、12、13、14、15、16、17、18、19；其中，
所述SPiN二极管天线臂2、所述第一SPiN二极管套筒3、所述第二SPiN二极管套筒4及所述直流偏置线9、10、11、12、13、14、15、16、17、18、19均制作于所述GaAs衬底材料1上；所述SPiN二极管天线臂2与所述第一SPiN二极管套筒3及所述第二SPiN二极管套筒4通过所述同轴馈线5连接，所述同轴馈线5的内芯线7连接所述SPiN二极管天线臂2且所述同轴馈线5的外导体8连接所述第一SPiN二极管套筒3及所述第二SPiN二极管套筒4；
其中，所述SPiN二极管天线臂2包括串行连接的SPiN二极管w1、w2、w3，所述第一SPiN二极管套筒3包括串行连接的SPiN二极管w4、w5、w6，所述第二SPiN二极管套筒4包括串行连接的SPiN二极管w7、w8、w9，每个所述SPiN二极管串w1、w2、w3、w4、w5、w6、w7、w8、w9通过对应的所述直流偏置线9、10、11、12、13、14、15、16、17、18、19连接至直流偏置电源。
该天线是通过金属直流偏置线控制SPiN二极管导通时形成的等离子天线臂及套筒长度实现天线工作频率的可重构，本发明的天线具有易集成、可隐身、频率可快速跳变的特点。
请参见图2，图2本发明实施例提供的一种基于GaAs的频率可重构套筒偶极子天线的制备方法示意图。该天线的制备方法可以包括：
选取GeOI衬底；
在所述GeOI衬底表面生长GaAs材料；
在所述GaAs材料上按照所述套筒偶极子天线的结构制作多个SPiN二极管串；
制作直流偏置线以连接所述SPiN二极管串与直流偏置电源；
利用多个所述SPiN二极管串制作所述天线臂和所述套筒；
制作所述同轴馈线以连接所述天线臂及所述套筒，最终形成所述套筒偶极子天线。
其中，采用GeOI衬底并在GeOI衬底上淀积GaAs层的原因在于，GaAs材料与Ge的晶格失配特别小，所以在GeOI衬底上上生长GaAs并以此来制备固态等离子pin二极管会得到性能比较好的器件；且GaAs材料的载流子迁移率比较大，故可提高器件性能。
其中，制备直流偏置线，可以包括：
利用CVD工艺采用铜、铝或者高掺杂的多晶硅制备形成所述直流偏置线。
可选地，利用多个所述SPiN二极管串制作所述天线臂和所述套筒，包括：
划分多个所述SPiN二极管串形成SPiN二极管天线臂、第一SPiN二极管套筒及第二SPiN二极管套筒，其中所述SPiN二极管天线臂、所述第一SPiN二极管套筒及所述第二SPiN二极管套筒均包括串行连接的相同个数的所述SPiN二极管串，且对应位置的所述SPiN二极管串包括相同个数的横向SPiN二极管。
优选地，制作所述同轴馈线，可以包括：
将所述同轴馈线的内芯线连接至所述SPiN二极管天线臂且将所述同轴馈线的外导体连接至所述第一SPiN二极管套筒与所述第二SPiN二极管套筒。
需要说明的是，上述步骤并非具有特定的制作顺序，在实际制备中可以根据实际情况进行调整，此处不做限制。
本实施例中，SPiN二极管天线臂和SPiN二极管套筒均包括N段SPiN二极管串，N的取值范围为N≥2。且每段SPiN二极管串中的SPiN二极管的个数可根据实际需要选取，此处不做任何限制。
优选地，N＝3。即所述SPiN二极管天线臂2包括三段SPiN二极管串w1、w2、w3。所述第一SPiN二极管套筒3和所述第二SPiN二极管套筒4分别包括三段SPiN二极管串，其中，所述第一SPiN二极管套筒3包括三段SPiN二极管串w4、w5、w6，所述第二SPiN二极管套筒4包括三段SPiN二极管串w7、w8、w9。且所述SPiN二极管串w1和所述SPiN二极管串w6、所述SPiN二极管串w9的长度相等，所述SPiN二极管串w2和所述SPiN二极管串w5、所述SPiN二极管串w8的长度相等，所述SPiN二极管串w3和所述SPiN二极管串w4、所述SPiN二极管串w7的长度相等。每一个SPiN二极管串亦有直流偏置线外接电压正极。
本实施例制备的天线，其频率可重构偶极子天线体积小、剖面低，结构简单、易于加工、无复杂馈源结构、频率可快速跳变，且天线关闭时将处于电磁波隐身状态，可用于各种跳频电台或设备；由于其所有组成部分均在半导体基片一侧，为平面结构，易于组阵，可用作相控阵天线的基本组成单元。
实施例二
请参见图3，图3为本发明实施例提供的一种SPiN二极管串的制备方法示意图。该制备方法可以包括如下步骤：
(a)在所述GaAs材料及所述GeOI衬底上按照所述套筒偶极子天线的结构设置隔离区；
(b)刻蚀所述GaAs材料形成P型沟槽和N型沟槽；
(c)在所述P型沟槽和所述N型沟槽内采用离子注入形成第一P型有源区和第一N型有源区；
(d)填充所述P型沟槽和所述N型沟槽，并采用离子注入工艺在所述GaAs材料内形成第二P型有源区和第二N型有源区；
(e)在所述GaAs材料表面形成引线以形成横向SPiN二极管；
(f)光刻PAD以实现多个所述横向SPiN二极管的串行连接从而形成多个所述SPiN二极管串。
其中，步骤(a)可以包括：
(a1)在所述GaAs材料表面形成第一保护层；
(a2)利用光刻工艺在所述第一保护层上形成第一隔离区图形；
(a3)利用干法刻蚀工艺在所述第一隔离区图形的指定位置处刻蚀所述第一保护层、所述GaAs材料及所述GeOI衬底以形成隔离槽，且所述隔离槽的深度大于等于所述GaAs材料的厚度；
(a4)填充所述隔离槽以形成所述隔离区。
其中，步骤(c)可以包括：
(c1)氧化所述P型沟槽和所述N型沟槽以使所述P型沟槽和所述N型沟槽的内壁形成氧化层；
(c2)利用湿法刻蚀工艺刻蚀所述P型沟槽和所述N型沟槽内壁的氧化层以完成所述P型沟槽和所述N型沟槽内壁的平整化；具体地，平整化处理可以采用如下步骤：氧化P型沟槽和N型沟槽以使P型沟槽和N型沟槽的内壁形成氧化层；利用湿法刻蚀工艺刻蚀P型沟槽和N型沟槽内壁的氧化层以完成P型沟槽和N型沟槽内壁的平整化。这样做的好处在于：可以防止沟槽侧壁的突起形成电场集中区域，造成Pi和Ni结击穿。
(c3)对所述P型沟槽和所述N型沟槽进行离子注入以形成所述第一P型有源区和所述第一N型有源区。所述第一N型有源区为沿离子扩散方向距所述N型沟槽侧壁和底部深度小于1微米的区域，所述第一P型有源区为沿离子扩散方向距所述P型沟槽侧壁和底部深度小于1微米的区域。
形成第一有源区的目的在于：在沟槽的侧壁形成一层均匀的重掺杂区域，该区域即为Pi和Ni结中的重掺杂区，而第一有源区的形成具有如下几个好处，以槽中填入多晶硅作为电极为例说明，第一、避免了多晶硅与Si之间的异质结与Pi和Ni结重合，导致的性能的不确定性；第二、可以利用多晶硅中杂质的扩散速度比Si中快的特性，进一步向P和N区扩散，进一步提高P和N区的掺杂浓度；第三、这样做防止了在多晶硅工艺过程中，多晶硅生长的不均性造成的多晶硅与槽壁之间形成空洞，该空洞会造成多晶硅与侧壁的接触不好，影响器件性能。
其中，步骤(d)可以包括：
(d1)利用多晶硅填充所述P型沟槽和N型沟槽以形成P+区(27)和N+区(26)；
(d2)平整化处理所述GaAs材料后，在所述GaAs材料上形成多晶硅层；
(d3)光刻所述多晶硅层，并采用带胶离子注入的方法对所述P+区(27)和所述N+区(26)注入P型杂质和N型杂质以形成第二P型有源区和第二N型有源区且同时形成P型接触区和N型接触区；
(d4))去除光刻胶；
(d5)利用湿法刻蚀去除P型电极和N型电极以外的所述多晶硅。
其中，步骤(e)可以包括：
(e1)在所述AsGa材料上生成二氧化硅；
(e2)利用退火工艺激活所述P型有源区和N型有源区中的杂质；
(e3)在所述P+区(27)和所述N+区(26)光刻引线孔以形成引线。
请一并参见图4及图5，图4为本发明实施例提供的一种横向SPiN二极管的结构示意图；图5为本发明实施例提供的一种SPiN二极管串的结构示意图。每个SPiN二极管串中包括多个横向SPiN二极管，且这些SPiN二极管串行连接。所述SPiN二极管串中的横向SPiN二极管由P+区27、N+区26和本征区22组成，金属接触区23位于P+区27处，金属接触区24位于N+区26处，处于SPiN二极管串的一端的横向SPiN二极管的金属接触区23连接至直流偏置的正极，处于SPiN二极管串的另一端的横向SPiN二极管的金属接触区24连接至直流偏置的负极，通过施加直流电压可使整个SPiN二极管串中所有横向SPiN二极管处于正向导通状态。
实施例三
请参见图6a-图6s，图6a-图6s为本发明实施例的一种横向SPiN二极管的制备方法示意图。本实施例在上述实施例的基础上，以制备等离子区域长度为100μm的基于GaAs的SPiN二极管(固态等离子PiN二极管)为例对SPiN二极管的制备进行详细说明，具体步骤如下：
步骤1，衬底材料制备步骤：
(1a)如图6a所示，选取(100)晶向的GeOI衬底片101，并利用MOCVD方法在顶层Ge上淀积GaAs层102，掺杂类型为p型，掺杂浓度为1014cm-3，顶层GaAs的厚度为50μm；
(1b)如图6b所示，采用化学气相沉积(Chemical vapor deposition，简称CVD)的方法，在GaAs上淀积一层40nm厚度的第一SiO2层201；
(1c)采用化学气相淀积的方法，在衬底上淀积一层2μm厚度的第一Si3N4/SiN层202；
步骤2，隔离制备步骤：
(2a)如图6c所示，通过光刻工艺在上述保护层上形成隔离区，湿法刻蚀隔离区第一Si3N4/SiN层202，形成隔离区图形；采用干法刻蚀，在隔离区形成宽5μm，深为50μm的深隔离槽301；
(2b)如图6d所示，光刻隔离区之后，采用CVD的方法，淀积SiO2将该深隔离槽填满；
(2c)如图6e所示，采用化学机械抛光(Chemical Mechanical Polishing，简称CMP)方法，去除表面第一Si3N4/SiN层202和第一SiO2层201，使衬底表面平整；
步骤3，P、N区深槽制备步骤：
(3a)如图6f所示，采用CVD方法，在衬底上连续淀积延二层材料，第一层为300nm厚度的第二SiO2层601，第二层为500nm厚度的第二Si3N4/SiN层602；
(3b)如图6g所示，光刻P、N区深槽，湿法刻蚀P、N区第二Si3N4/SiN层602和第二SiO2层601，形成P、N区图形；采用干法刻蚀，在P、N区形成宽4μm，深5μm的深槽701，P、N区槽的长度根据在所制备的天线中的应用情况而确定；
(3c)如图6h所示，在850℃下，高温处理10分钟，氧化槽内壁形成氧化层801，以使P、N区槽内壁平整；
(3d)如图6i所示，利用湿法刻蚀工艺去除P、N区槽内壁的氧化层801。
步骤4，P、N接触区制备步骤：
(4a)如图6j所示，光刻P区深槽，采用带胶离子注入的方法对P区槽侧壁进行p+注入，使侧壁上形成薄的p+有源区1001，浓度达到0.5×1020cm-3，除掉光刻胶；
(4b)光刻N区深槽，采用带胶离子注入的方法对N区槽侧壁进行n+注入，使侧壁上形成薄的n+有源区1002，浓度达到0.5×1020cm-3，除掉光刻胶；
(4c)如图6k所示，采用CVD的方法，在P、N区槽中淀积多晶硅1101，并将沟槽填满；
(4d)如图6l所示，采用CMP，去除表面多晶硅1101与第二Si3N4/SiN层602，使表面平整；
(4e)如图6m所示，采用CVD的方法，在表面淀积一层多晶硅1301，厚度为200～500nm；
(4f)如图6n所示，光刻P区有源区，采用带胶离子注入方法进行p+注入，使P区有源区掺杂浓度达到0.5×1020cm-3，去除光刻胶，形成P接触1401；
(4g)光刻N区有源区，采用带胶离子注入方法进行n+注入，使N区有源区掺杂浓度为0.5×1020cm-3，去除光刻胶，形成N接触1402；
(4h)如图6o所示，采用湿法刻蚀，刻蚀掉P、N接触区以外的多晶硅1301，形成P、N接触区；
(4i)如图6p所示，采用CVD的方法，在表面淀积SiO2 1601，厚度为800nm；
(4j)在1000℃，退火1分钟，使离子注入的杂质激活、并且推进多晶硅中杂质；
步骤5，构成PIN二极管步骤：
(5a)如图6q所示，在P、N接触区光刻引线孔1701；
(5b)如图6r所示，衬底表面溅射金属，在750℃合金形成金属硅化物1801，并刻蚀掉表面的金属；
(5c)衬底表面溅射金属，光刻引线；
(5d)如图6s所示，淀积Si3N4/SiN形成钝化层1901，光刻PAD，形成PIN二极管，作为制备套筒偶极子天线的材料。
本实施例中，上述各种工艺参数均为举例说明，依据本领域技术人员的常规手段所做的变换均为本申请之保护范围。
本发明制备的应用于套筒偶极子天线的SPiN二极管，首先，所使用的GaAs材料，由于其高迁移率和大载流子寿命的特性，提高了SPiN二极管的固态等离子体浓度；另外，SPiN二极管的P区与N区采用了基于刻蚀的深槽刻蚀的多晶硅镶嵌工艺，该工艺能够提供突变结pi与ni结，并且能够有效地提高pi结、ni结的结深，使固态等离子体的浓度和分布的可控性增强，有利于制备出高性能的等离子天线；再次，本发明制备的应用于套筒偶极子天线的SPiN二极管采用了一种基于刻蚀的深槽介质隔离工艺，有效地提高了器件的击穿电压，抑制了漏电流对器件性能的影响。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (8)
1.一种基于GaAs的频率可重构套筒偶极子天线的制备方法，其特征在于，所述套筒偶极子天线包括GaAs衬底材料、天线臂、套筒、同轴馈线、直流偏置线；其中，所述制备方法包括：
选取GeOI衬底；
在所述GeOI衬底表面生长GaAs材料；
在所述GaAs材料上按照所述套筒偶极子天线的结构制作多个SPiN二极管串；
在所述GaAs材料上按照所述套筒偶极子天线的结构制作多个SPiN二极管串，包括：
(a)在所述GaAs材料及所述GeOI衬底上按照所述套筒偶极子天线的结构设置隔离区；
所述步骤(a)包括：
(a1)在所述GaAs材料表面形成第一保护层，所述第一保护层包括依次层叠的第一SiO2层和第一Si3N4/SiN层；
(a2)利用光刻工艺在所述第一保护层上形成第一隔离区图形；
(a3)利用干法刻蚀工艺在所述第一隔离区图形的指定位置处刻蚀所述第一保护层、所述GaAs材料及所述GeOI衬底以形成隔离槽，且所述隔离槽的深度大于等于所述GaAs材料的厚度；
(a4)填充所述隔离槽以形成所述隔离区；
(b)刻蚀所述GaAs材料形成P型沟槽和N型沟槽；
所述步骤(b)包括：
(b1)采用CVD方法，在所述GaAs材料上淀积外延二层材料，第一层材料为300nm厚度的第二SiO2层，第二层为500nm厚度的第二Si3N4/SiN层；
(b2)利用湿法刻蚀P、N区的第二Si3N4/SiN层和第二SiO2层，形成P、N区图形；采用干法刻蚀，在P、N区形成两个深槽；
(b3)在850℃下，高温处理10分钟，氧化所述两个深槽的内壁形成氧化层，以使P、N区的深槽内壁平整；
(b4)利用湿法刻蚀工艺去除P、N区深槽内壁的氧化层，形成P型沟槽和N型沟槽；
(c)在所述P型沟槽和所述N型沟槽内采用离子注入形成第一P型有源区和第一N型有源区；
(d)填充所述P型沟槽和所述N型沟槽，并采用离子注入工艺在所述GaAs材料内形成第二P型有源区和第二N型有源区；
(e)在所述GaAs材料表面形成引线以形成横向SPiN二极管；
(f)光刻PAD以实现多个所述横向SPiN二极管的串行连接从而形成多个所述SPiN二极管串；
制作直流偏置线以连接所述SPiN二极管串与直流偏置电源；
利用多个所述SPiN二极管串制作所述天线臂和所述套筒；
制作所述同轴馈线以连接所述天线臂及所述套筒，最终形成所述套筒偶极子天线。
2.根据权利要求1所述的制备方法，其特征在于，步骤(c)包括：
(c1)氧化所述P型沟槽和所述N型沟槽以使所述P型沟槽和所述N型沟槽的内壁形成氧化层；
(c2)利用湿法刻蚀工艺刻蚀所述P型沟槽和所述N型沟槽内壁的氧化层以完成所述P型沟槽和所述N型沟槽内壁的平整化；
(c3)对所述P型沟槽和所述N型沟槽进行离子注入以形成所述第一P型有源区和所述第一N型有源区。
3.根据权利要求2所述的制备方法，其特征在于，所述第一N型有源区为沿离子扩散方向距所述N型沟槽侧壁和底部深度小于1微米的区域，所述第一P型有源区为沿离子扩散方向距所述P型沟槽侧壁和底部深度小于1微米的区域。
4.根据权利要求2所述的制备方法，其特征在于，步骤(d)，包括：
(d1)利用多晶硅填充所述P型沟槽和N型沟槽以形成P+区(27)和N+区(26)；
(d2)平整化处理所述GaAs材料后，在所述GaAs材料上形成多晶硅层；
(d3)光刻所述多晶硅层，并采用带胶离子注入的方法对所述P+区(27)和所述N+区(26)注入P型杂质和N型杂质以形成第二P型有源区和第二N型有源区且同时形成P型接触区和N型接触区；
(d4)去除光刻胶；
(d5)利用湿法刻蚀去除所述P型接触区和N型接触区以外的所述多晶硅。
5.根据权利要求4所述的制备方法，其特征在于，步骤(e)包括：
在所述GaAs材料上生成二氧化硅；
利用退火工艺激活所述P型有源区和N型有源区中的杂质；
在所述P+区(27)和所述N+区(26)光刻引线孔以形成引线。
6.根据权利要求1所述的制备方法，其特征在于，制备直流偏置线，包括：
利用CVD工艺采用铜或者铝制备形成所述直流偏置线。
7.根据权利要求1所述的制备方法，其特征在于，利用多个所述SPiN二极管串制作所述天线臂和所述套筒，包括：
划分多个所述SPiN二极管串形成SPiN二极管天线臂、第一SPiN二极管套筒及第二SPiN二极管套筒，其中所述SPiN二极管天线臂、所述第一SPiN二极管套筒及所述第二SPiN二极管套筒均包括串行连接的相同个数的所述SPiN二极管串，且对应位置的所述SPiN二极管串包括相同个数的横向SPiN二极管。
8.根据权利要求7所述的制备方法，其特征在于，制作所述同轴馈线，包括：
将所述同轴馈线的内芯线连接至所述SPiN二极管天线臂且将所述同轴馈线的外导体连接至所述第一SPiN二极管套筒与所述第二SPiN二极管套筒。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611184781.XA CN106847680B (zh) | 2016-12-20 | 2016-12-20 | 基于GaAs的频率可重构套筒偶极子天线的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611184781.XA CN106847680B (zh) | 2016-12-20 | 2016-12-20 | 基于GaAs的频率可重构套筒偶极子天线的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106847680A CN106847680A (zh) | 2017-06-13 |
| CN106847680B true CN106847680B (zh) | 2021-03-05 |
Family
ID=59140785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611184781.XA Active CN106847680B (zh) | 2016-12-20 | 2016-12-20 | 基于GaAs的频率可重构套筒偶极子天线的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106847680B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6815771B2 (en) * | 2001-10-29 | 2004-11-09 | Kawasaki Microelectronics, Inc. | Silicon on insulator device and layout method of the same |
| CN101714591A (zh) * | 2009-11-10 | 2010-05-26 | 大连理工大学 | 一种硅光电二极管的制作方法 |
| CN102842595A (zh) * | 2011-06-20 | 2012-12-26 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102790084B (zh) * | 2011-05-16 | 2016-03-16 | 中国科学院上海微系统与信息技术研究所 | 锗和iii-v混合共平面的soi半导体结构及其制备方法 |
| CN105118781B (zh) * | 2015-09-02 | 2017-09-15 | 西安科技大学 | 具有突变结的utb‑soi隧穿场效应晶体管及制备方法 |
-
2016
- 2016-12-20 CN CN201611184781.XA patent/CN106847680B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6815771B2 (en) * | 2001-10-29 | 2004-11-09 | Kawasaki Microelectronics, Inc. | Silicon on insulator device and layout method of the same |
| CN101714591A (zh) * | 2009-11-10 | 2010-05-26 | 大连理工大学 | 一种硅光电二极管的制作方法 |
| CN102842595A (zh) * | 2011-06-20 | 2012-12-26 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
Non-Patent Citations (1)
| Title |
|---|
| "Silicon-Based Reconfigurable Antennas—Concepts, Analysis, Implementation, and Feasibility";Aly E.Fathy 等;《IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES》;20030630;第51卷(第6期);第Ⅰ-Ⅲ部分，图1-4、12 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106847680A (zh) | 2017-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106784019B (zh) | 一种Ge基固态等离子体PiN二极管及其制备方法 | |
| WO2018113452A1 (zh) | 多层全息天线中AlAs-Ge-AlAs结构基等离子pin二极管的制造方法 | |
| CN112993045B (zh) | 异质GeSn基固态等离子体PiN二极管的制备方法及其器件 | |
| CN106847680B (zh) | 基于GaAs的频率可重构套筒偶极子天线的制备方法 | |
| CN106783593B (zh) | 应用于环形天线的Ge基异质固态等离子二极管的制备方法 | |
| US10177141B2 (en) | Preparation method for heterogeneous SiGe based plasma P-I-N diode string for sleeve antenna | |
| CN106847692B (zh) | 用于多层全息天线的GaAs基横向等离子pin二极管的制备方法 | |
| CN106783595B (zh) | 一种用于环形天线的GaAs/Ge/GaAs异质SPiN二极管的制备方法 | |
| WO2018113454A1 (zh) | 用于套筒天线的异质SiGe基等离子pin二极管串的制备方法 | |
| US10367247B2 (en) | Preparation method for GaAs/Ge/GaAs heterogeneous sprintronic (SPiN) diode for loop antenna | |
| CN106847693B (zh) | 应用于可重构环形天线的GaAs固态等离子pin二极管制备方法 | |
| CN113299765B (zh) | 具有台面结构的异质GeSn基固态等离子体PiN二极管阵列的制备方法及其器件 | |
| CN106847899B (zh) | 用于可重构偶极子天线的GaAs/Ge/GaAs SPiN二极管串的制备方法 | |
| CN112993051B (zh) | 一种异质深槽PiN阵列的制备方法、器件及硅基可重构隐身天线 | |
| CN113013258B (zh) | SiGe-GeSn-SiGe异质结构高注入比PiN二极管阵列的制备方法及其器件 | |
| CN112993048B (zh) | 一种PiN二极管阵列的制备方法、器件及可重构对称偶极子天线 | |
| CN112993044B (zh) | CdTe-GeSn-CdTe异质横向PiN二极管的制备方法及其器件 | |
| CN112993043B (zh) | 一种Si-GeSn-Si异质GeSn基固态等离子体PiN二极管及制备方法 | |
| CN106784020B (zh) | 异质SiGe基固态等离子体PiN二极管的制备方法及其器件 | |
| CN112993049B (zh) | AlSb-GeSn-AlSb异质结构固态等离子体PiN二极管的制备方法及其器件 | |
| CN106783559B (zh) | 基于SPiN二极管的频率可重构套筒偶极子天线制备方法 | |
| CN106783603B (zh) | 应用于套筒天线的异质Ge基等离子pin二极管的制备方法 | |
| CN112993053B (zh) | 一种横向PiN二极管的制备方法、器件及高集成隐身天线 | |
| CN112993050B (zh) | 一种台面PiN二极管、制备方法及可重构隐身天线 | |
| CN106783599B (zh) | 制作偶极子天线的异质Ge基等离子pin二极管的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |