CN102790084B - 锗和iii-v混合共平面的soi半导体结构及其制备方法 - Google Patents

锗和iii-v混合共平面的soi半导体结构及其制备方法 Download PDF

Info

Publication number
CN102790084B
CN102790084B CN201110126382.9A CN201110126382A CN102790084B CN 102790084 B CN102790084 B CN 102790084B CN 201110126382 A CN201110126382 A CN 201110126382A CN 102790084 B CN102790084 B CN 102790084B
Authority
CN
China
Prior art keywords
germanium
iii
conductor material
semiconductor structure
group semi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110126382.9A
Other languages
English (en)
Other versions
CN102790084A (zh
Inventor
狄增峰
卞剑涛
张苗
王曦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201110126382.9A priority Critical patent/CN102790084B/zh
Priority to US13/636,128 priority patent/US20130062696A1/en
Priority to PCT/CN2012/075548 priority patent/WO2012155830A1/zh
Publication of CN102790084A publication Critical patent/CN102790084A/zh
Application granted granted Critical
Publication of CN102790084B publication Critical patent/CN102790084B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了一种锗和III-V混合共平面的SOI半导体结构及其制备方法。绝缘体上锗和III-V族半导体材料共平面异质集成的半导体结构包含至少一个形成在绝缘层上的锗衬底，而另一衬底是被形成在锗半导体上的III-V族半导体材料。形成该半导体结构的制备方法包括：制备全局绝缘体上锗衬底结构；在绝缘体上锗衬底结构上制备III-V族半导体材料层；进行第一次光刻，将图形化窗口刻蚀至锗层以形成凹槽；在所述凹槽中制备侧墙；采用选择性外延制备锗薄膜；进行化学机械研磨以获得锗和III-V族半导体材料共平面的异质集成半导体结构；去除侧墙及紧靠侧墙处的缺陷锗层部分；实现锗和III-V族半导体材料之间的隔离；通过形成MOS结构制备包含锗沟道PMOS和III-V沟道NMOS的高性能CMOS器件。

Description

锗和III-V混合共平面的SOI半导体结构及其制备方法
技术领域
本发明涉及半导体制造领域，更具体地说，本发明涉及一种共平面异质集成半导体结构，尤其涉及一种绝缘层上锗和III-V族半导体材料共平面异质集成衬底材料。以及根据该半导体结构制备方法制造而成的高性能CMOS器件。
背景技术
随着半导体技术的发展，特别是当器件特征尺寸进入22nm及以下节点技术时，需要采用高迁移率的半导体材料，如Ge(锗)等、III-V族半导体材料。Ge具有高的电子迁移率和空穴迁移率，但受限于器件工艺因素(Ge的n型掺杂和n型欧姆接触等)，Ge的NMOS(N型金属氧化物半导体)性能一直不理想。然而诸如GaAs之类的III-V族半导体材料具有高电子迁移率，可以制造高性能的NMOS器件。
根据国际半导体路线(ITRS)，需要研制在绝缘衬底上同时具有III-V族材料和Ge材料的异质集成高迁移率的半导体衬底材料，以保证集成电路技术继续沿着或超过摩尔定律持续发展。同时，研制在绝缘衬底上同时具有III-V族材料和Ge材料的异质集成高迁移率的半导体衬底材料，也可以为实现单片集成的光电集成芯片、MEMS等多种功能芯片的集成化提供高性能的衬底材料。
但是，目前还没有可行的绝缘体上锗和III-V族半导体材料混合共平面的异质集成衬底及其结构的制备方法。其中，所谓III-V族(化合物)半导体材料指的是元素周期表中III族元素(例如B，Al，Ga，In)和V族元素(例如N，P，As，Sb)所形成的化合物。
因此，希望提出一种绝缘体上锗和III-V族半导体材料混合共平面的异质集成衬底及其结构的制备方法，并在其上实现高性能CMOS器件。
发明内容
因此，本发明的一个目的就是提供一种绝缘体上锗和III-V族半导体材料混合共平面的异质集成衬底及其结构的制备方法、以及根据该衬底及其结构制成的高性能CMOS器件。
根据本发明第一方面，提供了一种绝缘体上锗和III-V族半导体材料混合共平面的异质集成半导体结构，尤其是一种绝缘体上锗和III-V族半导体材料混合共平面的异质集成衬底材料及其制备方法。
在根据本发明的绝缘体上锗和III-V族半导体材料共平面异质集成的半导体衬底材料中，设有硅支撑衬底，二氧化硅埋氧层，锗半导体层，III-V族半导体材料层，以及锗和III-V族半导体材料之间的隔离介质材料；所述二氧化硅埋氧层位于硅支撑衬底上，锗半导体层位于二氧化硅埋氧层之上，III-V族半导体材料层位于部分锗半导体层之上，顶部与其横向相邻的锗半导体层共平面，锗和III-V族半导体材料之间的隔离介质材料位于二氧化硅埋氧层之上，其横向结构为两侧分别连接锗半导体层和III-V族半导体材料。
根据本发明的半导体结构包括根据本发明上述衬底材料，其至少包括二种器件，其中，至少器件之一位于锗半导体层上，而另一器件位于III-V族半导体材料层上。
根据本发明的制备方法包括：制备全局绝缘体上锗衬底结构；在绝缘体上锗衬底结构上制备III-V族半导体材料层；进行第一次光刻，将图形化窗口刻蚀至锗层以便形成凹槽；在所述凹槽中制备侧墙；采用选择性外延制备锗薄膜；进行化学机械研磨以获得锗和III-V族半导体材料共平面的异质集成半导体结构；去除侧墙及紧靠侧墙处的缺陷锗层部分；实现锗和III-V族半导体材料之间的隔离；通过形成MOS结构来制备锗沟道PMOS和III-V沟道NMOS。从而，根据本发明的绝缘体上锗和III-V族半导体材料混合共平面的异质集成半导体结构的制备方法在绝缘体上锗和III-V族半导体材料混合共平面的衬底结构上实现了高性能的CMOS器件。
优选地，在上述绝缘体上锗和III-V族半导体材料混合共平面的异质集成半导体结构的制备方法中，所述III-V族半导体材料层包括GaAs、或AlAs、或AlGaAs、InGaAs等材料。
优选地，在上述绝缘体上锗和III-V族半导体材料混合共平面的异质集成半导体结构的制备方法中，所述侧墙是二氧化硅侧墙或氮化硅侧墙。
优选地，在上述绝缘体上锗和III-V族半导体材料混合共平面的异质集成半导体结构的制备方法中，所述在绝缘体上锗衬底结构上制备III-V族半导体材料层的步骤采用外延或键合技术。
优选地，在上述绝缘体上锗和III-V族半导体材料混合共平面的异质集成半导体结构的制备方法中，所述去除侧墙及紧靠侧墙处的缺陷锗层部分的步骤采用浅槽隔离技术。进一步优选地，在所述浅槽隔离技术中进行了第二次光刻。
优选地，在上述绝缘体上锗和III-V族半导体材料混合共平面的异质集成半导体结构的制备方法中，所述实现锗和III-V族半导体材料之间的隔离的步骤采用二氧化硅来实现锗和III-V族半导体材料之间的隔离。进一步优选地，所述二氧化硅沉积是通过高密度等离子体沉积技术实现。
根据本发明的第二方面，提供了一种根据本发明第一方面所述的绝缘体上锗和III-V族半导体材料混合共平面的异质集成半导体结构的制备方法制成的高性能CMOS器件。
由于采用了根据本发明第一方面所述的绝缘体上锗和III-V族半导体材料混合共平面的异质集成半导体结构的制备方法，因此，本领域技术人员可以理解的是，根据本发明第二方面的CMOS器件同样能够实现根据本发明的第一方面的绝缘体上锗和III-V族半导体材料混合共平面的异质集成半导体结构的制备方法所能实现的有益技术效果。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1是根据本发明实施例的CMOS器件制造方法的流程图。
图2是图1所示的第一步骤S0之后得到的半导体结构示意图。
图3是图1所示的第二步骤S1之后得到的半导体结构示意图。
图4是图1所示的第三步骤S2之后得到的半导体结构示意图。
图5是图1所示的第四步骤S3之后得到的半导体结构示意图。
图6是图1所示的第五步骤S4之后得到的半导体结构示意图。
图7是图1所示的第六步骤S5之后得到的半导体结构示意图。
图8是图1所示的第七步骤S6之后得到的半导体结构示意图。
图9是图1所示的第八步骤S7之后得到的半导体结构示意图。
图10是图1所示的第九步骤S8之后得到的半导体结构示意图。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
图1是根据本发明实施例的绝缘体上锗和III-V族半导体材料混合共平面的异质集成半导体结构的制备方法的流程图。
如图1所示，根据本发明实施例的绝缘体上锗和III-V族半导体材料混合共平面的异质集成半导体结构的制备方法包括如下步骤：
第一步骤S0，采用全局绝缘体上锗衬底结构作为初始衬底材料；更具体地说，该全局绝缘体上锗衬底可采用智能剥离技术、锗氧化-浓缩技术等方法制备。包括硅基底sub，硅基底sub上的掩埋氧化物(buriedoxide)层BOX，以及在所述掩埋氧化物层BOX上生成锗层G。图2是图1所示的第一步骤S0的半导体结构示意图。
第二步骤S1，用于在绝缘体上锗衬底结构上制备III-V族半导体材料层X；图3是图1所示的第二步骤S1之后得到的半导体器件示意图。优选地，在绝缘体上锗衬底结构上制备III-V族半导体材料层X的步骤采用的是外延技术或键合技术。
需要说明的是，此处所谓III-V族半导体材料指的是元素周期表中III族元素(例如B，Al，Ga，In)和V族元素(例如N，P，As，Sb)所形成的化合物半导体材料。
并且，优选地，在一个具体示例中，该III-V族半导体材料层X中的III-V族半导体材料包括但不限于GaAs、或AlAs、或AlGaAs、InGaAs。并且，在上述III-V族半导体材料采用GaAs、或AlAs、或AlGaAs、InGaAs的情况下，最终所得到的CMOS器件性能最佳。
第三步骤S2，用于进行第一次光刻，将图形化窗口刻蚀至锗层以便形成凹槽；即，第一次光刻以锗层G作为阻止层，其不对锗层G进行光刻。图4是图1所示的第三步骤S2之后得到的半导体结构示意图。
第四步骤S3，用于在所述凹槽中制备侧墙S。图5是图1所示的第四步骤S3之后得到的半导体结构示意图。优选地，在一个具体示例中，所述侧墙S是二氧化硅侧墙或氮化硅侧墙。
第五步骤S4，用于采用选择性外延制备锗薄膜G。图6是图1所示的第五步骤S4之后得到的半导体结构示意图。
第六步骤S5，用于进行化学机械研磨(CMP)以获得锗和III-V族半导体材料共平面的异质集成半导体结构。图7是图1所示的第六步骤S5之后得到的半导体结构示意图。
第七步骤S6，用于去除侧墙及紧靠侧墙处的缺陷锗层部分。图8是图1所示的第七步骤S6之后得到的半导体结构示意图。优选地，在一个具体示例中，去除侧墙及紧靠侧墙处的缺陷锗层部分的步骤采用浅槽隔离技术。进一步优选地，在所述浅槽隔离技术中进行了第二次光刻。
需要说明的是，该第七步骤S6实际上在掩埋氧化物层BOX上形成了小沟槽，也就是以掩埋氧化物层BOX为底部的开口结构。
第八步骤S7，用于实现锗和III-V族半导体材料之间的隔离Y。图9是图1所示的第八步骤S7之后得到的半导体结构示意图。优选地，在一个具体示例中，实现锗和III-V族半导体材料之间的隔离Y的步骤采用二氧化硅作为隔离物Y来实现锗和III-V族半导体材料之间的隔离。进一步优选地，所述二氧化硅是通过高密度等离子体沉积技术。
第九步骤S8，用于通过形成MOS结构GT来制备锗沟道PMOS和III-V沟道NMOS。形成MOS结构GT的方法可以采用本领域公知的任何适当的方法，本发明并不对形成MOS结构GT的具体方法或步骤进行限定。并且，附图10中示出了三个MOS结构GT，但是三个MOS结构GT仅仅用于示例，其并不用于对本发明的MOS结构GT的数量和位置间隔进行具体限定。
图10是图1所示的第九步骤S8之后得到的半导体结构示意图。由此可以看出，通过步骤S0至步骤S8，根据本发明实施例的制备方法在绝缘体上锗和III-V族半导体材料混合共平面的半导体衬底结构上实现了高性能的CMOS器件。
并且，上述绝缘体上锗和III-V族半导体材料混合共平面的异质集成半导体结构的制备方法尤其适用于当器件特征尺寸进入22nm及以下节点技术时制造CMOS器件。在器件特征尺寸进入22nm及以下节点技术时，通过上述绝缘体上锗和III-V族半导体材料混合共平面的异质集成半导体结构的制备方法制成的CMOS器件尤其优于现有技术的CMOS器件制造方法所制成的CMOS器件。
根据本发明的另一实施例，本发明还涉及根据图1所示的绝缘体上锗和III-V族半导体材料混合共平面的异质集成半导体结构的制备方法的流程制成的CMOS器件，例如一个如图10所示的布置在绝缘体上锗和III-V族半导体材料混合共平面的半导体衬底上的CMOS器件。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (7)

1.一种半导体结构的制备方法，其特征在于其具体步骤为：
(1)制备全局绝缘体上锗衬底结构，包括硅支撑衬底，所述硅支撑衬底上的二氧化硅埋氧层，以及在所述二氧化硅埋氧层上生成的锗半导体层；
(2)在绝缘体上锗衬底结构上制备III-V族半导体材料层；
(3)进行第一次光刻，将图形化窗口刻蚀至锗半导体层以便形成凹槽；
(4)在所述凹槽中制备侧墙；
(5)采用选择性外延制备锗薄膜；
(6)进行化学机械研磨以获得锗薄膜和III-V族半导体材料层共平面的异质集成半导体结构；
(7)去除侧墙及紧靠侧墙处的缺陷锗层部分；
(8)实现锗薄膜和III-V族半导体材料层之间的隔离；
(9)通过形成MOS结构来制备锗沟道PMOS和III-V沟道NMOS。
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述III-V族半导体材料层包括GaAs、或AlAs、或AlGaAs、InGaAs。
3.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述III-V族半导体材料层形成于锗半导体层之上。
4.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述侧墙是二氧化硅侧墙或氮化硅侧墙。
5.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述在绝缘体上锗衬底结构上制备III-V族半导体材料层的步骤采用外延或键合技术。
6.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述去除侧墙及紧靠侧墙处的缺陷锗层部分的步骤采用浅槽隔离技术。
7.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述实现锗薄膜和III-V族半导体材料层之间的隔离的步骤采用二氧化硅来实现锗薄膜和III-V族半导体材料层之间的隔离。
CN201110126382.9A 2011-05-16 2011-05-16 锗和iii-v混合共平面的soi半导体结构及其制备方法 Active CN102790084B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201110126382.9A CN102790084B (zh) 2011-05-16 2011-05-16 锗和iii-v混合共平面的soi半导体结构及其制备方法
US13/636,128 US20130062696A1 (en) 2011-05-16 2012-05-16 SOI Semiconductor Structure with a Hybrid of Coplanar Germanium and III-V, and Preparation Method thereof
PCT/CN2012/075548 WO2012155830A1 (zh) 2011-05-16 2012-05-16 锗和iii-v混合共平面的绝缘体上硅（s0i）半导体结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110126382.9A CN102790084B (zh) 2011-05-16 2011-05-16 锗和iii-v混合共平面的soi半导体结构及其制备方法

Publications (2)

Publication Number Publication Date
CN102790084A CN102790084A (zh) 2012-11-21
CN102790084B true CN102790084B (zh) 2016-03-16

Family

ID=47155440

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110126382.9A Active CN102790084B (zh) 2011-05-16 2011-05-16 锗和iii-v混合共平面的soi半导体结构及其制备方法

Country Status (3)

Country Link
US (1) US20130062696A1 (zh)
CN (1) CN102790084B (zh)
WO (1) WO2012155830A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103021927B (zh) * 2012-12-26 2015-03-18 中国科学院上海微系统与信息技术研究所 混合共平面soi衬底结构及其制备方法
US9356045B2 (en) * 2013-06-10 2016-05-31 Raytheon Company Semiconductor structure having column III-V isolation regions
US9059041B2 (en) 2013-07-02 2015-06-16 International Business Machines Corporation Dual channel hybrid semiconductor-on-insulator semiconductor devices
US9508640B2 (en) 2013-07-12 2016-11-29 GlobalFoundries, Inc. Multiple via structure and method
KR102210325B1 (ko) * 2013-09-06 2021-02-01 삼성전자주식회사 Ｃｍｏｓ 소자 및 그 제조 방법
KR102104062B1 (ko) * 2013-10-31 2020-04-23 삼성전자 주식회사 기판 구조체, 이를 포함한 ｃｍｏｓ 소자 및 ｃｍｏｓ 소자 제조 방법
US10153300B2 (en) * 2016-02-05 2018-12-11 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device including a high-electron-mobility transistor (HEMT) and method for manufacturing the same
CN107785238B (zh) * 2016-08-25 2020-07-24 西安电子科技大学 InGaAs材料、基于InGaAs材料作为沟道的MOS器件及其制备方法
US11222982B2 (en) 2016-09-29 2022-01-11 Intel Corporation Methods and apparatus to form silicon-based transistors on group III-nitride materials using aspect ratio trapping
CN106847901A (zh) * 2016-12-20 2017-06-13 西安科锐盛创新科技有限公司 多层全息天线中AlAs‑Ge‑AlAs结构基等离子pin二极管的制造方法
CN106783594A (zh) * 2016-12-20 2017-05-31 西安科锐盛创新科技有限公司 可重构多层全息天线异质Ge基pin二极管的制备工艺
CN106783592A (zh) * 2016-12-20 2017-05-31 西安科锐盛创新科技有限公司 AlAs/Ge/AlAs结构的频率可重构全息天线制备方法
CN106847680B (zh) * 2016-12-20 2021-03-05 西安科锐盛创新科技有限公司 基于GaAs的频率可重构套筒偶极子天线的制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1630087A (zh) * 2003-12-02 2005-06-22 国际商业机器公司 具有通过层叠模板层的局部非晶化和再结晶而形成的选定半导体晶向的平坦衬底

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7034362B2 (en) * 2003-10-17 2006-04-25 International Business Machines Corporation Double silicon-on-insulator (SOI) metal oxide semiconductor field effect transistor (MOSFET) structures
US7439542B2 (en) * 2004-10-05 2008-10-21 International Business Machines Corporation Hybrid orientation CMOS with partial insulation process
US7282425B2 (en) * 2005-01-31 2007-10-16 International Business Machines Corporation Structure and method of integrating compound and elemental semiconductors for high-performance CMOS
US7432149B2 (en) * 2005-06-23 2008-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS on SOI substrates with hybrid crystal orientations
FR2888990B1 (fr) * 2005-07-22 2007-09-07 Commissariat Energie Atomique Dispositif microelectronique dote de transistors surmontes d'une couche piezoelectrique
US7535089B2 (en) * 2005-11-01 2009-05-19 Massachusetts Institute Of Technology Monolithically integrated light emitting devices
FR2910700B1 (fr) * 2006-12-21 2009-03-20 Commissariat Energie Atomique PROCEDE DE FABRICATION D'UN SUBSTRAT SOI ASSOCIANT DES ZONES A BASE DE SILICIUM ET DES ZONES A BASE DE GaAs
US20090289280A1 (en) * 2008-05-22 2009-11-26 Da Zhang Method for Making Transistors and the Device Thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1630087A (zh) * 2003-12-02 2005-06-22 国际商业机器公司 具有通过层叠模板层的局部非晶化和再结晶而形成的选定半导体晶向的平坦衬底

Also Published As

Publication number Publication date
WO2012155830A1 (zh) 2012-11-22
CN102790084A (zh) 2012-11-21
US20130062696A1 (en) 2013-03-14

Similar Documents

Publication Publication Date Title
CN102790084B (zh) 锗和iii-v混合共平面的soi半导体结构及其制备方法
CN102790054B (zh) 锗和iii-v混合共平面的半导体结构及其制备方法
CN103066123B (zh) FinFET器件及其制造方法
CN103021927B (zh) 混合共平面soi衬底结构及其制备方法
US20130105859A1 (en) Semiconductor device and method of manufacturing the same
US10312235B2 (en) Method of forming fin shape structure having different buffer layers
US9419091B1 (en) Trenched gate with sidewall airgap spacer
JP2011151369A (ja) モノリシック集積複合ｉｉｉ−ｖ族及びｉｖ族半導体デバイス、並びにその製造方法
US9330908B2 (en) Semiconductor structure with aspect ratio trapping capabilities
US8729661B2 (en) Semiconductor structure and method for manufacturing the same
US20160329239A1 (en) Soi substrate manufacturing method and soi substrate
CN104600070B (zh) 衬底结构、cmos器件和制造cmos器件的方法
CN103021815B (zh) 混合共平面衬底结构及其制备方法
CN104425492A (zh) 互补金属氧化物半导体器件及其制造方法
US10249529B2 (en) Channel silicon germanium formation method
US11011410B2 (en) Substrate having two semiconductor materials on insulator
KR101824776B1 (ko) Ⅲ-ⅴ족 반도체 재료의 핀 피쳐에서 관통 전위 결함을 제거하는 방법
CN101093847A (zh) 半导体器件及其制造方法
US8912055B2 (en) Method for manufacturing a hybrid MOSFET device and hybrid MOSFET obtainable thereby
US8703620B2 (en) Methods for PFET fabrication using APM solutions
CN105529305A (zh) 三层混合晶向绝缘体上半导体结构及其制作方法
CN102790006B (zh) 半导体结构及其制作方法
US11557503B2 (en) Method for co-integration of III-V devices with group IV devices
US9520328B2 (en) Type III-V and type IV semiconductor device formation
CN103855005A (zh) 双应力异质soi半导体结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant