CN103681325B - 一种鳍片场效应晶体管的制备方法 - Google Patents
一种鳍片场效应晶体管的制备方法 Download PDFInfo
- Publication number
- CN103681325B CN103681325B CN201210323840.2A CN201210323840A CN103681325B CN 103681325 B CN103681325 B CN 103681325B CN 201210323840 A CN201210323840 A CN 201210323840A CN 103681325 B CN103681325 B CN 103681325B
- Authority
- CN
- China
- Prior art keywords
- mask layer
- hard
- hard mask
- fin
- oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 41
- 238000000034 method Methods 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000005530 etching Methods 0.000 claims abstract description 19
- 238000001039 wet etching Methods 0.000 claims abstract description 8
- 150000004767 nitrides Chemical group 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 238000001020 plasma etching Methods 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 229910052681 coesite Inorganic materials 0.000 claims description 3
- 229910052906 cristobalite Inorganic materials 0.000 claims description 3
- 229910052682 stishovite Inorganic materials 0.000 claims description 3
- 229910052905 tridymite Inorganic materials 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 239000012212 insulator Substances 0.000 description 8
- 238000000407 epitaxy Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000008021 deposition Effects 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000000608 laser ablation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- QDOXWKRWXJOMAK-UHFFFAOYSA-N chromium(III) oxide Inorganic materials O=[Cr]O[Cr]=O QDOXWKRWXJOMAK-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- BERDEBHAJNAUOM-UHFFFAOYSA-N copper(I) oxide Inorganic materials [Cu]O[Cu] BERDEBHAJNAUOM-UHFFFAOYSA-N 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- KRFJLUBVMFXRPN-UHFFFAOYSA-N cuprous oxide Chemical compound [O-2].[Cu+].[Cu+] KRFJLUBVMFXRPN-UHFFFAOYSA-N 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000001534 heteroepitaxy Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000004943 liquid phase epitaxy Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 230000002459 sustained effect Effects 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及一种鳍片场效应晶体管的制备方法，包括：提供半导体衬底；在半导体衬底上形成氧化物硬掩膜层；蚀刻去除部分氧化物硬掩膜层，以形成具有高区和低区的阶梯形氧化物硬掩膜层；在阶梯形氧化物硬掩膜层上沉积第一硬掩膜层；在阶梯形氧化物硬掩膜层的高区和低区分别形成至少一个沟槽；填充所述沟槽形成鳍片；沉积第二硬掩膜层，以覆盖所述鳍片；蚀刻所述第二硬掩膜层、所述第一硬掩膜层以及所述阶梯形氧化物硬掩膜层，以在所述每个鳍片两侧各形成一个沟槽；湿法蚀刻去除所述露出的所述氧化物硬掩膜层，以露出所述鳍片的底部；氧化所述鳍片的底部；去除剩余的所述第一硬掩膜层、第二硬掩膜层，以露出所述鳍片。本发明所述方法简单易控。
Description
技术领域
本发明涉及半导体领域，具体地，本发明涉及一种鳍片场效应晶体管的制备方法。
背景技术
集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点，来自制造和设计方面的挑战已经导致了三维设计如鳍片场效应晶体管(FinFET)的发展。使用从通过如蚀刻掉一部分硅层而形成的基板延伸的薄垂直“鳍片”(或鳍片结构)制造典型的FinFET。将FinFET的沟道形成在所述垂直的鳍片中，在所述鳍片的上方形成环绕栅极，并通过栅极从两侧控制沟道。另外，在FinFET的凹陷源极/漏极(S/D)部分中的，利用选择性生长应变材料可用于提高载体迁移率。
相对于现有的平面晶体管，所述FinFET器件在静电控制方面具有更加优越的性能，因此被广泛应用。常规的FinFET器件的设备中FinFET晶体管中所述鳍片都具有相同的高度。为了进一步提高FinFET器件性能，可以制备具有不同高度的鳍片，现有技术中为了获得高度不同鳍片的场效应晶体管采用下述方法：如图1a所示，首先在半导体衬底10上形成氧化物层11，然后沉积半导体材料层12例如硅或者多晶硅，最后在所述半导体材料层上形成氮化硅层13以及图案化的掩膜层，蚀刻上述叠层形成开口露出所述半导体材料层，对所露出的半导体材料层进行氧化，形成二氧化硅层14，如图1b所示，去除所述掩膜层，再形成鳍片掩膜层15，如图1c所示，然后以鳍片掩膜层为掩膜蚀刻所述氮化物层13、半导体材料层12，如图1d所示，去除所述鳍片掩膜层14，得到鳍片，如图1e所示，最后形成栅极以及源漏如图1f所示，在该技术方案中通过对半导体材料层进行氧化改变半导体材料层的高度，以此为基底形成高度不同的鳍片，改变所述鳍片场效应晶体管的性能以及晶体管总通道的宽度，但是在所述方法中所述鳍片的高度、所述鳍片高度和所形成的沟道宽度之比都不容易控制，影响了鳍片场效应晶体管的性能以及产品的良率。
目前所述鳍片场效应晶体管制备过程中所述鳍片高度很难控制，现有制备方法还不能很好的解决该问题，影响了所述鳍片场效应晶体管的性能。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明提供了一种鳍片场效应晶体管的制备方法，包括：
提供半导体衬底；
在所述半导体衬底上形成氧化物硬掩膜层；
蚀刻去除部分氧化物硬掩膜层，以形成具有高区和低区的阶梯形氧化物硬掩膜层；
在所述阶梯形氧化物硬掩膜层上沉积第一硬掩膜层并平坦化；
蚀刻所述第一硬掩膜层、所述阶梯形氧化物硬掩膜层，在所述阶梯形氧化物硬掩膜层的高区和低区分别形成至少一个沟槽；
采用半导体材料填充所述沟槽并回刻形成鳍片；
在所述第一硬掩膜层上沉积第二硬掩膜层，以覆盖所述鳍片；
蚀刻所述第二硬掩膜层、所述第一硬掩膜层以及所述阶梯形氧化物硬掩膜层，以在所述每个鳍片两侧各形成一个沟槽，在所述沟槽中露出所述氧化物硬掩膜层；
湿法蚀刻去除所述露出的所述氧化物硬掩膜层，以露出所述鳍片的底部；
氧化所述鳍片的底部，形成氧化物；
作为优选，所述氧化物硬掩膜层为SiO2材料层。
作为优选，所述第一硬掩膜层为氮化物硬掩膜层。
作为优选，所述第一硬掩膜层为SiN、BN和SiCN中的一种或多种。
作为优选，所述第二硬掩膜层为氮化物硬掩膜层。
作为优选，所述第二硬掩膜层为SiN、BN和SICN中的一种或多种。
作为优选，外延生长半导体材料填充所述沟槽形成鳍片。
作为优选，所述湿法蚀刻使用DHF。
作为优选，选用H3PO4蚀刻以去除剩余的所述第一硬掩膜层、第二硬掩膜层。
作为优选，选用反应离子蚀刻所述第一硬掩膜层、所述阶梯形氧化物硬掩膜层，以在所述阶梯形氧化物硬掩膜层高区和低区分别形成至少一个沟槽。
作为优选，所述方法还包括在露出的所述鳍片上形成环绕栅极的步骤。
作为优选，所述方法还包括在所述环绕栅极两侧形成源漏的步骤。
在本发明中在半导体上形成氧化物硬掩膜层后蚀刻去除部分，形成阶梯形的氧化物硬掩膜层，然后以所述高度不一样的氧化物硬掩膜层为基底形成鳍片，在蚀刻去除鳍片底部氧化物硬掩膜层后再对暴露的鳍片进行氧化，最终形成高度不一样的鳍片，本发明所述方法更加容易控制，巧妙的解决的现有技术中存在鳍片高度不易控制的问题，提高了半导体器件的良率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
图1a-f为现有技术中制备FINFET的过程示意图；
图2a-j为本发明中制备FINFET的过程示意图；
图3为本发明中制备FINFET的工艺流程示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的描述，以说明本发明所述鳍片场效应晶体管FinFET的制备方法。显然，本发明的施行并不限于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。
下面结合图2a-j对本发明所述鳍片晶体管FINFET的制备方法做进一步的说明：
参照图2a，提供半导体衬底101，所述半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）、绝缘体上锗化硅（SiGeOI）以及绝缘体上锗（GeOI）等，在该半导体衬底中还可以形成其他有源器件。在本发明中优选绝缘体上硅（SOI），由于SOI被制成器件有源区下方具有绝缘体，该绝缘体埋置于半导体基底层，从而使器件具有更加优异的性能，但并不局限于上述示例。
在所述半导体衬底101上沉积氧化物硬掩膜层102，其中所述氧化物硬掩膜层可以为SiO2、ZnO、CdO、TiO2、Al2O3、SnO、Cu2O、NiO、CoO、FeO、Cr2O3中的一种，所述氧化物硬掩膜层102的沉积方法可以选用化学气相沉积（CVD）法、物理气相沉积（PVD）法或原子层沉积（ALD）法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种。本发明中优选化学气相沉积（CVD）法，在本发明的一具体实施方式中，所述氧化物硬掩膜层的厚度为50-3000埃。
参照图2b，蚀刻所述氧化物硬掩膜层的一端，去除部分氧化物硬掩膜层，以形成阶梯形氧化物硬掩膜层，将所述氧化物硬掩膜层分为如图中所示的I区（低区）和II区（高区），具体地，在所述氧化物硬掩膜层上形成光刻胶掩膜，以所述光刻胶为掩膜层蚀刻所述氧化物硬掩膜层，其中所述蚀刻去除的氧化物的厚度没有严格限制，可以根据目标器件的需要进行蚀刻，在本发明中蚀刻去除的氧化物硬掩膜层的厚度为原始厚度的1/4-2/3，同样蚀刻去除的面积也是可以变化的。
参照图2c，在所述氧化硬掩膜层上沉积第一硬掩膜层103，优选氮化物硬掩膜层，具体地，所述氮化物硬掩膜层可以为SiN、BN和SiCN中的一种或多种。所述氮化物硬掩膜层的沉积方法可以选用化学气相沉积（CVD）法、物理气相沉积（PVD）法或原子层沉积（ALD）法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种。本发明中优选化学气相沉积（CVD）法，沉积形成氮化物硬掩膜层后执行一平坦化步骤，使所述氮化物硬掩膜层获得平整的表面，在本发明的一具体实施方式中，所述氮化物硬掩膜层的厚度为50-4000埃。
参照图2d，蚀刻所述氧化物硬掩膜层以及氮化物硬掩膜层直至露出所述衬底，以在所述氧化物硬掩膜层I区（低区）和II区（高区）各形成至少一个沟槽，具体地，在本发明中所述刻蚀的方法可以是反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻中的一种。在本发明的一实施例中，优选反应离子蚀刻(RIE)，将所述掩膜层蚀刻至所述半导体衬底，形成位于不同区域的多个沟槽。在本发明的一具体实施例中还可以包括形成图案化的光刻胶掩膜层的步骤，该图案定义了所述沟槽开口的CD，在蚀刻完成后还可以进一步包括去除该光刻胶的步骤。
参照图2e，填充所述沟槽，以形成半导体鳍片104和104ˊ，具体地，在本发明中在所述沟槽中外延生长硅或多晶硅，以填充所述沟槽，然后进行回刻使其与所述氮化物硬掩膜层处于同一高度，以形成所述的多个鳍片，其中，所述硅或者多晶硅可以选用减压外延、低温外延、选择外延、液相外延、异质外延以及分子束外延，在本发明中优选选择外延，在进行外延生长过程中所述硅材料层或者多晶硅材料层仅在所述沟槽中生长，而不会在所述掩膜层上生长，使该过程更加简单，避免了外延后去除掩膜层的材料层。
参照图2f，在所述第一硬掩膜层（氮化物硬掩膜层）以及半导体鳍片上沉积第二硬掩膜层105，以覆盖所述半导体鳍片，所述第二硬掩膜层优选与上述第一硬掩膜层的材料相同。具体地，在本发明中所述第二硬掩膜层为氮化物硬掩膜层，可以为SiN、BN和SiCN中的一种或多种，所述第二氮化物硬掩膜层可以选用沉积方法或者外延方法形成，优选化学气相沉积（CVD）法或者选择外延生长(SEG)，所述第二氮化物硬掩膜层的厚度为50-1000埃。
参照图2g，蚀刻所述硬掩膜层至所述半导体衬底，在所述形成的鳍片104和104ˊ的两侧各形成一个沟槽，具体地，沉积光刻胶掩膜层，并在所述光刻胶上形成图案，以此为掩膜蚀刻所述第二氮化物硬掩膜层、所述氮化物硬掩膜层以及氧化物硬掩膜层至所述半导体衬底，所述鳍片104和104ˊ的两侧各形成一个沟槽，同时露出所述氧化物硬掩膜层的侧壁。所述蚀刻方法可以选用干法蚀刻或者湿法蚀刻。
参照图2h，湿法蚀刻去除所述露出的氧化物硬掩膜层，以露出所述鳍片104和104ˊ的底部部分，具体地，在图1g形成所述沟槽后便露出所述氧化物硬掩膜层，然后以稀释的氢氟酸DHF（其中包含HF、H2O2以及H2O）滴至所形成的沟槽中蚀刻所述氧化物硬掩膜层，将包围所述鳍片的硬掩膜层完全蚀刻去除，露出所述鳍片，形成2h所示图案。其中，所述DHF的浓度并没严格限制，在本发明中优选HF:H2O2:H2O=0.1-1.5:1:5，蚀刻至露出所述鳍片后停止。
参照图2i，氧化所述鳍片104和104ˊ的底部，以形成氧化物，具体地，蚀刻去除所述氧化物掩膜层后露出所述鳍片的底部，然后执行一高温氧化步骤，氧化所述鳍片104和104ˊ露出的部分形成氧化物，在该步骤中所述氧化温度可以为500-1200℃，但并不局限与该温度，只要能够将所露出的鳍片完全氧化即可。由于形成所述鳍片104和104ˊ的氧化物硬掩膜层基底厚度不一样，因此在蚀刻去除后暴露出鳍片的高度也不一样，该暴露部分的鳍片被高温氧化为氧化物，最终所形成的鳍片的高度也就不一样。
参照图2j，蚀刻去除所述第二硬掩膜层以及第一硬掩膜层，以露出所述鳍片，具体地，在本发明中选用H3PO4溶液作为蚀刻液蚀刻剩余的硬掩膜，蚀刻去除所述硬掩膜后露出所述鳍片，得到高度不一样的鳍片。
在形成所述鳍片之后还进一步的包括在所述鳍片上形成环绕栅极的步骤，以形成类似图1f图案，作为优选，在形成栅极后还可以进一步包括形成源漏的步骤。其中所述栅极以及源漏形成均可以选用本领域常用方法。
在本发明中在半导体上形成氧化物硬掩膜层后蚀刻去除部分，形成阶梯形的氧化物硬掩膜层，然后以所述高度不一样的氧化物硬掩膜层为基底形成鳍片，在蚀刻去除鳍片底部氧化物硬掩膜层后露出的鳍片的高度不一样，最终形成高度不一样的鳍片，本发明所述方法更加容易控制，巧妙的解决的现有技术中存在鳍片高度不易控制的问题，提高了半导体器件的良率。
图3为本发明中制备FinFET的工艺流程示意图，所述工艺包括以下步骤：
步骤301提供半导体衬底，在所述半导体衬底上形成氧化物硬掩膜层；
步骤302蚀刻去除部分氧化物硬掩膜层，以形成具有高区和低区的阶梯形氧化物硬掩膜层；
步骤303在所述阶梯形氧化物硬掩膜层上沉积第一硬掩膜层并平坦化；
步骤304蚀刻所述第一硬掩膜层、所述阶梯形氧化物硬掩膜层，在所述阶梯形氧化物硬掩膜层的高区和低区分别形成至少一个沟槽；
步骤305采用半导体材料填充所述沟槽并回刻形成鳍片，在所述第一硬掩膜层上沉积第二硬掩膜层，以覆盖所述鳍片；
步骤306蚀刻所述第二硬掩膜层、所述第一硬掩膜层以及所述阶梯形氧化物硬掩膜层，以在所述每个鳍片两侧各形成一个沟槽，在所述沟槽中露出所述氧化物硬掩膜层；
步骤307湿法蚀刻去除所述露出的所述氧化物硬掩膜层，以露出所述鳍片的底部；
步骤308氧化所述鳍片的底部，形成氧化物，去除剩余的所述第一硬掩膜层、第二硬掩膜层，以露出所述鳍片。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (12)
1.一种鳍片场效应晶体管的制备方法，包括：
提供半导体衬底；
在所述半导体衬底上形成氧化物硬掩膜层；
蚀刻去除部分氧化物硬掩膜层，以形成具有高区和低区的阶梯形氧化物硬掩膜层；
在所述阶梯形氧化物硬掩膜层上沉积第一硬掩膜层并平坦化；
蚀刻所述第一硬掩膜层、所述阶梯形氧化物硬掩膜层至所述半导体衬底，在所述阶梯形氧化物硬掩膜层的高区和低区分别形成至少一个沟槽；
采用半导体材料填充所述沟槽并回刻形成鳍片；
在所述第一硬掩膜层上沉积第二硬掩膜层，以覆盖所述鳍片；
蚀刻所述第二硬掩膜层、所述第一硬掩膜层以及所述阶梯形氧化物硬掩膜层至所述半导体衬底，以在所述每个鳍片两侧各形成一个沟槽，在所述沟槽中露出所述氧化物硬掩膜层；
湿法蚀刻去除所述露出的所述氧化物硬掩膜层，以露出所述鳍片的底部；
氧化所述鳍片的底部，形成氧化物；
去除剩余的所述第一硬掩膜层、第二硬掩膜层，以露出所述鳍片。
2.根据权利要求1所述的方法，其特征在于，所述氧化物硬掩膜层为SiO2材料层。
3.根据权利要求1所述的方法，其特征在于，所述第一硬掩膜层为氮化物硬掩膜层。
4.根据权利要求1所述的方法，其特征在于，所述第一硬掩膜层为SiN、BN和SiCN中的一种或多种。
5.根据权利要求1所述的方法，其特征在于，所述第二硬掩膜层为氮化物硬掩膜层。
6.根据权利要求1所述的方法，其特征在于，所述第二硬掩膜层为SiN、BN和SiCN中的一种或多种。
7.根据权利要求1所述的方法，其特征在于，外延生长半导体材料填充所述沟槽形成鳍片。
8.根据权利要求1所述的方法，其特征在于，所述湿法蚀刻使用DHF。
9.根据权利要求1所述的方法，其特征在于，选用H3PO4蚀刻以去除剩余的所述第一硬掩膜层、第二硬掩膜层。
10.根据权利要求1所述的方法，其特征在于，选用反应离子蚀刻所述第一硬掩膜层、所述阶梯形氧化物硬掩膜层，以在所述阶梯形氧化物硬掩膜层高区和低区分别形成至少一个沟槽。
11.根据权利要求1所述的方法，其特征在于，所述方法还包括在露出的所述鳍片上形成环绕栅极的步骤。
12.根据权利要求11所述的方法，其特征在于，所述方法还包括在所述环绕栅极两侧形成源漏的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210323840.2A CN103681325B (zh) | 2012-09-04 | 2012-09-04 | 一种鳍片场效应晶体管的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210323840.2A CN103681325B (zh) | 2012-09-04 | 2012-09-04 | 一种鳍片场效应晶体管的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103681325A CN103681325A (zh) | 2014-03-26 |
| CN103681325B true CN103681325B (zh) | 2016-08-03 |
Family
ID=50318517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210323840.2A Active CN103681325B (zh) | 2012-09-04 | 2012-09-04 | 一种鳍片场效应晶体管的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103681325B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105336585B (zh) * | 2014-06-13 | 2020-10-09 | 中芯国际集成电路制造(上海)有限公司 | 刻蚀方法和互连结构的形成方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101154665A (zh) * | 2006-09-29 | 2008-04-02 | 海力士半导体有限公司 | 半导体器件及其制造方法 |
| CN102113110A (zh) * | 2008-07-30 | 2011-06-29 | 飞思卡尔半导体公司 | 具有扩展的有源区的半导体器件 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7544994B2 (en) * | 2006-11-06 | 2009-06-09 | International Business Machines Corporation | Semiconductor structure with multiple fins having different channel region heights and method of forming the semiconductor structure |
-
2012
- 2012-09-04 CN CN201210323840.2A patent/CN103681325B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101154665A (zh) * | 2006-09-29 | 2008-04-02 | 海力士半导体有限公司 | 半导体器件及其制造方法 |
| CN102113110A (zh) * | 2008-07-30 | 2011-06-29 | 飞思卡尔半导体公司 | 具有扩展的有源区的半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103681325A (zh) | 2014-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20220344211A1 (en) | Selective removal of semiconductor fins | |
| TWI544529B (zh) | 鰭狀場效電晶體裝置與其形成方法 | |
| KR102082157B1 (ko) | 다른 문턱 전압을 갖는 핀 트랜지스터를 포함한 집적 회로 소자의 제조 방법 | |
| US10037916B2 (en) | Semiconductor fins for finFET devices and sidewall image transfer (SIT) processes for manufacturing the same | |
| CN104795332B (zh) | 鳍式场效应晶体管的形成方法 | |
| US9105746B2 (en) | Method for manufacturing a field effect transistor of a non-planar type | |
| WO2013117077A1 (zh) | 一种沟槽场效应器件及其制备方法 | |
| US20170033103A1 (en) | Bulk fin formation with vertical fin sidewall profile | |
| CN107785421A (zh) | 半导体器件的形成方法 | |
| CN104124172B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN104167393B (zh) | 半导体器件制造方法 | |
| CN103681275B (zh) | 一种具有高度可控鳍片的半导体器件以及制备方法 | |
| CN103811338B (zh) | 一种半导体器件及其制备方法 | |
| CN103681339B (zh) | 一种鳍片场效应晶体管的制备方法 | |
| CN103681325B (zh) | 一种鳍片场效应晶体管的制备方法 | |
| CN104425346A (zh) | 绝缘体上鳍片的制造方法 | |
| CN104851834B (zh) | 一种半导体器件的制备方法 | |
| CN105914147A (zh) | 用于块状鳍式晶体管的通道后置流程 | |
| CN104835738A (zh) | 一种形成FinFET器件的鳍片的方法 | |
| TWI602265B (zh) | 鰭狀場效電晶體及其製備方法 | |
| CN105633070A (zh) | 一种半导体器件及其制作方法 | |
| US20150162248A1 (en) | Method for the formation of dielectric isolated fin structures for use, for example, in finfet devices | |
| CN104347413B (zh) | 一种制作FinFET半导体器件的方法 | |
| US20200083090A1 (en) | Method for Producing a Gate Cut Structure on an Array of Semiconductor Fins | |
| CN103794497B (zh) | 一种半导体器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |