CN105336585B - 刻蚀方法和互连结构的形成方法 - Google Patents

刻蚀方法和互连结构的形成方法 Download PDF

Info

Publication number
CN105336585B
CN105336585B CN201410265014.6A CN201410265014A CN105336585B CN 105336585 B CN105336585 B CN 105336585B CN 201410265014 A CN201410265014 A CN 201410265014A CN 105336585 B CN105336585 B CN 105336585B
Authority
CN
China
Prior art keywords
hard mask
etching
dielectric layer
titanium dioxide
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410265014.6A
Other languages
English (en)
Other versions
CN105336585A (zh
Inventor
周鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410265014.6A priority Critical patent/CN105336585B/zh
Publication of CN105336585A publication Critical patent/CN105336585A/zh
Application granted granted Critical
Publication of CN105336585B publication Critical patent/CN105336585B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种刻蚀方法和互连结构的形成方法。刻蚀方法包括：在提供半导体衬底上形成介质层后，在介质层上形成硬掩模，硬掩模的材料为二氧化钛；以硬掩模为掩模刻蚀介质层，在介质层内形成通孔；之后，在通孔内填充满金属材料，形成金属插塞。以二氧化钛为硬掩模材料，相比于传统的如以氮化钛为材料的硬掩模材料，在刻蚀二氧化钛形成硬掩模时，在二氧化钛内产生应力较小，因而可有效降低刻蚀硬掩模材料形成硬掩模过程中硬掩模材料的形变量，从而提高形成的硬掩模精度，进而提高后续以硬掩模为掩模刻蚀介质层后形成于介质层内的通孔精度，以及后续在通孔内填充金属材料后，形成的金属插塞的结构形态，以改善金属插塞的性能。

Description

刻蚀方法和互连结构的形成方法
技术领域
本发明涉及半导体技术领域，尤其是涉及一种刻蚀方法和互连结构的形成方法。
背景技术
随着半导体技术发展，半导体器件的集成度不断增加，半导体器件特征尺寸(Critical Dimension，CD)越来越小。
而随着特征尺寸的逐渐减小，互连结构之间寄生电容等原因而产生的RC延迟(RCdelay)对半导体器件的影响越来越大。降低互连结构中介质层材料的K值是有效降低RC延迟效应的方法。近年来，在半导体器件的后段制备工艺(Back End of The Line，BEOL)中，低K介电材料(K＜3)以逐渐成为介质层的主流材料，且随着半导体器件发展需求，所采用的介质层材料的K值不断减小。
此外，现有技术还采用电阻系数更小的铜来取代传统的铝作为互连结构中的金属插塞的材料，以降低金属插塞自身的电阻。同时，由于铜的熔点高，且抗电致迁移能力也比较强，相对于传统的铝材料的金属插塞，能够承载更高的电流密度，进有利于而提高形成的芯片的封装密度。
参考图1至图3，现有的金属插塞的形成工艺包括：
先参考图1，在半导体衬底10上形成介质层11，之后在介质层11上形成硬掩模材料层，并在硬掩模材料层上形成光刻胶掩模13后，以光刻胶掩模13为掩模刻蚀硬掩模材料层形成硬掩模12，之后以硬掩模12为掩模刻蚀介质层11，在介质层11内形成通孔14；
接着参考图2，在去除所述光刻胶掩模13后，向所述通孔14内填充满铜等金属材料15；
再参考图3，以平坦化工艺去除多余的金属材料15，露出介质层11，在介质层11内形成金属插塞16。
然而，在实际操作过程中发现，通过现有技术形成的金属插塞的结构与设计结构有所偏差，从而降低了金属插塞的性能。为此如何降低实际形成的金属插塞与预先的设计结构间的偏差，优化金属插塞的结构，以提高金属插塞性能是本领域技术人员亟需解决的问题。
发明内容
本发明解决的问题是提供一种刻蚀方法和互连结构的形成方法，以优化刻蚀介质层后，在介质层内形成的金属插塞的结构。
为解决上述问题，本发明提供的刻蚀方法包括：
提供半导体衬底；
在所述半导体衬底上形成介质层；
在所述介质层上形成硬掩模，所述硬掩模的材料为二氧化钛；
以所述硬掩模为掩模刻蚀所述介质层，在所述介质层内形成通孔。
可选地，刻蚀所述介质层的方法为干法刻蚀。
可选地，所述干法刻蚀以含有四氟化碳和二氧化碳的气体为刻蚀气体。
可选地，所述干法刻蚀的步骤包括气体流量为100～5000sccm，气压为0.01～10torr，射频功率为100～5000W，偏置功率为100～1000W。
可选地，刻蚀所述介质层的干法刻蚀采用的刻蚀气体还包括三氟甲烷。
可选地，所述硬掩模的厚度为
Figure BDA0000520745780000021
可选地，形成所述硬掩模的步骤包括：
在所述介质层上形成二氧化钛层，之后干法刻蚀所述二氧化钛层形成所述硬掩模。
可选地，在所述介质层上形成所述二氧化钛层的步骤包括：采用化学气相沉积、物理气相沉积、原子层沉积或是介电质化学气相沉积形成二氧化钛层。
可选地，干法刻蚀所述二氧化钛层形成所述硬掩模的步骤包括：
在所述二氧化钛层上形成光刻胶层，经曝光显影工艺后形成光刻胶掩模；以所述光刻胶掩模为掩模刻蚀所述二氧化钛层形成所述硬掩模。
可选地，所述介质层的材料的K值小于3。
本发明还提供了一种互连结构的形成方法，包括，采用上述的刻蚀方法在介质层内形成所述通孔后，在所述通孔内填充导电材料，以形成导电插塞。
可选地，在所述通孔内填充导电材料，以形成导电插塞的步骤包括：
在所述通孔内填充金属材料，形成金属插塞以作为所述导电插塞。
可选地，在所述介质层内形成通孔后，在所述通孔内填充导电材料前，所述形成方法还包括湿法清洗步骤，以去除通孔内的刻蚀副产物。
可选地，湿法清洗步骤的步骤包括：采用稀释的氢氟酸进行所述湿法清洗。
与现有技术相比，本发明的技术方案具有以下优点：
在提供半导体衬底上形成介质层后，在所述介质层上形成硬掩模，所述硬掩模的材料为二氧化钛；以所述硬掩模为掩模刻蚀所述介质层，在所述介质层内形成通孔；之后，在所述通孔内填充满导电材料，形成导电插塞。以二氧化钛为硬掩模材料，相比于传统的如以氮化钛为材料的硬掩模，在刻蚀二氧化钛层形成硬掩模时，在二氧化钛层内产生应力较小，因而可有效降低刻蚀硬掩模材料形成硬掩模过程中硬掩模材料的形变量，从而提高形成的硬掩模精度，进而提高后续以所述硬掩模为掩模刻蚀介质层后形成于介质层内的通孔精度，以及优化后续在通孔内填充导电材料后形成的导电插塞的结构形态，以改善导电插塞的性能。
进一步地，在形成硬掩模的过程包括：在介质层上形成二氧化钛层；在二氧化钛层上形成光刻胶层，并经曝光显影工艺后形成光刻胶掩模，之后以所述光刻胶掩模为掩模刻蚀所述二氧化钛层形成所述硬掩模。所述硬掩模为二氧化钛，相比于氮化钛，二氧化钛具有更好的透光性，因而在上述曝光显影工序中，可有效提高光刻胶掩模的精度，从而提高后续以光刻胶掩模为掩模刻蚀二氧化钛层后形成的硬掩模的精度。
进一步地，相比于以氮化钛为硬掩模材料的技术方案，以二氧化钛为硬掩模材料，在刻蚀二氧化钛层形成硬掩模过程中所产生的刻蚀副产物，以及以二氧化钛材料的硬掩模为掩模刻蚀介质层时所产生的刻蚀副产物更易清洗，从而可有效降低刻蚀硬掩模材料形成的刻蚀副产物对硬掩模的结构形态影响、降低刻蚀介质层时产生的刻蚀副产物对于介质层内形成的通孔结构影响，进而降低刻蚀硬掩模材料以及介质层时产生的刻蚀副产物对导电插塞的结构和性能影响，进而提高后续形成的半导体器件的性能。
附图说明
图1至图3现有的一种金属插塞形成方法的结构示意图；
图4为图3所示金属插塞结构的电镜图；
图5～图10是本发明互连结构的形成方法一实施例的结构示意图。
具体实施方式
如背景技术所述，现有半导体器件的后段工艺中，在介质层内形成的金属插塞的结构较差，从而降低金属插塞的性能。分析其原因，结合参考图1所示，在半导体器件的后段工艺中，需要在介质层11上形成硬掩模12，并以硬掩模12为掩模刻蚀介质层11以形成特定尺寸的通孔，所述硬掩模的精度会直接影响后续刻蚀介质层形成的通孔的精度。
实际形成的硬掩模12的硬掩模材料层(例如：氮化钛)本身具有一定的应力，这容易使硬掩模12出现形变，使得最终形成的硬掩模12与预设尺寸出现偏差，以发生形变的硬掩模12刻蚀介质层时，容易使介质层中通孔不符合预先的设计规格，进而影响形成于所述通孔中的金属插塞的性能。
参考图4，示出了图3所示金属插塞的电镜图。在刻硬掩模材料层以及介质层时，由于氮化钛(TiN)材料的硬掩模材料层容易与刻蚀气体反应，从而形成含有硅-钛-氮等杂质的副产物17，这些副产物17难以去除，并容易积聚在通孔14的开口等部位，从而影响通孔14的开口尺寸，进而影响后续形成于所述通孔14内的金属插塞的结构形态。
为此本发明提供了一种刻蚀方法，以及采用所述刻蚀方法在介质层形成瞳孔后，向通孔内填充导电材料后形成导电插塞的互连结构的形成方法。所述刻蚀方法中，以二氧化钛(TiO2)为硬掩模，在刻蚀二氧化钛过程中，相比于氮化钛等材料，二氧化钛内部形成的应力较小，因而降低刻蚀二氧化钛后形成的硬掩模的尺寸与预设尺寸间的偏差，以提高硬掩模的结构精度，从而提高后续刻蚀介质层后形成于介质层内的通孔精度，进而提高后续形成于通孔内的导电插塞的精度，提高导电插塞的性能；此外，采用二氧化钛作为硬掩模材料，在刻蚀二氧化钛和介质层后形成的副产物易于清除，减小残留在介质层，以及硬掩模内的副产物量，从而优化形成于介质层内的通孔结构，进而优化后续形成的导电插塞的结构形态。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图，以一具体的互连结构的形成方法为例，对本发明刻蚀方法和互连结构的形成方法做详细的说明。
图5～图10是本发明互连结构的形成方法一实施例的结构示意图。
本实施例提供的互连结构的形成方法包括：
先参考图5所示，提供半导体衬底20。
本实施例中，所述半导体衬底20包括：半导体基底、或是半导体基底和形成于半导体基底内或半导体基底表面的半导体元器件。
所述半导体基底为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅(SOI)衬底、绝缘体上锗(GOI)衬底、玻璃衬底或其他III-V族化合物衬底，所述半导体基底材料并不限定本发明的保护范围。
在所述半导体衬底20上形成介质层21。
本实施例中，所述介质层21的材料为低K介电材料(K值小于3)或是超低K介电材料(K值小于2.6)。后续在所述介质层21内形成互连结构后，低K介电材料可有效减小互连结构的寄生电容，从而降低信号在互连结构内传输时发生的电阻电容延迟(RC Delay)效应。
可选地，本实施例中，所述介质层21采用超低K介电材料，如多孔的氧化硅。
继续参考图4所示，在所述介质层上形成二氧化钛(TiO2)层22，用于形成硬掩模。
本实施例中，所述二氧化钛层22的形成工艺为化学气相沉积(Chemical VaporDeposition，CVD)。
所述CVD工艺在半导体衬底20上形成二氧化钛层22的具体工艺包括：可采用四氯化钛(TiCl4)和苯基三异丙氧基钛(Titanium Phenyltriisopropoxide)作为反应气体，控制反应气体的流量为100～5000sccm，气压为0.01～20torr，功率为100～5000w。
所述四氯化钛和苯基三异丙氧基钛的流量比为：0.1:5～5:0.1，具体比例根据具体情况确定。
除本实施例外的其他实施例中，所述二氧化钛层22的可通过物理气相沉积(Physical Vapor Deposition，PVD)，原子层沉积(Atomic Layer Deposition，ALD)或是介电质化学气相沉积(Dielectric chemical Vapor Deposition，DCVD)形成，所述二氧化钛层22的形成方法并不限定本发明的保护范围。
若所述二氧化钛层22厚度过大，不利于后续去除二氧化钛层22；而所述二氧化钛层22过小，在后续刻蚀二氧化钛层22以形成硬掩模，并以所述硬掩模为掩模刻蚀介质层21时，会消耗部分厚度硬掩模，二氧化钛层22厚度过小会影响后续刻蚀过程中硬掩模的精度，从而影响后续刻蚀介质层后在介质层内形成通孔的精度。
本实施例中，所述二氧化钛层22的厚度为
Figure BDA0000520745780000061
结合参考图6所示，在所述二氧化钛层22上形成光刻胶层，之后所述光刻胶层经曝光显影等工序后，形成光刻胶掩模23。
相比于氮化钛，二氧化钛具有更好的透光性，因而在上述曝光显影工序中，可有效提高光刻胶掩模23的精度，从而提高后续以光刻胶掩模23为掩模刻蚀二氧化钛层后形成的硬掩模精度。
结合参考图7所示，以所述光刻胶掩模23为掩模刻蚀所述二氧化钛层22，以形成硬掩模221。
本实施例中，刻蚀所述二氧化钛层22的方法为干法刻蚀，所述干法刻蚀可以采用三氟甲烷(CHF3)、氯气(Cl2)、氧气(O2)和甲烷(CH4)等气体作为刻蚀气体刻蚀所述二氧化钛层22，形成硬掩模。
与氮化钛相比，刻蚀二氧化钛以形成硬掩模时，二氧化钛内产生的应力远远小于氮化钛内所产生的应力，因而，二氧化钛所产生的形变量远远小于氮化钛的形变量。因而相比于以氮化钛为材料的硬掩模，本实施例采用的以二氧化钛为材料的硬掩模具有更高的精度，与预设的规格更加匹配。
本实施例的可选方案中，在形成所述硬掩模221后，还包括湿法清洗，以去除硬掩模221内的刻蚀副产物。
在刻蚀所述二氧化钛层22以形成硬掩模221工艺中，刻蚀气体会与二氧化钛反应而产生刻蚀副产物，这些刻蚀副产物吸附在硬掩模221上，从而影响硬掩模221的精度，湿法清洗工艺可有效去除所述刻蚀副产物。
本实施例中，所述湿法清洗工艺采用EKC溶液或是稀释的氢氟酸溶液(DHF)作为清洗溶液。所述EKC溶液为羟胺(HDA)、2-(2-氨基乙氧基)、乙醇(DGA)和邻苯二酚(Catechol)的水溶液。
本实施例中，所述湿法清洗工艺与现有的以氮化钛为材料的硬掩模的湿法清洗工艺相似，但相比于现有的采用氮化钛为材料的硬掩模，采用在二氧化钛为材料的硬掩模形成过程中，刻蚀二氧化钛所形成的副产物的清除效率远远高于可以清除刻蚀氮化钛所产生的副产物效率，这是因为相比于刻蚀氮化钛所产生的副产物，刻蚀二氧化钛形成的副产物中氮含量较少(几乎没有)，而副产物中的元素种类越少，越易清除，因而刻蚀二氧化钛产生的副产物更易清除。因而，相比于现有的以氮化钛为材料的硬掩模，本实施例采用二氧化钛为材料的硬掩模有效降低了刻蚀副产物的步骤对硬掩模精度的影响，从而有效提高硬掩模的精度。
参考图8所示，以所述硬掩模221为掩模刻蚀所述介质层21，在介质层21内形成通孔24。
本实施例中，所述通孔24贯穿所述介质层21，露出所述半导体衬底20表面。
本实施例中，刻蚀所述介质层21的方法为干法刻蚀。具体地所述干法刻蚀的工艺包括：以含有四氟化碳(CF4)和二氧化碳(CO2)的气体为刻蚀气体，控制气体流量为100～5000sccm，气压为0.01～10torr，射频功率为100～5000W，偏置功率为100～1000W。
本实施例中，所述四氟化碳(CF4)和二氧化碳(CO2)的流量比例为1：0.01～1:100，CF4可提高刻蚀速率，但选择比较差，CO2可稀释CF4浓度以控制刻蚀速率，同时避免CF4中的氟基离子渗透进而降低对介质层21下方半导体衬底的损伤。具体比例根据实际工艺需要确定，不应以此限制本发明。
可选方案中，刻蚀所述介质层21的干法刻蚀采用的刻蚀气体中还包括三氟甲烷(CHF3)，以提高介质层21的刻蚀速率。
可选地，所述三氟甲烷的流量和四氟化碳的流量相近。
上述刻蚀工艺中，相比于现有以氮化钛为材料的掩模层，采用刻蚀气体刻蚀所述介质层21时，刻蚀气体对介质层21和硬掩模221(以二氧化钛为材料)具有更高的刻蚀选择比，从而在确保刻蚀介质层21的刻蚀速率同时，减少刻蚀过程对硬掩模221的损伤，从而确保硬掩模221的精度，进而改善通过精度较高的硬掩模221在介质层21中形成的通孔24的结构。
在刻蚀所述介质层21形成通孔24的过程中，刻蚀气体会与介质层21、刻蚀二氧化钛层时形成的副产物、以及硬掩模221发生反应，从而形成附着于通孔24内壁和表面的刻蚀副产物，这些刻蚀副产物不仅影响形成的通孔24的结构形态，而且后续在通孔24内填充金属材料形成金属插塞时，刻蚀副产物容易掺杂在金属插塞内，从而影响金属插塞性能。
本实施例中，在刻蚀介质层21形成通孔24后，进行湿法清洗步骤，以去除刻蚀通孔24表面，以及内壁附着的刻蚀副产物。
本实施例中，上述湿法清洗工艺采用EKC溶液或是稀释的氢氟酸溶液(DHF)作为清洗溶液。
相比于以氮化钛为材料的硬掩模为掩模刻蚀介质层所产生的刻蚀副产物，本实施例中，以二氧化钛为材料的硬掩模为掩模刻蚀介质层时所产生的刻蚀副产物具有更高的清除速率，这是因为相比于以氮化钛为材料的硬掩模刻蚀产生的副产物，刻蚀二氧化钛形成的副产物中氮含量较少(几乎没有)，而副产物中的元素种类越少，越易清除，因而以二氧化钛为材料的硬掩模为掩模刻蚀介质层所产生的副产物更易清除。高效去除刻蚀介质层产生的刻蚀副产物，可有效降低刻蚀介质层时所产生的刻蚀副产物对于所述通孔24结构的影响，以及对于后续形成的金属插塞的性能影响。
参考图9所示，去除硬掩模221上方的光刻胶掩模23，之后，在所述通孔24内填充金属材料25。
本实施例中，所述金属材料为铜，填充金属材料的工艺为铜电镀法。
接着参考图10所示，采用化学机械研磨法(Chemical Mechanical polishing,化学机械研磨法)去除多余的金属材料层，露出所述介质层21表面，在所述介质层21内形成金属插塞26。
本实施例中，采用二氧化钛为硬掩模材料，相比于传统硬掩模材料(如氮化钛)，在刻蚀二氧化钛以形成硬掩模时，在二氧化钛内产生应力较小，因而可有效降低刻蚀硬掩模材料层(即二氧化钛层)后形成硬掩模过程中硬掩模材料的形变量，从而提高形成的硬掩模精度。
此外，在刻蚀二氧化钛层形成硬掩模过程中所产生的刻蚀副产物，较易清洗，从而可有效降低副产物对硬掩模的结构形态影响，从而提高后续以所述硬掩模为掩模刻蚀介质层后所形成的通孔的结构；而且，以二氧化钛为材料的硬掩模为掩模刻蚀介质层所产生的刻蚀副产物也较易清洗，从而可降低副产物对介质层内的通孔结构影响，进而可提高形成于介质层内的导电插塞的结构。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (11)

1.一种互连结构的形成方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底上形成介质层；
在所述介质层上形成硬掩膜材料层，所述硬掩膜材料层所使用的材料在刻蚀时应力小且形成的副产物易于清除，从而减小经刻蚀后形成的硬掩膜的尺寸与预设尺寸间的偏差，所述硬掩膜材料层的材料为二氧化钛；
在所述介质层上刻蚀所述硬掩膜材料层形成硬掩模；
以所述硬掩模为掩模刻蚀所述介质层，在所述介质层内形成通孔；
在形成通孔后，进行湿法清洗步骤，以去除通孔表面以及内壁附着的刻蚀副产物，所述湿法清洗步骤采用EKC溶液或者是稀释的氢氟酸溶液作为清洗溶液；
在所述通孔内填充导电材料，以形成导电插塞。
2.如权利要求1所述的互连结构的形成方法，其特征在于，刻蚀所述介质层的方法为干法刻蚀。
3.如权利要求2所述的互连结构的形成方法，其特征在于，所述干法刻蚀以含有四氟化碳和二氧化碳的气体为刻蚀气体。
4.如权利要求2所述的互连结构的形成方法，其特征在于，所述干法刻蚀的步骤包括气体流量为100～5000sccm，气压为0.01～10torr，射频功率为100～5000W，偏置功率为100～1000W。
5.如权利要求3所述的互连结构的形成方法，其特征在于，刻蚀所述介质层的干法刻蚀采用的刻蚀气体还包括三氟甲烷。
6.如权利要求1所述的互连结构的形成方法，其特征在于，所述硬掩模的厚度为
Figure FDA0002499928340000011
7.如权利要求1所述的互连结构的形成方法，其特征在于，形成所述硬掩模的步骤包括：
在所述介质层上形成二氧化钛层，之后干法刻蚀所述二氧化钛层形成所述硬掩模。
8.如权利要求7所述的互连结构的形成方法，其特征在于，在所述介质层上形成所述二氧化钛层的步骤包括：采用化学气相沉积、物理气相沉积、原子层沉积或介电质化学气相沉积形成所述二氧化钛层。
9.如权利要求7所述的互连结构的形成方法，其特征在于，干法刻蚀所述二氧化钛层形成所述硬掩模的步骤包括：
在所述二氧化钛层上形成光刻胶层，经曝光显影工艺后形成光刻胶掩模；
以所述光刻胶掩模为掩模刻蚀所述二氧化钛层形成所述硬掩模。
10.如权利要求1所述的互连结构的形成方法，其特征在于，所述介质层的材料的K值小于3。
11.如权利要求1所述的互连结构的形成方法，其特征在于，在所述通孔内填充导电材料，以形成导电插塞的步骤包括：
在所述通孔内填充金属材料，形成金属插塞以作为所述导电插塞。
CN201410265014.6A 2014-06-13 2014-06-13 刻蚀方法和互连结构的形成方法 Active CN105336585B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410265014.6A CN105336585B (zh) 2014-06-13 2014-06-13 刻蚀方法和互连结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410265014.6A CN105336585B (zh) 2014-06-13 2014-06-13 刻蚀方法和互连结构的形成方法

Publications (2)

Publication Number Publication Date
CN105336585A CN105336585A (zh) 2016-02-17
CN105336585B true CN105336585B (zh) 2020-10-09

Family

ID=55287032

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410265014.6A Active CN105336585B (zh) 2014-06-13 2014-06-13 刻蚀方法和互连结构的形成方法

Country Status (1)

Country Link
CN (1) CN105336585B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107452600B (zh) * 2017-08-21 2020-01-14 中国电子科技集团公司第二十研究所 一种复合抗电镀掩模的制备方法
CN112447514A (zh) * 2019-08-28 2021-03-05 芯恩（青岛）集成电路有限公司 一种金属硬掩膜、多层互连结构及其制备方法
CN112530873B (zh) * 2019-09-18 2023-09-26 云谷（固安）科技有限公司 显示面板及其制造方法和电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329714A (ja) * 2001-02-22 2002-11-15 Texas Instruments Inc エッチング中にガスを切り替えてエッチングの特性を調節する方法
CN101587859A (zh) * 2008-05-23 2009-11-25 中芯国际集成电路制造(北京)有限公司 形成半导体互联结构的方法
CN103377913A (zh) * 2012-04-18 2013-10-30 中芯国际集成电路制造(上海)有限公司 开口的形成方法
CN103545196A (zh) * 2012-07-13 2014-01-29 中芯国际集成电路制造(上海)有限公司 金属互连线的制造方法
CN103681325A (zh) * 2012-09-04 2014-03-26 中芯国际集成电路制造(上海)有限公司 一种鳍片场效应晶体管的制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329714A (ja) * 2001-02-22 2002-11-15 Texas Instruments Inc エッチング中にガスを切り替えてエッチングの特性を調節する方法
CN101587859A (zh) * 2008-05-23 2009-11-25 中芯国际集成电路制造(北京)有限公司 形成半导体互联结构的方法
CN103377913A (zh) * 2012-04-18 2013-10-30 中芯国际集成电路制造(上海)有限公司 开口的形成方法
CN103545196A (zh) * 2012-07-13 2014-01-29 中芯国际集成电路制造(上海)有限公司 金属互连线的制造方法
CN103681325A (zh) * 2012-09-04 2014-03-26 中芯国际集成电路制造(上海)有限公司 一种鳍片场效应晶体管的制备方法

Also Published As

Publication number Publication date
CN105336585A (zh) 2016-02-17

Similar Documents

Publication Publication Date Title
TWI565074B (zh) 半導體結構與其製備方法
US20140273496A1 (en) Method of removing a metal hardmask
CN105575887B (zh) 互连结构的形成方法
CN104347477B (zh) 半导体结构的形成方法
CN105097650B (zh) 接触插塞的形成方法
CN105336662B (zh) 半导体结构的形成方法
CN105789111B (zh) 半导体结构的形成方法
CN107017203B (zh) 半导体元件的制造方法
CN105336585B (zh) 刻蚀方法和互连结构的形成方法
CN104681424B (zh) 晶体管的形成方法
CN106409751B (zh) 半导体结构的形成方法
CN105826245B (zh) 半导体结构的形成方法
CN107039447A (zh) 存储单元及其形成方法
CN105226008B (zh) 互连结构的形成方法
CN104979271B (zh) 互连结构的形成方法
CN109872953B (zh) 半导体器件及其形成方法
CN104425222A (zh) 图形化方法
CN104900579B (zh) 半导体器件的形成方法
CN105336664B (zh) 刻蚀方法
US8501608B2 (en) Method for processing semiconductor device
US9064819B2 (en) Post-etch treating method
CN105304554B (zh) 互连结构的形成方法
CN105655252B (zh) 半导体结构形成方法
US11569150B2 (en) Semiconductor bonding pad device and method for forming the same
US20220328495A1 (en) Method for manufacturing memory and memory

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant