CN104347477B - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN104347477B
CN104347477B CN201310315154.5A CN201310315154A CN104347477B CN 104347477 B CN104347477 B CN 104347477B CN 201310315154 A CN201310315154 A CN 201310315154A CN 104347477 B CN104347477 B CN 104347477B
Authority
CN
China
Prior art keywords
layer
etched
mask
mask layer
forming method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310315154.5A
Other languages
English (en)
Other versions
CN104347477A (zh
Inventor
周鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310315154.5A priority Critical patent/CN104347477B/zh
Priority to US14/140,939 priority patent/US9330964B2/en
Publication of CN104347477A publication Critical patent/CN104347477A/zh
Application granted granted Critical
Publication of CN104347477B publication Critical patent/CN104347477B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体结构的形成方法，包括：提供衬底，所述衬底表面具有待刻蚀层，所述待刻蚀层的材料为低K介质材料；在所述待刻蚀层表面形成第一掩膜层，所述第一掩膜层的材料为掺氮的碳氧化硅；刻蚀部分所述第一掩膜层，直至暴露出待刻蚀层为止；在刻蚀部分所述第一掩膜层之后，以所述第一掩膜层为掩膜刻蚀所述待刻蚀层，在所述待刻蚀层内形成开口；在所述开口内形成填充满所述开口的导电结构。所形成的半导体结构形貌良好、性能稳定。

Description

半导体结构的形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法。
背景技术
随着集成电路技术的不断发展，半导体器件的集成度不断提高，电路中的导电结构数量增加，所述导电结构之间的距离也相应缩小，因此，由导电结构的寄生电容和寄生电阻引起的电阻电容延迟（RC Delay，Resistive Capacitive Delay）效应更为严重。为了降低所述电阻电容延迟效应，现有技术在导电结构之间采用低K（low K）介质材料进行电隔离，所述低K介质材料能够降低导电结构之间的寄生电容，从而降低电阻电容延迟。
图1至图4是现有技术在低K介质层内形成导电结构的过程的剖面结构示意图。
请参考图1，提供衬底100，所述衬底100内形成有半导体器件（未示出）；在所述衬底100表面形成低K介质层101。
请参考图2，在所述低K介质层101表面形成缓冲层102，所述缓冲层102的材料为氮氧化硅；在所述缓冲层102表面形成硬掩膜层103，所述掩膜层103的材料为正硅酸乙酯（TEOS）；在硬掩膜层103表面形成氮化钛层104；在所述氮化钛层104表面形成图形化的光刻胶层105。
请参考图3，以图形化的光刻胶层105（如图2所示）为掩膜，刻蚀所述氮化钛层104、硬掩膜层103和缓冲层102直至暴露出低K介质层101为止；以刻蚀后的氮化钛层104、硬掩膜层103和缓冲层102为掩膜，刻蚀低K介质层101，在所述低K介质层101内形成开口106。图3所示的开口106暴露出衬底表面。
请参考图4，在形成所述开口106（如图3所示）之后，去除光刻胶层105（如图3所示），并进行湿法清洗工艺；在所述湿法清洗工艺之后，在所述开口106内形成导电结构107。所述导电结构107的形成工艺为：在所述氮化钛层104（如图3所示）表面和开口106内形成填充满开口106的导电薄膜；对所述导电薄膜进行抛光直至暴露出硬掩膜层103为止，形成导电结构107。
然而，现有技术所形成的导电结构与开口的侧壁之间容易产生空隙，或者所述导电结构内部容易产生空隙，导致所形成的导电结构的性能不稳定。
发明内容
本发明解决的问题是提供一种半导体结构的形成方法，改善所形成的导电结构的性能。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底，所述衬底表面具有待刻蚀层，所述待刻蚀层的材料为低K介质材料；在所述待刻蚀层表面形成第一掩膜层，所述第一掩膜层的材料为掺氮的碳氧化硅；刻蚀部分所述第一掩膜层，直至暴露出待刻蚀层为止；在刻蚀部分所述第一掩膜层之后，以所述第一掩膜层为掩膜刻蚀所述待刻蚀层，在所述待刻蚀层内形成开口；在所述开口内形成填充满所述开口的导电结构。
可选的，所述第一掩膜层的形成工艺为化学气相沉积工艺，所述化学气相沉积工艺为：气体包括SiH4、CO2和N2O，SiH4的流量为10标准毫升/分钟～10000标准毫升/分钟，CO2的流量为10标准毫升/分钟～10000标准毫升/分钟，N2O的流量为10标准毫升/分钟～10000标准毫升/分钟，气压为0.1托～10托，功率为100瓦～5000瓦。
可选的，所述待刻蚀层的材料为多孔低K介质材料，所述多孔低K介质材料的介电常数小于2.6。
可选的，在刻蚀部分所述第一掩膜层之前，在所述第一掩膜层表面形成第二掩膜层；在刻蚀部分第一掩膜层之前，刻蚀部分所述第二掩膜层，直至暴露出第一掩膜层为止；在刻蚀部分第二掩膜层之后，以所述第二掩膜层为掩膜，刻蚀所述第一掩膜层之至暴露出待刻蚀层为止。
可选的，所述第二掩膜层的材料为氮化钛。
可选的，所述刻蚀部分第二掩膜层的工艺为：在第二掩膜层表面形成光刻胶层；对所述光刻胶层进行图形化工艺；以图形化的光刻胶层为掩膜，采用各向异性的干法刻蚀工艺刻蚀所述第二掩膜层直至暴露出第一掩膜层为止；以第一掩膜层为掩膜刻蚀待刻蚀层之后，去除所述光刻胶层。
可选的，还包括：在第二掩膜层表面形成底层抗反射层，所述光刻胶层形成于所述底层抗反射层表面。
可选的，还包括：在第二掩膜层表面形成屏蔽层，所述光刻胶层形成于所述屏蔽层表面。
可选的，所述屏蔽层的材料为氧化硅。
可选的，还包括：在屏蔽层表面形成底层抗反射层，所述光刻胶层形成于所述底层抗反射层表面。
可选的，所述刻蚀部分第一掩膜层的工艺为：在第一掩膜层表面形成光刻胶层；对所述光刻胶层进行图形化工艺；以图形化的光刻胶层为掩膜，采用各向异性的干法刻蚀工艺刻蚀所述第一掩膜层直至暴露出待刻蚀层为止；以所述第一掩膜层为掩膜刻蚀待刻蚀层之后，去除所述光刻胶层。
可选的，还包括：在第一掩膜层表面形成底层抗反射层，所述光刻胶层形成于所述底层抗反射层表面。
可选的，还包括：在第一掩膜层表面形成屏蔽层，所述光刻胶层形成于所述屏蔽层表面。
可选的，所述屏蔽层的材料为氧化硅。
可选的，还包括：在屏蔽层表面形成底层抗反射层，所述光刻胶层形成于所述底层抗反射层表面。
可选的，所述导电结构的形成方法为：在所述开口的侧壁和底部表面沉积阻挡层；在所述阻挡层表面形成填充满所述开口的导电薄膜；抛光所述导电薄膜直至暴露出第一掩膜层为止，在开口内形成导电结构。
可选的，所述阻挡层的材料为氮化钛、氮化钽、钽或钛；所述导电薄膜的材料为铜、钨或铝；所述阻挡层的形成工艺为物理气相沉积工艺；所述导电薄膜的形成工艺为物理气相沉积工艺或电镀工艺。
可选的，刻蚀所述待刻蚀层并形成开口的工艺为各向异性的干法刻蚀工艺。
可选的，还包括：在形成导电结构之前，采用湿法清洗工艺对所述开口的侧壁和底部表面进行清洗，所述湿法清洗工艺的清洗液为氢氟酸溶液，在所述氢氟酸溶液中，水和氢氟酸的体积比为300:1～1000:1。
可选的，还包括：在衬底表面形成刻蚀阻挡层，所述待刻蚀层形成于所述刻蚀阻挡层表面，所述刻蚀阻挡层的材料为碳氮化硅。
与现有技术相比，本发明的技术方案具有以下优点：
所述半导体结构的形成方法中，当所述待刻蚀层为低K介质材料，而所述第一掩膜层的材料为掺氮的碳氧化硅时，由于所述第一掩膜层与待刻蚀层之间的结合能力好，因此能够保证在刻蚀待刻蚀层的过程中，所述第一掩膜层不会发生剥离或曲翘。所述第一掩膜层的材料为掺氮的碳氧化硅，所述待刻蚀层为低K介质材料，湿法清洗的清洗液（例如氢氟酸）对所述第一掩膜层和待刻蚀层的刻蚀选择性较低，因此，在刻蚀所述待刻蚀层并进行湿法清洗工艺之后，所述第一掩膜层的侧壁能够与开口的待刻蚀层侧壁齐平，有利于后续形成于的导电薄膜充分覆盖开口的侧壁表面，使导电薄膜能够充分填充所述开口，以所述导电薄膜形成的导电结构性能稳定。由于所述第一掩膜层的材料为掺氮的碳氧化硅，而所述待刻蚀层为低K介质材料，刻蚀所述待刻蚀层的干法刻蚀工艺对第一掩膜层的刻蚀速率低，因此，所述第一掩膜层在刻蚀所述待刻蚀层的过程中能够保持形貌稳定，刻蚀形成的开口形貌良好，形成于开口内的导电结构性能稳定。
附图说明
图1至图4是现有技术在低K介质层内形成导电结构的过程的剖面结构示意图；
图5至图9是本发明实施例的半导体结构的形成过程的剖面结构示意图。
具体实施方式
如背景技术所述，现有技术所形成的导电薄膜与开口侧壁之间、或所述导电薄膜内部容易产生空隙，导致所形成的导电结构的性能不稳定。
请继续参考图4，现有技术在形成开口106（如图3所示）之后，需要进行湿法清洗工艺，现有技术中常用的湿法清洗工艺的清洗液为稀氢氟酸。然而，由于所述清洗液刻蚀硬掩膜层103的速率比刻蚀缓冲层102的速率慢，在所述清洗工艺之后，容易造成所述硬掩膜层103的侧壁突出于缓冲层102的侧壁。例如，以水与氢氟酸的体积比为300:1的稀氢氟酸进行清洗工艺，清洗后的硬掩膜层103侧壁突出缓冲层102侧壁的距离大于5纳米。在所述清洗工艺之后，需要采用物理气相沉积工艺或电镀工艺在所述开口106内形成导电薄膜，然而在形成导电薄膜的过程中，由于所述硬掩膜层103的侧壁突出于缓冲层102的侧壁，会影响导电材料进入开口106的方向，导致所形成的导电薄膜无法充分覆盖所述开口106的侧壁，从而使所形成的导电薄膜与开口106侧壁之间形成空隙；而且，所述硬掩膜层103的侧壁突出于缓冲层102的侧壁还会导致导电材料难以深入开口106内，容易使所形成的导电薄膜内部产生空隙。因此所形成的导电结构的电性能不良。
然而，即使去除所述低K介质层和硬掩膜层之间的缓冲层，虽然能够减小低K介质层表面到氮化钛表面的距离，使导电材料易于进入开口内，但所述清洗液刻蚀硬掩膜层的速率依旧比刻蚀低K介质层的速率慢，在清洗工艺之后，所述硬掩膜层依旧会突出于开口的低K介质层侧壁表面，使形成于开口内的导电薄膜质量依旧不能充分覆盖开口的侧壁。而且，由于低K介质层和所述掩膜层之间的结合能力较差，当所述掩膜层的侧壁突出于低K介质层的侧壁表面时，所述掩膜层容易发生剥离（peeling）或曲翘，进一步影响所形成的导电薄膜的质量。因此，所形成的导电结构的电性能较差。
为了解决上述问题，本发明的发明人提出一种半导体结构的形成方法：在所述待刻蚀层表面形成第一掩膜层，所述第一掩膜层的材料为掺氮的碳氧化硅；刻蚀部分所述第一掩膜层，直至暴露出待刻蚀层为止，并以刻蚀后的第一掩膜层为掩膜刻蚀所述待刻蚀层，在待刻蚀层内形成开口。当所述待刻蚀层为低K介质材料，而所述第一掩膜层的材料为掺氮的碳氧化硅时，由于所述掺氮的碳氧化硅材料与低K介质材料之间的结合能力好，因此能够保证在刻蚀待刻蚀层的过程中，所述第一掩膜层不会发生剥离。所述第一掩膜层的材料为掺氮的碳氧化硅，所述待刻蚀层为低K介质材料，氢氟酸对所述第一掩膜层和待刻蚀层的刻蚀选择性较低，因此，当刻蚀所述待刻蚀层，并以氢氟酸为清洗液进行湿法清洗工艺之后，所述第一掩膜层的侧壁能够与待刻蚀层的侧壁齐平，使后续形成于开口内的导电薄膜覆盖开口侧壁的能力好，所形成的导电薄膜能够充分填充所述开口，以所述导电薄膜形成的导电结构性能稳定。此外，由于所述第一掩膜层的材料为掺氮的碳氧化硅，当所述待刻蚀层为低K介质材料时，刻蚀所述待刻蚀层的干法刻蚀工艺对第一掩膜层的刻蚀速率低，因此，所述第一掩膜层在刻蚀所述待刻蚀层的过程中能够保持形貌稳定，有利于使刻蚀形成的开口形貌良好。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图5至图9是本发明实施例的半导体结构的形成过程的剖面结构示意图。
请参考图5，提供衬底200，所述衬底200表面具有待刻蚀层201，所述待刻蚀层201的材料为低K介质材料。
在本实施例中，所述衬底200包括：半导体基底（未示出）、形成于半导体基底内或半导体基底表面的半导体器器件包括CMOS器件，所述CMOS器件包括晶体管、存储器、电容器或电件（未示出）、用于使所述半导体器件电连接的电互连结构（未示出）、以及用于电隔离所述半导体器件和电互连结构的绝缘层（未示出）。所述半导体阻器等；所述半导体基底为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅（SOI）衬底、绝缘体上锗（GOI）衬底、玻璃衬底或III-V族化合物衬底，例如氮化镓或砷化镓等；所述绝缘层的材料为氧化硅、氮化硅和氮氧化硅中的一种或多种。本实施例中，所述衬底200表面为绝缘层，且所述绝缘层暴露出电互连结构的顶部表面。
在另一实施例中，所述衬底200为半导体基底，第一介质层201形成于半导体基底表面。所述半导体基底包括硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅（SOI）衬底、绝缘体上锗（GOI）衬底、玻璃衬底或III-V族化合物衬底，例如氮化镓或砷化镓等。
所述低K介质材料即介电常数小于4的介质材料，当所述待刻蚀层201的材料为低K介质材料时，能够使形成于所述待刻蚀层201内的相邻导电结构之间的寄生电容减小，从而减少信号在导电结构内传输时发生的电阻电容延迟（RC Delay）效应。本实施例中，所述待刻蚀层201的材料为多孔低K介质材料，所述多孔低K介质层材料的介电常数小于2.6；所述待刻蚀层201的形成工艺为：采用化学气相沉积工艺在衬底200表面形成无孔的介质材料层；采用多孔处理工艺（例如紫外线处理工艺）对所述无孔的介质材料层进行处理，形成多孔低K介质材料的待刻蚀层201。在其他实施例中，所述待刻蚀层201的材料还能够为其他低K介质材料，例如氮化硼（BN）。
需要说明的是，在形成所述待刻蚀层201之前，还能够在衬底200表面形成刻蚀阻挡层（未示出），所述待刻蚀层201形成于所述刻蚀阻挡层表面，所述刻蚀阻挡层的材料与待刻蚀层201的材料不同，本实施例的阻挡层材料为碳氮化硅，所述刻蚀阻挡层用于在后续形成待刻蚀层时定义刻蚀工艺的停止位置，并保护衬底200表面免受损伤。
请参考图6，在所述待刻蚀层201表面形成第一掩膜层202，所述第一掩膜层202的材料为掺氮的碳氧化硅；在所述第一掩膜层202表面形成第二掩膜层203；在第二掩膜层203表面形成屏蔽层204。
所述第一掩膜层202与待刻蚀层201的结合能力好，在后续以刻蚀后的第一掩膜层202为掩膜，刻蚀待刻蚀层201时，所述第一掩膜层202不易发生剥离或曲翘，因此所述第一掩膜层202保持刻蚀图形的能力好，有利于使形成于待刻蚀层201内的开口形貌良好。
后续在待刻蚀层201内刻蚀形成开口之后，需要采用湿法清洗工艺去除开口的侧壁和底部表面附着的刻蚀副产物，而用于湿法清洗的清洗液，例如氢氟酸，对于第一掩膜层202和待刻蚀层201均具有刻蚀性；由于所述第一掩膜层202的材料为掺氮的碳氧化硅，而所述待刻蚀层201的材料为低K介质材料，所述清洗液刻蚀第一掩膜层202的速率与刻蚀待刻蚀层201的速率相近，因此在后续进行湿法清洗工艺之后，开口的侧壁表面与第一掩膜层202的侧壁表面能够保持齐平，进而有利于后续在开口形成导电薄膜，所述导电薄膜能够充分覆盖开口的侧壁，且所形成的导电薄膜致密，因此以所述导电薄膜形成的导电结构性能稳定。
后续以第一掩膜层202为掩膜，刻蚀待刻蚀层201的工艺为各向异性的干法刻蚀工艺，而所述第一掩膜层202的材料为掺氮的碳氧化硅，所述干法刻蚀工艺对于第一掩膜层202的刻蚀速率低，因此在刻蚀待刻蚀层201的工艺中，所述第一掩膜层202的图形能够保持稳定，从而使所形成的开口形貌良好。
所述第一掩膜层202的形成工艺为化学气相沉积工艺，所述化学气相沉积工艺为：气体包括SiH4、CO2和N2O，SiH4的流量为10标准毫升/分钟～10000标准毫升/分钟，CO2的流量为10标准毫升/分钟～10000标准毫升/分钟，N2O的流量为10标准毫升/分钟～10000标准毫升/分钟，气压为0.1托～10托，功率为100瓦～5000瓦。
其中，SiH4气体和CO2气体发生反应形成碳氧化硅，而N2O气体用于在形成碳氧化硅的过程中，在所述碳氧化硅中原位掺杂氮离子，所述碳氧化硅中所述氮离子分布均匀，从而使所形成的第一掩膜层202的性能稳定，后续进行湿法清洗工艺之后，所述第一掩膜层202的侧壁表面光滑。
所述第二掩膜层203的材料为氮化钛，所述第二掩膜层203的形成工艺为化学气相沉积工艺；所述第一掩膜层202与第二掩膜层203之间的结合能力好，后续刻蚀待刻蚀层201时，所述第二掩膜层203不会发生剥离或曲翘；所述第二掩膜层203能够在后续刻蚀待刻蚀层201时保护第一掩膜层202表面，使所述第一掩膜层202不会被减薄；而且，所述第二掩膜层203的物理强度较大，在后续刻蚀待刻蚀层201时，所述第二掩膜层203和第一掩膜层202的图形能够保持稳定，有利于形成形貌良好的开口；此外，后续在开口内填充导电薄膜之后，对所述导电薄膜进行抛光工艺时，所述第二掩膜层203能够作为抛光停止层，当所述抛光工艺进行到所述第二掩膜层203时，再进行一定的过抛光能够暴露出第一掩膜层202。
在本实施例中，在第二掩膜层203表面形成有屏蔽层204，所述屏蔽层204的材料为氧化硅，所述屏蔽层204的形成工艺为化学气相沉积工艺或原子层沉积工艺，所述屏蔽层204用于增强所述第二掩膜层203和后续形成的光刻胶层之间的结合能力，并在后续去除光刻胶层时，保护所述第二掩膜层203表面。
在另一实施例中，仅形成第一掩膜层，在第一掩膜层表面形成屏蔽层，所述屏蔽层用于增强后续形成的光刻胶层和第一掩膜层之间的结合能力，并在后续去除光刻胶层时保护所述第一掩膜层表面。仅形成所述第一掩膜层而不形成第二掩膜层能够简化工艺，而为了保证后续刻蚀待刻蚀层时所述第一掩膜层的图形稳定性，需要相应增加所述第一掩膜层的厚度。
请参考图7，刻蚀部分第二掩膜层203和第一掩膜层202，直至暴露出待刻蚀层201为止。
所述刻蚀第二掩膜层203和第一掩膜层202的工艺为各向异性干法刻蚀工艺。首先刻蚀部分第二掩膜层203，直至暴露出与后续所需形成的开口对应的第一掩膜层202表面为止；在刻蚀部分第二掩膜层203之后，以所述第二掩膜层203为掩膜，刻蚀所述第一掩膜层202直至暴露出待刻蚀层201为止。
所述刻蚀部分第二掩膜层203的工艺为：在第二掩膜层203表面形成光刻胶层；对所述光刻胶层进行图形化工艺，使光刻胶层暴露出后续需要形成开口的对于位置；以图形化的光刻胶层为掩膜，刻蚀所述第二掩膜层203直至暴露出第一掩膜层202为止。
刻蚀后的第二掩膜层203复制了图形化的光刻胶层的图形，而所述第二掩膜层203和第一掩膜层202之间具有刻蚀选择性，在刻蚀第一掩膜层202的过程中，所述第二掩膜层203的图形能够保持稳定，使刻蚀后的第一掩膜层202的图形与第二掩膜层203的图形一致，从而刻蚀后的第二掩膜层203和第一掩膜层202的图形精确，有利于后续形成形貌良好的开口。
在本实施例中，所述第二掩膜层203表面形成有屏蔽层204，光刻胶层形成于所述屏蔽层204表面。在形成光刻胶层之前，还能够在屏蔽层204表面形成底层抗反射层，而所述光刻胶层形成于所述底层抗反射层表面。在另一实施例中，所述第二掩膜层表面未形成屏蔽层，则直接在第二掩膜层表面形成底层抗反射层，在所述底层抗反射层表面形成光刻胶层。
在其他实施例中，仅形成第一掩膜层，而未在第一掩膜层表面形成第二掩膜层，刻蚀部分第一掩膜层的工艺为：在第一掩膜层表面形成光刻胶层；对所述光刻胶层进行图形化工艺，使所述光刻胶层暴露出于所需形成的开口对应的位置；以图形化的光刻胶层为掩膜，刻蚀所述第一掩膜层直至暴露出待刻蚀层为止。在形成光刻胶层之前，能够在所述第一掩膜层表面形成底层抗反射层，所述光刻胶层形成于所述底层抗反射层表面。此外，还能够在所述第一掩膜层表面形成屏蔽层，所述屏蔽层的材料为氧化硅，所述光刻胶层形成于所述屏蔽层表面；而且，还能够在屏蔽层表面形成底层抗反射层，所述光刻胶层形成于所述底层抗反射层表面。
请参考图8，在刻蚀部分所述第一掩膜层202之后，以所述第二掩膜层203和第一掩膜层202为掩膜刻蚀所述待刻蚀层201，在所述待刻蚀层201内形成开口206。
所述开口206用于形成导电结构，刻蚀所述待刻蚀层201并形成开口206的工艺为各向异性的干法刻蚀工艺，使所形成的开口206的侧壁相对于衬底表面垂直。在本实施例中，刻蚀所述待刻蚀层201直至暴露出衬底200为止，并使所述开口206暴露出衬底200表面的电互联结构表面，使后续形成于开口206内的导电结构能够与衬底200内的半导体结构电连接。
需要说明的是，在以第一掩膜层202为掩膜刻蚀待刻蚀层201之后，去除所述光刻胶层，所述去除光刻胶层的工艺为湿法工艺或灰化工艺。在本实施例中，在去除光刻胶层之后，还需要去除底层抗反射层和屏蔽层204（如图7所示），所述去除底层抗反射层和屏蔽层204的工艺为湿法刻蚀工艺。由于在刻蚀待刻蚀层201的过程中，以及去除光刻胶层、底层抗反射层以及屏蔽层204的过程中，会产生副产物，所述副产物容易附着于开口206的侧壁和底部表面，容易导致后续形成于开口内的导电结构的性能不良，因此在后续形成导电结构之前，采用湿法清洗工艺对所述开口206的侧壁和底部表面进行清洗。
请参考图9，采用湿法清洗工艺对所述开口206（如图8所示）的侧壁和底部表面进行清洗；在所述湿法清洗工艺之后，在所述开口206内形成导电结构207。
在形成导电结构207之前，采用湿法清洗工艺对所述开口206的侧壁和底部表面进行清洗。本实施例中，所述湿法清洗工艺的清洗液为氢氟酸溶液，在所述氢氟酸溶液中，水和氢氟酸的体积比为300:1～1000:1。
由于所述第一掩膜层202的材料为掺氮的碳氧化硅，而待刻蚀层201的材料为多孔低K介质材料，所述湿法清洗的清洗液刻蚀第一掩膜层202的速率与刻蚀待刻蚀层201的速率相同，因此在经过湿法清洗之后，所述第一掩膜层202的侧壁与开口206的侧壁表面能够保持齐平，从而使后续形成的导电薄膜能够充分覆盖所述开口206的侧壁，避免所形成的导电薄膜与开口206侧壁之间产生空隙；而且，由于第一掩膜层202的侧壁与开口206的侧壁表面齐平，形成导电薄膜的材料易于进入开口206底部，避免所形成的导电薄膜内产生空隙。因此由所述导电薄膜形成的导电结构的性能稳定。
而且，当所述第一掩膜层202的材料为掺氮的碳氧化硅，而待刻蚀层201的材料为多孔低K介质材料时，所述第一掩膜层202与待刻蚀层201之间结合能力强，能够保证所述第一掩膜层202在刻蚀待刻蚀层201的过程中以及湿法清洗的过程中不会发生剥离或曲翘，使所形成的导电薄膜能够充分覆盖所述开口206的侧壁和底部表面，从而保证所形成的导电结构性能稳定。
本实施例所形成的导电结构207为导电插塞，所述导电结构207的形成方法为：在所述开口206的侧壁和底部表面沉积阻挡层；在所述阻挡层表面形成填充满所述开口的导电薄膜；采用化学机械抛光工艺抛光所述导电薄膜和阻挡层直至暴露出第一掩膜层202为止，在开口206内形成导电结构207；其中，所述第二掩膜层203（如图8所示）能够作为抛光工艺的停止层，当抛光所述导电薄膜直至暴露出第二掩膜层203之后，进行一定的过抛光至暴露出第一掩膜层202，而所述第一掩膜层202能够保护待刻蚀层表面。
所述阻挡层的材料为氮化钛、氮化钽、钽或钛中的一种或多种组合，所述阻挡层的形成工艺为物理气相沉积工艺。所述导电薄膜的材料为铜、钨或铝，所述导电薄膜的形成工艺为物理气相沉积工艺或电镀工艺。
本实施例中，所述导电薄膜的材料为铜，所述导电薄膜的形成工艺为铜电镀（ECP）工艺，所述铜电镀工艺包括：采用物理气相沉积工艺在所述阻挡层表面形成铜种子层；采用电镀工艺在所述铜种子层表面形成填充满开口206的铜层，所述铜种子层和铜层即所形成的导电薄膜。
由于所述第一掩膜层202的侧壁和开口206的侧壁表面齐平，因此在采用物理气相沉积工艺形成阻挡层和铜种子层时，沉积气体易于进入开口206内，且沉积气体进入开口206内部的方向不会因受到阻挡而发生改变，使所形成的阻挡层和铜种子层能够充分覆盖开口206的侧壁和底部表面，从而使所形成的阻挡层及导电薄膜与开口206的侧壁和底部表面之间结合良好，从而使所形成的导电结构形貌良好、性能稳定。
本实施例中，所述半导体结构的形成方法中，当所述待刻蚀层为低K介质材料，而所述第一掩膜层的材料为掺氮的碳氧化硅时，由于所述第一掩膜层与待刻蚀层之间的结合能力好，因此能够保证在刻蚀待刻蚀层的过程中，所述第一掩膜层不会发生剥离或曲翘。其次，所述第一掩膜层的材料为掺氮的碳氧化硅，当所述待刻蚀层为低K介质材料时，氢氟酸对所述第一掩膜层和待刻蚀层的刻蚀选择性较低；因此，当刻蚀所述待刻蚀层，并以氢氟酸为清洗液进行湿法清洗工艺之后，所述第一掩膜层的侧壁能够与待刻蚀层的侧壁齐平，使后续形成于开口内的导电薄膜覆盖开口的侧壁能力好，所形成的导电薄膜能够充分填充所述开口，以所述导电薄膜形成的导电结构性能稳定。此外，由于所述第一掩膜层的材料为掺氮的碳氧化硅，当所述待刻蚀层为低K介质材料时，刻蚀所述待刻蚀层的干法刻蚀工艺对第一掩膜层的刻蚀速率低，因此，所述第一掩膜层在刻蚀所述待刻蚀层的过程中能够保持形貌稳定，刻蚀形成的开口形貌良好，开口位于待刻蚀层表面的图形稳定。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (19)

1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底表面具有待刻蚀层，所述待刻蚀层的材料为低K介质材料；
在所述待刻蚀层表面形成第一掩膜层，所述第一掩膜层的形成工艺为化学气相沉积工艺，所述化学气相沉积工艺为：气体包括SiH4、CO2和N2O；
刻蚀部分所述第一掩膜层，直至暴露出待刻蚀层为止；
在刻蚀部分所述第一掩膜层之后，以所述第一掩膜层为掩膜刻蚀所述待刻蚀层，在所述待刻蚀层内形成开口；
在所述开口内形成填充满所述开口的导电结构；
在形成导电结构之前，采用湿法清洗工艺对所述开口的侧壁和底部表面进行清洗，所述湿法清洗工艺的清洗液为氢氟酸溶液，在所述氢氟酸溶液中，水和氢氟酸的体积比为300:1～1000:1；
所述清洗液刻蚀所述第一掩膜层的速率与刻蚀待刻蚀层的速率相近。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，SiH4的流量为10标准毫升/分钟～10000标准毫升/分钟，CO2的流量为10标准毫升/分钟～10000标准毫升/分钟，N2O的流量为10标准毫升/分钟～10000标准毫升/分钟，气压为0.1托～10托，功率为100瓦～5000瓦。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述待刻蚀层的材料为多孔低K介质材料，所述多孔低K介质材料的介电常数小于2.6。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，在刻蚀部分所述第一掩膜层之前，在所述第一掩膜层表面形成第二掩膜层；在刻蚀部分第一掩膜层之前，刻蚀部分所述第二掩膜层，直至暴露出第一掩膜层为止；在刻蚀部分第二掩膜层之后，以所述第二掩膜层为掩膜，刻蚀所述第一掩膜层之至暴露出待刻蚀层为止。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，所述第二掩膜层的材料为氮化钛。
6.如权利要求4所述的半导体结构的形成方法，其特征在于，所述刻蚀部分第二掩膜层的工艺为：在第二掩膜层表面形成光刻胶层；对所述光刻胶层进行图形化工艺；以图形化的光刻胶层为掩膜，采用各向异性的干法刻蚀工艺刻蚀所述第二掩膜层直至暴露出第一掩膜层为止；以第一掩膜层为掩膜刻蚀待刻蚀层之后，去除所述光刻胶层。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，还包括：在第二掩膜层表面形成底层抗反射层，所述光刻胶层形成于所述底层抗反射层表面。
8.如权利要求6所述的半导体结构的形成方法，其特征在于，还包括：在第二掩膜层表面形成屏蔽层，所述光刻胶层形成于所述屏蔽层表面。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述屏蔽层的材料为氧化硅。
10.如权利要求8所述的半导体结构的形成方法，其特征在于，还包括：在屏蔽层表面形成底层抗反射层，所述光刻胶层形成于所述底层抗反射层表面。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，所述刻蚀部分第一掩膜层的工艺为：在第一掩膜层表面形成光刻胶层；对所述光刻胶层进行图形化工艺；以图形化的光刻胶层为掩膜，采用各向异性的干法刻蚀工艺刻蚀所述第一掩膜层直至暴露出待刻蚀层为止；以所述第一掩膜层为掩膜刻蚀待刻蚀层之后，去除所述光刻胶层。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，还包括：在第一掩膜层表面形成底层抗反射层，所述光刻胶层形成于所述底层抗反射层表面。
13.如权利要求11所述的半导体结构的形成方法，其特征在于，还包括：在第一掩膜层表面形成屏蔽层，所述光刻胶层形成于所述屏蔽层表面。
14.如权利要求13所述的半导体结构的形成方法，其特征在于，所述屏蔽层的材料为氧化硅。
15.如权利要求13所述的半导体结构的形成方法，其特征在于，还包括：在屏蔽层表面形成底层抗反射层，所述光刻胶层形成于所述底层抗反射层表面。
16.如权利要求1所述的半导体结构的形成方法，其特征在于，所述导电结构的形成方法为：在所述开口的侧壁和底部表面沉积阻挡层；在所述阻挡层表面形成填充满所述开口的导电薄膜；抛光所述导电薄膜直至暴露出第一掩膜层为止，在开口内形成导电结构。
17.如权利要求16所述的半导体结构的形成方法，其特征在于，所述阻挡层的材料为氮化钛、氮化钽、钽或钛；所述导电薄膜的材料为铜、钨或铝；所述阻挡层的形成工艺为物理气相沉积工艺；所述导电薄膜的形成工艺为物理气相沉积工艺或电镀工艺。
18.如权利要求1所述的半导体结构的形成方法，其特征在于，刻蚀所述待刻蚀层并形成开口的工艺为各向异性的干法刻蚀工艺。
19.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：在衬底表面形成刻蚀阻挡层，所述待刻蚀层形成于所述刻蚀阻挡层表面，所述刻蚀阻挡层的材料为碳氮化硅。
CN201310315154.5A 2013-07-24 2013-07-24 半导体结构的形成方法 Active CN104347477B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310315154.5A CN104347477B (zh) 2013-07-24 2013-07-24 半导体结构的形成方法
US14/140,939 US9330964B2 (en) 2013-07-24 2013-12-26 Semiconductor structures and fabrication methods for improving undercut between porous film and hardmask film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310315154.5A CN104347477B (zh) 2013-07-24 2013-07-24 半导体结构的形成方法

Publications (2)

Publication Number Publication Date
CN104347477A CN104347477A (zh) 2015-02-11
CN104347477B true CN104347477B (zh) 2018-06-01

Family

ID=52426941

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310315154.5A Active CN104347477B (zh) 2013-07-24 2013-07-24 半导体结构的形成方法

Country Status (2)

Country Link
US (1) US9330964B2 (zh)
CN (1) CN104347477B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106303888B (zh) * 2015-05-26 2020-02-07 中芯国际集成电路制造(上海)有限公司 麦克风的制造方法
JP6779701B2 (ja) * 2016-08-05 2020-11-04 東京エレクトロン株式会社 基板処理装置、基板処理方法及び基板処理方法を実行させるプログラムが記録された記憶媒体
CN108155100B (zh) * 2016-12-02 2020-12-01 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
US10535654B2 (en) * 2017-08-30 2020-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Cut metal gate with slanted sidewalls
CN111640659B (zh) * 2019-03-01 2023-04-25 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN111640665B (zh) * 2019-03-01 2023-05-26 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN112289675A (zh) * 2019-07-22 2021-01-29 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法及半导体结构
CN113496874B (zh) * 2020-04-01 2024-04-19 中芯国际集成电路制造(上海)有限公司 半导体结构及半导体结构的形成方法
CN113903722A (zh) * 2020-07-06 2022-01-07 中芯国际集成电路制造(上海)有限公司 半导体结构及半导体结构的形成方法
CN113629374B (zh) * 2021-08-03 2022-03-25 合肥工业大学 基于金属辅助化学刻蚀的毫米波芯片腔体器件制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102403269A (zh) * 2011-11-30 2012-04-04 上海华力微电子有限公司 干法刻蚀第一金属层的方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6331479B1 (en) * 1999-09-20 2001-12-18 Chartered Semiconductor Manufacturing Ltd. Method to prevent degradation of low dielectric constant material in copper damascene interconnects
JP3696055B2 (ja) * 2000-06-27 2005-09-14 シャープ株式会社 半導体装置の製造方法
TW521386B (en) * 2000-06-28 2003-02-21 Mitsubishi Heavy Ind Ltd Hexagonal boron nitride film with low dielectric constant, layer dielectric film and method of production thereof, and plasma CVD apparatus
US6472231B1 (en) * 2001-01-29 2002-10-29 Advanced Micro Devices, Inc. Dielectric layer with treated top surface forming an etch stop layer and method of making the same
US6787453B2 (en) * 2002-12-23 2004-09-07 Intel Corporation Barrier film integrity on porous low k dielectrics by application of a hydrocarbon plasma treatment
US7151315B2 (en) * 2003-06-11 2006-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of a non-metal barrier copper damascene integration
US7288205B2 (en) * 2004-07-09 2007-10-30 Applied Materials, Inc. Hermetic low dielectric constant layer for barrier applications
US7601607B2 (en) * 2006-05-15 2009-10-13 Chartered Semiconductor Manufacturing, Ltd. Protruded contact and insertion of inter-layer-dielectric material to match damascene hardmask to improve undercut for low-k interconnects
US7618889B2 (en) * 2006-07-18 2009-11-17 Applied Materials, Inc. Dual damascene fabrication with low k materials
US7682989B2 (en) * 2007-05-18 2010-03-23 Texas Instruments Incorporated Formation of a silicon oxide interface layer during silicon carbide etch stop deposition to promote better dielectric stack adhesion
US8703605B2 (en) * 2007-12-18 2014-04-22 Byung Chun Yang High yield and high throughput method for the manufacture of integrated circuit devices of improved integrity, performance and reliability
EP2194574B1 (en) * 2008-12-02 2018-11-07 IMEC vzw Method for producing interconnect structures for integrated circuits
US9368579B2 (en) * 2012-02-07 2016-06-14 The Board Of Trustees Of The Leland Stanford Junior University Selective area growth of germanium and silicon-germanium in silicon waveguides for on-chip optical interconnect applications

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102403269A (zh) * 2011-11-30 2012-04-04 上海华力微电子有限公司 干法刻蚀第一金属层的方法

Also Published As

Publication number Publication date
US9330964B2 (en) 2016-05-03
US20150035152A1 (en) 2015-02-05
CN104347477A (zh) 2015-02-11

Similar Documents

Publication Publication Date Title
CN104347477B (zh) 半导体结构的形成方法
CN104795331B (zh) 晶体管的形成方法
CN104900495B (zh) 自对准双重图形化方法及鳍式场效应晶体管的制作方法
US9099400B2 (en) Semiconductor device manufacturing methods
CN109786346A (zh) 通孔结构及其方法
CN105575887B (zh) 互连结构的形成方法
CN103794490B (zh) 自对准双图形的形成方法
CN107346759B (zh) 半导体结构及其制造方法
CN104795311B (zh) 半导体器件的形成方法
CN105789111B (zh) 半导体结构的形成方法
CN104681488B (zh) 晶体管及其形成方法
CN107039334B (zh) 半导体结构的形成方法
CN105336662B (zh) 半导体结构的形成方法
CN104253082A (zh) 半导体结构及其形成方法
CN105097650B (zh) 接触插塞的形成方法
CN103066014B (zh) 一种铜/空气隙的制备方法
CN104253081A (zh) 半导体器件的形成方法
CN105719947B (zh) 半导体器件的形成方法
CN105226008B (zh) 互连结构的形成方法
CN104681424B (zh) 晶体管的形成方法
CN104143528B (zh) 互连结构的形成方法
KR100442962B1 (ko) 반도체소자의 금속배선 콘택플러그 형성방법
CN104701145B (zh) 半导体结构的形成方法
CN104078330B (zh) 自对准三重图形的形成方法
CN106952911B (zh) 鳍式半导体器件的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant