CN104795311B - 半导体器件的形成方法 - Google Patents

半导体器件的形成方法 Download PDF

Info

Publication number
CN104795311B
CN104795311B CN201410027719.4A CN201410027719A CN104795311B CN 104795311 B CN104795311 B CN 104795311B CN 201410027719 A CN201410027719 A CN 201410027719A CN 104795311 B CN104795311 B CN 104795311B
Authority
CN
China
Prior art keywords
layer
mask layer
mask
semiconductor devices
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410027719.4A
Other languages
English (en)
Other versions
CN104795311A (zh
Inventor
伏广才
杨天伦
张校平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410027719.4A priority Critical patent/CN104795311B/zh
Priority to US14/595,543 priority patent/US9416004B2/en
Publication of CN104795311A publication Critical patent/CN104795311A/zh
Priority to US15/210,623 priority patent/US9875965B2/en
Application granted granted Critical
Publication of CN104795311B publication Critical patent/CN104795311B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00388—Etch mask forming
    • B81C1/00396—Mask characterised by its composition, e.g. multilayer masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00095—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00841—Cleaning during or after manufacture
    • B81C1/00849—Cleaning during or after manufacture during manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/475—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53219—Aluminium alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53247—Noble-metal alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0264—Pressure sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/07—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0132—Dry etching, i.e. plasma etching, barrel etching, reactive ion etching [RIE], sputter etching or ion milling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers
    • H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
    • H01L2221/1063—Sacrificial or temporary thin dielectric films in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Pressure Sensors (AREA)
  • Micromachines (AREA)

Abstract

一种半导体器件的形成方法，包括：提供衬底，所述衬底表面具有第一电极层，所述第一电极层表面具有牺牲层；在所述牺牲层表面形成第一掩膜层，所述第一掩膜层的材料为导电材料；在第一掩膜层表面形成图形化层，所述图形化层暴露出部分与第一电极层位置对应的第一掩膜层表面；以图形化层为掩膜，刻蚀所述第一掩膜层和牺牲层，直至暴露出第一电极层表面为止，在所述第一掩膜层和牺牲层内形成开口；进行清洗工艺，去除附着于第一掩膜层表面、以及开口的侧壁和底部表面的刻蚀副产物；在进行清洗工艺之后，在所述开口内形成导电插塞。所形成的半导体器件性能得到改善。

Description

半导体器件的形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体器件的形成方法。
背景技术
微机电系统（Micro-Electro Mechanical System，简称MEMS）是一种获取信息、处理信息和执行操作的集成器件。微机电系统中的传感器能够接收压力、位置、速度、加速度、磁场、温度或湿度等外部信息，并将所获得的外部信息转换成电信号，以便于在微机电系统中进行处理。压力传感器即是一种将压力信号转换为电信号的转换器件。
电容式压力传感器是现有压力传感器中的一种，现有技术的一种电容式压力传感器包括：衬底；位于衬底表面的第一电极层；位于衬底和第一电极层表面的第二电极层，所述第一电极层和第二电极层之间具有空腔，所述空腔使第一电极层和第二电极层电隔离。
所述第一电极层、第二电极层以及空腔构成电容结构，当所述第二电极层在受到压力时，所述第二电极层会发生形变，导致所述第一电极层和第二电极层之间的距离发生变化，造成所述电容结构的电容值发生改变。由于所述第二电极层受到的压力与所述电容结构的电容值相对应，因此能够将第二电极层受到的压力转化为所述电容结构输出的电信号。
然而，现有的压力传感器性能不稳定。
发明内容
本发明解决的问题是提供一种半导体器件的形成方法，提高所形成的压力传感器的性能和稳定性。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供衬底，所述衬底表面具有第一电极层，所述第一电极层表面具有牺牲层；在所述牺牲层表面形成第一掩膜层，所述第一掩膜层的材料为导电材料；在第一掩膜层表面形成图形化层，所述图形化层暴露出部分与第一电极层位置对应的第一掩膜层表面；以图形化层为掩膜，刻蚀所述第一掩膜层和牺牲层，直至暴露出第一电极层表面为止，在所述第一掩膜层和牺牲层内形成开口；进行清洗工艺，去除附着于第一掩膜层表面、以及开口的侧壁和底部表面的刻蚀副产物；在进行清洗工艺之后，在所述开口内形成导电插塞。
可选的，所述第一掩膜层的材料为钛、、氮化钛、氮化钽或铝。
可选的，所述第一掩膜层的厚度为200埃～300埃。
可选的，所述第一电极层包括若干分立的子电极层。
可选的，在第一掩膜层和牺牲层内形成的开口数量至少为2个，且所述开口至少暴露出两个分立的子电极层表面。
可选的，还包括：在形成第一掩膜层之前，在牺牲层表面形成第二掩膜层，所述第一掩膜层形成于所述第二掩膜层表面。
可选的，所述第二掩膜层的材料为氮化硅，所述第二掩膜层的厚度为150埃～250埃。
可选的，所述形成开口的工艺包括：以图形化层为掩膜，采用第一次刻蚀工艺刻蚀所述第一掩膜层直至暴露出牺牲层表面为止；在第一次刻蚀工艺之后，以第一掩膜层为掩膜，采用第二次刻蚀工艺刻蚀所述牺牲层直至暴露出第一电极层表面为止。
可选的，所述第一次刻蚀工艺的参数包括：气压为5毫托～15毫托，功率为400瓦～600瓦，气体包括Cl2、O2和HBr，其中Cl2的流量为100标准毫升/分钟～150标准毫升/分钟，O2的流量为1标准毫升/分钟～5标准毫升/分钟，HBr的流量为100标准毫升/分钟～150标准毫升/分钟。
可选的，所述第二次刻蚀工艺的参数包括：气压为80毫托～120毫托，功率为200瓦～400瓦，气体包括Ar和O2，其中Ar的流量为30标准毫升/分钟～80标准毫升/分钟，O2的流量为200标准毫升/分钟～300标准毫升/分钟。
可选的，所述清洗工艺包括：对所述第一掩膜层表面、以及开口的侧壁和底部表面进行干法清洗工艺；在所述干法清洗工艺之后，对所述第一掩膜层表面、以及开口的侧壁和底部表面进行湿法清洗工艺。
可选的，所述干法清洗工艺的参数包括：气压为90毫托～100毫托，功率为200瓦～400瓦，气体包括Ar和O2，其中Ar的流量为250标准毫升/分钟～350标准毫升/分钟，O2的流量为10标准毫升/分钟～30标准毫升/分钟。
可选的，所述湿法清洗工艺的参数包括：清洗液为ST-44，所述ST-44包括二甘醇胺和丁内酯，清洗温度为50℃～100℃，清洗时间为50分钟～80分钟。
可选的，所述导电插塞的材料为铜、钨或铝；所述导电插塞的形成工艺包括：在第一掩膜层表面、以及开口的侧壁和底部表面形成导电膜，所述导电膜填充满所述开口；采用化学机械抛光工艺平坦化所述导电膜，直至暴露出第一掩膜层表面为止，开口内的导电膜形成导电插塞。
可选的，还包括：在形成导电插塞之后，刻蚀部分第一掩膜层直至暴露出牺牲层表面为止，在第一掩膜层内形成通孔；自所述通孔底部采用各向同异性的刻蚀工艺去除第一电极层和第一掩膜层之间的部分牺牲层，使所述第一掩膜层和第一电极层之间形成空腔，且所述第一掩膜层悬空于所述第一电极层表面，所述第一掩膜层作为第二电极层。
可选的，所述衬底包括：半导体基底、位于半导体基底表面或半导体基底内的半导体器件、电连接所述半导体器件的电互连结构、以及电隔离所述电互连结构和半导体器件的绝缘层。
可选的，所述第一电极层通过所述电互连结构与所述半导体器件电连接。
可选的，所述绝缘层的材料包括湿度敏感介质材料。
与现有技术相比，本发明的技术方案具有以下优点：
在本发明的形成方法中，在牺牲层表面形成的第一掩膜层材料为导电材料，所述第一掩膜层作为刻蚀牺牲层的掩膜。由于刻蚀所述导电材料不会产生聚合物等不易去除、且易于附着的刻蚀副产物，因此能够保证在以第一掩膜层刻蚀后，通过清洗工艺，使形成于牺牲层内的开口侧壁和底部表面洁净，有利于保证形成于开口内的导电插塞电性能稳定良好。而且，由于所述第一掩膜层的材料为导电材料，所述第一掩膜层能够作为所形成的半导体器件的一部分，而无需在形成开口或导电插塞之后被去除。具体的，所述第一掩膜层能够作为第二电极层，当后续去除牺牲层之后，所述第一掩膜层能够悬空于第一电极层表面，使第一掩膜层与第一电极层能够构成压力传感器。从而简化了半导体器件的形成工艺，减少了对导电插塞的损伤。因此，所形成的半导体器件性能稳定良好。
进一步，所述第一掩膜层的材料为钛、氮化钛、氮化钽或铝。尤其是所述第一掩膜层为钛时，由于钛的导电率好，而且强度高，因此即使第一掩膜层的厚度薄，也不会影响所述第一掩膜层在刻蚀牺牲层时的图形稳定性，而且所述第一掩膜层作为第二电极层时的导电性能好，电阻率低，能够使所形成的半导体器件的工作电流增大、能耗降低。
进一步，在形成第一掩膜层之前，在牺牲层表面形成第二掩膜层，所述第一掩膜层形成于所述第二掩膜层表面。所述第二掩膜层用于在后续去除牺牲层时，保护所述第一掩膜层与第一电极层相对的表面，以此保证所述第一掩膜层作为第二电极层时的质量。而且，由于所述第二掩膜层表面具有第一掩膜层阻挡，且所述第一掩膜层的强度较大，因此所述第二掩膜层的厚度较薄，在刻蚀形成所述第二掩膜层时所产生的刻蚀副产物极少、且易于去除，因此不易使刻蚀形成的开口侧壁和底部表面附着刻蚀副产物。所形成的半导体器件的性能得以保证。
进一步，所述清洗工艺包括干法清洗工艺，在所述干法清洗工艺之后，进行湿法清洗工艺。由于以所述第一掩膜层刻蚀形成开口，所形成的开口侧壁和底部表面附着的刻蚀副产物较少、且易于被去除。而通过进行干法清洗工艺和湿法清洗工艺，能够更彻底地去除刻蚀副产物，从而保证了所形成的开口侧壁和底部表面的洁净，使形成于开口内的导电插塞形貌良好、电性能稳定。
附图说明
图1是一种传感器的剖面结构示意图；
图2至图9是本发明实施例的半导体器件的形成过程的剖面结构示意图。
具体实施方式
如背景技术所述，现有的压力传感器性能不稳定。
图1是一种传感器的剖面结构示意图，包括：衬底100；位于衬底100表面的第一电极层101；位于衬底100和第一电极层101表面的第二电极层102，所述第一电极层101和第二电极层102之间具有空腔103；所述第一电极层101和第二电极层102之间具有第一导电插塞104和第二导电插塞105，所述第二导电插塞105与第二电极层102之间由绝缘层电隔离，而第一导电插塞104和第二导电插塞105底部的第一电极层101不相连；所述第一导电插塞104和第二导电插塞105的侧壁表面具有第一保护层106覆盖；所述第二电极层102与第一电极层101相对表面具有第二保护层107。
所述第一导电插塞104和第二导电插塞105用于支撑第二电极层102悬空于第一电极层101表面。其次，分别对第一电极层101和第二电极层102施加偏压，以此获取第一电极层101、第二电极层102和空腔103构成的电容结构的电容值变化量。此外，所述第一导电插塞104和第二导电插塞105分别与第一电极层101电连接，而且第一导电插塞104和第二导电插塞105所连接的第一电极层101相互断路、并通过湿敏介质层相互隔离，所述相互断路的第一电极层101和湿敏介质层构成电容式湿度传感器，通过对第一导电插塞104和第二导电插塞105施加偏压，能够获得第一电极层101与湿敏介质层所构成的电容结构的电容值变化量。因此，所述传感器能够同时获取外部的压力和湿度信息。
在形成图1所示的传感器时，所述空腔103中具有牺牲层，所述第二保护层和第二电极层102形成于牺牲层表面，并在形成第二电极层102之后去除所述牺牲层。而所述第一导电插塞104和第二导电插塞105形成于所述牺牲层内，因此需要对所述牺牲层进行刻蚀以形成开口，所述开口用于形成第一导电插塞104和第二导电插塞105。
由于现有在刻蚀牺牲层以形成开口时，通常以介质材料形成掩膜层，尤其是氧化硅。但是，由于介质材料的物理强度较低，而所需形成的开口深度较深，为了保证刻蚀过程中的掩膜层图形稳定性，所形成的掩膜层厚度往往较厚。然而，经过研究发现，刻蚀所述以介质材料形成的掩膜层容易产生刻蚀副产物，例如聚合物，而所述刻蚀副产物会附着于刻蚀后的掩膜层侧壁表面，后续以所述掩膜层刻蚀牺牲层时，刻蚀牺牲层的气体会将所述刻蚀副产物带入所形成的开口内，并且所述刻蚀副产物容易附着于开口的侧壁和底部表面；后续在所述开口内形成第一导电插塞104和第二导电插塞105后，容易导致所述第一导电插塞104和第二导电插塞105的电性能不稳定，而且所述第一导电插塞104和第二导电插塞105与第一电极层101之间的接触电阻增大。因此，导致所形成的传感器性能不佳、稳定性下降。
经过实验研究发现，当所述掩膜层的材料为氧化硅时，一旦牺牲层的厚度大于5000埃，即所需形成的开口深度大于5000埃时，即容易在所形成的开口侧壁和底部附着大量聚合物，而且这些聚合物难以通过常规的湿法或干法清洗工艺去除。而对于图1所示的传感器来说，所述牺牲层的厚度需要大于22000埃，即所形成的开口深度大于22000埃，所需形成的掩膜层厚度更厚，所产生的聚合物更多，导致附着于开口侧壁和底部表面的刻蚀副产物更难以去除。
为了解决上述问题，经过进一步研究，本发明提出一种半导体器件的形成方法。其中，在牺牲层表面形成的第一掩膜层材料为导电材料，所述第一掩膜层作为刻蚀牺牲层的掩膜。由于刻蚀所述导电材料不会产生聚合物等不以去除、且易于附着的刻蚀副产物，因此能够保证在以第一掩膜层刻蚀后，通过清洗工艺，使形成于牺牲层内的开口侧壁和底部表面洁净，有利于保证形成于开口内的导电插塞电性能稳定良好。而且，由于所述第一掩膜层的材料为导电材料，所述第一掩膜层能够作为所形成的半导体器件的一部分，而无需在形成开口或导电插塞之后被去除。具体的，所述第一掩膜层能够作为第二电极层，当后续去除牺牲层之后，所述第一掩膜层能够悬空于第一电极层表面，使第一掩膜层与第一电极层能够构成压力传感器。从而简化了半导体器件的形成工艺，减少了对导电插塞的损伤。因此，所形成的半导体器件性能稳定良好。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图9是本发明实施例的半导体器件的形成过程的剖面结构示意图。
请参考图2，提供衬底200，所述衬底200表面具有第一电极层201，所述第一电极层201表面具有牺牲层202。
所述衬底200包括：半导体基底210、位于半导体基底210表面或半导体基底210内的半导体器件（未图示）、电连接所述半导体器件的电互连结构211、以及电隔离所述电互连结构211和半导体器件的绝缘层212。
在本实施例中，所述第一电极层201和绝缘层212能够构成湿度传感器。而且，所述第一电极层201能够与后续形成的第二电极层、以及第一电极层201和第二电极层之间的空腔构成压力传感器，因此本实施例所形成的半导体器件为压力传感器和湿度传感器集成的器件。
所述半导体器件能够为CMOS器件，所述CMOS器件包括晶体管、存储器、电容器或电阻器等。所述半导体基底210为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅（SOI）衬底、绝缘体上锗（GOI）衬底、玻璃衬底或III-V族化合物衬底，例如氮化镓或砷化镓等。在本实施例中，所述绝缘层212的材料包括湿度敏感介质材料，例如聚酰亚胺，所述绝缘层212能够作为所形成的电容式湿度传感器中的介电层。
本实施例中，所述半导体基底200为硅衬底，所述衬底200内的半导体器件为晶体管（未示出）。所述衬底200的表面为绝缘层212表面，而所述第一电极层201形成于所述衬底200内，且所述第一电极层201的表面与绝缘层212的表面齐平。
所述第一电极层201由至少两个分立的子电极层（未示出）构成，且所述子电极层之间由所述绝缘层212相互隔离；后续所形成的导电插塞分别位于两个分立的子电极层表面，使所述导电插塞能够分别对所连接的子电极层施加偏压，从而获取两个子电极层和绝缘层212所构成的电容结构的电容值变化量，以此获取外部环境的湿度信息。
其次，所述第一电极层201还能够作为后续形成的压力传感器的底层电极，后续形成的第二电极层作为压力传感器的顶层电极，后续形成于第一电极层201和第二电极层之间的空腔、与所述第一电极层201和第二电极层即构成压力电感器，通过获取第一电极层201、第二电极层和空腔所构成的电容结构的电容值变化量，能够获取外部环境的压力信息。
所述第一电极层201的材料为导电材料，例如铜、钨或铝，而本实施例中，覆盖包围所述第一电极层201的部分绝缘层212的材料为湿度敏感介质材料。所述第一电极层201还能够通过所述电互连结构211与所述半导体器件电连接。
由于后续形成的第二电极层与所述第一电极层201之前具有空腔，使所述空腔、第一电极层201和第二电极层能够构成压力传感器，因此，在形成后续的第二电极层之前，在所述第一电极层201表面形成牺牲层202，所述牺牲层202用于占据所需形成空腔的对应位置，并在后续形成第二电极层之后，去除所述牺牲层202以形成空腔。
由于所述牺牲层202的厚度定义了后续形成于第一电极层201和第二电极层之间的距离，而所述第一电极层201和第二电极层之间的距离决定了所述第一电极层201和第二电极层之间构成的电容结构的电容值，因此所述牺牲层202的厚度较厚，以满足所形成电容结构的电容值满足技术需求；具体的，所述牺牲层202的厚度为20000埃～25000埃；本实施例中，所述牺牲层202的厚度为22000埃。
所述牺牲层202的形成工艺为化学气相沉积工艺或物理气相沉积工艺。所述牺牲层202的材料与第一电极层201、以及后续形成的第一掩膜层和第二掩膜层的材料不同，以保证后续在去除牺牲层202时，不会损伤第一电极层201、第一掩膜层和第二掩膜层。在本实施例中，所述牺牲层202的材料为无定形碳，由于刻蚀无定形碳的刻蚀气体包括氧气，所述氧气与碳反应能够生产一氧化碳或二氧化硅气体，因此刻蚀无定形碳不易生成固体副产物，从而能够保证在刻蚀后使第一电极层201的表面形貌良好。
请参考图3，在所述牺牲层202表面形成第一掩膜层203，所述第一掩膜层203的材料为导电材料。
为了后续能够在第一电极层201表面形成导电插塞，需要在所述牺牲层202内形成暴露出第一电极层201的开口，因此需要在所述牺牲层202表面形成有定义出开口对应位置的第一掩膜层203。
由于所述开口需要暴露出第一电极层201，即所述开口的深度即牺牲层202的厚度，后续形成开口的刻蚀工艺的刻蚀深度为所述牺牲层202的厚度；而所述牺牲层202的厚度较厚，因此，为了保证在刻蚀牺牲层202的过程中，所述第一掩膜层203能够保证图形的稳定性，所述第一掩膜层203需要具有足够的强度。
对于现有技术来说，用于定义开口位置和结构的掩膜层材料为介质材料，所述介质材料的强度有限，由于所述牺牲层202的厚度较厚，使得所述掩膜层的厚度也相应较厚，以保证刻蚀开口的过程中，不会因介质材料的掩膜层被过分减薄而使图形遭到破坏。然而，由于刻蚀所述介质材料的掩膜层时会产生大量的刻蚀副产物，例如不易挥发的聚合物，所述刻蚀副产物容易随着刻蚀工艺的进行而附着于开口的侧壁和底部表面，而且，当所述介质材料的掩膜层厚度越厚，所产生的刻蚀副产物也越多。当后续在所述开口内形成导电插塞后，所述导电插塞与第一电极层201之间容易因刻蚀副产物而具有较大的接触电阻。
本实施例中，为了抑制刻蚀第一掩膜层203时所产生刻蚀副产物，所述第一掩膜层203的材料为导电材料，由于刻蚀所述导电材料所产生的刻蚀副产物量少，而且容易去除，因此能够保证后续所形成的开口侧壁和表面洁净，从而能够降低形成于开口内的导电插塞与第一电极层201之间的接触电阻。
本实施例中，所述第一掩膜层203的材料为钛、氮化钛、氮化钽或铝。由于所述第一掩膜层203的材料为导电材料，所述第一掩膜层203还能够作为所形成的压力传感器的第二电极层，则后续在牺牲层202内形成开口之后，无需去除所述第一掩膜层203、并于牺牲层202表面额外形成第二电极层，不仅能够简化工艺，还能够避免去除第一掩膜层203时对牺牲层202表面、以及开口的侧壁和底部表面造成的损伤。本实施例中，所述第一掩膜层203的材料为钛，钛的物理强度高且电阻率低，能够作为压力传感器的第二电极层。
其次，所述第一掩膜层203的厚度为200埃～300埃，由于所述第一掩膜层203的材料为导电材料，所述第一掩膜层203的强度较大，即使所述第一掩膜层203的厚度较薄也能够保证在形成开口的过程中保持图形和厚度的稳定性，而所述第一掩膜层203的厚度较薄时，后续刻蚀所述第一掩膜层203所产生的刻蚀副产物也较少，进一步保证了后续形成的开口侧壁和底部表面洁净。
由于所述第一掩膜层203为导电材料，为了避免后续刻蚀开口时，所述第一掩膜层203发生剥离，本实施例中，在形成第一掩膜层203之前，还包括在牺牲层202表面形成第二掩膜层204，所述第一掩膜层203形成于所述第二掩膜层204表面，所述第二掩膜层204能够提高第一掩膜层203与牺牲层202之间的结合能力。
所述第二掩膜层204的材料为介质材料，所述第二掩膜层204的厚度为150埃～250埃。由于所述第二掩膜层204用于接合第一掩膜层203和牺牲层202，因此所述第二掩膜层204的厚度无需过厚，则刻蚀所述第二掩膜层204所产生的刻蚀副产物较少，不会对所形成的半导体器件的性能造成过大影响。本实施例中，所述第二掩膜层204的材料为氮化硅，所述氮化硅不仅能够用于提高第一掩膜层203与牺牲层202之间的接合能力，而且即使所述氮化硅厚度较薄，也能够保证具有足够的物理强度作为后续刻蚀牺牲层202的掩膜层。
其次，由于所述第一掩膜层203作为所形成的压力传感器的第二电极层，后续需要去除牺牲层并保留所述第一掩膜层203，则形成于牺牲层202与第一掩膜层203之间的第二掩膜层204能够在去除牺牲层202的过程中，保护所述第一掩膜层203与第一电极层201相对表面免受损伤，从而保证了第二电极层的性能稳定，并且能够在所形成的压力传感器工作时，对第二电极层的表面进行保护。
请参考图4，在第一掩膜层203表面形成图形化层205，所述图形化层205暴露出部分与第一电极层201位置对应的第一掩膜层203表面。
所述图形化层205作为后续刻蚀第一掩膜层203和第二掩膜层204的掩膜，且所述图形化层205定义了后续所需形成的开口位置和结构，所述图形化层205暴露出的部分第一掩膜层203的位置与至少两个分立的子电极层相对应，即后续所形成于牺牲层202内的若干开口至少暴露出两个分立的子电极层。
本实施例中，所述图形化层205的材料为光刻胶，所述图形化层205的形成工艺包括：在第一掩膜层203表面涂布光刻胶层；对所述光刻胶层进行曝光显影，并暴露出部分第一掩膜层203表面，使光刻胶层图形化，形成图形化层205。
在其他实施例中，所述图形化层205还能够采用多重图形工艺（例如自对准双重图形工艺、自对准三重图形工艺或双重曝光工艺）、分子自组装工艺或纳米印刷工艺形成，以缩小所形成的开口平行于衬底200表面方向的尺寸、或相邻开口之间的距离，使所形成的图形化层205能够满足更小尺寸半导体器件的形成需求。
请参考图5，以图形化层205（如图4所示）为掩膜，刻蚀所述第一掩膜层203和牺牲层202，直至暴露出第一电极层201表面为止，在所述第一掩膜层203和牺牲层202内形成开口206。
在第一掩膜层203和牺牲层202内形成的开口206数量至少为2个，且所述开口206至少暴露出两个分立的子电极层表面。所述开口206内后续形成导电插塞，所述导电插塞用于分别对两个分立的子电极层施加偏压，通过获取该两个子电极层之间的电容值变化，以获取环境中的湿度信息，即所述开口206底部暴露出的两个分立的子电极层分别作为湿度传感器的两个电极层。在本实施例中，所述开口206的数量为2个，2个开口206底部分别暴露出2个分立的子电极层。
所述形成开口206的工艺包括：以图形化层205为掩膜，采用第一次刻蚀工艺刻蚀所述第一掩膜层203直至暴露出牺牲层202表面为止；在第一次刻蚀工艺之后，以第一掩膜层203为掩膜，采用第二次刻蚀工艺刻蚀所述牺牲层202直至暴露出第一电极层201表面为止。
其中，第一次刻蚀工艺为各向异性的干法刻蚀工艺，用于刻蚀第一掩膜层203和第二掩膜层204，使所述第一掩膜层203和第二掩膜层204图形化。本实施例中，由于第一掩膜层203的材料为钛，第二掩膜层204的材料为氮化硅，所述第一次刻蚀工艺的参数包括：气压为5毫托～15毫托，功率为400瓦～600瓦，气体包括Cl2、O2和HBr，其中Cl2的流量为100标准毫升/分钟～150标准毫升/分钟，O2的流量为1标准毫升/分钟～5标准毫升/分钟，HBr的流量为100标准毫升/分钟～150标准毫升/分钟。
由于所述第一掩膜层203的材料为导电材料，本实施例中为钛，则刻蚀所述第一掩膜层203所产生的刻蚀副产物较少。而且，所述第一掩膜层203的厚度较薄，因此所述第一次刻蚀工艺对所述第一掩膜层203的刻蚀深度较浅，相应所产生的刻蚀副产物较少。
其次，所述第二掩膜层204的材料为氮化硅，厚度为150埃～250埃。由于所述第二掩膜层204仅作为第一掩膜层203和牺牲层202之间的结合层，因此所述第二掩膜层204的厚度较小，则刻蚀所述第二掩膜层204所产生的刻蚀副产物较少；而且，所述第二掩膜层204的材料为氮化硅，则刻蚀所述氮化硅所产生的刻蚀副产物、较刻蚀氧化硅等其他介质材料所产生的刻蚀副产物少。
所述第二次刻蚀工艺为各向异性的干法刻蚀工艺，用于以第一掩膜层203和第二掩膜层204为掩膜，刻蚀所述牺牲层202以形成开口206。本实施例中，所述牺牲层202的材料为无定形碳，厚度为22000埃，所述第二次刻蚀工艺的参数包括：气压为80毫托～120毫托，功率为200瓦～400瓦，气体包括Ar和O2，其中Ar的流量为30标准毫升/分钟～80标准毫升/分钟，O2的流量为200标准毫升/分钟～300标准毫升/分钟。其中，O2气体能够与无定形碳反应生以进行刻蚀，Ar气体作为载气，用于输送和分散O2气体。
在本实施例中，在经过第一次刻蚀工艺之后，所述图形化层205的表面会受到损伤，使所述图形化层205的形貌和图形发生变化，因此，为了保证所形成的开口206形貌和尺寸精确，避免图形化层205对第二次刻蚀工艺造成影响和妨碍，在所述第一次刻蚀工艺之后，第二次刻蚀工艺之前，去除所述图形化层205，则所述第二次刻蚀工艺仅以所述第一掩膜层203和第二掩膜层204为掩膜进行刻蚀。
由于本实施例的牺牲层202材料为无定形碳，刻蚀气体中的O2能够与所述无定形碳反应生成一氧化碳或二氧化碳气体并被带走，因此刻蚀所述牺牲层202产生的刻蚀副产物极少。同时，由于第一掩膜层203和第二掩膜层204的厚度较小，而且所述第一掩膜层203的材料为导电材料，因此刻蚀所述第一掩膜层203和第二掩膜层204所产生的刻蚀副产物较少，则在第二次刻蚀工艺中，被带入所形成的开口206内部、并附着于开口206侧壁和底部表面的刻蚀副产物较少，而且，即使有一定的刻蚀副产物附着于开口206内，也易于通过清洗工艺被去除。
请参考图6，进行清洗工艺，去除附着于第一掩膜层203表面、以及开口206的侧壁和底部表面的刻蚀副产物。
由于经过第一次刻蚀工艺和第二次刻蚀工艺之后，附着于开口206侧壁和底部表面的刻蚀副产物较少，所述刻蚀副产物易于通过清洗工艺去除，以此保证后续形成于开口206内的导电插塞与第一电极层之间的接触电阻较小，所形成的半导体器件的性能稳定。
所述清洗工艺包括：对所述第一掩膜层203表面、以及开口206的侧壁和底部表面进行干法清洗工艺；在所述干法清洗工艺之后，对所述第一掩膜层203表面、以及开口206的侧壁和底部表面进行湿法清洗工艺。
其中，所述干法清洗工艺的参数包括：气压为90毫托～100毫托，功率为200瓦～400瓦，气体包括Ar和O2，其中Ar的流量为250标准毫升/分钟～350标准毫升/分钟，O2的流量为10标准毫升/分钟～30标准毫升/分钟。
由于所述干法清洗工艺的气体与第二次刻蚀工艺的气体相同，因此第二次刻蚀工艺转换到干法清洗工艺的过程简单，而且无需将衬底200以及所形成的半导体结构自刻蚀腔室中取出再放置于清洗装置中，避免了在转移过程中造成额外的污染。而且，由于附着于开口206侧壁和底部表面的刻蚀副产物较少，所述刻蚀副产物易于通过所述干法清洗工艺被去除。
其次，所述湿法清洗工艺的参数包括：清洗液为ST-44，所述ST-44包括二甘醇胺（2-(2-Aminoethoxy)Ethanol）和丁内酯（Butyrolactone），清洗温度为50℃～100℃，清洗时间为50分钟～80分钟。所述湿法清洗工艺能够进一步去除前序工艺，例如第一次刻蚀工艺、第二次刻蚀工艺和干法清洗工艺中，在第一掩膜层203和第一电极层201表面形成的氧化层，进一步保证了后续形成于开口206中的导电插塞与第一电极层201之间的接触电阻减小。
请参考图7，在进行清洗工艺之后，在所述开口206（如图6所示）内形成导电插塞207。
所述导电插塞207的材料为铜、钨或铝，形成工艺为沉积工艺、电镀工艺或化学镀工艺。在本实施例中，所述导电插塞207的材料为钨，所述导电插塞207的形成工艺包括：在第一掩膜层203表面、以及开口206的侧壁和底部表面形成导电膜，所述导电膜填充满所述开口206；采用化学机械抛光工艺平坦化所述导电膜，直至暴露出第一掩膜层203表面为止，开口206内的导电膜形成导电插塞207。其中，形成导电膜的工艺为物理气相沉积工艺或化学气相沉积工艺。在其他所述中，当所述导电插塞207的材料为铜时，所述导电膜的形成工艺还能够为铜电镀（ECP）工艺。
在一实施例中，为了在后续去除牺牲层202的过程中，使导电插塞207的表面受到保护，能够在所述导电插塞207和牺牲层202之间形成保护层。在一实施例中，所述保护层的材料为氮化钛或氮化钽，在形成所述导电膜之前，在第一掩膜层203表面、以及开口206的侧壁和底部表面形成保护膜；在平坦化所述导电膜之后，以化学机械抛光工艺平坦化所述保护膜，直至暴露出第一掩膜层203表面为止，形成保护层。
请参考图8，在形成导电插塞207之后，刻蚀部分第一掩膜层203直至暴露出牺牲层202表面为止，在第一掩膜层203内形成通孔208。
在形成导电插塞207之后，即能够去除牺牲层202，从而使第一掩膜层203和第一电极层201之间形成空腔，而为了去除牺牲层202，需要首先暴露出部分牺牲层202表面，以便以各向同性的刻蚀工艺形成空腔。
所述通孔208底部暴露出部分牺牲层202表面，因此通过刻蚀通孔208底部的牺牲层202，能够在第一掩膜层203和第一电极层201之间形成空腔。所述通孔208的数量为1个或若干个，所述通孔208平行于衬底200表面方向的图形能够为圆形、矩形、条形或任意根据工艺需求而定的图形。所述通孔208的形成工艺包括：在第一掩膜层203表面形成图形化的光刻胶层，所述光刻胶层暴露出通孔208的对应位置；以所述光刻胶层为掩膜，刻蚀所述第一掩膜层203和第二掩膜层204，直至暴露出牺牲层202为止，形成通孔208；在所述刻蚀工艺之后，去除所述光刻胶层。其中，刻蚀所述第一牺牲层203和第二掩膜层204的工艺能够与第一次刻蚀工艺的参数相同。
请参考图9，自所述通孔208底部采用各向同异性的刻蚀工艺去除第一电极层201和第一掩膜层203之间的部分牺牲层202，使所述第一掩膜层203和第一电极层201之间形成空腔209，且所述第一掩膜层203悬空于所述第一电极层201表面上方。
在去除牺牲层202之后，所形成的空腔209能够与外部连通，使绝缘层212能够接触到外部环境，由于所述绝缘层212的材料为湿敏介质材料，使所述绝缘层212的介电系数能够随着湿度的变化而改变，继而能够获取两个导电插塞207分别连接的两个分立子电极层之间的电容变化量，以获取环境中的湿度信息。
刻蚀所述牺牲层202的工艺为各向同性的刻蚀工艺，由于各向同性的干法刻蚀工艺在各方向上的刻蚀速率相同，因此能够自暴露出的牺牲层202表面向第一电极层201的方向刻蚀，同时能够以平行于衬底200表面的方向刻蚀位于第一掩膜层203底部的牺牲层202，从而在第一电极层201和第一掩膜层203之间形成空腔209。
本实施例中，由于所述第一掩膜层203的材料为导电材料，因此在去除所述牺牲层202并形成空腔209之后，所述第一掩膜层203能够作为所形成的压力传感器的第二电极层。
在本实施例中，所述牺牲层202为无定形碳，刻蚀所述牺牲层202的工艺为各向同性的干法刻蚀工艺，所述各向同性的干法刻蚀工艺参数包括：刻蚀气体包括O2和Ar，偏置功率小于100瓦，偏置电压小于100伏，温度大于100摄氏度。其中，由于本实施例中的，所述氧气能够与无定形碳反应生成一氧化碳气体或二氧化碳气体被排出。
在刻蚀牺牲层202时，所述第二掩膜层204能够保护第一掩膜层203相对于第一电极层201的表面，并且在所形成的半导体器件工作时，防止第一掩膜层203的表面受到侵蚀损害。
由于所述各向同性的干法刻蚀工艺进行至暴露出第一电极层201、并在第一掩膜层203和第一电极层201之间形成贯通的空腔209为止，因此在所述各向同性的干法刻蚀工艺之后，所述空腔209周围仍保留有部分未被刻蚀的牺牲层202，所述未被刻蚀的牺牲层202能够支撑所述第一掩膜层203悬空于第一电极层201表面。
本实施例的形成方法中，在牺牲层表面形成的第一掩膜层材料为导电材料，所述第一掩膜层作为刻蚀牺牲层的掩膜。由于刻蚀所述导电材料不会产生聚合物等不以去除、且易于附着的刻蚀副产物，因此能够保证在以第一掩膜层刻蚀后，通过清洗工艺，使形成于牺牲层内的开口侧壁和底部表面洁净，有利于保证形成于开口内的导电插塞电性能稳定良好。而且，由于所述第一掩膜层的材料为导电材料，所述第一掩膜层能够作为所形成的半导体器件的一部分，而无需在形成开口或导电插塞之后被去除。具体的，所述第一掩膜层能够作为第二电极层，当后续去除牺牲层之后，所述第一掩膜层能够悬空于第一电极层表面，使第一掩膜层与第一电极层能够构成压力传感器。从而简化了半导体器件的形成工艺，减少了对导电插塞的损伤。因此，所形成的半导体器件性能稳定良好。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (17)

1.一种半导体器件的形成方法，其特征在于，包括：
提供衬底，所述衬底表面具有第一电极层，所述第一电极层表面具有牺牲层；
在所述牺牲层表面形成第一掩膜层，所述第一掩膜层的材料为导电材料；
在第一掩膜层表面形成图形化层，所述图形化层暴露出部分与第一电极层位置对应的第一掩膜层表面；
以图形化层为掩膜，刻蚀所述第一掩膜层和牺牲层，直至暴露出第一电极层表面为止，在所述第一掩膜层和牺牲层内形成开口；
进行清洗工艺，去除附着于第一掩膜层表面、以及开口的侧壁和底部表面的刻蚀副产物；
在进行清洗工艺之后，在所述开口内形成导电插塞；
在形成导电插塞之后，刻蚀部分第一掩膜层直至暴露出牺牲层表面为止，在第一掩膜层内形成通孔；
自所述通孔底部采用各向同异性的刻蚀工艺去除第一电极层和第一掩膜层之间的部分牺牲层，使所述第一掩膜层和第一电极层之间形成空腔，且所述第一掩膜层悬空于所述第一电极层表面，所述第一掩膜层作为第二电极层。
2.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第一掩膜层的材料为钛、氮化钛、氮化钽或铝。
3.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第一掩膜层的厚度为200埃～300埃。
4.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第一电极层包括若干分立的子电极层。
5.如权利要求4所述的半导体器件的形成方法，其特征在于，在第一掩膜层和牺牲层内形成的开口数量至少为2个，且所述开口至少暴露出两个分立的子电极层表面。
6.如权利要求1所述的半导体器件的形成方法，其特征在于，还包括：在形成第一掩膜层之前，在牺牲层表面形成第二掩膜层，所述第一掩膜层形成于所述第二掩膜层表面。
7.如权利要求6所述的半导体器件的形成方法，其特征在于，所述第二掩膜层的材料为氮化硅，所述第二掩膜层的厚度为150埃～250埃。
8.如权利要求1所述的半导体器件的形成方法，其特征在于，所述形成开口的工艺包括：以图形化层为掩膜，采用第一次刻蚀工艺刻蚀所述第一掩膜层直至暴露出牺牲层表面为止；在第一次刻蚀工艺之后，以第一掩膜层为掩膜，采用第二次刻蚀工艺刻蚀所述牺牲层直至暴露出第一电极层表面为止。
9.如权利要求8所述的半导体器件的形成方法，其特征在于，所述第一次刻蚀工艺的参数包括：气压为5毫托～15毫托，功率为400瓦～600瓦，气体包括Cl2、O2和HBr，其中Cl2的流量为100标准毫升/分钟～150标准毫升/分钟，O2的流量为1标准毫升/分钟～5标准毫升/分钟，HBr的流量为100标准毫升/分钟～150标准毫升/分钟。
10.如权利要求8所述的半导体器件的形成方法，其特征在于，所述第二次刻蚀工艺的参数包括：气压为80毫托～120毫托，功率为200瓦～400瓦，气体包括Ar和O2，其中Ar的流量为30标准毫升/分钟～80标准毫升/分钟，O2的流量为200标准毫升/分钟～300标准毫升/分钟。
11.如权利要求1所述的半导体器件的形成方法，其特征在于，所述清洗工艺包括：对所述第一掩膜层表面、以及开口的侧壁和底部表面进行干法清洗工艺；在所述干法清洗工艺之后，对所述第一掩膜层表面、以及开口的侧壁和底部表面进行湿法清洗工艺。
12.如权利要求11所述的半导体器件的形成方法，其特征在于，所述干法清洗工艺的参数包括：气压为90毫托～100毫托，功率为200瓦～400瓦，气体包括Ar和O2，其中Ar的流量为250标准毫升/分钟～350标准毫升/分钟，O2的流量为10标准毫升/分钟～30标准毫升/分钟。
13.如权利要求11所述的半导体器件的形成方法，其特征在于，所述湿法清洗工艺的参数包括：清洗液为ST-44，所述ST-44包括二甘醇胺和丁内酯，清洗温度为50℃～100℃，清洗时间为50分钟～80分钟。
14.如权利要求1所述的半导体器件的形成方法，其特征在于，所述导电插塞的材料为铜、钨或铝；所述导电插塞的形成工艺包括：在第一掩膜层表面、以及开口的侧壁和底部表面形成导电膜，所述导电膜填充满所述开口；采用化学机械抛光工艺平坦化所述导电膜，直至暴露出第一掩膜层表面为止，开口内的导电膜形成导电插塞。
15.如权利要求1所述的半导体器件的形成方法，其特征在于，所述衬底包括：半导体基底、位于半导体基底表面或半导体基底内的半导体器件、电连接所述半导体器件的电互连结构、以及电隔离所述电互连结构和半导体器件的绝缘层。
16.如权利要求15所述的半导体器件的形成方法，其特征在于，所述第一电极层通过所述电互连结构与所述半导体器件电连接。
17.如权利要求15所述的半导体器件的形成方法，其特征在于，所述绝缘层的材料包括湿度敏感介质材料。
CN201410027719.4A 2014-01-21 2014-01-21 半导体器件的形成方法 Active CN104795311B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410027719.4A CN104795311B (zh) 2014-01-21 2014-01-21 半导体器件的形成方法
US14/595,543 US9416004B2 (en) 2014-01-21 2015-01-13 Semiconductor device and fabrication method
US15/210,623 US9875965B2 (en) 2014-01-21 2016-07-14 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410027719.4A CN104795311B (zh) 2014-01-21 2014-01-21 半导体器件的形成方法

Publications (2)

Publication Number Publication Date
CN104795311A CN104795311A (zh) 2015-07-22
CN104795311B true CN104795311B (zh) 2018-06-01

Family

ID=53544176

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410027719.4A Active CN104795311B (zh) 2014-01-21 2014-01-21 半导体器件的形成方法

Country Status (2)

Country Link
US (2) US9416004B2 (zh)
CN (1) CN104795311B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106706175B (zh) * 2015-11-12 2021-03-09 上海丽恒光微电子科技有限公司 压力传感器的制备方法
CN108666272B (zh) * 2017-03-29 2020-09-08 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN108298495B (zh) * 2017-12-19 2020-10-16 烟台艾睿光电科技有限公司 一种金属锚点填充工艺以及热探测器件
US10249510B1 (en) * 2018-02-28 2019-04-02 United Microelectronics Corp. Etching method
CN108630527B (zh) * 2018-06-20 2020-08-14 矽力杰半导体技术(杭州)有限公司 一种接触孔的清洗方法
EP3650827B1 (en) * 2018-11-07 2022-08-31 Sciosense B.V. Method of manufacturing a semiconductor transducer device with multilayer diaphragm and semiconductor transducer device with multilayer diaphragm
US12030527B2 (en) 2019-03-08 2024-07-09 British Telecommunications Public Limited Company Vehicle management
CN113574569B (zh) 2019-03-20 2023-02-24 英国电讯有限公司 对装置进行操作的方法和用于管理自主载具的系统
CN113808995B (zh) * 2020-06-12 2024-07-19 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN116199183B (zh) * 2023-04-28 2023-07-14 润芯感知科技(南昌)有限公司 一种半导体器件及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1706925A (zh) * 2004-06-04 2005-12-14 索尼株式会社 干蚀刻后的洗涤液组合物及半导体装置的制造方法
CN102556943A (zh) * 2010-12-31 2012-07-11 上海丽恒光微电子科技有限公司 微机电传感器的形成方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2820834B1 (fr) * 2001-02-15 2004-06-25 Teem Photonics Procede de fabrication d'un micro-miroir optique et micro-miroir ou matrice de micro-miroirs obtenu par ce procede
US8421082B1 (en) * 2010-01-19 2013-04-16 Mcube, Inc. Integrated CMOS and MEMS with air dielectric method and system
US9540232B2 (en) * 2010-11-12 2017-01-10 MCube Inc. Method and structure of MEMS WLCSP fabrication
CN102983145B (zh) * 2012-12-07 2015-07-08 上海丽恒光微电子科技有限公司 红外图像传感器及其形成方法
KR102068677B1 (ko) * 2013-04-10 2020-01-22 삼성전자 주식회사 반도체 소자 제조 방법
WO2015051084A1 (en) * 2013-10-03 2015-04-09 Robert Bosch Gmbh Inertial and pressure sensors on single chip
CN103675042B (zh) * 2013-11-30 2016-10-26 江苏物联网研究发展中心 Cmos mems电容式湿度传感器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1706925A (zh) * 2004-06-04 2005-12-14 索尼株式会社 干蚀刻后的洗涤液组合物及半导体装置的制造方法
CN102556943A (zh) * 2010-12-31 2012-07-11 上海丽恒光微电子科技有限公司 微机电传感器的形成方法

Also Published As

Publication number Publication date
US20160322303A1 (en) 2016-11-03
US20150203351A1 (en) 2015-07-23
US9875965B2 (en) 2018-01-23
US9416004B2 (en) 2016-08-16
CN104795311A (zh) 2015-07-22

Similar Documents

Publication Publication Date Title
CN104795311B (zh) 半导体器件的形成方法
CN104280161B (zh) 压力传感器及其形成方法
US9768031B2 (en) Semiconductor device manufacturing methods
CN103839917B (zh) Mim电容及其形成方法
CN104347345B (zh) 电容结构的形成方法
CN104347477B (zh) 半导体结构的形成方法
CN104900495B (zh) 自对准双重图形化方法及鳍式场效应晶体管的制作方法
CN105575887B (zh) 互连结构的形成方法
CN104253082A (zh) 半导体结构及其形成方法
TW202114117A (zh) 半導體結構
US20140232000A1 (en) Semiconductor arrangement and formatin thereof
JP2015534726A (ja) シリコンエッチング法
CN104743504B (zh) 半导体器件及其形成方法
EP3279932B1 (en) A semiconductor device and manufacture thereof
CN104609359B (zh) 电容式mems惯性传感器的形成方法
CN104078329B (zh) 自对准多重图形的形成方法
CN104701145B (zh) 半导体结构的形成方法
CN104078330B (zh) 自对准三重图形的形成方法
US20170301749A1 (en) High-density mim capacitors
US7585718B2 (en) Method of manufacturing a carbon nano-tube transistor
TWI593057B (zh) 藉由硏磨以分隔電子部件而在半導體基材上形成電子部件
CN104425710A (zh) 相变存储器及其形成方法
CN109427650A (zh) 半导体结构及其形成方法
CN108231806A (zh) 电容及其形成方法、图像传感器电路及其形成方法
CN112309955A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant