CN116199183B - 一种半导体器件及其制造方法 - Google Patents

Abstract

一种半导体器件及其制造方法，所述方法包括：提供敏感材料层，敏感材料层的第一表面形成有第一电极；在敏感材料层的第一表面上形成牺牲层和包围牺牲层的边墙层，其中，牺牲层包括第一牺牲层和包围第一牺牲层的第二牺牲层，第一牺牲层的材料与第二牺牲层的材料不同；在边墙层中形成连接第一牺牲层的释放孔；采用第一刻蚀工艺，通过释放孔去除边墙层内部的第一牺牲层；采用不同于第一刻蚀工艺的第二刻蚀工艺，通过释放孔去除第二牺牲层，以在边墙层中形成空腔结构；形成贯穿敏感材料层、与第一电极电连接的第一通孔，并在敏感材料层的第二表面形成与第一通孔电连接的第一焊盘。本发明能够避免在敏感材料层与边墙层之间产生开裂。

Description

一种半导体器件及其制造方法

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法。

背景技术

MEMS（Micro-Electro-Mechanical System，微机电系统）是指一种将机械构件、驱动部件、光学系统、电控系统集成为一个整体的微型系统。MEMS器件具有体积小、功耗低等优势，在智能手机、平板电脑、游戏机、汽车、无人机等多个领域具有广泛的应用场景。类似于集成电路，MEMS器件也在朝着高性能、小型化和低成本并集成化的方向发展。

现有MEMS器件的空腔结构，是使用湿法或干法刻蚀工艺，通过释放孔将MEMS功能层与边墙层之间的牺牲层去除而形成的。然而，MEMS功能层与边墙层之间通常会存在界面层，在去除牺牲层时，刻蚀反应气体或液体会腐蚀界面层发生反应，导致MEMS功能层与边墙层开裂，出现严重的工艺问题，引起器件失效。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

针对目前存在的问题，本发明实施例一方面提供一种半导体器件的制造方法，所述方法包括：

提供敏感材料层，所述敏感材料层包括第一表面和与所述第一表面相对的第二表面，所述第一表面形成有第一电极；

在所述敏感材料层的所述第一表面上形成牺牲层和包围所述牺牲层的边墙层，其中，所述牺牲层包括第一牺牲层和包围所述第一牺牲层的第二牺牲层，所述第一牺牲层的材料与所述第二牺牲层的材料不同；

在所述边墙层中形成连接所述第一牺牲层的释放孔；

采用第一刻蚀工艺，通过所述释放孔去除所述边墙层内部的所述第一牺牲层；

采用不同于所述第一刻蚀工艺的第二刻蚀工艺，通过所述释放孔去除所述第二牺牲层，以在所述边墙层中形成空腔结构；

形成贯穿所述敏感材料层的、与所述第一电极电连接的第一通孔，并在所述敏感材料层的所述第二表面形成与所述第一通孔电连接的第一焊盘。

在一些实施例中，所述敏感材料层的所述第二表面形成有第二电极，所述方法还包括：在所述敏感材料层的所述第二表面形成与所述第二电极电连接的第二焊盘。

在一些实施例中，所述提供敏感材料层，包括：

提供第一衬底，并在所述第一衬底上依次形成隔离层和所述敏感材料层，所述敏感材料层的所述第二表面与所述隔离层相接触；

在执行所述第二刻蚀工艺之后、形成所述第一通孔之前，所述方法还包括：去除所述第一衬底，并在所述边墙层上方形成第二衬底。

在一些实施例中，在形成所述第二衬底之前，所述方法还包括：

在所述边墙层上方形成密封层，以密封住释放孔。

在一些实施例中，所述边墙层与所述敏感材料层之间形成有界面层，所述第一刻蚀工艺对所述界面层的材料的刻蚀速率大于所述第二刻蚀工艺对所述界面层的材料的刻蚀速率。

在一些实施例中，所述第一牺牲层的材料包括氧化硅，所述第二牺牲层的材料包括硅。

在一些实施例中，所述边墙层包括第一边墙层和第二边墙层，所述第一边墙层设置在所述第二边墙层与所述第二牺牲层之间。

在一些实施例中，所述在所述敏感材料层的所述第一表面上形成牺牲层和包围所述牺牲层的边墙层，包括：

在所述敏感材料层的所述第一表面上形成第一牺牲层；

刻蚀所述第一牺牲层，以形成露出所述敏感材料层的所述第一表面的沟槽；

在所述第一牺牲层上形成第二牺牲层，所述第二牺牲层覆盖所述沟槽的底部和侧壁；

去除所述沟槽底部的所述第二牺牲层；

在所述第二牺牲层上形成第一边墙层，所述第一边墙层覆盖所述沟槽的底部，并覆盖所述沟槽侧壁上的所述第二牺牲层；

在所述第一边墙层上形成第二边墙层，所述第二边墙层填充所述沟槽。

在一些实施例中，所述第二牺牲层包括第一部分第二牺牲层和第二部分第二牺牲层；

所述在所述敏感材料层的所述第一表面上形成第一牺牲层之前，所述方法还包括：在所述敏感材料层的所述第一表面上形成第一部分第二牺牲层，所述第一部分第二牺牲层位于所述沟槽之间；

所述在所述第一牺牲层上形成第二牺牲层包括在所述第一牺牲层上形成所述第二部分第二牺牲层。

在一些实施例中，所述第一边墙层的材料包括氧化硅，所述第二边墙层的材料包括硅。

在一些实施例中，第一刻蚀工艺包括湿法刻蚀工艺，所述第二刻蚀工艺包括干法刻蚀工艺。

在一些实施例中，所述敏感材料层包括压电层。

本发明实施例另一方面提供一种半导体器件，所述半导体器件采用如上所述的方法制造而成。

根据本发明实施例所提供的半导体器件的制造方法和半导体器件由内到外形成多层牺牲层，在近邻界面层的位置使用不易损伤界面层的牺牲层和刻蚀工艺，来达到降低界面层损伤的效果；而其余部分牺牲层的释放仍保持常规的刻蚀工艺，这样既能降低成本、保持产能，又能降低对界面层的损伤。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。附图中：

图1A示出了根据现有的半导体器件的制造方法依次实施各步骤的过程中所获得的第一个阶段的半导体器件的剖面示意图；

图1B示出了根据现有的半导体器件的制造方法依次实施各步骤的过程中所获得的第二个阶段的半导体器件的剖面示意图；

图1C示出了根据现有的半导体器件的制造方法依次实施各步骤的过程中所获得的第三个阶段的半导体器件的剖面示意图；

图2示出了本发明一个具体实施方式的半导体器件的制造方法的示意性流程图；

图3A示出了根据本发明一实施例的半导体器件的制造方法依次实施各步骤的过程中所获得的第一个阶段的半导体器件的剖面示意图；

图3B示出了根据本发明一实施例的半导体器件的制造方法依次实施各步骤的过程中所获得的第二个阶段的半导体器件的剖面示意图；

图3C示出了根据本发明一实施例的半导体器件的制造方法依次实施各步骤的过程中所获得的第三个阶段的半导体器件的剖面示意图；

图3D示出了根据本发明一实施例的半导体器件的制造方法依次实施各步骤的过程中所获得的第四个阶段的半导体器件的剖面示意图；

图3E示出了根据本发明一实施例的半导体器件的制造方法依次实施各步骤的过程中所获得的第五个阶段的半导体器件的剖面示意图；

图3F示出了根据本发明一实施例的半导体器件的制造方法依次实施各步骤的过程中所获得的第六个阶段的半导体器件的剖面示意图；

图3G示出了根据本发明一实施例的半导体器件的制造方法依次实施各步骤的过程中所获得的第七个阶段的半导体器件的剖面示意图；

图3H示出了根据本发明一实施例的半导体器件的制造方法依次实施各步骤的过程中所获得的第八个阶段的半导体器件的剖面示意图；

图3I示出了根据本发明一实施例的半导体器件的制造方法依次实施各步骤的过程中所获得的第九个阶段的半导体器件的剖面示意图；

图3J示出了根据本发明一实施例的半导体器件的制造方法依次实施各步骤的过程中所获得的第十个阶段的半导体器件的剖面示意图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、 第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向（旋转90度或其它取向）并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

如图1A-图1C所示，在目前MEMS器件的制造方法中，为了获得空腔结构，首先需要在敏感材料层302上形成被边墙层102包围的牺牲层103，其中边墙层102与牺牲层103之间具有较高的刻蚀选择比；之后使用湿法或干法工艺，通过形成在边墙层102中的释放孔104将牺牲层103去除，从而形成被边墙层102包围的空腔结构106。

然而，敏感材料层302与边墙层102之间通常会存在界面层308，该界面层一般是在形成边墙层102时导致敏感材料层302表面氧化所形成的，且比较难以去除；在去除牺牲层103时，刻蚀反应气体或液体会与界面层308发生反应，使界面层308被刻蚀掉，进而导致通过界面层308连接的敏感材料层302与边墙层102开裂，出现严重的工艺问题，引起器件失效。

界面层308会在释放牺牲层103的过程中被侧面腐蚀的主要原因是界面层308与牺牲层103的材料相同或相似，去除牺牲层103的刻蚀剂同样会与界面层308发生反应。如果采用不易损伤界面层308的刻蚀剂去除牺牲层103，则释放牺牲层103的时间会较长，成本较高，并且使量产的产能受限。

针对上述问题，如图2所示，本发明实施例提出了一种半导体器件的制造方法200，包括如下步骤：

步骤S210，提供敏感材料层，所述敏感材料层包括第一表面和与所述第一表面相对的第二表面，所述第一表面形成有第一电极；

步骤S220，在所述敏感材料层的所述第一表面上形成牺牲层和包围所述牺牲层的边墙层，其中，所述牺牲层包括第一牺牲层和包围所述第一牺牲层的第二牺牲层，所述第一牺牲层的材料与所述第二牺牲层的材料不同；

步骤S230，在所述边墙层中形成连接所述第一牺牲层的释放孔；

步骤S240，采用第一刻蚀工艺，通过所述释放孔去除所述边墙层内部的所述第一牺牲层；

步骤S250，采用不同于所述第一刻蚀工艺的第二刻蚀工艺，通过所述释放孔去除所述第二牺牲层，以在所述边墙层中形成空腔结构；

步骤S260，形成贯穿所述敏感材料层的、与所述第一电极电连接的第一通孔，并在所述敏感材料层的所述第二表面形成与所述第一通孔电连接的第一焊盘。

本发明实施例的半导体器件的制造方法200由内向外形成多层牺牲层，在近邻界面层的位置使用不易损伤界面层的牺牲层和刻蚀工艺，来达到降低界面层损伤的效果；而大部分牺牲层的释放仍保持常规的刻蚀工艺，这样既能降低成本、保持产能，又能降低对界面层的损伤。

为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

下面结合图3A~图3J对根据本发明一实施例半导体器件的制造方法的实施过程进行示例性描述，图3A~图3J示出了根据本发明一实施例的半导体器件的制造方法依次实施各步骤所获得半导体器件的剖面示意图。

首先，执行步骤S210，提供第一衬底300。第一衬底300可以为任意合适的半导体衬底，例如体硅衬底，其还可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等，或者为绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）、绝缘体上锗化硅（SiGeOI）以及绝缘体上锗（GeOI），或者还可以为双面抛光硅片（Double SidePolished Wafers，DSP），也可为氧化铝等的陶瓷衬底、石英或玻璃衬底等。

示例性地，还可以在第一衬底300上形成隔离层301和第二电极303，第二电极303可以嵌入到隔离层301中，或者第二电极303也可以嵌入到敏感材料层302中。在一个示例中，可以在形成隔离层后，沉积覆盖隔离层的第二电极材料层，之后，在第二电极材料层上形成图案化的掩膜层，该掩膜层定义有第二电极的图案，再以该图案化的掩膜层为掩膜，刻蚀第二电极材料层，以形成第二电极，最后，去除图案化的掩膜层。在另一个示例中，也可以采用剥离（lift off）工艺形成第二电极，即首先在隔离层301的表面形成图案化的掩膜层，再形成覆盖图案化的掩膜层的第二电极材料层，最后剥离图案化的掩膜层，同时去除其上方的第二电极材料层，得到第二电极。

其中，所述第二电极的材料可以使用导电材料或半导体材料，其中，导电材料可以为具有导电性能的金属材料，金属材料可使用铝（Al）、铜（Cu）、金（Au）、铂金（Pt）等金属或与金属与铜等的合金。半导体材料可使用Si、Ge、SiGe、SiC、SiGeC等。

接着，如图3A所示，在半导体衬底上形成敏感材料层302，敏感材料层302包括第一表面和第二表面，第二表面与第一衬底300相接触。其中，本发明实施例的半导体器件为MEMS器件，敏感材料层302用于实现MEMS器件的微机电功能，敏感材料是指可以感知物理量、化学量或生物量的微小变化，并能够根据变化量呈现出明显特征变化的材料，具体包括热敏材料、力敏材料、光敏材料、电压敏感材料等。在一些实施例中，敏感材料层可以是压电层，压电层在受到外部压力时会产生电压，相反地，如果其两面存在电压，则压电层会产生轻微变形，基于压电层的上述特性可实现声波与电信号之间的相互转换。

示例性地，可以使用化学气相沉积、物理气相沉积或者原子层沉积等沉积方法来沉积压电材料，并向压电材料中掺杂金属元素，以形成压电层，该掺杂的金属元素包括钪、锆、钙、钛、镁等元素中的一种或几种。示例性地，压电层的材料具体可以包括氮化铝，锆钛酸铅，氧化锌等，本发明实施例对此不做限制。

继续参照图3A，在形成敏感材料层302后，还可以在敏感材料层302的第一表面上形成第一电极304。当敏感材料层302为压电层时，第一电极、压电层和第二电极构成了复合薄膜，该复合薄膜还可以包括上述几种膜层之外的其他膜层，可根据实际的器件进行合理设置，在此并不做具体限制。

在一个示例中，形成第一电极304的方法包括：沉积第一电极材料层，覆盖敏感材料层302，第一电极材料层可以是金属材料层或半导体材料层。之后，在第一电极材料层上形成图案化的掩膜层，该掩膜层定义有第一电极的图案，再以该图案化的掩膜层为掩膜，刻蚀第一电极材料层，以形成第一电极304，最后，去除图案化的掩膜层。

在另一个示例中，也可以采用剥离（lift off）工艺形成第一电极304，即首先在敏感材料层302的表面形成图案化的掩膜层，再形成覆盖图案化的掩膜层的第一电极材料层，最后剥离图案化的掩膜层，同时去除其上方的第一电极材料层，得到第一电极。

接着，执行步骤S220，在敏感材料层302的第一表面上形成牺牲层和包围牺牲层的边墙层，其中，牺牲层包括第一牺牲层和包围第一牺牲层的第二牺牲层，第一牺牲层的材料与第二牺牲层的材料不同。由于第二牺牲层与界面层接触，而第一牺牲层被第二牺牲层包围、因而不与界面层接触，因此，第一牺牲层的材料可以选择氧化硅，并且可以以较快的速度去除第一牺牲层，而不必考虑氧化硅的刻蚀剂对界面层的影响；第二牺牲层的材料可以选择与第一牺牲层具有一定刻蚀选择比的材料，例如硅，使得第二牺牲层的刻蚀剂不会对界面层产生腐蚀。

示例性地，首先如图3A所示，在敏感材料层302上形成第一部分第二牺牲层305，示例性地，第一部分第二牺牲层305覆盖空腔内部的第一电极304。接着，如图3B所示，在敏感材料层302的第一表面上形成第一牺牲层306，刻蚀第一牺牲层306，以形成露出敏感材料层302的第一表面的沟槽；接着，在第一牺牲层306上形成第二部分第二牺牲层307，第二部分第二牺牲层307覆盖沟槽的底部和侧壁。

具体地，首先在敏感材料层302上沉积第二牺牲层的材料，并对其进行图案化，以得到第一部分第二牺牲层305。接着，沉积第一牺牲层306，以覆盖第一部分第二牺牲层305和敏感材料层302，所采用的沉积工艺包括化学气相沉积、物理气相沉积等。接着，在第一牺牲层306上形成图案化的光刻胶层，光刻胶层中具有定义沟槽位置的窗口。之后，以光刻胶层为掩膜对第一牺牲层306进行干法刻蚀，从而形成贯穿第一牺牲层306的沟槽。对第一牺牲层306进行的刻蚀停止于敏感材料层302的表面。完成对第一牺牲层306的刻蚀后，可以采用光刻胶灰化等工艺去除光刻胶层。

之后，再次沉积第二牺牲层的材料，以形成覆盖沟槽底部和侧壁、以及第一牺牲层306顶部的第二部分第二牺牲层307。由此，第一部分第二牺牲层305和第二部分第二牺牲层307包围位于沟槽之间的第一牺牲层306。当在沟槽中形成第二部分第二牺牲层307时，第一牺牲层306中沟槽底部露出的敏感材料层302的第一表面发生氧化，从而在敏感材料层302与第二部分第二牺牲层307之间形成了界面层308，即界面层308通常为氧化物层。

接着，如图3C所示，去除沟槽底部的第二部分第二牺牲层307，以露出界面层308。由于后续需要在沟槽中形成边墙层，而形成边墙层的过程中仍然会形成界面层，因此，在去除第二部分第二牺牲层307后无需去除界面层。

如图3D所示，在第二部分第二牺牲层307上形成第一边墙层309，第一边墙层309覆盖沟槽底部的界面层308，并覆盖沟槽侧壁上的第二部分第二牺牲层307。接着，如图3E所示，在第一边墙层309上形成第二边墙层310，第二边墙层310填充满沟槽，并且覆盖第一边墙层309的顶部。可以使用化学气相沉积、物理气相沉积或者原子层沉积等沉积方法来沉积第一边墙层309和第二边墙层310。示例性地，第二边墙层310的厚度大于第一边墙层309的厚度，即第二边墙层310为边墙层的主体，第一边墙层309的主要作用为保护第二边墙层310，避免其在去除第二牺牲层的过程中受到腐蚀。

示例性地，由于第二边墙层310暴露在外，因此，第二边墙层310的材料与第一牺牲层306的材料之间具有一定的刻蚀选择比，从而避免针对第一牺牲层306的刻蚀剂对第二边墙层310造成损伤。例如，当第一牺牲层306的材料为氧化硅时，第二边墙层310的材料可以是硅。

由于第一边墙层309与第二牺牲层相接触，因此，第一边墙层309的材料与第二牺牲层的材料之间具有一定的刻蚀选择比，使得针对第二牺牲层的刻蚀剂不会损伤到第一边墙层309。当第二牺牲层的材料为硅时，第一边墙层309的材料可以是氧化硅。并且，由于第一边墙层309与第一牺牲层306之间形成有第二牺牲层，第一边墙层309外部形成有第二边墙层310，因此即使第一边墙层309与第一牺牲层306的材料均为氧化硅，在刻蚀去除第一牺牲层306的过程中也不会对第一边墙层309造成大量的腐蚀。

接着，执行步骤S230，在边墙层中形成连接第一牺牲层的释放孔。具体地，如图3F所示，依次刻蚀第二边墙层310、第一边墙层309和第二部分第二牺牲层307，从而形成露出第一牺牲层306的释放孔。刻蚀剂可以通过释放孔去除第一牺牲层306。

具体地，首先在第二边墙层310上形成图案化的光刻胶层，光刻胶层的窗口用于定义释放孔的位置。接着，以光刻胶层为掩膜进行各向异性刻蚀，以形成释放孔。

接着，如图3G所示，执行步骤S240，执行第一刻蚀工艺，通过释放孔去除第一牺牲层306。示例性地，第一刻蚀工艺为湿法刻蚀工艺，所采用的刻蚀剂为氢氟酸（HF）。第一刻蚀工艺能够快速去除第一牺牲层306，节省刻蚀时间；同时，由于第一牺牲层306外部包围有第二牺牲层，第一牺牲层306不与界面层308接触，因此第一刻蚀工艺无法损伤到界面层308，保持了结构稳定性。

如图3H所示，执行步骤S250，继续执行第二刻蚀工艺，去除第二牺牲层，以在边墙层中形成空腔。其中，第二刻蚀工艺对界面层308的刻蚀速率低于第一刻蚀工艺对界面层308的刻蚀速率，以减少对界面层308的损伤。

示例性地，第二刻蚀工艺可以是干法刻蚀工艺，以降低对界面层308的刻蚀速率，例如，可以是基于氟化硫气体的刻蚀工艺或基于氟化氙气体的刻蚀工艺等。这类刻蚀气体几乎不与氧化物发生反应，因此能够减少对界面层308的损伤。然而，第二刻蚀工艺不限于干法刻蚀工艺，只要第二刻蚀工艺对界面层308的刻蚀速率低于第一刻蚀工艺，即可减少对界面层的损伤。在一些实施例中，第二刻蚀工艺也可以为与第二牺牲层的性质相匹配的湿法刻蚀工艺。第一刻蚀工艺与第二刻蚀工艺不同可以是工艺类型不同，即分别为干法刻蚀工艺和湿法刻蚀工艺；或者，第一刻蚀工艺与第二刻蚀工艺不同也可以是所使用的刻蚀剂不同。

由于第二牺牲层与第二边墙层310的材料均为硅，因此，针对第二牺牲层的刻蚀剂也会与第二边墙层310发生反应。由于第二边墙层310内部形成有第一边墙层309，因此可以保护第二边墙层310的内壁不被腐蚀。

在一个实施例中，在执行第一刻蚀工艺之后，可以沉积覆盖第二边墙层310顶部的厚度较薄的氧化硅层。该氧化硅层可以保护第二边墙层310的顶部不被第二刻蚀工艺腐蚀，同时，由于该氧化硅层的厚度较薄，因此不会堵塞释放孔。

在另一个实施例中，可以不形成氧化硅层，而允许第二边墙层310的顶部被第二刻蚀工艺腐蚀。如图3H所示，由于第二边墙层310顶部的面积较大，而沟槽的宽度较小，因此，第二刻蚀工艺去除了位于沟槽外部的第二边墙层310，而保留了位于沟槽内部的第二边墙层310。由于空腔顶部还形成有第一边墙层309，因此不会影响空腔的密封性。

在又一个实施例中，可以在执行第二刻蚀工艺之前对第二边墙层310进行减薄，以去除位于沟槽外部的部分或全部第二边墙层310。例如，可以使用化学机械研磨工艺去除一定厚度的第二边墙层310。上述沉积氧化层的步骤可以在去除一定厚度的第二边墙层310的步骤之后执行。通过对第二边墙层310进行减薄，可以减小释放孔的深度，使得刻蚀剂更容易通过释放孔进入空腔内部，提高释放速度。

为了减少第二刻蚀工艺对第二边墙层310造成的损伤，在一些实施例中，第二牺牲层的材料可以选用非晶硅，第二边墙层310的材料可以选用多晶硅。非晶硅质地疏松，因此能够提高刻蚀速率；而多晶硅质地致密，能够降低刻蚀速率，以及提高结构强度。

去除边墙层内部的第一牺牲层和第二牺牲层以形成空腔后，如图3I所示，在边墙层上方形成密封层311。密封层311密封住边墙层中的释放孔，使得空腔构成密封状态。密封层311的材料可以选用氧化硅，但不限于此。

之后，可以通过刻蚀或研磨工艺去除第一衬底300。第一衬底300与敏感材料层302之间的隔离层301可以根据半导体器件的性能进行调整，其可以被完全去除，也可以被部分或全部保留。去除第一衬底300后，在边墙层上方形成第二衬底312，第二衬底312形成在密封层311上，用于在去除第一衬底300后为半导体器件提供支撑。

接着，执行步骤S260，如图3J所示，形成贯穿敏感材料层的、与第一电极304电连接的第一通孔313，并在敏感材料层302的第二表面一侧形成与第一通孔313电连接的第一焊盘314。当保留隔离层301时，依次刻蚀隔离层301和敏感材料层302以形成第一通孔。此外，刻蚀隔离层301以形成与第二电极303电连接的第二通孔315，并在敏感材料层302的第二表面一侧形成与第二通孔315电连接的第二焊盘316。后续可以将第二衬底312与PCB板相接合，并利用导线将第一焊盘314和第二焊盘316与PCB板电连接，使敏感材料层302一侧朝上设置，以实现敏感材料层302的功能。

至此，完成了根据本发明一实施例的半导体器件的制造方法实施的工艺步骤，可以理解的是，本发明实施例的半导体器件的制造方法不仅包括上述步骤，在上述步骤之前、之中或之后还可包括其他需要的步骤，其都包括在本发明实施例的制造方法的范围内。

根据本发明所提供的半导体器件的制造方法由内到外形成多层牺牲层，在近邻界面层的位置使用不易损伤界面层的牺牲层和刻蚀工艺，来达到降低界面层损伤的效果；而大部分牺牲层的释放仍保持常规的刻蚀工艺，这样既能降低成本、保持产能，又能降低对界面层的损伤。

如图3J所示，本发明实施例还提供一种半导体器件，所述半导体器件可以通过如上所述的半导体器件的制造方法制造而成。具体地，本发明实施例的半导体器件包括：敏感材料层302，敏感材料层302包括第一表面和与第一表面相对的第二表面；第一表面形成有第一电极304，第二表面形成有第二电极303；形成在敏感材料层302的第一表面上的边墙层，边墙层包括第一边墙层309和第二边墙层310，第一边墙层309包围第二边墙层310。第一边墙层309上方形成有密封层311。边墙层内部形成有空腔，边墙层外部形成有牺牲层，牺牲层包括与第一边墙层309接触的第二牺牲层和位于第二牺牲层外部的第一牺牲层306；边墙层上方形成有第二衬底312。第一通孔313贯穿敏感材料层302，并与第一电极304电连接，第一焊盘314位于敏感材料层302第二表面一侧并与第一通孔313电连接；第二通孔315贯穿形成在敏感材料层302的第二表面的隔离层301并与第二电极303电连接，第二焊盘316位于敏感材料层302第二表面一侧并与第二通孔315电连接。

在一些实施例中，敏感材料层302可以是压电层，第二电极303、压电层和第一电极304构成了复合薄膜，该复合薄膜还可以包括上述几种膜层之外的其他膜层，可根据实际的器件进行合理设置，在此并不做具体限制。

本发明实施例的半导体器件采用上述制造方法制造而成，因此在制造过程中界面层不会受到损伤，结构稳定性更强。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (9)

1.一种半导体器件的制造方法，其特征在于，所述方法包括：

提供敏感材料层，所述敏感材料层包括第一表面和与所述第一表面相对的第二表面，所述第一表面形成有第一电极；

在所述敏感材料层的所述第一表面上形成牺牲层和包围所述牺牲层的边墙层，其中，所述牺牲层包括第一牺牲层和包围所述第一牺牲层的第二牺牲层，所述第一牺牲层的材料与所述第二牺牲层的材料不同；所述在所述敏感材料层的所述第一表面上形成牺牲层和包围所述牺牲层的边墙层，包括：在所述敏感材料层的所述第一表面上形成第一部分第二牺牲层；在所述敏感材料层的所述第一表面上形成第一牺牲层；刻蚀所述第一牺牲层，以形成露出所述敏感材料层的所述第一表面的沟槽，所述第一部分第二牺牲层位于所述沟槽之间；在所述第一牺牲层上形成第二牺牲层，其包括在所述第一牺牲层上形成第二部分第二牺牲层，所述第二牺牲层覆盖所述沟槽的底部和侧壁；去除所述沟槽底部的所述第二牺牲层；在所述第二牺牲层上形成第一边墙层，所述第一边墙层覆盖所述沟槽的底部，并覆盖所述沟槽侧壁上的所述第二牺牲层；在所述第一边墙层上形成第二边墙层，所述第二边墙层填充所述沟槽；在所述边墙层中形成连接所述第一牺牲层的释放孔；

采用第一刻蚀工艺，通过所述释放孔去除所述边墙层内部的所述第一牺牲层；

采用不同于所述第一刻蚀工艺的第二刻蚀工艺，通过所述释放孔去除所述第二牺牲层，以在所述边墙层中形成空腔结构，所述边墙层与所述敏感材料层之间形成有界面层，所述第一刻蚀工艺对所述界面层的材料的刻蚀速率大于所述第二刻蚀工艺对所述界面层的材料的刻蚀速率；

形成贯穿所述敏感材料层的、与所述第一电极电连接的第一通孔，并在所述敏感材料层的所述第二表面形成与所述第一通孔电连接的第一焊盘。

2.如权利要求1所述的制造方法，其特征在于，所述敏感材料层的所述第二表面形成有第二电极，所述方法还包括：在所述敏感材料层的所述第二表面形成与所述第二电极电连接的第二焊盘。

3.如权利要求1所述的制造方法，其特征在于，所述提供敏感材料层，包括：

提供第一衬底，并在所述第一衬底上依次形成隔离层和所述敏感材料层，所述敏感材料层的所述第二表面与所述隔离层相接触；

在执行所述第二刻蚀工艺之后、形成所述第一通孔之前，所述方法还包括：去除所述第一衬底，并在所述边墙层上方形成第二衬底。

4.如权利要求3所述的制造方法，其特征在于，在形成所述第二衬底之前，所述方法还包括：

在所述边墙层上方形成密封层，以密封住所述释放孔。

5.如权利要求1所述的制造方法，其特征在于，所述第一牺牲层的材料包括氧化硅，所述第二牺牲层的材料包括硅。

6.如权利要求1所述的制造方法，其特征在于，所述第一边墙层的材料包括氧化硅，所述第二边墙层的材料包括硅。

7.如权利要求1所述的制造方法，其特征在于，所述第一刻蚀工艺包括湿法刻蚀工艺，所述第二刻蚀工艺包括干法刻蚀工艺。

8.如权利要求1-7中任一项所述的制造方法，其特征在于，所述敏感材料层包括压电层。

9.一种半导体器件，其特征在于，所述半导体器件采用权利要求1-8中任一项所述的方法制造而成。

Images