CN116216630B - 一种半导体器件及其制造方法 - Google Patents

Abstract

一种半导体器件及其制造方法，所述方法包括：提供敏感材料层；在敏感材料层上形成第一牺牲层和环绕第一牺牲层的第一边墙层；在第一牺牲层和第一边墙层上方形成第二牺牲层和包围第二牺牲层的第二边墙层，第二边墙层连接第一边墙层，第二牺牲层的材料与第一牺牲层的材料不同；在第二边墙层中形成连接第二牺牲层的释放孔；采用第一刻蚀工艺，通过释放孔去除第二牺牲层，以露出第一牺牲层；采用第二刻蚀工艺，通过释放孔去除第一牺牲层，以在第一边墙层和第二边墙层中形成空腔结构。本发明能够降低敏感材料层与边墙层之间的界面层的腐蚀速度，避免在敏感材料层与边墙层之间产生开裂。

Description

一种半导体器件及其制造方法

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法。

背景技术

MEMS（Micro-Electro-Mechanical System，微机电系统）是指一种将机械构件、驱动部件、光学系统、电控系统集成为一个整体的微型系统。MEMS器件具有体积小、功耗低等优势，在智能手机、平板电脑、游戏机、汽车、无人机等多个领域具有广泛的应用场景。类似于集成电路，MEMS器件也在朝着高性能、小型化和低成本并集成化的方向发展。

现有MEMS器件的空腔结构，是使用湿法或干法刻蚀工艺，通过释放孔将MEMS功能层与边墙层之间的牺牲层去除而形成的。然而，MEMS功能层与边墙层之间通常会存在界面层，在去除牺牲层时，刻蚀反应气体或液体会腐蚀界面层发生反应，导致MEMS功能层与边墙层开裂，出现严重的工艺问题，引起器件失效。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

针对目前存在的问题，本发明实施例一方面提供一种半导体器件的制造方法，所述方法包括：

提供敏感材料层；

在所述敏感材料层上形成第一牺牲层和环绕所述第一牺牲层的第一边墙层；

在所述第一牺牲层和所述第一边墙层上方形成第二牺牲层和包围所述第二牺牲层的第二边墙层，所述第二边墙层连接所述第一边墙层，所述第二牺牲层的材料与所述第一牺牲层的材料不同；

在所述第二边墙层中形成连接所述第二牺牲层的释放孔；

采用第一刻蚀工艺，通过所述释放孔去除所述第二牺牲层，以露出所述第一牺牲层；

采用第二刻蚀工艺，通过所述释放孔去除所述第一牺牲层，以在所述第一边墙层和所述第二边墙层中形成空腔结构。

在一些实施例中，所述第一边墙层与所述敏感材料层之间形成有界面层，所述第一刻蚀工艺对所述界面层的材料的刻蚀速率大于所述第二刻蚀工艺对所述界面层的材料的刻蚀速率。

在一些实施例中，所述界面层和所述第二牺牲层的材料包括氧化硅，所述第一牺牲层的材料包括硅。

在一些实施例中，所述第一边墙层的材料包括氧化硅，所述第二边墙层的材料包括硅。

在一些实施例中，所述第一边墙层具有第一宽度，所述第二边墙层具有第二宽度，所述第二宽度大于所述第一宽度。

在一些实施例中，在所述第二边墙层中形成连接所述第二牺牲层的释放孔之前，所述方法还包括：

在所述第二边墙层上形成覆盖层，所述覆盖层的材料与所述第二边墙层不同，所述第二刻蚀工艺对所述覆盖层的刻蚀速率小于所述第二刻蚀工艺对所述第二边墙层的刻蚀速率；

所述在所述第二边墙层中形成连接所述第二牺牲层的释放孔，包括：依次刻蚀所述覆盖层和所述第二边墙层，以形成所述释放孔。

在一些实施例中，第一刻蚀工艺包括湿法刻蚀工艺，所述第二刻蚀工艺包括干法刻蚀工艺。

在一些实施例中，所述第一牺牲层和所述第一边墙层具有第一厚度，所述第二牺牲层和所述第二边墙层具有第二厚度，所述第二厚度大于所述第一厚度。

在一些实施例中，所述敏感材料层包括压电层，所述敏感材料层的第一表面形成有第一电极，所述敏感材料层的第二表面形成有第二电极。

本发明实施例另一方面提供一种半导体器件，所述半导体器件采用上述方法制造而成。

根据本发明实施例所提供的半导体器件的制造方法和半导体器件在垂直方向形成多层牺牲层，在近邻界面层的位置使用不易损伤界面层的牺牲层和刻蚀工艺，来达到降低界面层损伤的效果；而其余部分牺牲层的释放仍保持常规的刻蚀工艺，这样既能降低成本、保持产能，又能降低对界面层的损伤。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。附图中：

图1示出了根据现有的半导体器件的制造方法依次实施各步骤的过程中所获得的第一个阶段的半导体器件的剖面示意图；

图2示出了根据现有的半导体器件的制造方法依次实施各步骤的过程中所获得的第二个阶段的半导体器件的剖面示意图；

图3示出了根据现有的半导体器件的制造方法依次实施各步骤的过程中所获得的第三个阶段的半导体器件的剖面示意图；

图4示出了本发明一个具体实施方式的半导体器件的制造方法的示意性流程图；

图5示出了根据本发明一实施例的半导体器件的制造方法依次实施各步骤的过程中所获得的第一个阶段的半导体器件的剖面示意图；

图6示出了根据本发明一实施例的半导体器件的制造方法依次实施各步骤的过程中所获得的第二个阶段的半导体器件的剖面示意图；

图7示出了根据本发明一实施例的半导体器件的制造方法依次实施各步骤的过程中所获得的第三个阶段的半导体器件的剖面示意图；

图8示出了根据本发明一实施例的半导体器件的制造方法依次实施各步骤的过程中所获得的第四个阶段的半导体器件的剖面示意图；

图9示出了根据本发明一实施例的半导体器件的制造方法依次实施各步骤的过程中所获得的第五个阶段的半导体器件的剖面示意图；

图10示出了根据本发明一实施例的半导体器件的制造方法依次实施各步骤的过程中所获得的第六个阶段的半导体器件的剖面示意图；

图11示出了根据本发明一实施例的半导体器件的制造方法依次实施各步骤的过程中所获得的第七个阶段的半导体器件的剖面示意图；

图12示出了根据本发明一实施例的半导体器件的制造方法依次实施各步骤的过程中所获得的第八个阶段的半导体器件的剖面示意图；

图13示出了根据本发明一实施例的半导体器件的制造方法依次实施各步骤的过程中所获得的第九个阶段的半导体器件的剖面示意图；

图14示出了根据本发明一实施例的半导体器件的制造方法依次实施各步骤的过程中所获得的第十个阶段的半导体器件的剖面示意图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、 第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向（旋转90度或其它取向）并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

如图1、图2和图3所示，在目前MEMS器件的制造方法中，为了获得空腔结构，首先需要在敏感材料层302上形成被边墙层102包围的牺牲层103，其中边墙层102与牺牲层103之间具有较高的刻蚀选择比；之后使用湿法或干法工艺，通过形成在边墙层102中的释放孔104将牺牲层103去除，从而形成被边墙层102包围的空腔结构106。

然而，敏感材料层302与边墙层102之间通常会存在界面层307，该界面层一般是在形成边墙层102时导致敏感材料层302表面氧化所形成的，且比较难以去除；在去除牺牲层103时，刻蚀反应气体或液体会与界面层307发生反应，使界面层307被刻蚀掉，进而导致通过界面层307连接的敏感材料层302与边墙层102开裂，出现严重的工艺问题，引起器件失效。

界面层307会在释放牺牲层103的过程中被侧面腐蚀的主要原因是界面层307与牺牲层103的材料相同或相似，去除牺牲层103的刻蚀剂同样会与界面层307发生反应。如果采用不易损伤界面层307的刻蚀剂去除牺牲层103，则释放牺牲层103的时间会较长，成本较高，并且使量产的产能受限。

针对上述问题，如图4所示，本发明实施例提出了一种半导体器件的制造方法200，包括如下步骤：

步骤S210，提供敏感材料层；

步骤S220，在所述敏感材料层上形成第一牺牲层和环绕所述第一牺牲层的第一边墙层；

步骤S230，在所述第一牺牲层和所述第一边墙层上方形成第二牺牲层和包围所述第二牺牲层的第二边墙层，所述第二边墙层连接所述第一边墙层，所述第二牺牲层的材料与所述第一牺牲层的材料不同；

步骤S240，在所述第二边墙层中形成连接所述第二牺牲层的释放孔；

步骤S250，采用第一刻蚀工艺，通过所述释放孔去除所述第二牺牲层，以露出所述第一牺牲层；

步骤S260，采用不同于所述第一刻蚀工艺的第二刻蚀工艺，通过所述释放孔去除所述第一牺牲层，以在所述第一边墙层和所述第二边墙层中形成空腔结构。

本发明实施例的半导体器件的制造方法200在垂直方向形成多层牺牲层，在近邻界面层的位置使用不易损伤界面层的牺牲层和刻蚀工艺，来达到降低界面层损伤的效果；而大部分牺牲层的释放仍保持常规的刻蚀工艺，这样既能降低成本、保持产能，又能降低对界面层的损伤。

为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

下面结合图5~图14对根据本发明一实施例半导体器件的制造方法的实施过程进行示例性描述，图5~图14示出了根据本发明一实施例的半导体器件的制造方法依次实施各步骤所获得半导体器件的剖面示意图。

首先，执行步骤S210，提供半导体衬底300。半导体衬底300可以为任意合适的半导体衬底，例如体硅衬底，其还可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等，或者为绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）、绝缘体上锗化硅（SiGeOI）以及绝缘体上锗（GeOI），或者还可以为双面抛光硅片（Double SidePolished Wafers，DSP），也可为氧化铝等的陶瓷衬底、石英或玻璃衬底等。

示例性地，还可以在半导体衬底300上形成隔离层301和第一电极303，第一电极303可以嵌入到隔离层301中，或者第一电极303也可以嵌入到敏感材料层302中。在一个示例中，可以在形成隔离层后，沉积覆盖隔离层的第一电极材料层，之后，在第一电极材料层上形成图案化的掩膜层，该掩膜层定义有第一电极的图案，再以该图案化的掩膜层为掩膜，刻蚀第一电极材料层，以形成第一电极，最后，去除图案化的掩膜层。在另一个示例中，也可以采用剥离（lift off）工艺形成第一电极，即首先在隔离层301的表面形成图案化的掩膜层，再形成覆盖图案化的掩膜层的第一电极材料层，最后剥离图案化的掩膜层，同时去除其上方的第一电极材料层，得到第一电极。

其中，所述第一电极的材料可以使用导电材料或半导体材料，其中，导电材料可以为具有导电性能的金属材料，金属材料可使用铝（Al）、铜（Cu）、金（Au）、铂金（Pt）等金属或与金属与铜等的合金。半导体材料可使用Si、Ge、SiGe、SiC、SiGeC等。

接着，如图5所示，在半导体衬底上形成敏感材料层302。其中，本发明实施例的半导体器件为MEMS器件，敏感材料层302用于实现MEMS器件的微机电功能，敏感材料是指可以感知物理量、化学量或生物量的微小变化，并能够根据变化量呈现出明显特征变化的材料，具体包括热敏材料、力敏材料、光敏材料、电压敏感材料等。在一些实施例中，敏感材料层可以是压电层，压电层在受到外部压力时会产生电压，相反地，如果其两面存在电压，则压电层会产生轻微变形，基于压电层的上述特性可实现声波与电信号之间的相互转换。

示例性地，可以使用化学气相沉积、物理气相沉积或者原子层沉积等沉积方法来沉积压电材料，并向压电材料中掺杂金属元素，以形成压电层，该掺杂的金属元素包括钪、锆、钙、钛、镁等元素中的一种或几种。示例性地，压电层的材料具体可以包括氮化铝，锆钛酸铅，氧化锌等，本发明实施例对此不做限制。

继续参照图5，在形成敏感材料层302后，还可以在敏感材料层302上形成第二电极304。当敏感材料层302为压电层时，第一电极、压电层和第二电极构成了复合薄膜，该复合薄膜还可以包括上述几种膜层之外的其他膜层，可根据实际的器件进行合理设置，在此并不做具体限制。

在一个示例中，形成第二电极304的方法包括：沉积第二电极材料层，覆盖敏感材料层302，第二电极材料层可以是金属材料层或半导体材料层。之后，在第二电极材料层上形成图案化的掩膜层，该掩膜层定义有第二电极的图案，再以该图案化的掩膜层为掩膜，刻蚀第二电极材料层，以形成第二电极304，最后，去除图案化的掩膜层。

在另一个示例中，也可以采用剥离（lift off）工艺形成第二电极304，即首先在敏感材料层302的表面形成图案化的掩膜层，再形成覆盖图案化的掩膜层的第二电极材料层，最后剥离图案化的掩膜层，同时去除其上方的第二电极材料层，得到第二电极。

接着，执行步骤S220，在敏感材料层302上形成第一牺牲层305和环绕第一牺牲层305的第一边墙层306，第一边墙层306具有第一宽度。第一边墙层306环绕第一牺牲层305，即第一边墙层306无需覆盖第一牺牲层305。

示例性地，首先如图5所示，在敏感材料层302上形成第一牺牲层305，第一牺牲层305中形成有贯穿第一牺牲层305的第一沟槽，该第一沟槽用于定义空腔结构底部的边界。敏感材料层302包括与半导体衬底接触的第一表面，以及与第一表面相对设置的第二表面；第一牺牲层305中第一沟槽的底部露出敏感材料层302的第一表面。

示例性地，首先如图5所示，在敏感材料层302上沉积第一牺牲层305，所采用的沉积工艺包括化学气相沉积、物理气相沉积等。接着，如图6所示，刻蚀第一牺牲层305，以形成露出敏感材料层302的第一表面的沟槽。具体地，在第一牺牲层305上形成图案化的光刻胶层，光刻胶层中具有定义第一沟槽位置的窗口。之后，以光刻胶层为掩膜对第一牺牲层305进行干法刻蚀，从而形成贯穿第一牺牲层305的沟槽。对第一牺牲层305进行的刻蚀停止于敏感材料层302的表面。完成对第一牺牲层305的刻蚀后，可以采用光刻胶灰化等工艺去除光刻胶层。

接着，继续参照图6，形成填充第一牺牲层305中的第一沟槽、并且覆盖第一牺牲层表面的第一边墙层306。即第一边墙层306包括形成于第一沟槽中的部分以及覆盖第一牺牲层305表面的部分。可以使用化学气相沉积、物理气相沉积或者原子层沉积等沉积方法来沉积第一边墙层306。第一边墙层306与第一牺牲层305间具有较高的刻蚀选择比，以便于在去除第一牺牲层305的过程中不影响到第一边墙层306。

在形成第一边墙层306的过程中，第一牺牲层305中沟槽底部露出的敏感材料层302的第一表面发生氧化，从而在敏感材料层302与第一边墙层306之间形成了界面层307，即界面层307通常为氧化物层。

接着，去除第一牺牲层305上方的第一边墙层306，以得到环绕第一牺牲层305的第一边墙层306。具体地，可以使用化学机械研磨工艺研磨掉第一牺牲层305上方的第一边墙层306，使第一牺牲层305和第一边墙层306的顶部齐平。

在一些实施例中，也可以先形成覆盖敏感材料层302的第一边墙层，再在第一边墙层中刻蚀形成沟槽，之后形成填充该沟槽的第一牺牲层。在该示例中，可以在形成第一边墙层之前，刻蚀敏感材料层302对应于第一边墙层的区域，以形成凹陷部。

接着，执行步骤S230，在第一牺牲层305和第一边墙层306上方形成第二牺牲层308和包围第二牺牲层308的第二边墙层309，第二边墙层309连接第一边墙层306，第二牺牲层308的材料与第一牺牲层305的材料不同。例如，第一牺牲层305的材料包括硅，第二牺牲层308的材料包括氧化硅；为了与第一牺牲层305和第二牺牲层308相匹配，第一边墙层306和第二边墙层309的材料也不同，例如第一边墙层306的材料包括氧化硅，第二边墙层309的材料包括多晶硅。

在一些实施例中，首先如图7所示，形成覆盖第一牺牲层305和第一边墙层306的第二牺牲层308，接着，如图8所示，在第二牺牲层308中形成连接第一边墙层306的第二沟槽，第二沟槽的底部露出第一边墙层306的顶部。接着，如图9所示，形成填充第二沟槽并且覆盖第二牺牲层308的第二边墙层309。或者，也可以先形成一部分第二边墙层309，并在第二边墙层309中形成用于形成第二牺牲层308的沟槽；在沟槽中填充第二牺牲层，并通过研磨工艺去除沟槽外部的第二牺牲层；最后形成覆盖第二牺牲层的另一部分第二边墙层。第二牺牲层308和第二边墙层309的具体形成方法可以参照第一牺牲层305和第一边墙层306，在此不做赘述。

示例性地，在形成第二边墙层309之后，在第二边墙层309上形成覆盖层310，覆盖层310的材料与第二边墙层309的材料不同。覆盖层310的主要作用为维持释放孔的宽度，便于后续密封释放孔，具体可以参照下文。

接着，继续参照图10，执行步骤S240，在第二边墙层309中形成连接第二牺牲层308的释放孔。释放孔形成在第二牺牲层308上方，从而暴露第二牺牲层308的顶部，刻蚀剂可以通过释放孔去除第二牺牲层308，从而形成被第二边墙层309包围的第二空腔结构。

具体地，首先在覆盖层310上形成图案化的光刻胶层311，光刻胶层311的窗口用于定义释放孔的位置。接着，以光刻胶层311为掩膜依次刻蚀覆盖层310和第二边墙层309，以形成释放孔。

接着，如图11所示，执行步骤S250，执行第一刻蚀工艺，通过释放孔去除第二牺牲层308，以在第二边墙层309中形成第二空腔，第二空腔的底部露出第一牺牲层305。示例性地，第一刻蚀工艺为湿法刻蚀工艺，所采用的刻蚀剂为氢氟酸（HF）。第一刻蚀工艺能够快速去除第二牺牲层308，节省刻蚀时间；同时，由于界面层307上方形成有第一牺牲层305，因此第一湿法刻蚀工艺无法损伤到界面层307，保持了结构稳定性。

如图12所示，执行步骤S260，继续执行第二刻蚀工艺，去除第一牺牲层305，以在第一边墙层306中形成第二空腔，第二空腔和第一空腔连通为一体，共同构成MEMS器件的空腔结构。其中，第二刻蚀工艺对界面层307的刻蚀速率低于第一刻蚀工艺对界面层307的刻蚀速率，以减少对界面层307的损伤。

示例性地，第二刻蚀工艺可以是干法刻蚀工艺以降低对界面层307的刻蚀速率，但不限于此，只要第二刻蚀工艺对界面层307的刻蚀速率低于第一刻蚀工艺，即可减少对界面层的损伤。在一些实施例中，第二刻蚀工艺也可以为与第一牺牲层305的性质相匹配的湿法刻蚀工艺。第一刻蚀工艺与第二刻蚀工艺不同可以是工艺类型不同，即分别为干法刻蚀工艺和湿法刻蚀工艺；或者，第一刻蚀工艺与第二刻蚀工艺不同也可以是所使用的刻蚀剂不同。

在一个具体的示例中，界面层307的材料包括氧化硅；第一牺牲层305的材料包括硅，第一边墙层306的材料包括氧化硅；第二牺牲层308的材料包括氧化硅，第二边墙层309的材料包括硅。首先，第一刻蚀工艺的刻蚀剂对氧化硅具有较高的刻蚀速率，以便去除第二牺牲层308而不损伤第二边墙层309，虽然第一刻蚀工艺对界面层307也有较高的刻蚀速率，但由于第一牺牲层305的阻挡，使得界面层307不会受到损伤；之后采用的第二刻蚀工艺对硅具有较高的刻蚀速率，以便去除第一牺牲层305，由于第二刻蚀工艺对氧化硅具有较低的刻蚀速率，因此能够减少对界面层307的损伤。

在一些实施例中，第一边墙层306具有第一宽度，第二边墙层309具有第二宽度，第二宽度大于第一宽度，即第二边墙层309的宽度大于第一边墙层306的宽度，使得第二边墙层309的底部覆盖一部分的第一牺牲层305。参照图12，当第二边墙层309和第一牺牲层305的材料均为硅时，用于去除第一牺牲层305的第二刻蚀工艺对第二边墙层309也有较高的刻蚀速率，但由于第二边墙层309具有较大的宽度，因此能够保证在第二刻蚀工艺损伤了一部分的第二边墙层309以后，剩余的第二边墙层309的宽度仍能满足设计要求。

此外，第二刻蚀工艺去除了一部分的第二边墙层309，使得在第二边墙层309中形成的释放孔的宽度增大，不利于后续的密封工艺；为此，本发明实施例在第二边墙层309上形成了覆盖层310，覆盖层310的材料与第二边墙层309的材料不同，因此不会在第二刻蚀工艺中受到损伤，使得在覆盖层310中形成的释放孔的宽度保持不变，更容易对释放孔进行密封。

在一些实施例中，第一牺牲层305和第一边墙层306具有第一厚度，第二牺牲层308和第二边墙层309具有第二厚度，第一厚度小于第二厚度。也就是说，接近敏感材料层的第一边墙层306的厚度较小，而顶部较窄的第二边墙层309的厚度较大，从而使得在近邻界面层的位置可以使用不易损伤界面层307的第二刻蚀工艺来释放牺牲层，从而达到降低释放损伤的效果；而大部分牺牲层的释放可以使用常规的第一刻蚀工艺，这样既能降低成本、保持产能，又能降低对界面层307的损伤。

接着，如图13所示，去除光刻胶层311，并在覆盖层310上形成密封层312。密封层312密封住覆盖层310中的释放孔，使得空腔构成密封状态。

在一些实施例中，还可以在此基础上执行后续步骤，例如，如图14所示，去除半导体衬底300，并在密封层312上形成第二衬底313。半导体衬底300与敏感材料层302之间的隔离层301可以根据半导体器件的性能进行调整，其可以被完全去除，也可以被部分或全部保留。

至此，完成了根据本发明一实施例的半导体器件的制造方法实施的工艺步骤，可以理解的是，本发明实施例的半导体器件的制造方法不仅包括上述步骤，在上述步骤之前、之中或之后还可包括其他需要的步骤，其都包括在本发明实施例的制造方法的范围内。

根据本发明所提供的半导体器件的制造方法在垂直方向形成多层牺牲层，在近邻界面层的位置使用不易损伤界面层的牺牲层和刻蚀工艺，来达到降低界面层损伤的效果；而大部分牺牲层的释放仍保持常规的刻蚀工艺，这样既能降低成本、保持产能，又能降低对界面层的损伤。

如图14所示，本发明实施例还提供一种半导体器件，所述半导体器件可以通过如上所述的半导体器件的制造方法制造而成。具体地，本发明实施例的半导体器件包括：敏感材料层302；形成在敏感材料层302上的第一边墙层306和形成在第一边墙层上方的第二边墙层309，第一边墙层306与第二边墙层309的材料不同，敏感材料层302与第一边墙层306之间形成有界面层307。示例性地，第二边墙层309上方形成有覆盖层310，释放孔贯穿覆盖层310和第二边墙层309，且释放孔位于覆盖层310中的部分的宽度小于释放孔位于第二边墙层309中的部分的宽度，覆盖层310上形成有密封层312，密封层312密封住覆盖层310中形成的释放孔。示例性地，密封层312上方形成有第二衬底313。

在一些实施例中，敏感材料层302可以是压电层；半导体器件还包括形成在敏感材料层的第一表面的第一电极303，以及形成在敏感材料层的第二表面的第二电极304。第一电极303、压电层和第二电极304构成了复合薄膜，该复合薄膜还可以包括上述几种膜层之外的其他膜层，可根据实际的器件进行合理设置，在此并不做具体限制。

本发明实施例的半导体器件采用上述制造方法制造而成，因此在制造过程中界面层不会受到损伤，结构稳定性更强。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (9)

1.一种半导体器件的制造方法，其特征在于，所述方法包括：

提供敏感材料层；

在所述敏感材料层上形成第一牺牲层，所述第一牺牲层中形成有贯穿所述第一牺牲层的第一沟槽，所述第一沟槽用于定义空腔结构底部的边界；形成填充所述第一沟槽、并且覆盖所述第一牺牲层表面的第一边墙层；去除第一牺牲层上方的第一边墙层，以得到环绕所述第一牺牲层的第一边墙层；

在所述第一牺牲层和所述第一边墙层上方形成第二牺牲层和包围所述第二牺牲层的第二边墙层，所述第二边墙层连接所述第一边墙层，所述第二牺牲层的材料与所述第一牺牲层的材料不同；其中，在所述第一牺牲层和所述第一边墙层上方形成第二牺牲层和包围所述第二牺牲层的第二边墙层，包括：形成覆盖所述第一牺牲层和所述第一边墙层的第二牺牲层；在所述第二牺牲层中形成连接所述第一边墙层的第二沟槽，所述第二沟槽的底部露出所述第一边墙层的顶部；形成填充所述第二沟槽并且覆盖所述第二牺牲层的第二边墙层；或者，

在所述第一牺牲层和所述第一边墙层上方形成一部分第二边墙层，并在所述一部分第二边墙层中形成用于形成第二牺牲层的沟槽；在所述沟槽中填充第二牺牲层，并通过研磨工艺去除所述沟槽外部的第二牺牲层；形成覆盖所述第二牺牲层的另一部分第二边墙层；

在所述第二边墙层中形成连接所述第二牺牲层的释放孔；

采用第一刻蚀工艺，通过所述释放孔去除所述第二牺牲层，以露出所述第一牺牲层；

采用不同于所述第一刻蚀工艺的第二刻蚀工艺，通过所述释放孔去除所述第一牺牲层，以在所述第一边墙层和所述第二边墙层中形成空腔结构，所述第一边墙层与所述敏感材料层之间形成有界面层，所述第一刻蚀工艺对所述界面层的材料的刻蚀速率大于所述第二刻蚀工艺对所述界面层的材料的刻蚀速率。

2.如权利要求1所述的制造方法，其特征在于，所述界面层和所述第二牺牲层的材料包括氧化硅，所述第一牺牲层的材料包括硅。

3.如权利要求2所述的制造方法，其特征在于，所述第一边墙层的材料包括氧化硅，所述第二边墙层的材料包括硅。

4.如权利要求1所述的制造方法，其特征在于，所述第一边墙层具有第一宽度，所述第二边墙层具有第二宽度，所述第二宽度大于所述第一宽度。

5.如权利要求1所述的制造方法，其特征在于，在所述第二边墙层中形成连接所述第二牺牲层的释放孔之前，所述方法还包括：

在所述第二边墙层上形成覆盖层，所述覆盖层的材料与所述第二边墙层不同，所述第二刻蚀工艺对所述覆盖层的刻蚀速率小于所述第二刻蚀工艺对所述第二边墙层的刻蚀速率；

所述在所述第二边墙层中形成连接所述第二牺牲层的释放孔，包括：依次刻蚀所述覆盖层和所述第二边墙层，以形成所述释放孔。

6.如权利要求1所述的制造方法，其特征在于，所述第一刻蚀工艺包括湿法刻蚀工艺，所述第二刻蚀工艺包括干法刻蚀工艺。

7.如权利要求1所述的制造方法，其特征在于，所述第一牺牲层和所述第一边墙层具有第一厚度，所述第二牺牲层和所述第二边墙层具有第二厚度，所述第二厚度大于所述第一厚度。

8.如权利要求1-7中任一项所述的制造方法，其特征在于，所述敏感材料层包括压电层，所述敏感材料层的第一表面形成有第一电极，所述敏感材料层的第二表面形成有第二电极。

9.一种半导体器件，其特征在于，所述半导体器件采用权利要求1-8中任一项所述的方法制造而成。