JP2008093812A - Mems・半導体複合回路及びmems素子 - Google Patents
Mems・半導体複合回路及びmems素子 Download PDFInfo
- Publication number
- JP2008093812A JP2008093812A JP2006281143A JP2006281143A JP2008093812A JP 2008093812 A JP2008093812 A JP 2008093812A JP 2006281143 A JP2006281143 A JP 2006281143A JP 2006281143 A JP2006281143 A JP 2006281143A JP 2008093812 A JP2008093812 A JP 2008093812A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- mems
- forming
- opening
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Micromachines (AREA)
- Pressure Sensors (AREA)
Abstract
【課題】製造時間の短縮及び製造コストの低減を図る。
【解決手段】基板10上の空間Sに配置されたMEMS構造体30と、基板上の絶縁膜と配線の積層構造と、配線上の表面保護膜と、表面保護膜の開口部により配線の一部が露出してなる接続パッドとを有するMEMS素子の製造方法であり、少なくとも一部が犠牲層11上に形成された態様でMEMS構造体が形成される工程と、MEMS構造体上及びそれ以外の他の位置に絶縁膜13,15が形成される工程と、他の位置の絶縁膜上に配線14,16が形成される工程と、配線上に表面保護膜17,18を形成する保護膜形成工程と、表面保護膜を部分的に除去して接続パッドを形成すると同時にMEMS構造体の上方に開口凹部Pを形成する開口工程と、開口凹部を通して犠牲層が除去されることによりMEMS構造体がリリースされるリリース工程と、を具備する。
【選択図】図3
【解決手段】基板10上の空間Sに配置されたMEMS構造体30と、基板上の絶縁膜と配線の積層構造と、配線上の表面保護膜と、表面保護膜の開口部により配線の一部が露出してなる接続パッドとを有するMEMS素子の製造方法であり、少なくとも一部が犠牲層11上に形成された態様でMEMS構造体が形成される工程と、MEMS構造体上及びそれ以外の他の位置に絶縁膜13,15が形成される工程と、他の位置の絶縁膜上に配線14,16が形成される工程と、配線上に表面保護膜17,18を形成する保護膜形成工程と、表面保護膜を部分的に除去して接続パッドを形成すると同時にMEMS構造体の上方に開口凹部Pを形成する開口工程と、開口凹部を通して犠牲層が除去されることによりMEMS構造体がリリースされるリリース工程と、を具備する。
【選択図】図3
Description
本発明はMEMS・半導体複合回路及びMEMS素子に係り、特に、基板上に絶縁膜と配線の積層構造を有するMEMS素子の構成に関する。
一般に、MEMS(Micro Electro Mechanical System)と呼ばれる微細な加工技術を利用して形成されたMEMS構造体を備えた電気機械系、例えば、共振器、フィルタ、センサ、モータ等が知られている。そして、このMEMS構造体を半導体基板、例えば、シリコン基板上に形成してなるMEMS素子が提案されている(例えば、以下の特許文献1参照)。このようなMEMS素子は、半導体基板上に形成されることにより、CMOS等の半導体回路と一体化することが可能になるため、例えば、携帯電話機等といった小型化及び高性能化が要求される通信機器に用いられる高周波回路などへの応用が期待されている。
特許文献1に記載されたMEMS素子では、基板上に形成された櫛歯構造を有するMEMS構造体を動作可能に構成するために、酸化シリコン等で構成した犠牲層上にMEMS構造体を形成し、その後、フッ酸等を用いたエッチングで当該犠牲層を除去することによってMEMS構造体をリリースしている。
特開2004−276200号公報
ところで、半導体基板上にMEMS構造体を備えたMEMS素子を製造する方法としては、図4に示される方法(比較例)が考えられる。この製造方法では、まず、図4(a)に示すように、基板1上に、酸化シリコン等で構成される犠牲層となる絶縁層2を形成し、この絶縁層2上にMEMS構造体3を形成する。MEMS構造体3は、特許文献1で示すような櫛歯構造やその他の種々の構造とすることができるが、図示例の場合、支持部によって架設された板状の電極を備えたものを例として示してある。MEMS構造体3上には層間絶縁膜4、配線5、層間絶縁膜6、配線7、及び、表面保護膜8が積層される。なお、層間絶縁膜及び配線は必要に応じて任意の繰り返し数で積層される。例えば、通常のCMOS回路を形成してなる半導体基板の場合、3周期以上の積層構造を有する。
その後、図4(b)に示すように、MEMS構造体3上の層間絶縁膜4,6の一部及び表面保護膜8の一部を除去し、MEMS構造体3の上方に開口凹部Pを形成する(ウインドウ開口工程)。この工程では、基板1上にレジスト等によって図示しないマスクを形成し、このマスクの開口を通して、ドライエッチングにより表面保護膜8の開口部8b、層間絶縁膜4,6の凹部4b及び開口部6bを形成することにより、開口凹部Pが形成される。
しかる後に、フッ酸を含むエッチング液を用いたウエットエッチングにより、図4(c)に示すように、開口凹部Pの底下に存在する層間絶縁膜4及び絶縁層2の一部を除去することによってMEMS構造体3を基板1上からリリースさせ、MEMS構造体3を空間S内において動作可能な状態とする。
しかしながら、前述の製造方法では、最終のリリース工程の前に、MEMS構造体3上に厚く積層された層間絶縁膜4,6及び表面保護膜8を除去し、MEMS構造体3の上方に開口凹部Pを形成する、いわゆるウインドウ開口工程が必要であり、この工程に専用のフォトリソグラフィ処理及び長時間のエッチング処理が必要になるため、製造に時間がかかり、製造コストが増加するという問題点がある。
そこで、本発明は上記問題点を解決するものであり、その目的は、製造時間の短縮及び製造コストの低減を図ることの可能なMEMS・半導体複合回路及びMEMS素子の製造方法を提供することにある。
斯かる実情に鑑み、本発明のMEMS・半導体複合回路は、半導体基板上に設けられた空間に配置されたMEMS構造体と、前記半導体基板上に形成された絶縁膜と配線の積層構造と、前記配線上に形成された表面保護膜と、該表面保護膜に形成された開口部により前記配線の一部が露出してなる接続パッドと、前記配線に導電接続され、前記半導体基板若しくはその上層構造中に設けられた半導体素子部と、を有するMEMS・半導体複合回路の製造方法において、少なくとも一部が犠牲層上に形成された態様で前記MEMS構造体が形成される工程と、前記MEMS構造体上及びそれ以外の他の位置に前記絶縁膜が形成される工程と、前記他の位置の絶縁膜上に前記配線が形成される工程と、前記配線上に前記表面保護膜を形成する保護膜形成工程と、前記表面保護膜を部分的に除去することにより、前記配線の少なくとも一部を露出させて前記接続パッドを形成すると同時に前記MEMS構造体の上方に開口凹部を形成する開口工程と、前記開口凹部を通して前記犠牲層が除去されることにより前記MEMS構造体がリリースされるリリース工程と、を具備することを特徴とする。
この発明によれば、表面保護膜を部分的に除去することにより半導体素子に対して配線を介して導電接続された接続パッドを形成する際に、MEMS構造体の上方に開口凹部を同時に形成することにより、MEMS構造体のリリース工程前の開口処理を別工程で行う必要がなくなるので、製造プロセス数を低減することができるため、製造時間の短縮及び製造コストの低減を図ることができる。
また、本発明のMEMS素子の製造方法は、基板上に設けられた空間に配置されたMEMS構造体と、前記基板上に形成された絶縁膜と配線の積層構造と、前記配線上に形成された表面保護膜と、該表面保護膜に形成された開口部により前記配線の一部が露出してなる接続パッドと、を有するMEMS素子の製造方法において、少なくとも一部が犠牲層上に形成された態様で前記MEMS構造体が形成される工程と、前記MEMS構造体上及びそれ以外の他の位置に前記絶縁膜が形成される工程と、前記他の位置の絶縁膜上に前記配線が形成される工程と、前記配線上に表面保護膜を形成する保護膜形成工程と、前記表面保護膜を部分的に除去することにより、前記配線の少なくとも一部を露出させて接続パッドを形成すると同時に前記MEMS構造体の上方に開口凹部を形成する開口工程と、前記開口凹部を通して前記犠牲層が除去されることにより前記MEMS構造体がリリースされるリリース工程と、を具備することを特徴とする。
この発明によれば、表面保護膜を部分的に除去することにより接続パッドを形成する際に、MEMS構造体の上方に開口凹部を同時に形成することにより、MEMS構造体のリリース工程前の開口処理を別工程で行う必要がなくなるので、製造プロセス数を低減することができるため、製造時間の短縮及び製造コストの低減を図ることができる。
本発明において、前記開口工程では、前記表面保護膜並びに当該表面保護膜の下方にある前記絶縁膜の少なくとも一部が除去されることにより前記開口凹部が形成されることが好ましい。これによれば、開口工程において表面保護膜だけでなくその下方にある絶縁膜の少なくとも一部が除去されることにより、その後に行われるリリース工程におけるMEMS構造体のリリースに要する絶縁膜や犠牲層に対する除去作用の程度を低減し、或いは、工程時間を短縮することができるので、リリース工程によるMEMS構造体の損傷や配線の腐食その他の不具合の発生を抑制することができる。
本発明において、前記開口工程では、前記配線が実質的に停止層として機能する方法で前記表面保護膜及び前記絶縁膜の少なくとも一部が除去されることが好ましい。これによれば、開口工程で用いられる除去方法は、配線が実質的に停止層として機能するものであるため、開口凹部を接続パッドを露出するための開口深さとは別に設定することができる。
本発明において、前記保護膜形成工程では、前記表面保護膜を構成する、相互に材質の異なる第1保護層と第2保護層とが順次に積層され、前記開口工程では、前記第2保護層を除去する第1除去段階と、前記配線が実質的に停止層として機能する方法で前記第1保護層及び前記絶縁膜の少なくとも一部を除去する第2除去段階とを有することが好ましい。表面保護膜が相互に材質の異なる第1保護層と第2保護層の積層体で構成される場合には、第1除去段階において上層に形成された第2保護層を最初に除去してから、第2除去段階において配線が実質的に停止層として機能する方法で第1保護層及び絶縁膜を除去することにより、第1保護層と第2保護層とをそれぞれ好適な条件で除去することができ、例えば、工程時間の短縮や配線へのダメージ低減を図ることができ、特に、配線に対する損傷を考慮せずに開口凹部をより深く形成することができる。
本発明において、前記第1保護層及び前記絶縁膜は酸化シリコンで構成され、前記第2保護層は窒化シリコンで構成されることが好ましい。これによれば、第2保護層が窒化シリコンで構成されることによって、窒化シリコンの膜質の緻密さ等により表面保護膜としての機能を十分に確保することができ、また、第1保護層及び絶縁膜を酸化シリコンで構成することにより同じ方法で両者を同時に除去することができるとともに、配線上に第1保護層を介して第2保護層を形成することで、窒化シリコンの内部応力に起因するストレスマイグレーションによる配線の断線等を防止できる。さらに、エッチングが比較的困難な窒化シリコンに対する除去方法よりも酸化シリコンに対する除去方法の方が配線に対するダメージを低減できるため、配線に対するダメージを考慮せずに開口凹部を深く形成できる。
次に、添付図面を参照して本発明の実施形態について詳細に説明する。図1乃至図3は、本発明に係るMEMS・半導体複合回路及びMEMS素子の製造方法の概略工程を示す概略工程図である。本実施形態のMEMS・半導体複合回路及びMEMS素子の製造方法においては、半導体製造プロセス、例えば、CMOSプロセスを用いている。
図1(a)に示すように、シリコン(シリコン単結晶)からなる半導体基板10の表層部に形成された不純物層21及び22と、半導体基板10の表面に形成されたゲート絶縁膜23と、このゲート絶縁膜23上に形成されたゲート電極24とを有するMOSトランジスタである半導体素子部20が形成される。この半導体素子部20は例えば半導体基板10若しくはその上層構造中に形成され、半導体回路を構成する。半導体回路としては特に限定されないが、例えば上記のCMOS構造が挙げられる。
半導体素子部20の製造方法としては、例えば、公知のように、CVD法、スパッタリング法、熱酸化法等の種々の方法で酸化シリコン、窒化シリコン、酸窒化シリコン、その他の材料(SiON, Al2O3, HfO2, ZrO2)等からなるゲート絶縁膜23の成膜が行われる。次に、ゲート絶縁膜23上にゲート電極24が形成される。ゲート電極24は導電性ポリシリコン、Niシリサイドその他のシリサイド、金属材料等で構成される。これらの製造工程の少なくとも一部は後述するMEMS構造体30の製造工程と兼ねて実施することが可能である。その後、セルフアライメントでゲート電極24をマスクの一部として不純物層21,22がイオン注入法などにより形成される。
また、半導体基板10上に形成された電極層31及び32と、一方の電極層31に導電接続された導電性ポリシリコンからなる動作層33とがMEMS素子の実質的構造であるMEMS構造体30として構成されている。このMEMS構造体30は模式的に示したものであり、上記動作層33に加えて、これと対向する図示しない他の動作層や固定層を設けてもよい。このMEMS構造体30で構成されるMEMS素子としては、例えば、共振子やフィルタ等を構成する、櫛歯状電極構造、対向電極構造等を有する静電型マイクロ振動子、電極の縦振動を利用した縦振動型マイクロ振動子、マイクロモータ等のマイクロアクチュエータ、マイクロセンサ(ジャイロセンサや加速度センサ等)などが挙げられる。この場合、MEMS構造体30の構造も上記の各種の素子機能に応じて異なり、例えば、図示例のように板状体の一部が支持部で支持されたもの以外に、基板10の表面に沿って延在する梁状の支持部を有するものであってもよい。
半導体基板10の表面上には酸化シリコン膜(SiO2膜、例えば、PSGやBPSGなど)である絶縁層11がCVD法、スパッタリング法、熱酸化法等の各種方法により形成され、この絶縁層11上に上記MEMS構造体30の少なくとも一部である動作層33が形成される。この絶縁層11の一部(特に、動作層33の下方に配置される部分)は、後述するリリース工程において動作層33をリリースする際に除去される犠牲層となる。絶縁層11の厚みは例えば300〜800nm程度である。
MEMS構造体30上には、SiO2等からなる層間絶縁膜13がCVD法やスパッタリング法等により形成され、さらにその上に、スパッタリング法や蒸着法等により金属材料が積層され、パターニングされることによって配線14が形成される。配線14はAl、Cuなどからなり、半導体基板10に設けた上記の半導体回路(半導体素子部20)やMEMS構造体30と電気的に接続されている。
配線14上にはSiO2等からなる層間絶縁膜15が形成される。この層間絶縁膜15は上記層間絶縁膜13と同様の素材により同様の方法で形成することができる。なお、層間絶縁膜の形成方法としては、シラン化合物などのガスを分解させて基板上に酸化膜を堆積させる化学気相成長(CVD)法、酸化物をスパッタ蒸着で形成するスパッタ蒸着法、プラズマ中で基板表面を酸化させるプラズマ酸化法などの種々の周知の酸化膜形成方法を用いることができる。特に、CVD法として、有機シラン,例えばテトラエトキシシラン(TEOS)等を成膜ガスとし、これを数百℃で熱分解してなる方法が高品位の層間絶縁膜を形成する上で望ましい。層間絶縁膜13,15の厚みは例えば500nm〜1.5μm程度とされる。
その後、層間絶縁膜15上に図示しないフォトレジストよりなるレジストマスクを形成し、さらに、エッチング等によって層間絶縁膜15をパターニングする。このパターニング工程では、図1(b)に示すように、層間絶縁膜15に開口部15aを形成し、下層に配置された配線14の一部を露出するスルーホールとする。その後、上記層間絶縁膜15上にさらに配線16を形成する。この配線16は、上記配線14と同様の素材で同様の方法により形成することができる。配線16は上記開口部15a内にも形成され、これによって配線16が開口部15aを通して配線14と導電接続される。
次に、図1(c)に示すように、層間絶縁膜15及び配線16上に表面保護膜の一部を構成する酸化シリコンよりなる第1保護層17を形成する。この第1保護層17は、例えば、成膜ガスとして上記TEOSを用いたCVD法などで形成することができる。この第1保護層17は、以下の第2保護層18(窒化シリコン膜)による配線16のストレスマイグレーション等を防止するための介在層となる。第1保護層17の厚みは例えば200〜600nm程度が好ましく、300〜500nmの範囲内であることが望ましい。
その後、図2(d)に示すように、上記第1保護層17上に、窒化シリコンからなる第2保護層18を形成する。第2保護層18はCVD法やスパッタリング法等によって形成できる。本実施例にて使用した窒化シリコンはシリコンナイトライド(Si3N4)である。シリコンナイトライド(Si3N4)で構成される保護膜18は、例えば、プラズマCVDを用いて形成することが膜質を高める上で最も好ましい。窒化シリコンを素材とすれば、緻密な膜が形成可能であり、透湿性も低いため、高品位の表面保護膜を形成できる。第2保護層18の厚みは例えば400nm〜1.6μm程度が好ましく、特に800nm〜1.2μmの範囲内であることが望ましい。なお、上記の第1保護層17と第2保護層18はMEMS・半導体複合回路或いはMEMS素子の最上層に形成される表面保護膜(パッシベーション膜)を構成する。
次に、図2(e)及び図3(f)に示すように、図示しないレジスト等を用いたフォトリソグラフィ法等により、表面保護膜である第1保護層17及び第2保護層18をパターニングして、配線16の一部上に開口部18a、17aを形成して上記配線16の一部を露出させ、これにより接続パッドを構成すると同時に、MEMS構造体30の上方に開口部18b、17b、15b及び凹部13bよりなる開口凹部Pを形成する(以下、単に「開口工程」という。)。上記の開口部18a、17aは、配線16と、図示しない外部回路との間の導通を確保するために、導通材、例えば、ボンディングワイヤ、突起電極、半田ボール等との間の導通をとるための接続パッドを構成するものである。また、開口凹部Pは、MEMS構造体30上にある第1保護層17、第2保護層18、層間絶縁膜15を除去してなる開口部と、層間絶縁膜13の表面を一部を除去してなる凹部13bとによって凹状に構成される。
この開口工程は、窒化シリコンのエッチング特性を勘案すると、ドライエッチング等の異方性エッチングで実施されることが好ましく、特に、反応性ドライエッチングで行われることが望ましい。例えば、SF6、CF4等のフッ素系のエッチングガス若しくは塩素系のエッチングガスに必要に応じてAr等の不活性ガスや酸素ガス等を添加したガス組成で反応性ドライエッチングを実施することができる。
また、上記開口工程には、第2保護層18を除去するための第1除去段階と、第1保護層17及びその下層の絶縁膜15を除去するための第2除去段階とを設けることが好ましい。例えば、第1除去段階では、図2(e)に示すように、配線に対する選択性を考慮せずに窒化シリコンで構成された第2保護層18を効率的に除去できるエッチングガス若しくはガス組成で、第2保護層18を効率的に除去する。また、次の第2除去段階では、図3(f)に示すように、酸化シリコンと配線16の素材(Alなど)に対して十分なエッチング選択比を有するエッチングガス若しくはガス組成で、配線16が実質的に停止層として機能するようにして第1保護層17を除去するとともに、その下層の層間絶縁膜15を除去し、さらに必要に応じてさらに下層の層間絶縁膜13をも好ましくは一部除去する。ここで、製造効率の観点から、上記の第1除去段階と第2除去段階は、レジスト等よりなる同じマスクを用いて好ましくは連続的に行われることが望ましい。
上記のように構成すると、第1除去段階(図2(e))と第2除去段階(図3(f))とで別々の条件で表面保護膜を除去することができるため、第1除去段階では第2保護層18の除去に好適な条件でエッチングを行うことができ、第2除去段階では配線16に対する損傷(エッチング)を極力与えない条件で第1保護層17を除去し、この第1保護層17の除去後においては、開口部18a,17aの下では配線16が停止層として機能するようにしつつ、さらにMEMS構造体30の上方では第1保護層17のさらに下層の層間絶縁膜15及び13を除去していくことができる。したがって、工程時間の短縮を図ることができるとともに配線16に対するダメージの低減を図ることができる。特に、第2保護層18の厚みが大きかったり、第2保護層18のエッチングに時間がかかったりする場合には上記の二段階のエッチング工程を実施することはきわめて有効である。
上記開口工程において、MEMS構造体30の上方位置における開口凹部Pの深さは任意であるが、この深さが足りないと、後述するリリース工程において等方性エッチングによりMEMS構造体30の動作層33をリリースする際に絶縁膜が除去される平面範囲が大きくなるため、素子や回路の高密度化が妨げられるとともに、層間絶縁膜の界面からエッチング液が侵入して配線14,16が腐食する虞が高くなり信頼性も低下する。一方、開口凹部Pの深さが過剰であれば、MEMS構造体30の上部にドライエッチング時の損傷が生ずる可能性が高くなる。したがって、開口凹部Pの底部の高さと、MEMS構造体30の上部の高さとの差は、各層のばらつきの合計と、開口工程のエッチングのばらつきとを考慮した所定範囲に収まるように設定される。例えば、上記差は300〜400nmの範囲内であることが好ましい。ここで、開口凹部Pの深さは開口工程(上記第2除去段階)のエッチング時間を設定することにより調整することができる。
なお、上記の絶縁膜の形成工程と配線の形成工程は、必要に応じて複数回繰り返し行うことができる。通常、CMOS回路等を形成する半導体基板には、3層以上の配線が基板上に形成される。このように複数の配線が層間絶縁膜を介して積層される場合でも、表面保護膜を除去して接続パッドの形成と、開口凹部(ウインドウ開口)の形成とを上記開口工程で一度に行うことができるので、工程数を低減することができ、製造コストの低減や製造時間の短縮を図ることができるという利点がある。
その後、図3(f)に示すように、フッ化水素酸を含むエッチング液(例えば、緩衝弗化水素酸:BHF)等によってウエットエッチングを行い、MEMS構造体30の動作層33の周囲に配置された層間絶縁膜13及びその下に配置された絶縁層11を除去し、動作層33を基板10からリリースさせる。すなわち、このリリース工程では、開口凹部P(窓部)の内部に露出した絶縁膜をエッチングして、MEMS構造体30の所要部分を基板10の表面及び周囲から離間させ、当該所要部分を本来の動作ができるように構成する。
上記のウエットエッチングは基本的に等方性エッチングとなるので、動作層33の周囲や下層だけでなく、上記開口凹部の内部壁面もエッチングされる。したがって、上記開口工程で形成される開口凹部Pを深く形成することで、開口の平面範囲を小さくすることができ、素子・回路の集積度を高めることが可能になる。また、リリース工程時間を短くすると、層間絶縁膜の界面からエッチング液が侵入することなどによって配線14,16が腐食する可能性を低減できるので、回路や素子の信頼性を高めることができる。と同時に、エッチング液によるレジストへのダメージを少なくすることができる。
このリリース工程を行うことにより、MEMS構造体30の一部である動作層33は上記開口工程及び当該リリース工程で形成された基板10上の開口穴である空間S内に配置されることとなる。この空間Sは、基板10上に形成され、MEMS構造体30を本来の動作が可能となるように構成する空間である。
最後に、図3(g)に示すように、表面保護膜(第2保護層18)の開口部18b上に封止材19を形成することにより、上記空間Sを密閉する。封止材19はアクリル樹脂やシリコーン樹脂等の合成樹脂、無機ガラス等の無機化合物等で構成される。この場合、MEMS構造体30の動作態様が気体(空気或いは大気)の影響を受けやすいものであるときには、空間Sは減圧され若しくは真空とされた状態で密閉される。なお、この封止工程は、MEMS構造体30の動作に支障がなければ省略することができる。
図示例では、MEMS構造体30の一方の電極31が配線14及び16を介して一方の接続パッドに導電接続され、MEMS構造体30の他方の電極32が配線14を介して半導体素子部20の一方の端子部(MOSトランジスタの例えばソース)に導電接続され、半導体素子部20の他方の端子部(MOSトランジスタの例えばドレイン)が配線14及び16を介して他方の接続パッドに導電接続された回路構造を有している。なお、図示例では半導体素子部20が単一のトランジスタで構成されるように描いてあるが、半導体素子部20をCMOSで構成するなど、種々の半導体回路構造となるように構成しても構わない。
なお、本発明のMEMS・半導体複合回路の製造方法、或いは、MEMS素子の製造方法は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えば、本実施形態でMEMS構造体30をポリシリコンで形成したが、CMOSトランジスタにおけるシリサイド化された他のゲート電極材料を用いるなど、他の素材で構成することができ、他の構成と同じプロセスで同時に形成することもできる。
また、本実施形態では半導体基板(シリコン基板)を用いているが、ガラス基板、ダイヤモンド基板、サファイア基板、セラミック基板等の他の基板を用いることも可能である。
さらに、本実施形態では表面保護膜が第1保護層17と第2保護層18の積層構造よりなる例を開示したが、本発明には単一層よりなる表面保護膜を形成する場合も包含される。
10…基板、11…絶縁層(犠牲層)、13、15…層間絶縁膜(絶縁膜)、14、16…配線、17…第1保護層、18…第2保護層、15a、17a、18a、15b、17b、18b…開口部、13b…凹部、20…半導体素子部、30…MEMS構造体、33…動作層、P…開口凹部、S…空間
Claims (6)
- 半導体基板上に設けられた空間に配置されたMEMS構造体と、前記半導体基板上に形成された絶縁膜と配線の積層構造と、前記配線上に形成された表面保護膜と、該表面保護膜に形成された開口部により前記配線の一部が露出してなる接続パッドと、前記配線に導電接続され、前記半導体基板若しくはその上層構造中に設けられた半導体素子部と、を有するMEMS・半導体複合回路の製造方法において、
少なくとも一部が犠牲層上に形成された態様で前記MEMS構造体が形成される工程と、
前記MEMS構造体上及びそれ以外の他の位置に前記絶縁膜が形成される工程と、
前記他の位置の絶縁膜上に前記配線が形成される工程と、
前記配線上に前記表面保護膜を形成する保護膜形成工程と、
前記表面保護膜を部分的に除去することにより、前記配線の少なくとも一部を露出させて前記接続パッドを形成すると同時に前記MEMS構造体の上方に開口凹部を形成する開口工程と、
前記開口凹部を通して前記犠牲層が除去されることにより前記MEMS構造体がリリースされるリリース工程と、
を具備することを特徴とするMEMS・半導体複合回路の製造方法。 - 基板上に設けられた空間に配置されたMEMS構造体と、前記基板上に形成された絶縁膜と配線の積層構造と、前記配線上に形成された表面保護膜と、該表面保護膜に形成された開口部により前記配線の一部が露出してなる接続パッドと、を有するMEMS素子の製造方法において、
少なくとも一部が犠牲層上に形成された態様で前記MEMS構造体が形成される工程と、
前記MEMS構造体上及びそれ以外の他の位置に前記絶縁膜が形成される工程と、
前記他の位置の絶縁膜上に前記配線が形成される工程と、
前記配線上に前記表面保護膜を形成する保護膜形成工程と、
前記表面保護膜を部分的に除去することにより、前記配線の少なくとも一部を露出させて前記接続パッドを形成すると同時に前記MEMS構造体の上方に開口凹部を形成する開口工程と、
前記開口凹部を通して前記犠牲層が除去されることにより前記MEMS構造体がリリースされるリリース工程と、
を具備することを特徴とするMEMS素子の製造方法。 - 前記開口工程では、前記表面保護膜並びに当該表面保護膜の下方にある前記絶縁膜の少なくとも一部が除去されることにより前記開口凹部が形成されることを特徴とする請求項2に記載のMEMS素子の製造方法。
- 前記開口工程では、前記配線が実質的に停止層として機能する方法で前記表面保護膜及び前記絶縁膜の少なくとも一部が除去されることを特徴とする請求項3に記載のMEMS素子の製造方法。
- 前記保護膜形成工程では、前記表面保護膜を構成する、相互に材質の異なる第1保護層と第2保護層とが順次に積層され、
前記開口工程では、前記第2保護層を除去する第1除去段階と、前記配線が実質的に停止層として機能する方法で前記第1保護層及び前記絶縁膜の少なくとも一部を除去する第2除去段階とを有することを特徴とする請求項2に記載のMEMS素子の製造方法。 - 前記第1保護層及び前記絶縁膜は酸化シリコンで構成され、前記第2保護層は窒化シリコンで構成されることを特徴とする請求項5に記載のMEMS素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006281143A JP2008093812A (ja) | 2006-10-16 | 2006-10-16 | Mems・半導体複合回路及びmems素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006281143A JP2008093812A (ja) | 2006-10-16 | 2006-10-16 | Mems・半導体複合回路及びmems素子 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008253516A Division JP2008307686A (ja) | 2008-09-30 | 2008-09-30 | Mems・半導体複合回路及びmems素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008093812A true JP2008093812A (ja) | 2008-04-24 |
Family
ID=39377200
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006281143A Withdrawn JP2008093812A (ja) | 2006-10-16 | 2006-10-16 | Mems・半導体複合回路及びmems素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008093812A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8432232B2 (en) | 2010-03-12 | 2013-04-30 | Seiko Epson Corporation | MEMS device and oscillator |
US8525277B2 (en) | 2010-04-06 | 2013-09-03 | Seiko Epson Corporation | MEMS device |
-
2006
- 2006-10-16 JP JP2006281143A patent/JP2008093812A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8432232B2 (en) | 2010-03-12 | 2013-04-30 | Seiko Epson Corporation | MEMS device and oscillator |
US8525277B2 (en) | 2010-04-06 | 2013-09-03 | Seiko Epson Corporation | MEMS device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5204171B2 (ja) | 電気部品およびその製造方法 | |
US9731962B2 (en) | MEMS device and fabrication method | |
US8165324B2 (en) | Micromechanical component and method for its production | |
TWI396242B (zh) | 微電子裝置、微電子裝置的製造方法、微機電封裝結構及其封裝方法 | |
JP4386086B2 (ja) | 電子装置及びその製造方法 | |
JP5233302B2 (ja) | 電子装置、共振子、及び電子装置の製造方法 | |
JP5877907B2 (ja) | 寄生容量が低減されたmemsマイクロフォン | |
JP2014086447A (ja) | 電子装置及びその製造方法 | |
JP4544140B2 (ja) | Mems素子 | |
JP2014184513A (ja) | 電気部品およびその製造方法 | |
JP2014155980A (ja) | 電気部品およびその製造方法 | |
CN111170268B (zh) | Mems器件及其制造方法 | |
US9499399B2 (en) | Method for forming MEMS structure with an etch stop layer buried within inter-dielectric layer | |
WO2011082250A2 (en) | Microphone integrated with integrated circuit | |
JP4501715B2 (ja) | Mems素子およびmems素子の製造方法 | |
JP2008093812A (ja) | Mems・半導体複合回路及びmems素子 | |
JP4339736B2 (ja) | 半導体装置の製造方法 | |
US20190259779A1 (en) | Electronic device and method of manufacturing the same | |
JP2009506602A (ja) | 微小電気機械デバイスの固定されたキャップ付きパッケージングおよびその製作方法 | |
JP2006224219A (ja) | Mems素子の製造方法 | |
JP2006245198A (ja) | 半導体装置の製造方法 | |
JP2010166620A (ja) | 電子装置、共振子、発振器、及び電子装置の製造方法 | |
TWI826585B (zh) | 積體微機電系統轉換器裝置之製造方法及積體微機電系統轉換器裝置 | |
JP4774902B2 (ja) | Mems素子の製造方法 | |
JP2008307686A (ja) | Mems・半導体複合回路及びmems素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100105 |