JP4339736B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4339736B2 JP4339736B2 JP2004112255A JP2004112255A JP4339736B2 JP 4339736 B2 JP4339736 B2 JP 4339736B2 JP 2004112255 A JP2004112255 A JP 2004112255A JP 2004112255 A JP2004112255 A JP 2004112255A JP 4339736 B2 JP4339736 B2 JP 4339736B2
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- film
- moisture
- forming
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 52
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000002184 metal Substances 0.000 claims description 32
- 229910052751 metal Inorganic materials 0.000 claims description 32
- 229920002120 photoresistant polymer Polymers 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 29
- 238000001312 dry etching Methods 0.000 claims description 15
- 125000006850 spacer group Chemical group 0.000 claims description 14
- 239000011229 interlayer Substances 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明は、Ｔ型ゲート電極を有する半導体装置及びその製造方法に関し、特に、寄生容量を増大させることなく、耐湿性を向上させることができる半導体装置及びその製造方法に関するものである。
Ｔ型ゲート電極は、例えばＷＳｉ及びＡｕの二層構造からなるゲートメタルを断面形状がＴ型となるように形成したものである。このように、断面形状をＴ型とすることで、ゲート電極の抵抗を低減することができる。
Ｔ型ゲート電極を有する従来の半導体装置の製造方法について説明する。まず、半導体基板上にスペーサ膜を形成し、スペーサ膜に溝を選択ドライエッチングにより形成する。次に、全面にゲートメタルをスパッタにより成膜する。
次に、ゲート電極の傘部に相当する部分をフォトレジストで覆い、それをマスクとしてゲートメタルをドライエッチングする。そして、フォトレジスト及びスペーサ膜を除去すれば、Ｔ型ゲート電極が形成される。その後、Ｔ型ゲート電極全体を覆うように、層間絶縁膜をプラズマＣＶＤ法により形成する。
しかし、ゲート電極がＴ型であるため、ゲート電極の茎部及び傘部の下面の周囲において層間絶縁膜を均一に形成することができない。このため、ゲート電極の茎部や傘部の下面から水分が浸入して、ゲートメタルのＷＳｉ層が酸化・腐食され、電界効果トランジスタとしての特性が劣化するという問題点があった。
これに対して、ゲート電極の茎部の側面を防湿用の絶縁膜で覆い、ゲート電極の傘部の下面を防湿用の金属膜で覆って、耐湿性を向上させた半導体装置が提案されている（例えば、特許文献１参照）。
従来の半導体装置では、防湿用の絶縁膜が、ゲート電極の茎部の近傍だけでなく、ゲート電極の傘部と基板の間に延在していた。この防湿用の絶縁膜は誘電率が高いため、寄生容量が増大し、電界効果トランジスタとしての特性が劣化するという問題があった。
また、従来の半導体装置では、ゲート電極の傘部の側面に防湿用の金属膜が設けられていなかった。そのため、この部分から水分が浸入して、ゲートメタルのＷＳｉ層が酸化・腐食され、電界効果トランジスタとしての特性が劣化するという問題点もあった。
本発明に係る半導体装置の製造方法は、半導体基板に接合する茎部と前記半導体基板から離間した傘部とからなるＴ型ゲート電極を有する半導体装置の製造方法であって、前記半導体基板上の前記Ｔ型ゲート電極の茎部に相当する部分に、ダミーパターンを形成する工程と、前記ダミーパターンの側壁に防湿用絶縁膜を形成する工程と、全面にスペーサ膜を形成する工程と、前記ダミーパターンが露出するまでＣＭＰにより平坦化処理を行う工程と、全面に第１の防湿用金属膜を形成する工程と、前記Ｔ型ゲート電極の茎部に相当する部分に開口を有する第１のフォトレジストを形成する工程と、前記第１のフォトレジストをマスクにして、前記第１の防湿用金属膜と前記ダミーパターンをドライエッチングして開口部を作成する工程と、前記開口部の底部に露出した前記半導体基板に、選択ドライエッチングによりリセスを形成する工程と、前記第１のフォトレジストを除去する工程と、水と反応する材料を含むゲートメタルを全面に形成する工程と、前記ゲートメタル上に、前記ゲート電極の傘部に相当する部分を覆う第２のフォトレジストを形成する工程と、前記第２のフォトレジストをマスクにして、前記ゲートメタル及び前記第１の防湿用金属膜をドライエッチングする工程と、前記スペーサ膜を選択エッチングにより除去する工程と、前記Ｔ型ゲート電極の傘部と半導体基板の間に、前記防湿用絶縁膜よりも誘電率が低い層間絶縁膜を形成する工程とを有する。本発明のその他の特徴は以下に明らかにする。
本発明に係る半導体装置は、半導体基板と、半導体基板に接合する茎部と半導体基板から離間した傘部とからなるＴ型ゲート電極とを有する。そして、Ｔ型ゲート電極は水と反応する材料を含むゲートメタルから構成される。また、Ｔ型ゲート電極の茎部の側面を覆う、茎部の近傍のみに設けられた防湿用絶縁膜と、Ｔ型ゲート電極の傘部と半導体基板の間に設けられた、防湿用絶縁膜よりも誘電率が低い層間絶縁膜とを有する。本発明のその他の特徴は以下に明らかにする。
本発明により、寄生容量を増大させることなく、耐湿性を向上させることができる。
実施の形態１．
以下、本発明の実施の形態１に係る半導体装置の製造方法について図面を用いて説明する。
以下、本発明の実施の形態１に係る半導体装置の製造方法について図面を用いて説明する。
まず、図１（ａ）に示すように、例えばＧａＡｓからなる半導体基板１１上に、ＳｉＯ２からなるスペーサ膜１２を形成する。次に、スペーサ膜１２上に、第１の防湿用金属膜であるＡｕ膜１３をスパッタにより形成する。そして、Ａｕ膜１３上に、ゲート電極の茎部に相当する部分に開口を有するフォトレジスト１４を形成する。
次に、フォトレジスト１４をマスクにして、Ａｕ膜１３とスペーサ膜１２を選択的にドライエッチングして、Ｔ型ゲート電極の茎部に相当する部分に開口部１５を作成する。そして、フォトレジスト１４を除去した後、図１（ｂ）に示すように、水分を通しにくいＳｉＮ緻密膜からなる防湿用絶縁膜１６を全面に形成する。
次に、図１（ｃ）に示すように、ドライエッチングにより、防湿用絶縁膜１６を除去して、開口部１５の側面のみに残す。これにより、開口部１５の側壁に防湿用絶縁膜１６が形成される。そして、開口部１５の底部に露出した半導体基板１１に、選択ドライエッチングによりリセス１７を形成する。
次に、図２（ａ）に示すように、ＷＳｉ膜１８を全面にスパッタにより形成した後、ＷＳｉ膜１８上にＡｕ膜１９をスパッタにより形成する。これにより、水と反応する材料であるＷＳｉを含むゲートメタルが形成される。そして、ゲート電極の傘部に相当する部分を覆うフォトレジスト２０を形成する。
次に、フォトレジスト２０をマスクにして、Ａｕ膜１９、ＷＳｉ膜１８及びＡｕ膜１３をドライエッチングする。これにより、Ｔ型ゲート電極が形成される。そして、図２（ｂ）に示すように、フォトレジスト２０を除去した後、全面にＡｕ膜２１をスパッタにより形成する。
次に、図３（ａ）に示すように、ドライエッチングにより、Ａｕ膜２１を除去して、Ｔ型ゲート電極の傘部の側面のみに残す。これにより、Ｔ型ゲート電極の傘部の側壁にＡｕ膜２１が形成される。
次に、図３（ｂ）に示すように、スペーサ膜１２のみを選択エッチングにより除去する。そして、Ｔ型ゲート電極の傘部と半導体基板の間を含むＴ型ゲート電極の全体を覆うように、層間絶縁膜２２を形成する。この層間絶縁膜２２は、防湿用絶縁膜よりも誘電率が低い。例えば、層間絶縁膜２２として、ＳｉＦ４とＯ２を用いたプラズマＣＶＤ法によりＦ添加シリコン酸化膜（ＦＳＧ膜）が形成される。
以上の工程により製造された半導体装置は、半導体基板と、半導体基板にショットキー接合する茎部と前記半導体基板から離間した傘部とからなるＴ型ゲート電極とを有する。そして、Ｔ型ゲート電極は水と反応する材料を含むゲートメタルから構成される。さらに、Ｔ型ゲート電極の茎部の側面を覆う、茎部の近傍のみに設けられた防湿用絶縁膜と、Ｔ型ゲート電極の傘部と半導体基板の間に設けられた、防湿用絶縁膜よりも誘電率が低い層間絶縁膜とを有する。
このように、Ｔ型ゲート電極の茎部の側面を防湿用絶縁膜１６で覆うことで外部からの水分の浸入を防ぎ、耐湿性を向上させることができる。そして、誘電率が高い防湿用絶縁膜は茎部の近傍のみに設け、Ｔ型ゲート電極の傘部と半導体基板の間に、防湿用絶縁膜よりも誘電率が低い層間絶縁膜を設けることで、寄生容量の増大を防ぐことができる。
また、Ａｕ膜１３により、Ｔ型ゲート電極の傘部の下面からの水分浸入を防ぐことができる。そして、Ａｕ膜２１により、Ｔ型ゲート電極の側面部からの水分進入を防ぐことができる。
Ａｕ膜１３、Ａｕ膜１９、Ａｕ膜２１の材質として、酸化・腐食が進まない金属であるＡｕを用いた場合について説明した。しかし、同様の効果が得られる金属であれば問題無い。例えば、Ａｕの代わりに、Ｗ，Ｍｏ，Ｎｉ，Ｃｒ，Ｔｉ／Ａｕ／Ｔｉ等を用いることができる。
また、耐湿性が向上することで、より気密性の低い安価なパッケージヘの切り替えが可能になる。これにより、製造コストを削減することができる。
実施の形態２．
以下、本発明の実施の形態２に係る半導体装置の製造方法について図面を用いて説明する。図１と同じ構成要素には同じ番号を付し、説明を省略する。
以下、本発明の実施の形態２に係る半導体装置の製造方法について図面を用いて説明する。図１と同じ構成要素には同じ番号を付し、説明を省略する。
まず、図４（ａ）に示すように、半導体基板１１上のＴ型ゲート電極の茎部に相当する部分に、ＳｉＯ２からなるダミーパターン２３を形成する。そして、ダミーパターン２３の側壁に防湿用絶縁膜１６を形成する。
次に、図４（ｂ）に示すように、全面にスペーサ膜１２を形成する。そして、全面に第１の防湿用金属膜であるＡｕ膜１３を形成する。
次に、ダミーパターン２３が露出するまで、ＣＭＰにより平坦化処理を行う。ここでは、図４（ｂ）の点線部までＣＭＰにより研磨する。
次に、図４（ｃ）に示すように、Ｔ型ゲート電極の茎部に相当する部分に開口を有するフォトレジスト２４を形成する。そして、フォトレジスト２４をマスクにして、ダミーパターン２３をドライエッチングして開口部１５を作成する。そして、開口部１５の底部に露出した半導体基板１１に、選択ドライエッチングによりリセス１７を形成する。
そして、フォトレジスト２４を除去した後、実施の形態１の図２及び図３と同様の工程を行うことにより、実施の形態１と同様の半導体装置を製造する。
このように、ゲート電極の茎部に相当するダミーパターンを形成し、これをドライエッチングして露出した半導体基板にリセスを形成することで、リセスの幅をゲート電極の茎部の幅に合わせることができる。従って、本発明の実施の形態２に係る半導体装置の製造方法によれば、リセスを形成する際の選択ドライエッチングの制御性が向上する。
実施の形態３．
以下、本発明の実施の形態３に係る半導体装置の製造方法について図面を用いて説明する。図１と同じ構成要素には同じ番号を付し、説明を省略する。
以下、本発明の実施の形態３に係る半導体装置の製造方法について図面を用いて説明する。図１と同じ構成要素には同じ番号を付し、説明を省略する。
まず、図５（ａ）に示すように、半導体基板１１上のＴ型ゲート電極の茎部に相当する部分に、ＳｉＯ２からなるダミーパターン２３を形成する。そして、ダミーパターン２３の側壁に防湿用絶縁膜１６を形成する。
次に、図５（ｂ）に示すように、全面にスペーサ膜１２を形成する。そして、ダミーパターン２３が露出するまで、ＣＭＰにより平坦化処理を行う。ここでは、図５（ｂ）の点線部までＣＭＰにより研磨する。
次に、図５（ｃ）に示すように、全面に第１の防湿用金属膜であるＡｕ膜１３を形成する。そして、Ｔ型ゲート電極の茎部に相当する部分に開口を有するフォトレジスト２４を形成する。そして、フォトレジスト２４をマスクにして、ダミーパターン２３をドライエッチングして開口部１５を作成する。そして、開口部１５の底部に露出した半導体基板１１に、選択ドライエッチングによりリセス１７を形成する。
そして、フォトレジスト２４を除去した後、実施の形態１の図２及び図３と同様の工程を行うことにより、実施の形態１と同様の半導体装置を製造する。
本発明の実施の形態３に係る半導体装置の製造方法によれば、全面をＣＭＰにより平坦化する事で、フォトレジスト２４のマスク合わせ精度が向上する。そのため、実施の形態２よりも、リセスを形成する際の選択ドライエッチング時の制御性が更に向上する。
１１ 半導体基板
１２ スペーサ膜
１３ Ａｕ膜（第１の防湿用金属膜）
１４ フォトレジスト（第１のフォトレジスト）
１５ 開口部
１６ 防湿用絶縁膜
１７ リセス
１８ ＷＳｉ膜（ゲートメタル）
１９ Ａｕ膜（ゲートメタル）
２０ フォトレジスト（第２のフォトレジスト）
２１ Ａｕ膜（第２の防湿用金属膜）
２２ 層間絶縁膜
２３ ダミーパターン
２４ フォトレジスト（第１のフォトレジスト）
１２ スペーサ膜
１３ Ａｕ膜（第１の防湿用金属膜）
１４ フォトレジスト（第１のフォトレジスト）
１５ 開口部
１６ 防湿用絶縁膜
１７ リセス
１８ ＷＳｉ膜（ゲートメタル）
１９ Ａｕ膜（ゲートメタル）
２０ フォトレジスト（第２のフォトレジスト）
２１ Ａｕ膜（第２の防湿用金属膜）
２２ 層間絶縁膜
２３ ダミーパターン
２４ フォトレジスト（第１のフォトレジスト）
Claims (1)
- 半導体基板に接合する茎部と前記半導体基板から離間した傘部とからなるＴ型ゲート電極を有する半導体装置の製造方法であって、
前記半導体基板上の前記Ｔ型ゲート電極の茎部に相当する部分に、ダミーパターンを形成する工程と、
前記ダミーパターンの側壁に防湿用絶縁膜を形成する工程と、
全面にスペーサ膜を形成する工程と、
前記ダミーパターンが露出するまでＣＭＰにより平坦化処理を行う工程と、
全面に第１の防湿用金属膜を形成する工程と、
前記Ｔ型ゲート電極の茎部に相当する部分に開口を有する第１のフォトレジストを形成する工程と、
前記第１のフォトレジストをマスクにして、前記第１の防湿用金属膜と前記ダミーパターンをドライエッチングして開口部を作成する工程と、
前記開口部の底部に露出した前記半導体基板に、選択ドライエッチングによりリセスを形成する工程と、
前記第１のフォトレジストを除去する工程と、
水と反応する材料を含むゲートメタルを全面に形成する工程と、
前記ゲートメタル上に、前記ゲート電極の傘部に相当する部分を覆う第２のフォトレジストを形成する工程と、
前記第２のフォトレジストをマスクにして、前記ゲートメタル及び前記第１の防湿用金属膜をドライエッチングする工程と、
前記スペーサ膜を選択エッチングにより除去する工程と、
前記Ｔ型ゲート電極の傘部と半導体基板の間に、前記防湿用絶縁膜よりも誘電率が低い層間絶縁膜を形成する工程とを有することを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004112255A JP4339736B2 (ja) | 2004-04-06 | 2004-04-06 | 半導体装置の製造方法 |
| US11/011,140 US7190010B2 (en) | 2004-04-06 | 2004-12-15 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004112255A JP4339736B2 (ja) | 2004-04-06 | 2004-04-06 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005302780A JP2005302780A (ja) | 2005-10-27 |
| JP4339736B2 true JP4339736B2 (ja) | 2009-10-07 |
Family
ID=35059694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004112255A Expired - Fee Related JP4339736B2 (ja) | 2004-04-06 | 2004-04-06 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7190010B2 (ja) |
| JP (1) | JP4339736B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2328779B1 (en) * | 2008-09-24 | 2015-07-08 | Code 3, Inc. | Light bar |
| CA2742806C (en) * | 2008-11-06 | 2016-11-29 | Innovations In Optics, Inc. | Light emitting diode emergency lighting module |
| JP5687207B2 (ja) * | 2009-01-26 | 2015-03-18 | イノベーションズ イン オプティクス， インコーポレイテッド | 機械視覚のための発光ダイオード線形光 |
| US8278841B2 (en) * | 2009-07-02 | 2012-10-02 | Innovations In Optics, Inc. | Light emitting diode light engine |
| US8403527B2 (en) | 2010-10-26 | 2013-03-26 | Thomas J. Brukilacchio | Light emitting diode projector |
| USD742270S1 (en) | 2013-06-12 | 2015-11-03 | Code 3, Inc. | Single level low-profile light bar with optional speaker |
| USD742269S1 (en) | 2013-06-12 | 2015-11-03 | Code 3, Inc. | Dual level low-profile light bar with optional speaker |
| USD748598S1 (en) | 2013-06-12 | 2016-02-02 | Code 3, Inc. | Speaker for a light bar |
| KR102497251B1 (ko) * | 2015-12-29 | 2023-02-08 | 삼성전자주식회사 | 반도체 소자 및 이의 제조 방법 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05159560A (ja) | 1991-12-06 | 1993-06-25 | Fujitsu Ltd | Ｉｃカード用半導体装置及びｉｃカード |
| JPH05166803A (ja) | 1991-12-18 | 1993-07-02 | Sumitomo Electric Ind Ltd | 化合物半導体装置 |
| JPH05218016A (ja) | 1992-02-05 | 1993-08-27 | Sumitomo Electric Ind Ltd | 化合物半導体装置 |
| JPH05234990A (ja) | 1992-02-26 | 1993-09-10 | Sumitomo Electric Ind Ltd | 半導体装置 |
| JPH05299638A (ja) | 1992-04-21 | 1993-11-12 | Toshiba Corp | 化合物半導体装置における電極配線の形成方法 |
| JPH07321127A (ja) | 1994-05-20 | 1995-12-08 | Toshiba Corp | 化合物半導体装置及びその製造方法 |
| JP2551380B2 (ja) | 1994-05-30 | 1996-11-06 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| KR100211070B1 (ko) | 1994-08-19 | 1999-07-15 | 아끼구사 나오유끼 | 반도체 장치 및 그 제조방법 |
| US6870232B1 (en) * | 1996-07-18 | 2005-03-22 | International Business Machines Corporation | Scalable MOS field effect transistor |
| JP3686226B2 (ja) | 1997-09-01 | 2005-08-24 | 株式会社ルネサステクノロジ | 化合物半導体装置 |
| JP4041660B2 (ja) | 2001-05-31 | 2008-01-30 | ユーディナデバイス株式会社 | 半導体装置及びその製造方法 |
-
2004
- 2004-04-06 JP JP2004112255A patent/JP4339736B2/ja not_active Expired - Fee Related
- 2004-12-15 US US11/011,140 patent/US7190010B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20050224846A1 (en) | 2005-10-13 |
| JP2005302780A (ja) | 2005-10-27 |
| US7190010B2 (en) | 2007-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11355642B2 (en) | Method for manufacturing semiconductor structure | |
| US7442607B2 (en) | Method of manufacturing transistor having recessed channel | |
| JP4953818B2 (ja) | 高性能の歪みｃｍｏｓデバイス | |
| US7279376B2 (en) | Method for manufacturing semiconductor device | |
| TWI385734B (zh) | 形成場效電晶體之方法，形成場效電晶體閘極之方法，形成具有電晶體閘極陣列及在該閘極陣列週邊之電路的積體電路之方法，以及形成包含具有第一閘極與第二接地絕緣閘極之電晶體閘極陣列的積體電路之方法 | |
| US6649515B2 (en) | Photoimageable material patterning techniques useful in fabricating conductive lines in circuit structures | |
| US5766823A (en) | Method of manufacturing semiconductor devices | |
| JP4339736B2 (ja) | 半導体装置の製造方法 | |
| CN106960844B (zh) | 半导体元件及其制作方法 | |
| KR100469913B1 (ko) | 반도체소자의 제조방법 | |
| JP4844077B2 (ja) | 半導体装置の製造方法 | |
| JP2006245198A (ja) | 半導体装置の製造方法 | |
| JP2000195941A (ja) | 半導体装置およびその製造方法、素子分離構造の形成方法 | |
| KR100214534B1 (ko) | 반도체소자의 소자격리구조 형성방법 | |
| JP2002110967A (ja) | 半導体装置の製造方法および半導体装置 | |
| US6815337B1 (en) | Method to improve borderless metal line process window for sub-micron designs | |
| US20050130354A1 (en) | Metal oxide semiconductor (MOS) transistor including a planarized material layer and method of fabricating the same | |
| JP2003100890A (ja) | 容量素子の製造方法 | |
| JP2002026034A (ja) | 半導体装置の製造方法 | |
| JP2002110965A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH1012733A (ja) | 半導体装置およびその製造方法 | |
| JP2008093812A (ja) | Ｍｅｍｓ・半導体複合回路及びｍｅｍｓ素子 | |
| US7510918B2 (en) | Transistor and method of manufacturing the same | |
| KR101026371B1 (ko) | 게이트 형성 방법 | |
| JP2007059790A (ja) | 半導体集積回路および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070327 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080912 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080924 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081029 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090127 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090630 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090702 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130710 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |