JPH05218016A - 化合物半導体装置 - Google Patents
化合物半導体装置Info
- Publication number
- JPH05218016A JPH05218016A JP2006492A JP2006492A JPH05218016A JP H05218016 A JPH05218016 A JP H05218016A JP 2006492 A JP2006492 A JP 2006492A JP 2006492 A JP2006492 A JP 2006492A JP H05218016 A JPH05218016 A JP H05218016A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- compound semiconductor
- protective film
- surface protective
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 本発明は、膜剥がれ等の欠陥が生じない耐湿
性に優れた表面保護膜を有する化合物半導体装置を得る
ことを目的とする。 【構成】 下地絶縁膜（１）上の所定部分には、Ａｕ配
線層（２）が形成され、各素子の配線がなされている。
このＡｕ配線（２）を含む下地絶縁膜（１）上にはＳｉ
ＯＮ層（３）が積層されており、このＳｉＯＮ層（３）
のストレスの値は２×１０9 dyn/cm2 であり、屈折率は
１．９５である。上述の特性を有する表面保護膜では、
クラックの発生が抑えられ、しかも優れた耐湿性及び低
アルカリイオン透過性を実現することができる。
性に優れた表面保護膜を有する化合物半導体装置を得る
ことを目的とする。 【構成】 下地絶縁膜（１）上の所定部分には、Ａｕ配
線層（２）が形成され、各素子の配線がなされている。
このＡｕ配線（２）を含む下地絶縁膜（１）上にはＳｉ
ＯＮ層（３）が積層されており、このＳｉＯＮ層（３）
のストレスの値は２×１０9 dyn/cm2 であり、屈折率は
１．９５である。上述の特性を有する表面保護膜では、
クラックの発生が抑えられ、しかも優れた耐湿性及び低
アルカリイオン透過性を実現することができる。
Description
【０００１】
【産業上の利用分野】本発明は、表面保護膜を有するＧ
ａＡｓ（ガリウム・ヒ素）ＩＣなどの化合物半導体装置
に関するものである。
ａＡｓ（ガリウム・ヒ素）ＩＣなどの化合物半導体装置
に関するものである。
【０００２】
【従来の技術】一般に、半導体装置の表面保護膜とし
て、ＰＳＧ（リンを含有したＳｉＯ2 ）層及びシリコン
ナイトライド（ＳｉＮ）層の２層が積層された構造が多
用されている。下層のＰＳＧ層はアルカリイオンに対す
る透過性が低く、上層のＳｉＮ層は高耐湿性を有する点
で優れている。さらに、ＰＳＧ層とＳｉＮ層は、各々の
ストレスが逆向きとなって相殺される組合わせとなって
おり、低ストレス性を有する。
て、ＰＳＧ（リンを含有したＳｉＯ2 ）層及びシリコン
ナイトライド（ＳｉＮ）層の２層が積層された構造が多
用されている。下層のＰＳＧ層はアルカリイオンに対す
る透過性が低く、上層のＳｉＮ層は高耐湿性を有する点
で優れている。さらに、ＰＳＧ層とＳｉＮ層は、各々の
ストレスが逆向きとなって相殺される組合わせとなって
おり、低ストレス性を有する。
【０００３】なお、この技術については、特開昭５９−
８０９３６号公報、及び特開昭５９−８０６３７号公報
に示されている。
８０９３６号公報、及び特開昭５９−８０６３７号公報
に示されている。
【０００４】
【発明が解決しようとする課題】しかし、配線金属とし
て金（Ａｕ）が用いられているＧａＡｓ ＩＣなどの化
合物半導体装置に、上述の表面保護膜を適用する場合、
ＡｕとＰＳＧとの密着性が悪く膜剥れが生じてしまい、
Ａｕの配線上にＰＳＧを直接堆積することができないと
いう問題があった。一方、ＳｉＮ単独ではストレスが大
きくクラックが発生し易いという問題がある。
て金（Ａｕ）が用いられているＧａＡｓ ＩＣなどの化
合物半導体装置に、上述の表面保護膜を適用する場合、
ＡｕとＰＳＧとの密着性が悪く膜剥れが生じてしまい、
Ａｕの配線上にＰＳＧを直接堆積することができないと
いう問題があった。一方、ＳｉＮ単独ではストレスが大
きくクラックが発生し易いという問題がある。
【０００５】本発明は、上記問題点を解決した化合物半
導体装置を提供することを目的とする。
導体装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明は、配線金属にＡ
ｕが用いられている化合物半導体装置において、その表
面保護膜はシリコンオキシナイトライド（ＳｉＯＮ）層
からなり、そのＳｉＯＮ層は、基板に対する応力の絶対
値が２×１０9 dyn/cm2 以下であり、屈折率が１．９５
以上であることを特徴とする。
ｕが用いられている化合物半導体装置において、その表
面保護膜はシリコンオキシナイトライド（ＳｉＯＮ）層
からなり、そのＳｉＯＮ層は、基板に対する応力の絶対
値が２×１０9 dyn/cm2 以下であり、屈折率が１．９５
以上であることを特徴とする。
【０００７】さらに、上記ＳｉＯＮ層は、プラズマＣＶ
Ｄ法により形成されたものであることを特徴とする。
Ｄ法により形成されたものであることを特徴とする。
【０００８】
【作用】本発明によれば、表面保護膜はＳｉＯＮからな
るためＡｕ配線との密着性が良好となる。さらに、その
表面保護膜の応力の絶対値を２×１０9 dyn/cm2 以下と
することによってクラックの発生が抑えられる。それと
共に、表面保護膜の屈折率を１．９５以上とすることに
よって耐湿性が向上し、しかも、アルカリイオンの透過
性をさらに低減する、いわゆる低アルカリイオン透過性
を有する表面保護膜が実現される。
るためＡｕ配線との密着性が良好となる。さらに、その
表面保護膜の応力の絶対値を２×１０9 dyn/cm2 以下と
することによってクラックの発生が抑えられる。それと
共に、表面保護膜の屈折率を１．９５以上とすることに
よって耐湿性が向上し、しかも、アルカリイオンの透過
性をさらに低減する、いわゆる低アルカリイオン透過性
を有する表面保護膜が実現される。
【０００９】上述の表面保護膜は、プラズマＣＶＤ法に
よって形成されるため原料ガスの流量比を変化させるこ
とができる。このため、表面保護膜内の酸素と窒素の比
（Ｏ／Ｎ比）を制御でき、所望の値の応力及び屈折率を
有する表面保護膜を得ることができる。
よって形成されるため原料ガスの流量比を変化させるこ
とができる。このため、表面保護膜内の酸素と窒素の比
（Ｏ／Ｎ比）を制御でき、所望の値の応力及び屈折率を
有する表面保護膜を得ることができる。
【００１０】
【実施例】以下、本発明の実施例について説明する。
【００１１】図１は、本発明の実施例である化合物半導
体装置の表面保護膜の断面図である。半導体素子が形成
されたＧａＡｓからなる基板上の下地絶縁膜１上の所定
部分には、Ａｕからなる配線層（以下、Ａｕ配線とい
う）２が形成され、各素子の配線がなされている。この
Ａｕ配線２を含む下地絶縁膜１上には、表面保護膜とし
てＳｉＯＮ層３が積層されており、このＳｉＯＮ層３の
応力（ストレス）の値は２×１０9 dyn/cm2 、屈折率は
１．９５である。
体装置の表面保護膜の断面図である。半導体素子が形成
されたＧａＡｓからなる基板上の下地絶縁膜１上の所定
部分には、Ａｕからなる配線層（以下、Ａｕ配線とい
う）２が形成され、各素子の配線がなされている。この
Ａｕ配線２を含む下地絶縁膜１上には、表面保護膜とし
てＳｉＯＮ層３が積層されており、このＳｉＯＮ層３の
応力（ストレス）の値は２×１０9 dyn/cm2 、屈折率は
１．９５である。
【００１２】上述の特性をそなえるＳｉＯＮ層３によっ
て、クラックの発生が抑えられ、しかも優れた耐湿性及
び低アルカリイオン透過性を有する表面保護膜を実現す
ることができる。
て、クラックの発生が抑えられ、しかも優れた耐湿性及
び低アルカリイオン透過性を有する表面保護膜を実現す
ることができる。
【００１３】図２は、上述の表面保護膜の形成工程の概
略を示した図である。まず、半導体素子が形成されてい
る基板上の下地絶縁膜１上の所定部分に、Ａｕ配線２を
形成する（同図（ａ）図示）。その後、Ａｕ配線２が形
成された下地絶縁膜１上に、プラズマＣＶＤ法によって
表面保護膜であるＳｉＯＮ層３を積層する（同図（ｂ）
図示）。このときの成膜条件はＳｉＨ4 ガス流量３００
SCCM、ＮＨ3 ガス流量９００SCCM、Ｎ2 Ｏガス流量３０
０SCCM、圧力２．５Torr、高周波（ＲＦ）パワー１５０
Ｗである。この条件によって、前述の特性を有する表面
保護膜を形成することができる。
略を示した図である。まず、半導体素子が形成されてい
る基板上の下地絶縁膜１上の所定部分に、Ａｕ配線２を
形成する（同図（ａ）図示）。その後、Ａｕ配線２が形
成された下地絶縁膜１上に、プラズマＣＶＤ法によって
表面保護膜であるＳｉＯＮ層３を積層する（同図（ｂ）
図示）。このときの成膜条件はＳｉＨ4 ガス流量３００
SCCM、ＮＨ3 ガス流量９００SCCM、Ｎ2 Ｏガス流量３０
０SCCM、圧力２．５Torr、高周波（ＲＦ）パワー１５０
Ｗである。この条件によって、前述の特性を有する表面
保護膜を形成することができる。
【００１４】次に、この表面保護膜を有する化合物半導
体装置についてヒートサイクル試験を行い、クラックの
発生を調べた。試験条件は、１５０℃から−６０℃での
降温・昇温を５００回繰り返すものである。図３（ａ）
はその結果を示すグラフである。同図に示すように、ス
トレス値が４．０×１０9 dyn/cm2 である従来の表面保
護膜を有する半導体装置では、その故障数が１００個中
２２個であるのに対し、ストレス値が２．０×１０9 dy
n/cm2 である本発明の表面保護膜を用いた装置では、そ
の故障数が１００個中０個であった。このグラフから明
らかなように、ストレスの絶対値を２．０×１０9 dyn/
cm2 以下とすることによって、クラックの発生を完全に
防止でき、不良品を無くすことができる。
体装置についてヒートサイクル試験を行い、クラックの
発生を調べた。試験条件は、１５０℃から−６０℃での
降温・昇温を５００回繰り返すものである。図３（ａ）
はその結果を示すグラフである。同図に示すように、ス
トレス値が４．０×１０9 dyn/cm2 である従来の表面保
護膜を有する半導体装置では、その故障数が１００個中
２２個であるのに対し、ストレス値が２．０×１０9 dy
n/cm2 である本発明の表面保護膜を用いた装置では、そ
の故障数が１００個中０個であった。このグラフから明
らかなように、ストレスの絶対値を２．０×１０9 dyn/
cm2 以下とすることによって、クラックの発生を完全に
防止でき、不良品を無くすことができる。
【００１５】さらに、本発明に係る表面保護膜を有する
半導体装置をプラスチックモールドパッケージ内に実装
し、プレッシャークッカー試験を行ってその耐湿性を調
べた。試験条件は、温度１３０℃、湿度８５％の雰囲気
中に保存するものである。図３（ｂ）は、その結果を示
すグラフである。同図に示すように、屈折率が１．９０
である従来の表面保護膜を有する半導体装置では、試験
条件下での完全無故障時間が１６０時間であったのに対
し、屈折率が２．０５である本発明の表面保護膜を用い
た半導体装置では、完全無故障時間が１０００時間であ
った。以上の結果から明らかなように、ＳｉＯＮからな
る表面保護膜の屈折率を２．０５以上とすることによっ
て、耐湿性の優れた半導体装置を得ることができる。
半導体装置をプラスチックモールドパッケージ内に実装
し、プレッシャークッカー試験を行ってその耐湿性を調
べた。試験条件は、温度１３０℃、湿度８５％の雰囲気
中に保存するものである。図３（ｂ）は、その結果を示
すグラフである。同図に示すように、屈折率が１．９０
である従来の表面保護膜を有する半導体装置では、試験
条件下での完全無故障時間が１６０時間であったのに対
し、屈折率が２．０５である本発明の表面保護膜を用い
た半導体装置では、完全無故障時間が１０００時間であ
った。以上の結果から明らかなように、ＳｉＯＮからな
る表面保護膜の屈折率を２．０５以上とすることによっ
て、耐湿性の優れた半導体装置を得ることができる。
【００１６】なお、本発明に係る表面保護膜はプラズマ
ＣＶＤ法により形成されるので、原料ガス流量等を制御
することにより、表面保護膜中のＯ／Ｎ比を変化させ
て、所望のストレス値及び屈折率を有する表面保護膜を
得ることが可能である。
ＣＶＤ法により形成されるので、原料ガス流量等を制御
することにより、表面保護膜中のＯ／Ｎ比を変化させ
て、所望のストレス値及び屈折率を有する表面保護膜を
得ることが可能である。
【００１７】
【発明の効果】以上説明したように本発明に係る化合物
半導体装置には、耐湿性及び低アルカリイオン透過性に
優れ、しかもＡｕ配線との密着性が良好でクラック等が
生じない表面保護膜が用いられている。このため、使用
環境における信頼性の大幅な向上を図ることができる。
半導体装置には、耐湿性及び低アルカリイオン透過性に
優れ、しかもＡｕ配線との密着性が良好でクラック等が
生じない表面保護膜が用いられている。このため、使用
環境における信頼性の大幅な向上を図ることができる。
【図１】本発明に実施例に係る表面保護膜の断面図であ
る。
る。
【図２】実施例に係る表面保護膜の形成工程を示す図で
ある。
ある。
【図３】表面保護膜の特性を示す図である。
１…下地絶縁膜、２…Ａｕ配線、３…ＳｉＯＮ層。
Claims (2)
- 【請求項１】 配線金属に金が用いられている化合物半
導体装置において、その表面保護膜はシリコンオキシナ
イトライド層からなり、 前記シリコンオキシナイトライド層は、基板に対する応
力の絶対値が２×１０9 dyn/cm2 以下であり、屈折率が
１．９５以上であることを特徴とする化合物半導体装
置。 - 【請求項２】 前記シリコンオキシナイトライド層は、
プラズマＣＶＤ法により形成されたことを特徴とする請
求項１記載の化合物半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006492A JPH05218016A (ja) | 1992-02-05 | 1992-02-05 | 化合物半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006492A JPH05218016A (ja) | 1992-02-05 | 1992-02-05 | 化合物半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05218016A true JPH05218016A (ja) | 1993-08-27 |
Family
ID=12016665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006492A Pending JPH05218016A (ja) | 1992-02-05 | 1992-02-05 | 化合物半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05218016A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7190010B2 (en) | 2004-04-06 | 2007-03-13 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
-
1992
- 1992-02-05 JP JP2006492A patent/JPH05218016A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7190010B2 (en) | 2004-04-06 | 2007-03-13 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4097889A (en) | Combination glass/low temperature deposited Siw Nx Hy O.sub.z | |
| US4091407A (en) | Combination glass/low temperature deposited Siw Nx Hy O.sub.z | |
| US5627403A (en) | Adhesion between dielectric layers in an integrated circuit | |
| US6017614A (en) | Plasma-enhanced chemical vapor deposited SIO2 /SI3 N4 multilayer passivation layer for semiconductor applications | |
| US5306946A (en) | Semiconductor device having a passivation layer with silicon nitride layers | |
| US4091406A (en) | Combination glass/low temperature deposited Siw Nx Hy O.sub.z | |
| JPH0439934A (ja) | 半導体装置およびその製造方法 | |
| TWI692869B (zh) | 基底及其製造方法 | |
| JPH05218016A (ja) | 化合物半導体装置 | |
| JPH0744178B2 (ja) | 半導体装置の製造方法 | |
| JPS6128213B2 (ja) | ||
| US5788767A (en) | Method for forming single sin layer as passivation film | |
| JPH02218131A (ja) | 半導体装置およびその製造方法 | |
| JP2554634B2 (ja) | 半導体装置の製造方法 | |
| JPH01304735A (ja) | 半導体装置の保護膜形成方法 | |
| KR0183880B1 (ko) | 도전층 형성 방법 | |
| JPH05166803A (ja) | 化合物半導体装置 | |
| JPH07161709A (ja) | 半導体装置およびその製造方法 | |
| JPS62293726A (ja) | 半導体装置 | |
| JP2727605B2 (ja) | 半導体装置及びその製造方法 | |
| JPH06216118A (ja) | 半導体装置の製造方法 | |
| JPH01238126A (ja) | 半導体装置の製造方法 | |
| JPH0629282A (ja) | 半導体装置の製造方法 | |
| JPH0438829A (ja) | 保護絶縁膜を有する半導体装置，その製造方法およびその製造装置 | |
| KR100237355B1 (ko) | 반도체 소자의 적층형 보호막 증착방법 |