JPH0744178B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0744178B2 JPH0744178B2 JP63305336A JP30533688A JPH0744178B2 JP H0744178 B2 JPH0744178 B2 JP H0744178B2 JP 63305336 A JP63305336 A JP 63305336A JP 30533688 A JP30533688 A JP 30533688A JP H0744178 B2 JPH0744178 B2 JP H0744178B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- wirings
- passivation film
- forming
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体装置の製造方法に関し、特に、配線間
間隙において空洞が形成されたパッシベーション膜を有
する半導体装置の製造方法に関する。
間隙において空洞が形成されたパッシベーション膜を有
する半導体装置の製造方法に関する。
［従来の技術］ 半導体装置には、一般的に、Al配線等の最上層金属配線
層上に、表面を保護し、汚染物質等の内部素子への侵入
を防ぐ目的でパッシベーション膜と呼ばれる膜が設けら
れている。この従来例をその断面図である第４図を参照
して説明する。
層上に、表面を保護し、汚染物質等の内部素子への侵入
を防ぐ目的でパッシベーション膜と呼ばれる膜が設けら
れている。この従来例をその断面図である第４図を参照
して説明する。
同図に示すように、半導体基板１上には層間絶縁膜２が
形成され、その上に金属配線３が形成されている。そし
て、前述したパッシベーション膜４が金属配線３と層間
絶縁膜２とを覆って形成されている。その外表面は、更
にケース樹脂５で覆われている。従来、パッシベーショ
ン膜としては化学的気相成長法による燐（Ｐ）ドープSi
O2膜やプラズマ気相成長法によるSi3N4膜等がよく用い
られてきた。
形成され、その上に金属配線３が形成されている。そし
て、前述したパッシベーション膜４が金属配線３と層間
絶縁膜２とを覆って形成されている。その外表面は、更
にケース樹脂５で覆われている。従来、パッシベーショ
ン膜としては化学的気相成長法による燐（Ｐ）ドープSi
O2膜やプラズマ気相成長法によるSi3N4膜等がよく用い
られてきた。
［発明が解決しようとする問題点］ 最近の半導体装置の集積度は一段と高まり、素子の寸法
は、ますます縮小化されてきている。それにともない金
属配線間容量の増大の問題が顕在化してきた。これは、
大規模メモリで特に顕著であり、例えば、大規模なROM
やRAMでは、ディジット線間に付加される容量によっ
て、読み出し速度が低下し、また、読み出し速度の読み
出しパターン依存性が増大する。
は、ますます縮小化されてきている。それにともない金
属配線間容量の増大の問題が顕在化してきた。これは、
大規模メモリで特に顕著であり、例えば、大規模なROM
やRAMでは、ディジット線間に付加される容量によっ
て、読み出し速度が低下し、また、読み出し速度の読み
出しパターン依存性が増大する。
ところが、従来のパッシベーション膜は、金属配線間間
隙で、第４図に示すように上方に開放した状態となって
いる。このため、この半導体装置をケース樹脂内に封止
した場合、この配線間間隙にケース樹脂が侵入してく
る。そして、この組み立てケース樹脂に用いられる材料
の比誘電率は、通常、約4.3と大きい。一方、ウェハ状
態ではこの部分は比誘電率１の空気で満たされている。
このように、ウェハ状態と比較して組み立て後の状態で
はこの領域を比誘電率の高い物質が満たすことになるの
で、組み立て後には配線間容量が増大する。その結果、
以下のような問題が生じる。第１に、ウェハ状態でのテ
スティングが不正確となり、ウェハ段階で組み立て後の
製品特性を予測することが困難になる。第２に、メモリ
にあっては組み立て後にビット線間容量の増大により、
サイクルタイムが長くなり、かつ、サイクルタイムのパ
ターン依存性が増大する。
隙で、第４図に示すように上方に開放した状態となって
いる。このため、この半導体装置をケース樹脂内に封止
した場合、この配線間間隙にケース樹脂が侵入してく
る。そして、この組み立てケース樹脂に用いられる材料
の比誘電率は、通常、約4.3と大きい。一方、ウェハ状
態ではこの部分は比誘電率１の空気で満たされている。
このように、ウェハ状態と比較して組み立て後の状態で
はこの領域を比誘電率の高い物質が満たすことになるの
で、組み立て後には配線間容量が増大する。その結果、
以下のような問題が生じる。第１に、ウェハ状態でのテ
スティングが不正確となり、ウェハ段階で組み立て後の
製品特性を予測することが困難になる。第２に、メモリ
にあっては組み立て後にビット線間容量の増大により、
サイクルタイムが長くなり、かつ、サイクルタイムのパ
ターン依存性が増大する。
第３に、従来例のものは、パッシベーション膜の厚さを
変化させると、配線間容量が変化するので、製品におけ
る配線間容量のばらつきが大きくなるという欠点を有し
ている。これは、パッシベーション膜を厚くするほど配
線間間隙がパッシベーション膜で充填されていくために
起きる。つまり、パッシベーション膜の比誘電率は酸化
膜で、3.8、窒化膜で6.5と高く、金属配線間の空間がこ
れらの物質で充たされるに従い、配線間容量が増加する
ため起きる。
変化させると、配線間容量が変化するので、製品におけ
る配線間容量のばらつきが大きくなるという欠点を有し
ている。これは、パッシベーション膜を厚くするほど配
線間間隙がパッシベーション膜で充填されていくために
起きる。つまり、パッシベーション膜の比誘電率は酸化
膜で、3.8、窒化膜で6.5と高く、金属配線間の空間がこ
れらの物質で充たされるに従い、配線間容量が増加する
ため起きる。
よって、この発明の目的とするところは、第１に、ウェ
ハ状態と半導体装置組み立て後とで配線間容量に差がで
ないようにすることであり、第２に、配線間の容量を低
減せしめることであり、第３に、パッシベーション膜の
膜厚による配線間容量に差を生ぜしめないようにするこ
とである。
ハ状態と半導体装置組み立て後とで配線間容量に差がで
ないようにすることであり、第２に、配線間の容量を低
減せしめることであり、第３に、パッシベーション膜の
膜厚による配線間容量に差を生ぜしめないようにするこ
とである。
［問題点を解決するための手段］ 本発明による半導体装置の製造方法は、金属配線層が形
成された層間絶縁膜上にリンを含有するシリコン酸化膜
からなり、配線間に空洞を有するパッシベーション膜を
形成する工程を含むものであって、そのパッシベーショ
ン膜形成工程では、PH3をドーピング材料とし成長温度
を450℃以下とした化学的気相成長法、もしくは、POCl3
をドーピング材料とし成長温度を425℃以下とした化学
的気相成長法により、配線間に空洞を生じさせる領域の
配線間隔以上の厚さに成膜を行う。
成された層間絶縁膜上にリンを含有するシリコン酸化膜
からなり、配線間に空洞を有するパッシベーション膜を
形成する工程を含むものであって、そのパッシベーショ
ン膜形成工程では、PH3をドーピング材料とし成長温度
を450℃以下とした化学的気相成長法、もしくは、POCl3
をドーピング材料とし成長温度を425℃以下とした化学
的気相成長法により、配線間に空洞を生じさせる領域の
配線間隔以上の厚さに成膜を行う。
［実施例］ 次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は、本発明の一実施例を説明するための断面図で
ある。半導体基板上には、層間絶縁膜２、金属配線３お
よびパッシベーション膜４が形成されており、そして、
これらはケース樹脂５によって被覆されている。この実
施例の特徴は、パッシベーション膜４内に金属配線間間
隙領域に空洞６を有していることである。この空洞は、
パッシベーション膜４により上で閉じるので、この空洞
への組み立てケース樹脂の侵入は防止されている。
ある。半導体基板上には、層間絶縁膜２、金属配線３お
よびパッシベーション膜４が形成されており、そして、
これらはケース樹脂５によって被覆されている。この実
施例の特徴は、パッシベーション膜４内に金属配線間間
隙領域に空洞６を有していることである。この空洞は、
パッシベーション膜４により上で閉じるので、この空洞
への組み立てケース樹脂の侵入は防止されている。
この構造は、例えば、調整された成長条件を用いた常圧
化学的気相成長法により実現できる。これを第２図によ
り説明する。第２図は、常圧化学的気相成長法による4m
ol％Ｐドープシリコンガラスを、膜厚1.0μｍのAl配線
上に成長させた場合の、成長膜下部における垂直成長膜
と水平成長膜とのなす角度θと成長温度との関係をドー
ピング材料POCl3およびPH3をパラメータとしてプロット
したものである。これにより成長温度を低くすること、
またドーピング材料をPH3とすることにより角度θが小
さくなること、つまり、金属配線側部のパッシベーショ
ン膜厚が下部よりも上部において厚くなることが分か
る。金属配線間間隙が狭い部分に対して、このような成
長条件でPSGを厚く成長させると配線下部の成長よりも
上部の成長が早くなりついには上部の金属配線側部の膜
どうしが接触する。その後は金属配線上部にのみ膜が成
長していき金属配線間の間隙領域には空洞が形成され
る。
化学的気相成長法により実現できる。これを第２図によ
り説明する。第２図は、常圧化学的気相成長法による4m
ol％Ｐドープシリコンガラスを、膜厚1.0μｍのAl配線
上に成長させた場合の、成長膜下部における垂直成長膜
と水平成長膜とのなす角度θと成長温度との関係をドー
ピング材料POCl3およびPH3をパラメータとしてプロット
したものである。これにより成長温度を低くすること、
またドーピング材料をPH3とすることにより角度θが小
さくなること、つまり、金属配線側部のパッシベーショ
ン膜厚が下部よりも上部において厚くなることが分か
る。金属配線間間隙が狭い部分に対して、このような成
長条件でPSGを厚く成長させると配線下部の成長よりも
上部の成長が早くなりついには上部の金属配線側部の膜
どうしが接触する。その後は金属配線上部にのみ膜が成
長していき金属配線間の間隙領域には空洞が形成され
る。
実際に、1.0μｍ間隔、幅2.0μｍ、長さ10mm、厚さ1.0
μｍのAl配線に対しドーピング材料にPH3を使用し、4mo
l％Ｐドープシリコンガラスを400℃で1.5μｍの厚さに
成長させた場合、空洞を全配線長にわたり生じさせるこ
とできた。この場合、空洞上に0.5μｍの厚さのＰドー
プシリコンガラスを成長させることができた。この構造
を有した半導体装置を組み立てた場合上部からの空洞内
部への樹脂の侵入は抑えられ、また、パッシベーション
膜のクラックも生じなかった。配線端部には空洞の開放
端が生じたがこの部分からの樹脂の侵入は10μｍであっ
た。従って、この例のように十分長い連続した配線間に
は空洞が形成され、そしてこの部分への樹脂の浸入は実
質的に起きず、配線間容量の組み立て前後での変動は無
視できるほど小さくできた。実際に、このパッシベーシ
ョン膜をマスクROMに適用したところ、ウェハ状態と組
み立て後とで読み出し速度の変動をなくすことができ
た。また、本構造のものにおいては、実施例でパッシベ
ーション膜を1.5μｍ堆積していたものを例えば2.0μｍ
と更に厚く堆積しても、この膜厚の増加が配線間容量に
影響を及ぼすことはない。しかも、配線間に一定の空洞
が存在しているため配線間を全てパッシベーション膜あ
るいはケース樹脂で充填した場合より比誘電率の関係か
ら配線間容量を小さくすることができる。
μｍのAl配線に対しドーピング材料にPH3を使用し、4mo
l％Ｐドープシリコンガラスを400℃で1.5μｍの厚さに
成長させた場合、空洞を全配線長にわたり生じさせるこ
とできた。この場合、空洞上に0.5μｍの厚さのＰドー
プシリコンガラスを成長させることができた。この構造
を有した半導体装置を組み立てた場合上部からの空洞内
部への樹脂の侵入は抑えられ、また、パッシベーション
膜のクラックも生じなかった。配線端部には空洞の開放
端が生じたがこの部分からの樹脂の侵入は10μｍであっ
た。従って、この例のように十分長い連続した配線間に
は空洞が形成され、そしてこの部分への樹脂の浸入は実
質的に起きず、配線間容量の組み立て前後での変動は無
視できるほど小さくできた。実際に、このパッシベーシ
ョン膜をマスクROMに適用したところ、ウェハ状態と組
み立て後とで読み出し速度の変動をなくすことができ
た。また、本構造のものにおいては、実施例でパッシベ
ーション膜を1.5μｍ堆積していたものを例えば2.0μｍ
と更に厚く堆積しても、この膜厚の増加が配線間容量に
影響を及ぼすことはない。しかも、配線間に一定の空洞
が存在しているため配線間を全てパッシベーション膜あ
るいはケース樹脂で充填した場合より比誘電率の関係か
ら配線間容量を小さくすることができる。
第２図は、本発明の他の実施例を説明するための断面図
である。この実施例の先の実施例との相違は、パッシベ
ーション膜が２層になり第１のパッシベーション膜4aと
第２のパッシベーション膜4bから構成されていることで
ある。
である。この実施例の先の実施例との相違は、パッシベ
ーション膜が２層になり第１のパッシベーション膜4aと
第２のパッシベーション膜4bから構成されていることで
ある。
先の実施例と同様のAl配線を形成した後に、第１のパッ
シベーション膜4aとして4mol％PSGを1.2μｍに成長さ
せ、その後第２のパッシベーション膜4bとしてプラズマ
窒化膜を膜厚0.8μｍに成長させた。4mol％PSGの成長条
件は、先の実施例と同じであるのでやはり空洞を生じさ
せることできた。そしてその後プラズマ窒化膜を成長さ
せたため空洞上部にも厚さ0.2μｍのPSGと厚さ0.8μｍ
のプラズマ窒化膜が積層して形成できた。
シベーション膜4aとして4mol％PSGを1.2μｍに成長さ
せ、その後第２のパッシベーション膜4bとしてプラズマ
窒化膜を膜厚0.8μｍに成長させた。4mol％PSGの成長条
件は、先の実施例と同じであるのでやはり空洞を生じさ
せることできた。そしてその後プラズマ窒化膜を成長さ
せたため空洞上部にも厚さ0.2μｍのPSGと厚さ0.8μｍ
のプラズマ窒化膜が積層して形成できた。
この実施例によれば、窒化膜のような耐湿性に優れ、か
つ、イオン透過に対し抵抗力を持つパッシベーション膜
材料を組み合わせて用いることにより半導体の信頼度も
向上できる。また、窒化膜のような比誘電率の大きい材
料を用いても、これが配線間に挿入されることがないの
で配線間容量を増大せしめることはない。
つ、イオン透過に対し抵抗力を持つパッシベーション膜
材料を組み合わせて用いることにより半導体の信頼度も
向上できる。また、窒化膜のような比誘電率の大きい材
料を用いても、これが配線間に挿入されることがないの
で配線間容量を増大せしめることはない。
［発明の効果］ 以上説明したように本発明は、半導体装置の配線間の間
隔において空洞を有し、その上表面がほぼ平坦になされ
たパッシベーション膜を形成するものであるので、本発
明によれば次の効果を奏することができる。
隔において空洞を有し、その上表面がほぼ平坦になされ
たパッシベーション膜を形成するものであるので、本発
明によれば次の効果を奏することができる。
組み立て工程においてケース樹脂が配線間に流れ込
むことがないので、組み立て前後で配線間容量が変化す
ることがなく、ウェハ段階での制度の高いテスティング
を行うことができる。
むことがないので、組み立て前後で配線間容量が変化す
ることがなく、ウェハ段階での制度の高いテスティング
を行うことができる。
パッシベーション膜の膜厚の差によって配線間容量
が変化することがなく、製品の特性のばらつきを抑える
ことができる。
が変化することがなく、製品の特性のばらつきを抑える
ことができる。
配線間の間隙を高誘電率の材料で充填したものでは
ないので、配線間容量を低減させることができる。
ないので、配線間容量を低減させることができる。
第１図は、本発明の一実施例を説明するための断面図、
第２図は、膜成長条件と形成膜の形状に関する実験デー
タを示す図、第３図は、本発明の他の実施例を示す断面
図、第４図は、従来例を説明するための断面図である。 １……半導体基板、２……層間絶縁膜、３……金属配
線、４……パッシベーション膜、4a……第１のパッシベ
ーション膜、4b……第２のパッシベーション膜、５……
ケース樹脂、６……空洞。
第２図は、膜成長条件と形成膜の形状に関する実験デー
タを示す図、第３図は、本発明の他の実施例を示す断面
図、第４図は、従来例を説明するための断面図である。 １……半導体基板、２……層間絶縁膜、３……金属配
線、４……パッシベーション膜、4a……第１のパッシベ
ーション膜、4b……第２のパッシベーション膜、５……
ケース樹脂、６……空洞。
Claims (2)
- 【請求項１】半導体基板上に層間絶縁膜を形成する工程
と、該層間絶縁膜上に金属配線を形成する工程と、前記
層間絶縁膜上および前記金属配線上にリンを含有するシ
リコン酸化膜からなり、配線間に空洞を有するパッシベ
ーション膜を形成する工程と、を有する半導体装置の製
造方法において、前記パッシベーション膜の形成工程で
は、PH3をドーピング材料とし、成長温度を450℃以下と
した化学的気相成長法により、配線間に空洞を生じさせ
る領域の配線間隔以上の厚さに成膜を行うことを特徴と
する半導体装置の製造方法。 - 【請求項２】半導体基板上に層間絶縁膜を形成する工程
と、該層間絶縁膜上に金属配線を形成する工程と、前記
層間絶縁膜上および前記金属配線上にリンを含有するシ
リコン酸化膜からからなり、配線間に空洞を有するパッ
シベーション膜を形成する工程と、を有する半導体装置
の製造方法において、前記パッシベーション膜の形成工
程では、POCl3をドーピング材料とし、成長温度を425℃
以下とした化学的気相成長法により、配線間に空洞を生
じさせる領域の配線間隔以上の厚さに成膜を行うことを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63305336A JPH0744178B2 (ja) | 1988-12-02 | 1988-12-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63305336A JPH0744178B2 (ja) | 1988-12-02 | 1988-12-02 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02151032A JPH02151032A (ja) | 1990-06-11 |
| JPH0744178B2 true JPH0744178B2 (ja) | 1995-05-15 |
Family
ID=17943887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63305336A Expired - Lifetime JPH0744178B2 (ja) | 1988-12-02 | 1988-12-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0744178B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05283542A (ja) * | 1992-03-31 | 1993-10-29 | Mitsubishi Electric Corp | 半導体集積回路装置及びその製造方法 |
| US5516720A (en) * | 1994-02-14 | 1996-05-14 | United Microelectronics Corporation | Stress relaxation in dielectric before metallization |
| US5407860A (en) * | 1994-05-27 | 1995-04-18 | Texas Instruments Incorporated | Method of forming air gap dielectric spaces between semiconductor leads |
| US5641712A (en) * | 1995-08-07 | 1997-06-24 | Motorola, Inc. | Method and structure for reducing capacitance between interconnect lines |
| US5728631A (en) * | 1995-09-29 | 1998-03-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming a low capacitance dielectric layer |
| US5677241A (en) * | 1995-12-27 | 1997-10-14 | Micron Technology, Inc. | Integrated circuitry having a pair of adjacent conductive lines and method of forming |
| US6165897A (en) * | 1998-05-29 | 2000-12-26 | Taiwan Semiconductor Manufacturing Company | Void forming method for fabricating low dielectric constant dielectric layer |
| US6440839B1 (en) * | 1999-08-18 | 2002-08-27 | Advanced Micro Devices, Inc. | Selective air gap insulation |
| JP2012109496A (ja) * | 2010-11-19 | 2012-06-07 | Sony Corp | 固体撮像素子、固体撮像素子の製造方法、および電子機器 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0777215B2 (ja) * | 1986-03-06 | 1995-08-16 | セイコーエプソン株式会社 | 半導体装置及びその製造方法 |
| JPS62230026A (ja) * | 1986-03-31 | 1987-10-08 | Matsushita Electric Ind Co Ltd | 薄膜の形成方法 |
| JPS6388829A (ja) * | 1986-10-01 | 1988-04-19 | Matsushita Electric Ind Co Ltd | 気相成長方法 |
| JPS63120427A (ja) * | 1986-11-10 | 1988-05-24 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
-
1988
- 1988-12-02 JP JP63305336A patent/JPH0744178B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02151032A (ja) | 1990-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5459105A (en) | Method of manufacturing a semiconductor device having multilayer insulating films | |
| US3745428A (en) | Semiconductor device having a composite film as a passivating film | |
| US3961414A (en) | Semiconductor structure having metallization inlaid in insulating layers and method for making same | |
| JPH0744178B2 (ja) | 半導体装置の製造方法 | |
| JP3054637B2 (ja) | 集積回路のパッシベーション方法 | |
| EP0214702B1 (en) | Method of manufacturing a semiconductor device with mutually insulated strip-shaped silicon electrodes overlapping each other | |
| US4985373A (en) | Multiple insulating layer for two-level interconnected metallization in semiconductor integrated circuit structures | |
| JPH0410222B2 (ja) | ||
| JPH05218015A (ja) | 半導体装置 | |
| JPH04311059A (ja) | 配線容量の低減方法 | |
| JP2695324B2 (ja) | 半導体装置の製造方法 | |
| JPH05234991A (ja) | 半導体装置 | |
| JPH0897379A (ja) | 半導体集積回路とその製法 | |
| JPS62293726A (ja) | 半導体装置 | |
| JPS5815944B2 (ja) | 半導体装置 | |
| JPS63155625A (ja) | 半導体集積回路装置 | |
| JP2945023B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS5893254A (ja) | 半導体装置の製造方法 | |
| JPS62177927A (ja) | 半導体集積回路装置の製造方法 | |
| JPS62205645A (ja) | 半導体装置の製造方法 | |
| JPS60224229A (ja) | 半導体装置 | |
| JPS58115834A (ja) | 半導体装置の製造方法 | |
| KR100215909B1 (ko) | 반도체소자의 보호막 형성방법 | |
| JPS6154645A (ja) | 半導体装置 | |
| JPH0273651A (ja) | 半導体装置 |