JPS62230026A - 薄膜の形成方法 - Google Patents

薄膜の形成方法

Info

Publication number
JPS62230026A
JPS62230026A JP7355986A JP7355986A JPS62230026A JP S62230026 A JPS62230026 A JP S62230026A JP 7355986 A JP7355986 A JP 7355986A JP 7355986 A JP7355986 A JP 7355986A JP S62230026 A JPS62230026 A JP S62230026A
Authority
JP
Japan
Prior art keywords
thin film
semiconductor substrate
temperature
substrate
ultraviolet ray
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7355986A
Other languages
English (en)
Inventor
Shoichi Tanimura
谷村 彰一
Kosaku Yano
矢野 航作
Tsutomu Fujita
勉 藤田
Takao Kakiuchi
垣内 孝夫
Hiroshi Yamamoto
浩 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP7355986A priority Critical patent/JPS62230026A/ja
Publication of JPS62230026A publication Critical patent/JPS62230026A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、Siを主成分とする薄膜の形成方法に関する
従来の技術 従来、電極配線の形成された半導体基板上に絶縁膜を形
成するにはSiH4ガスとN20ガスまたは・NH,ガ
スをプラズマ放電にて分解させて5in2膜やSi、N
4膜を形成するプラズマ化学気相堆積(以下、プラズマ
CvDと呼ぶ)法にて行なわれる。
発明が解決しようとする問題点 電極配線等を形成した半導体基板の表面には凹凸ができ
ており、従来の技術では幅に対して高さがある程度以上
高い凹部を隙間なく埋めるSiO□等の薄膜形成ができ
ず凹部の中央部に第3図に示すような空洞10ができる
。第3図において、3は半導体基板、8はアルミ配線、
9は配線8間に埋められる8i0□膜である。この空洞
10は、半導体装置の不安定性等の悪影響を及ぼす。本
発明は上記の凹部内の空洞をつくることなく、あるいは
その大きさが従来に比べて小さくなるような薄膜を形成
するものである。
問題点を解決するための手段 本発明は上記問題点を解決するため、基板上にSiH4
,Si2H6,Si、’H8およびSiF4の、うちの
1種類以上のガスか、上記の1種類以上のガスとON 
O,NO,No2. N2. NH5,H2,CF4.
 F2゜PHBHおよびAsH5のうちの1種類以上の
ガ3 I   2 6 スとの混合ガスを使用して薄膜形成をする際、紫外線ラ
ンプ光またはレーザー光を反応室内に入射させるととも
に、堆積時の基板の温度を300°Cから450℃とす
るものである。
作用 Siを主成分とする薄膜を形成する場合、プラズマCV
D法による形成に比べて紫外線ランプ光またはレーザー
光を用いた化学気相堆積法(以後、光CVD法と呼ぶ)
によって形成した方が段差部の被覆性が良い薄膜形成が
可能で、幅に対し高さのより高い凹部を隙間をつくるこ
となく覆うことが可能である。また、光CVD法におい
て薄膜堆積時の基板温度を300℃以上にすることによ
り段差部の被覆性がさらに良くなる。しかし、450℃
より高い基板温度では薄膜形成以前に形成しである半導
体基板に熱による金属の融解等の悪影響を及ぼすため、
薄膜形成時の基板温度を450℃以下とする。
実施例 以下に図面を用いて本発明の詳細な説明する。
(実施例1) 第1図に示すように、紫外線光源として低圧水銀ランプ
1を用い、紫外線透過窓2を通じて照射する。SiH4
とN20 の混合ガス4を一端よシ反応室内に入れ、ロ
ータリーポンプ7によって吸引することにより半導体基
板3上に反応ガスの流れをつくる。この時、半導体基板
3に接しているサセプタ6の裏面より赤外ランプ6によ
って加熱し半導体基板3の温度を300℃から450℃
の間に調節例えば400℃を維持する。以上の装置を用
いることにより半導体基板3上に段差被覆性のすぐれた
5in2膜を形成することができる。
第2図に示すような、半導体基板3の上にアルミ配線8
を行なうことによって段差の形成された半導体基板上に
5i02膜を形成した場合、従来の形成方法では第3図
に示すようにSiO□膜9内に空洞10ができやすかっ
た。これに対し、第1図に示すような方法で5in2膜
を形成すれば、第4図に示すように空洞のない薄膜形成
が行なえる。
また、第5図に示すようにHF:F20=1 : 10
(室温)でのエツチングレートが基板温度300℃以上
では遅く安定しており、本実施例のように400℃を維
持すればち密な膜が得られる。
(実施例2) 第6図に示すようにムrFエキシマレーザー光11を紫
外線透過窓2を通じて反応室内に入射させ、SiH4と
NH,の混合ガスを反応室内に導入し排気系13によっ
てガス流をつくる。半導体基板3に接しているサセプタ
6をサセプタ6内部に埋め込まれた抵抗加熱器14によ
って加熱し、薄膜堆積時の半導体基板3の温度を450
℃一定に保つ。本方法によって段差被覆性能の良いSi
、N4膜形成が行なえる。
(実施例3) 第6図においてSiH4とNH,の混合ガス12のかわ
りに、Si H°10105cとF2:90SCCmの
2 6 ゛ 混合ガスを用い、基板温度を300”Cに保つことによ
り水素含有率10〜20%の段差被覆性能の良い水素化
非晶質Siを形成することができる。
なお、本発明において用いるガスとしてはSiH。
Si2H6の他にSi 、H8又はSiF4でもよく、
N20゜F2の他に0□、 No、 No2. N2.
 NH3,OF4.F2゜PH,、B2H6,AsH3
等を用いて、Siを主成分とする薄膜を形成することが
できる。
発明の効果 本発明は以上で述べたように、半導体基板の表面の凹凸
の凹部を薄膜内部に空洞をつくることなく、あるいは空
洞の大きさが従来に比べて小さく埋めるような薄膜形成
が可能となシ、半導体装置の安定性を増すことができる
【図面の簡単な説明】
第1図は本発明の第1実施例の薄膜形成状態をゝ、。 上に従来の5in2薄膜を形成した後の断面図、第4図
は第2図の半導体基板上に本発明による5in2膜を形
成後の断面図、第6図は光G V D 5i0□膜のエ
ツチングレートの基板温度依存性を示す図、第6図は本
発明の第2実施例の薄膜形成状態を示す図である。 1・・・・・・低圧水銀ランプ、3・・・・・・半導体
基板、4・・・・・・SiH4とN20の混合ガス、6
・・・・・・赤外ランプ、9・・・・・・SiO□膜、
11・・・・・・人rFエキシマレーザー光、12・・
・・・・SiH4とNH,の混合ガス、14・・・・・
・抵抗加熱器。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1

Claims (1)

    【特許請求の範囲】
  1. 基板上に、SiH_4、Si_2H_6、Si_3H_
    8およびSiF_4のうちの1種類以上のガスか、上記
    の1種類以上のガスとO_2、N_2O、NO、NO_
    2、N_2、NH_3、H_2、CF_4、F_2、P
    H_3、B_2H_6およびAsH_3のうちの1種類
    以上のガスとの混合ガスに紫外線ランプ光またはレーザ
    ー光を照射して化学気相堆積法により、Siを主成分と
    する薄膜の形成方法において、堆積時の前記基板の温度
    が300℃から450℃であることを特徴とする薄膜の
    形成方法。
JP7355986A 1986-03-31 1986-03-31 薄膜の形成方法 Pending JPS62230026A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7355986A JPS62230026A (ja) 1986-03-31 1986-03-31 薄膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7355986A JPS62230026A (ja) 1986-03-31 1986-03-31 薄膜の形成方法

Publications (1)

Publication Number Publication Date
JPS62230026A true JPS62230026A (ja) 1987-10-08

Family

ID=13521730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7355986A Pending JPS62230026A (ja) 1986-03-31 1986-03-31 薄膜の形成方法

Country Status (1)

Country Link
JP (1) JPS62230026A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01298725A (ja) * 1988-05-27 1989-12-01 Hitachi Ltd 薄膜形成方法及びその装置並びに半導体素子
JPH0251230A (ja) * 1988-08-12 1990-02-21 Fuji Electric Co Ltd Cvd酸化膜形成方法
JPH02151032A (ja) * 1988-12-02 1990-06-11 Nec Corp 半導体装置の製造方法
US5098865A (en) * 1989-11-02 1992-03-24 Machado Jose R High step coverage silicon oxide thin films

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01298725A (ja) * 1988-05-27 1989-12-01 Hitachi Ltd 薄膜形成方法及びその装置並びに半導体素子
JPH0251230A (ja) * 1988-08-12 1990-02-21 Fuji Electric Co Ltd Cvd酸化膜形成方法
JPH02151032A (ja) * 1988-12-02 1990-06-11 Nec Corp 半導体装置の製造方法
US5098865A (en) * 1989-11-02 1992-03-24 Machado Jose R High step coverage silicon oxide thin films

Similar Documents

Publication Publication Date Title
US5314724A (en) Process for forming silicon oxide film
US5084130A (en) Method for depositing material on depressions
JP2994616B2 (ja) 下地表面改質方法及び半導体装置の製造方法
JPH11251308A (ja) 低誘電率フッ素化アモルファス炭素誘電体およびその形成方法
US5176789A (en) Method for depositing material on depressions
JPS63166219A (ja) 半導体装置の製造方法
JPS63166220A (ja) 半導体装置の製造方法
US5281557A (en) Soluble oxides for integrated circuit fabrication formed by the incomplete dissociation of the precursor gas
US5045346A (en) Method of depositing fluorinated silicon nitride
JPH0766186A (ja) 誘電体の異方性堆積法
JPS62230026A (ja) 薄膜の形成方法
JPH06104181A (ja) 光cvd法利用絶縁膜の製造方法と平坦化絶縁膜の製造方法
US5462767A (en) CVD of conformal coatings over a depression using alkylmetal precursors
JP2799858B2 (ja) 半導体デバイスの平坦化方法
JP2666681B2 (ja) 半導体装置の製造方法
JPH08203891A (ja) 半導体装置の製造方法
JP2003086568A (ja) エッチング方法
JPS61216449A (ja) パタ−ン薄膜形成方法及びその装置
JPH06342786A (ja) 絶縁膜の形成方法および減圧cvd装置
JPH09172081A (ja) 半導体装置の製造方法
JPH0156525B2 (ja)
JPS63123A (ja) 薄膜の形成方法
JPH0810681B2 (ja) 半導体装置の製造方法
JPS62291913A (ja) 薄膜の形成方法
JPH10176273A (ja) Cvd膜形成方法およびcvd膜形成装置