JPH0156525B2 - - Google Patents

Info

Publication number
JPH0156525B2
JPH0156525B2 JP10471784A JP10471784A JPH0156525B2 JP H0156525 B2 JPH0156525 B2 JP H0156525B2 JP 10471784 A JP10471784 A JP 10471784A JP 10471784 A JP10471784 A JP 10471784A JP H0156525 B2 JPH0156525 B2 JP H0156525B2
Authority
JP
Japan
Prior art keywords
film
substrate
thin film
photoresist
reaction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP10471784A
Other languages
English (en)
Other versions
JPS60249334A (ja
Inventor
Yasuhiro Mochizuki
Takaya Suzuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP10471784A priority Critical patent/JPS60249334A/ja
Publication of JPS60249334A publication Critical patent/JPS60249334A/ja
Publication of JPH0156525B2 publication Critical patent/JPH0156525B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31051Planarisation of the insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Local Oxidation Of Silicon (AREA)

Description

【発明の詳細な説明】 〔技術分野〕 本発明は薄膜の形成方法に係り、特に半導体基
板表面の選択された領域にのみ、絶縁膜などの薄
膜を形成する方法や、凹凸のある基体表面上に平
坦な薄膜を形成する方法に関する。
〔従来技術〕
薄膜の形成において、基体表面上の所定のパタ
ーンの領域にのみ、薄膜を形成することが望まれ
ることが、従来からしばしばある。このような方
法の1つとして、第1図に示す「リフトオフ法」
が知られている。
リフトオフ法は、基体1の表面の、薄膜形成を
必要としない領域に、予めホトレジスト2のパタ
ーンを形成してから〔第1図a〕、その全面に薄
膜3を堆積させ〔第1図b〕、その後ホトレジス
ト2及びその上の薄膜3を一緒に除去する〔第1
図c〕方法である(例えば、特開昭57−2545号公
報参照)。
この方法では、ホトレジストのパターン端部で
の薄膜の必要領域と不要領域の“切れ”を良くす
るため、ホトレジストの膜厚やパターン端部のテ
ーパ角度などの形成条件、薄膜の堆積条件に種々
の制約がある。
そのために、パターン精度や薄膜のパターン端
部のテーパ形状に問題があり、特に、基体表面の
微細な凹部パターン内への薄膜の選択的堆積は困
難であるという欠点があつた。
〔発明の目的〕
本発明の目的は、基体の表面上に良好なパター
ンの選択的薄膜形成法を提供するにある。特にリ
フトオフ法を改良し、基体表面の凹部への充填の
よい薄膜形成方法を提供するにある。
〔発明の概要〕
本発明は、光化学反応を用いたホトレジストの
分解によつてホトレジスト上への薄膜堆積を防止
し、一方では、基体の露出された領域のみに、同
じく光化学反応を用いた気相反応により薄膜を堆
積させるようにしたものである。
光化学反応によるホトレジストの分解は次のよ
うに説明される(特公昭58−15939号公報参照)。
(a) 酸素ガスに波長200nm以下の真空紫外光を
照射するとオゾンが発生する。
O2hν ――― → O+O O2+O→O3 (b) オゾンに波長240〜270nmの紫外光を照射す
ると、励起酸素原子を発生する。
O3hν ――― → O2+O* (c) オゾン及び励起酸素原子は極めて強い酸化力
を有し、ホトレジスト等の有機物を分解する。
その際の分解生成物はガスとして飛散する。
O3又はO*+CwHxOyNz →CO、CO2、H2O、NO、NO2、N2O 他方、同様の光化学反応による薄膜形成は次の
ように説明される。
(d) 前記の酸素とシランからシリコン酸化膜が形
成される。
O→SiH4→SiO2+H2 (e) 原料ガス中に水銀蒸気を添加し、紫外光源に
水銀ランプの共鳴線を用いた水銀増感法では、
各種のガスを反応させることが可能である。
Hghν ――― → Hg* Hg*+O2→O2 *+Hg O2 *+SiH4→SiO2+H2 Hg*+SiH4→・SiH3、・SiH2 etc ・SiH3、・SiH2+O2→SiO2+H2 本発明は上記の各種の反応速度を適切に制御す
ることにより、 (1) ホトレジストは光化学反応により分解し、そ
の結果、その上には薄膜形成が起こるのを阻止
しながら、 (2) 一方では、基体の露出部のみに、同じく光化
学反応により薄膜を堆積させる、 ようにしたものである。
〔発明の実施例〕
以下本発明の実施例を、図面を用いて詳細に説
明する。
第2図は本発明の実施に用いた光化学反応装置
を示す。装置は大別して、反応ガス供給系10、
反応系20、および排気系30の3つの系から成
る。
反応ガス供給系10では、モノシラン
(SiH4)、酸素(O2)、テトラエトキシシラン
((C2H5O)4Si)、ホスフイン(PH3)などの原料
ガスが、マスフローコントローラ11a〜11d
を通して反応系20に供給される また、増感剤としての水銀蒸気は、恒温槽(図
面では省略)内の水銀蒸発器12に、反応ガス又
はその他のキヤリアガスを流すことにより、反応
系20内に供給される。
反応系20は、反応容器21、紫外線光源2
2、基板支持台23及びその加熱源24から成
る。反応容器21には真空紫外光の透過率のよい
合成石英製の光入射窓(図示は省略)が付けてあ
る。
反応容器21内のアルミニウム製基板支持台2
3の平面上に被膜形成基板、例えばホトレジスト
パターンを形成したシリコンウエハ25を載置
し、ウエハ25にほぼ垂直に、紫外線光源22か
ら紫外線励起光を照射するよう構成されてる。
なお、加熱源24としては抵抗加熱ヒーターま
たは赤外線ランプを用いることができる。
排気系30は、反応容器21内のガスの置換及
び反応時の雰囲気の圧力調整のためロータリーポ
ンプ、ならびにブースターポンプの真空排気ポン
プ31を有している。また、ここには未反応ガス
や反応生成物のトラツプ32が、反応容器21と
真空排気ポンプ31の中間に付加されている。
実施例 1 シリコン単結晶ウエハ基板の表面にホトレジス
トのパターンを形成した。ホトレジストには、合
成ゴム系のネガタイプレジスト(東京応化製、
OMR−83)を用い、厚さは600nmである。
これは、通常のホトレジスト工程と同様に、塗
布→プリベーク→露光→現象→リンス→ポストベ
ークによつて形成したものである。
この基板を、第2図の反応容器21内の基板支
持体23に載置し、160℃に加熱した。この場合、
加熱温度が高すぎると、ホトレジストが軟化変形
してパターン精度が悪くなるため、温度設定はオ
ーバーシユートしないように制御することが必要
である。
次に、反応容器21内に反応ガスを供給し、光
化学反応を励起させて前記基板の表面に薄膜を形
成した。
このための反応ガスとして、モノシラン(濃度
20%、ベースガス窒素)250ml/min(モノシラン
としては50ml/min)、酸素600ml/min、および
窒素2000ml/minを流入させた。なお、モノシラ
ン及び窒素は、35℃に保持された水銀蒸発器を経
由させ、水銀蒸発のキヤリアとした。
このときの反応容器21内の圧力は、0.2気圧
(150Torr)である。紫外線光源22としては合
成石英管製の低圧水銀ランプを用い、波長254n
m(基板表面における強度が40mW/cm2以上)及
び波長185nm(強度は波長254nmの強度の約15
%)の紫外線を照射した。
ここで重要な点は、反応ガスの濃度、特に、モ
ノシランと酸素との供給量の比及び酸素の分圧で
ある。
シリコン酸化膜の堆積速度は、モノシラン供給
量を一定とし、酸素供給量を増して行くと、モノ
シランと酸素との供給量の比が1:1に達するま
では急速に増加し、前記比が1:2以上ではほぼ
一定になる。
しかし、酸素の供給量が少ない時には、ホトレ
ジスト上にもシリコン酸化膜が堆積し、選択堆積
とならず従来の「リフトオフ」と同様になる。そ
の理由は、オゾンおよび励起酸素原子の発生量が
不足するからである。
酸素ガスの供給量を大きくすると、オゾン及び
励起酸素原子の量が十分に大きくなり、ホトレジ
ストの分解が急速に進むようになるので、ホトレ
ジスト上へのシリコン酸化膜の堆積が防止でき
る。
本発明者らの実験によれば、シリコン酸化膜の
選択堆積を確実にするためには、酸素ガスの供給
量をモノシランの供給量の8倍以上とすることが
必要である。
なお、ホトレジストの分解によるシリコン酸化
膜の選択堆積に必要な、酸素とモノシランの供給
量の比は、反応ガスの圧力には依存していない。
しかし、反応ガスの圧力を余りに大きくする
と、段差部におけるシリコン酸化膜の充填が充分
行なわれず、このためにパターン精度が悪くな
る。
前記の条件では、シリコン酸化膜の堆積速度は
50nm/min、ホトレジストの分解速度は30〜40n
m/minであつた。それ故に、12分間の反応で、
シリコン単結晶ウエハ基板の表面に形成されたシ
リコン酸化膜の膜厚は60nmに達し、一方、ホト
レジストの厚みは360〜480nm減少し、120〜
240nmとなつた。
また、同様の基板を用い、反応ガスとして、モ
ノシラン(濃度20%、ベースガス窒素)250ml/
min及びアンモニア1000ml/minを、水銀蒸発器
を通して供給し、シリコン窒化膜を形成した。
なお、この場合、ホトレジスト上への堆積を防
止して選択膜形成とするためには、ホトレジスト
の分解が必要であるので、反応ガス中に酸素600
ml/minを添加した。その結果、シリコン酸窒化
膜(SiOxNy)が、基板表面にのみ選択的に堆積
した。
以上のようにして得られた堆積膜の組成を、X
線マイクロアナライザにより半定量分析した結
果、酸素と窒素の含有量の比〔O〕/〔N〕は約
2.5であつた。
前記の組成比は、原料ガスの供給量依存性より
も、反応温度依存性が大きく、高温になる程窒素
の含有量が大きくなることが、実験的に確認され
た。
次に、反応容器21内の雰囲気を1気圧の酸素
気流中とし、基板温度を400℃として、残存して
いたすべてのホトレジストを、100nm/min以上
の速度で分解除去した。このような基板温度の昇
温は、堆積したシリコン酸化膜の緻密化にも役立
つものである。
以上のようにして、基板上の、選択された所定
のパターン領域にのみシリコン酸化膜を形成する
ことができる。
実施例 2 シリコン集積回路素子の素子分離(アイソレー
シヨン)技術に、本発明を適用した実施例を、第
3図を用いて説明する。
第3図aは、シリコン単結晶ウエハ51の表面
に、熱酸化により、膜厚100nmのシリコン酸化
膜52を形成した基板を示す。
第3図bは、上記基板上にホトレジスト53の
パターンを形成した状態を示す。ホトレジスト5
3は実施例1と同様であり、パターンは、アイソ
レーシヨン領域が開口したものである。
第3図cは、ホトレジスト53をマスクとし
て、フレオン14(CF4)及び酸素の混合ガスを
用いたプラズマエツチングにより、シリコン酸化
膜52をエツチングし、引続いて、シリコン単結
晶ウエハ51の表面に、深さ900nmの凹部54
を形成した状態を示す。
第3図dは、光化学反応により、上記シリコン
単結晶ウエハ51の凹部54に、選択的に、アイ
ソレーシヨン層として機能するシリコン酸化膜5
5を堆積させ、充填した状態を示す。
この場合の原料ガスとしては、テトラエトキシ
シラン((C2H5O)4Si)を用い、水銀増感法によ
つてシリコン酸化膜55を形成した。
テトラエトキシシランを用いて形成されたシリ
コン酸化膜は、実施例1において用いたモノシラ
ンによるものに比べて、堆積膜の密度が小さく、
緻密性が悪いが、その反面、反応時の酸素ガス供
給量への依存性が小さいという利点がある。
このため、テトラエトキシシランによる場合の
酸素ガス供給量は、ホトレジストを分解させるた
めの条件のみに着目して選定できるという利点が
ある。堆積膜の緻密性は、その後のアニール工程
によつて改善できる。
この実施例では、基板温度を160℃とし、テト
ラエトキシシラン及び水銀のキヤリアガスとして
酸素ガス40ml/minを供給した。この時の反応圧
力は10〜15Torrである。
80分間の反応で、ホトレジストのないシリコン
単結晶ウエハ51の凹部54に、厚み1000nmの
シリコン酸化膜55を充填することができた。こ
のとき、ホトレジスト53は約300nm分解除去
されていた。
なお、テトラエトキシシランを主原料とした、
光化学反応によるシリコン酸化膜の堆積のメカニ
ズムは不明であるが、本発明者らの実験の結果、
堆積を生じさせるためには、 (1) 原料ガスに酸素ガスを供給すること、 (2) 反応ガス中に、増感剤として水銀蒸気を供給
すること、 (3) 励起光としては、低圧水銀灯の波長253.7nm
の紫外線のみならず、184.9nmの紫外線をも照
射すること、 の3条件が必要であり、どれか1つでも欠けると
シリコン酸化膜は堆積しないことが判つた。
他のアルコシシラン、例えばエチルトリエトキ
シシラン〔(C2H5O)3Si(C2H5)〕、ビニルトリエ
トキシシラン〔(C2H5O)3SiCH=CH2〕、フエニ
ルトリエトキシシラン〔(C2H5O)3Si(C6H5)〕、
ジメチルジエトキシシラン〔(C2H5O)2Si
(CH32〕を用いても同様にシリコン酸化膜の選
択膜形成ができる。
第3図eは、同図dの状態で残存していたホト
レジスト53を全て分解除去し、更にアニールし
た状態を示す。ホトレジストの分解は、1気圧の
酸素気流雰囲気中で行なつた。
ホトレジスト除去後、該シリコン単結晶ウエハ
51を反応容器21(第2図)から取出し、900
℃で10分間熱処理した。これにより、堆積させた
シリコン酸化膜55は緻密化され、また、シリコ
ン単結晶ウエハ51の表面に予め形成しておいた
熱酸化膜52と融合し、表面が平坦化された。
実施例 3 シリコン集積回路の多層配線構造用層間絶縁膜
への、本発明の応用例を第4図を用いて説明す
る。
第4図aは、シリコン半導体基板61にアルミ
ニウム・シリコン合金の配線パターン62(厚み
800nm)をホトエツチングで形成し、ホトレジ
スト63を除去する前の状態を示す。
第4図bは、上記基板61を反応容器21内に
設置し、まず、テトラエトキシシランと酸素を用
いた本発明の選択薄膜形成法により、シリコン酸
化膜64を、配線層62の厚みとほぼ等しく、あ
るいはやや厚目に堆積させた状態を示す。
反応条件は実施例2と同様で、反応時間は70分
である。
第4図cは上記基板61を400℃に昇温し、酸
素気流中で、残存しているホトレジストを分解除
去するとともに、堆積膜64を緻密化させた状態
を示す。
この熱処理の結果、配線層62とシリコン酸化
膜64はほぼ同一の厚みとなり、これらの表面は
平坦化された。
第4図dは、上記基体上の配線層62およびシ
リコン酸化膜64の表面に、さらに、モノシラ
ン、ホスフイン及び酸素ガスを用いた通常の気相
反応(CVD)により、濃度6mole%のリンを含
有したシリコン酸化膜65(リンガラス膜、
PSG膜)を全面に厚さ650nm堆積させた状態を
示す。
第4図eは、上記基板上のシリコン酸化膜65
に、従来の工程と同様に、スルーホール66を形
成し、第2層目の配線層67のパターンを形成し
た状態を示す。
本実施例の方法によれば、層間絶縁膜を平坦に
形成できるので、断差部での配線層の断線が防止
でき、またホトエツチングのパターン精度の向上
を画ることができる。このため微細化、高集積化
に対する歩留り向上が期待できる。
また、この実施例では、第4図b〜dの工程
が、基板61を反応容器21から取出すことなし
に、反応容器内への導入ガスの選択、切換えのみ
によつて連続的に行なえるという利点がある。
〔発明の変形例、応用例〕
本発明の実施例1および2では、シリコン酸化
膜の選択堆積を説明したが、原料ガスを変更する
ことにより他の材料、例えばアルミニウム、タン
タル、インジウム、チタン等の酸化物の形成も可
能である。
また、実施例3における多層配線用層間絶縁膜
への応用例では、配線層の凹部をシリコン酸化膜
で充填後、PSG膜をCVD法で全面に堆積させた
が、シリコン窒化膜等の他の材料を他の形成方法
で堆積させることもできる。
〔発明の効果〕
本発明によれば、同一反応容器内で、光化学反
応を用いるホトレジストの光分解と、薄膜堆積が
可能であり、反応条件を選定することにより選択
的な薄膜形成ができる。
また、この方法を応用して、シリコン半導体集
積回路素子の素子分離や多層配線用層間絶縁膜を
平坦に形成することが可能となり、微細化や高集
積化に役立つ。
【図面の簡単な説明】
第1図は、従来のリフトオフ法による薄膜の選
択パターン形成法の工程を示す断面図である。第
2図は、本発明の方法を実施するのに好適な、光
化学反応による薄膜形成装置の模式図である。第
3図及び第4図は、それぞれ本発明による選択薄
膜形成法の工程を示す断面図である。 51,61……基板、53,63……ホトレジ
スト、52,55,64,65……薄膜。

Claims (1)

  1. 【特許請求の範囲】 1 基板上の所定の領域にのみ選択的に薄膜を形
    成する方法において、 (a) 基板上の薄膜形成を必要としない領域に有機
    物膜を選択的に付着する工程と、 (b) 上記基板を光化学反応の容器内に設置して所
    定の温度に加熱する工程と、 (c) 反応容器内に反応ガスを供給し、基板表面の
    露出部に選択的に、光化学反応により薄膜を堆
    積する工程と、 (d) 前記基板表面の有機物膜上への薄膜の堆積を
    防止するため、前記(c)の工程と並行的に、光化
    学反応により有機物膜を分解させる工程と、 を含むことを特徴とする薄膜形成方法。 2 特許請求の範囲第1項に記載の方法におい
    て、堆積膜はシリコン酸化膜であり、反応ガスと
    して酸素及びアルコキシシランを用いることを特
    徴とする薄膜形成方法。 3 特許請求の範囲第1項に記載の方法におい
    て、堆積膜はシリコン酸化膜およびシリコン酸窒
    化膜のいずれかであり、反応ガスとして酸素、ア
    ンモニア及びシランを用い、酸素の供給量はシラ
    ンの供給量の8倍以上とすることを特徴とする薄
    膜形成方法。 4 特許請求の範囲第1項に記載の方法におい
    て、有機物膜はホトレジストであることを特徴と
    する薄膜形成方法。 5 次の各工程を含むことを特徴とする半導体集
    積回路の多層配線構造用層間絶縁薄膜の形成方
    法。 (a) 半導体基板の表面に、配線層のパターンをホ
    トリソグラフイ法により形成する工程。 (b) 上記の基板にホトレジストが付着した状態
    で、上記基板を光化学反応の容器内に設置して
    所定の温度に加熱する工程。 (c) 反応容器内に反応ガスを供給し、基板表面
    の、前記配線層パターンのない領域のみに選択
    的に、光化学反応により、前記配線層の厚みと
    ほぼ等しい厚みの絶縁膜を堆積する工程と、 (d) 前記基板表面の前記ホトレジスト上への絶縁
    膜の堆積を防止するため、前記(c)の工程と並行
    的に、光化学反応により前記ホトレジストを分
    解させる工程。 (e) その後、前記ホトレジストを分解除去する工
    程。 (f) 上記基板上の前記配線層および絶縁膜の表面
    に層間絶縁膜を平坦に堆積する工程。
JP10471784A 1984-05-25 1984-05-25 薄膜形成方法 Granted JPS60249334A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10471784A JPS60249334A (ja) 1984-05-25 1984-05-25 薄膜形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10471784A JPS60249334A (ja) 1984-05-25 1984-05-25 薄膜形成方法

Publications (2)

Publication Number Publication Date
JPS60249334A JPS60249334A (ja) 1985-12-10
JPH0156525B2 true JPH0156525B2 (ja) 1989-11-30

Family

ID=14388234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10471784A Granted JPS60249334A (ja) 1984-05-25 1984-05-25 薄膜形成方法

Country Status (1)

Country Link
JP (1) JPS60249334A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0793298B2 (ja) * 1988-10-11 1995-10-09 日本電気株式会社 半導体装置の形成方法
US4883768A (en) * 1989-02-28 1989-11-28 United Technologies Corporation Mesa fabrication in semiconductor structures
JPH0697158A (ja) * 1991-09-12 1994-04-08 Semiconductor Energy Lab Co Ltd 光気相反応方法
JP6317232B2 (ja) * 2014-10-29 2018-04-25 東京エレクトロン株式会社 選択成長方法および基板処理装置

Also Published As

Publication number Publication date
JPS60249334A (ja) 1985-12-10

Similar Documents

Publication Publication Date Title
US4702936A (en) Gas-phase growth process
JP3048749B2 (ja) 薄膜形成方法
EP0030798B1 (en) Low temperature process for depositing oxide layers by photochemical vapor deposition
EP0909988A1 (en) Photolithographic processing method
US20020155386A1 (en) Fluorine-containing layers for damascene structures
US4699801A (en) Semiconductor device
JPH0691068B2 (ja) 薄膜形成方法
JPH0156525B2 (ja)
JPH0233153A (ja) 半導体装置の製造方法
EP0171605B1 (en) Method of forming an insulating film on a semiconductor body
JPH0626180B2 (ja) 薄膜形成方法およびその装置
JPH04111362A (ja) 薄膜トランジスタとその製造方法
JPS61216449A (ja) パタ−ン薄膜形成方法及びその装置
EP1658635A1 (en) A method of forming a TEOS cap layer at low temperature and reduced deposition rate
JPH0334851B2 (ja)
JPS6124252A (ja) 半導体集積回路の製造方法
JPS59194452A (ja) 半導体集積回路装置の製造方法
JPS61234532A (ja) シリコン酸化膜光化学気相成長装置
JP3432013B2 (ja) 酸化膜の形成方法
JPS6277466A (ja) 薄膜形成方法
JPS60211847A (ja) 絶縁膜の形成方法
JPH07176613A (ja) 半導体装置の製造方法
JPS61281518A (ja) 光化学気相成長装置
JPH0927490A (ja) 堆積膜形成方法
JPH0373528A (ja) 半導体集積回路装置の電極配線の製造方法