JPS6124252A - 半導体集積回路の製造方法 - Google Patents

半導体集積回路の製造方法

Info

Publication number
JPS6124252A
JPS6124252A JP14430084A JP14430084A JPS6124252A JP S6124252 A JPS6124252 A JP S6124252A JP 14430084 A JP14430084 A JP 14430084A JP 14430084 A JP14430084 A JP 14430084A JP S6124252 A JPS6124252 A JP S6124252A
Authority
JP
Japan
Prior art keywords
layer
interlayer
wiring layer
photoresist
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14430084A
Other languages
English (en)
Inventor
Yasuhiro Mochizuki
康弘 望月
Kiyoshi Tsukuda
佃　清
Naohiro Monma
直弘 門馬
Mitsuru Hirao
充 平尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP14430084A priority Critical patent/JPS6124252A/ja
Priority to EP85108627A priority patent/EP0171605B1/en
Priority to DE8585108627T priority patent/DE3576056D1/de
Publication of JPS6124252A publication Critical patent/JPS6124252A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02277—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition the reactions being activated by other means than plasma or thermal, e.g. photo-CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は半導体集積回路の製造方法に係り、特に、平坦
性に優れ、かつ、工程が容易な多層配線構造の製造方法
に関する。
〔発明の背景〕
半導体集積回路の高集積化、高速化には配線層の微細化
と多層化が不可欠である。特に、多層配線構造では、パ
ターン精°度の向上、及び断線や短絡を防止した歩留り
、の向上のためには、平坦化が重要゛な課題である。平
坦化のためには文献和田、加藤：最近の多層配線技術と
デバイスへの適用：電子材料１９８２年別冊Ｐ２３〜Ｐ
２８に記されているように各種の方法が提案されている
が、本質的に平坦化が達成できる方法は、層間絶縁膜を
平坦化し、かつ、スルホール部に層間接続子を用いる方
法である。しかし、層間接続子を用いる方法は工程が増
加したり、微細パターンの側壁の充填が悪いなどの欠点
がめる。
〔発明の目的〕
本発明の目的は、製造工程が容易で、パターン精度が優
れた平坦な多階配線構造の半導体集積回路の製造方法を
提供するにある。
〔発明の概要〕
本発明は、第一層目の配線層と層間接続子を一体化して
形成し、その後、層間絶縁膜を選択的に堆積させるよう
にしたものである。
配線層と層間接続子の一体化形成は、配線層の厚みａ、
と層間絶縁膜の厚みｂ１の和の厚み（ａ、十す、）をも
つ導電層を形成し、層間接続子となる領域以外ｔａ＋　
の厚みまでエツチングし、次に配線層パターンにエツチ
ングすることによる。
層間絶縁膜の選択的堆積は、光化学反応によるホトレジ
ストの分解により、ホトレジスト上への薄膜の堆積全防
止し、基板表面にのみ光気相化学反応（光ＣＶＤ）法に
工す薄膜を堆積させるようにしたものである。
光化学反応によるホトレジストの分解は次のように説明
される。
（ａ）　　酸素ガスに波長２００１ｍ以下の真空紫外光
全照射するとオゾンが発生する。
ｈν ０、−ｍ−→Ｏ＋０ ０２＋０−→０３ （ｂ）　　オゾンに波長２４０〜２７　ｇ　ｎｍの紫外
光を照射すると、励起酸素原子を発生する。
１１ν ０３−一→０２＋０ （Ｃ）　　オゾン及び励起酸素原子は極めて強い酸化力
をもち、ホトレジスト等の有機物を分解する。
分解生成物はガスとして除去される。
Ｏ８又は０　＋　Ｃｗ　Ｈｘ　０７　Ｎ　ｔ。
−ｃｏ、ＣＯ２１Ｈ，ｏ、Ｎ２ｅ　ＮＯ，ｅｆｃ一方、
光気相化学反応（光ＣＶＤ）による薄膜形成は次のよう
に説明される。
（ｄ）　　原料ガスに水銀蒸気を添加し、励起光源に低
圧水銀灯の共鳴線（波長１８５，２５４ｎｍ）を用いた
水銀増感法では、各種のガスを効率よく反応させ、薄膜
形成が可能である。シリコン化合物を例に挙げると、 ｈν ＳｉＨ４＋０２　　　　　Ｓ０為 ｇ ｈν Ｓ　ｉ　Ｈ４＋ＮＨ３Ｓｉ　、Ｎ　４ ｇ 上記の各種の反応速度を適切に制御し、ホトレジストは
光化学反応により分解し、その上には薄膜が堆積せず、
基板表面の露出部にのみ選択的に光化学反応による薄膜
を形成させる。
〔発明の実施例〕
以下、本発明の実施例を図面を用いて詳細に説明する。
第２図は本発明に用いた光気相化学反応（光ＣＶＤ）装
置を示す。装置は大別して、反応ガス供給系ｌＯ１反応
系２０、排気糸３０の三つの系より成る。
反応ガス供給系ｌＯは、モノシラノ（８ｉＨ４）、酸素
（０，）、アルコキシシラン（８ｉ　（ｏＦＬ）＋、Ｒ
はアルキル基）、ホスフィン（ＰＨｓ）などの原料ガス
、又は、蒸気がマスフローコントローラ１１全通して１
反応系２０に供給される。また、増感剤としての水銀蒸
気は恒温水槽（図面では省略）内の水銀蒸発器１２に反
応ガス、又は、その他のキャリアガスを流すことにより
反応系内に供給される。
反応糸２０は、反応容器２０、反応励起用紫外線光源２
２、基板支持台２３、及び、その加熱源２４よ”り成る
。反応賽器２１は真空紫外光の透過率のよい高々純度合
成石英製の光入射窓が付けである。反応容器２１内のア
ルミニワム製基板支持台２３の平面上に被膜形成基板、
例えば、シリコン合金層２５を設置し、ウェハ２５の表
面にほぼ垂直に紫外線励起光を照射するように構成され
ている。加熱源２４には抵抗加熱ヒーターを用いた。
排気系３０は、反応容器２１内のガスの置換及び反応時
の雰囲気の圧力調節のため、ロータリーポンプ及びブー
スターポンプの真空排気ポンプ３１１に用いた。また、
未反応ガスや反応生成物のト２ッグ３２が反応容器２１
と真空排気ポンプ３１の中間に付加さｎている。
次に１　シリコン半導体集積回路の多層配線構造への適
用を第１図を用いて詳細に説明する。
第１図（ａ）は接会形成及び表面処理工程の完了したシ
リコン半導体基板１１を示す。
第１図（ｂ）は基体１１上に第一層目の配線層及び層間
接続子となるアルミニウム・シリコン（９８％ｐ、ｔ−
２チＳｉ）合金層１２をスパッタリング法により厚−ｐ
ｚｉｌｌｍに形成した状態を示す。
第１図（Ｃ，）はアルミニウム・シリコン合金層を表面
から眉間絶縁膜の厚み１．３μｍだけエツチング除去し
、層間接続子１３を形成し、ホトレジスト１４除去前の
状態を示す。表面よりｂ１の厚みをホトエッチング法は
通常の工程と同様に、ホトレジスト塗布−ブリベークー
膳光−現像一すンスーボストペークにＬリホトレジスト
パターン１４形成後、四塩化炭素（ＣＣ４＞と塩素（Ｃ
２２）　　の混合ガスにより反応性イオンエツチングし
た。
エツチングの伯仲は゛ガス圧力０．０８　Ｔｏｒｒ　、
　　ＲＦ出力２００Ｗ、ＲＦ周波数３　Ｍ　Ｈｚで、あ
る。
第１図（ｄ＞は上記と同様、再度、表面よりｂ１の厚み
をホトエッチングにより第一層目の配線層１５を形成し
たホトＶジス）１６除去前の状態を示す。
第１図（ｅ）は基板上に光ＣＶＤ法により選択的に絶縁
膜１７に堆積させた状態を示す。光ＣＶＤ法は基板全反
応容器内の２基板支持台に設置し、１５５Ｃに加熱した
。温度が高過ぎるとホトレジスト１６が軟化ダミしてバ
ダーン精度が悪くなるため、温度設定はオーバシュート
しないように制御することが必要である。次に、反応容
器に反応ガスを供給するとともに、低圧水銀ランプから
の紫外光（波長１８５，２５４ｎｍ）ｔｌ”照射して光
化学反応を励起させて薄膜を形成した。反応条件は前述
のように、ホトレジストの光分解と基板表面への選択的
膜堆積のマツチングが必要である。ここではテトラエト
キシシラン（８ｉ　（ＯＣｚＨａ　）４　）及び水銀の
キャリアガスとして酸素ガス５０ｍｔ／ｍｉｎ　　を供
給し、反応圧力は１６Ｔｏｒｒである。
４０分間の反応によりホトレジストのない領域にのみ厚
み６６ｇｎｍのシリコン酸化膜１７が堆積できた。この
時、ホトレジストの厚みは約３００ｎｍ分解除去されて
いる。
第１図（ｆ）は基体を同−反応容器内で、雰囲気全酸素
気流中とし、第一層目の配綜層ノくターン上に残存して
いるホトレジストを分解除去した状態？示す。
第１図（ｇ）ｔ：ｊ基体を同一反応容器内で再度光ＣＶ
Ｄにニレ選択的に絶縁膜１８を堆積させた状態を示す。
形成方法は第１図（ｅ）の場合と同極である。
第１図（ｉ１）は第１図（ｆ）と同様に、層間接続子上
のホトレジスミｆ分解除去した状態を示す。第”１図（
ｅ）〜Ｑりは同一反応容器内で連続して実施することが
でき、また、光ＣＶＤ法による膜堆積は基板光面の断差
部での充填性が工いためその結果、表面は完全に平坦化
された。
第１図（ｉ）は上記の工程を順次繰返すことにより第二
層目の配線層及び層間接続子１９、層間絶縁膜２０、第
三Ｉ−目の配線層を形成した状態を示す。
本発明の工程と、従来の最も簡単な工程を比べＣみる。
従来の最も簡単な二層配線構造の形成は、（ｉ）　　第
一導電層の堆積、 （２）第一導電層の表面よりｂ１の厚みをホトエッチン
グによる第一層目の配＃Ｊ層パターンの形成、（３）層
間絶縁膜の堆積、 （４）　　１１間絶縁膜のホしエツチングによるスル−
ホールの形成、 （５）　　第二導電層の堆積、 （６）第二導電層の表面よりｂ１の厚みをホトエッチン
グによる第二層目の配線層パターンの形成、の六工程で
あり、三回の表面よりｂ１の厚みをホトエッチング及び
三回の膜堆積工程エリ成る。
一方、本発明は、 （ｉ）　　第一導電層の堆積、 （２）第一導電層の表面よりｂ１の厚みをホトエッチン
グによる層間接続子の形成、 （３）第一導電層の表面よりｂ１の厚みをホトエッチン
グによる第一層目の配線層パターンの形成、（４）光Ｃ
ＶＤ法による層間絶縁膜の選択堆積とホトレジストの分
−除去（同一反応容器内で連続して繰返し） （５）第二導電層の堆積、 （６）　　第二導電層の表面よりｂ１の厚みをホトエッ
チングによる第二層目の配線層パターンの形成、の六工
程であり、三回の表面よりｂ１の厚みをホトエッチング
及び三回の膜堆積工程より成る。即ち、従来の最も単純
なプロセスと同じ工程数で済むことが判る。
〔発明の効果〕
本発明によれば、半導体集積回路の多層配線構造を完全
に平坦化できる。
【図面の簡単な説明】
第１図は本発明による半導体装置の製造方法を工程毎に
示す断面模式図、第２図は本発明に用いた光ＣＶ　ｌ）
装置の模式図である。

Claims (1)

  1. 【特許請求の範囲】 １、次の工程から成ることを特徴とする半導体集積回路
    の製造方法。 （ａ）第一層目の配線層の厚みａ＿１と第一、二層配線
    層間絶縁膜の厚みｂ＿１の和の厚み（ａ＿１＋ｂ＿１）
    の第一の導電層を形成する工程、 （ｂ）前記第一の導電層を表面よりｂ＿１の厚みをホト
    エッチングして層間接続子となる領域を形成し、ホトレ
    ジストを残存させる工程、 （ｃ）前記第一の導電層を再度ホトエッチングして前記
    第一層目の配線層を形成し、前記ホトレジストを残存さ
    せる工程、 （ｄ）前記基板上に光化学反応を用いた光ＣＶＤ法によ
    り、次の工程により基板表面が平坦となるように選択的
    に絶縁膜を形成する工程、 （ｉ）前記ホトレジストに覆われていない前記第一層目
    の配線層がない領域にのみ、厚みａ＿１のシリコン酸化
    膜を選択的に堆積させる工程、（ｉｉ）前記第一層目の
    配線層上の前記ホトレジストを光分解により除去する工
    程、 （ｉｉｉ）前記ホトレジストに覆われていない層間接続
    子以外の領域にのみ、厚みｂ＿１の前記シリコン酸化膜
    を選択的に堆積させる工程、 （ｉｖ）前記層間接続子上の前記ホトレジストを光分解
    により除去する工程、 （ｅ）前記（ａ）以降の工程を順次繰返すことにより、
    第二層目以降の前記配線層及び前記層間接続子前記層間
    絶縁膜を形成する工程。
JP14430084A 1984-07-11 1984-07-13 半導体集積回路の製造方法 Pending JPS6124252A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP14430084A JPS6124252A (ja) 1984-07-13 1984-07-13 半導体集積回路の製造方法
EP85108627A EP0171605B1 (en) 1984-07-11 1985-07-11 Method of forming an insulating film on a semiconductor body
DE8585108627T DE3576056D1 (de) 1984-07-11 1985-07-11 Verfahren zum herstellen einer integrierten halbleiterschaltung unter verwendung eines organischen filmes.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14430084A JPS6124252A (ja) 1984-07-13 1984-07-13 半導体集積回路の製造方法

Publications (1)

Publication Number Publication Date
JPS6124252A true JPS6124252A (ja) 1986-02-01

Family

ID=15358863

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14430084A Pending JPS6124252A (ja) 1984-07-11 1984-07-13 半導体集積回路の製造方法

Country Status (1)

Country Link
JP (1) JPS6124252A (ja)

Similar Documents

Publication Publication Date Title
EP0327336B1 (en) Electronic devices incorporating carbon films
TW201828339A (zh) 於半導體裝置製造中高品質氧化矽之低溫形成
CN102906304A (zh) 利用bdeas沉积的二氧化硅层
TW201001493A (en) Pattern forming method, semiconductor manufacturing apparatus and storage medium
JPS5811512B2 (ja) パタ−ン形成方法
US6297171B1 (en) Semiconductor processing method of promoting photoresist adhesion to an outer substrate layer predominately comprising silicon nitride
JPS61280621A (ja) 光化学的パタ−ン化方式
JPH0553289A (ja) 位相シフトレチクルの製造方法
JPS63170925A (ja) 基板上に配線を形成する方法およびリフトオフ膜
JPS61228633A (ja) 薄膜形成方法
JPS6124252A (ja) 半導体集積回路の製造方法
JPH0156525B2 (ja)
JPH0334851B2 (ja)
JPH1160377A (ja) シリコンの表面処理方法と半導体装置の製造方法
JP3401322B2 (ja) 絶縁膜を有する半導体装置の製造方法
JPS61164227A (ja) 薄膜形成方法およびその装置
JPH11135733A (ja) 薄膜抵抗体の製造方法
JP3522738B2 (ja) 化学気相成長による金属薄膜形成方法
JPS59194452A (ja) 半導体集積回路装置の製造方法
KR101390349B1 (ko) 아모포스 카본막, 그 형성 방법 및 이를 이용한 반도체소자의 제조 방법
EP0171605A2 (en) Method of forming an insulating film on a semiconductor body
JPH02181428A (ja) 薄膜形成方法
JPH1027745A (ja) 半導体装置の製造方法
JP2940162B2 (ja) 高融点金属の気相成長法及びそれを用いた金属配線の製造方法
JPS63241185A (ja) 金属薄膜の堆積方法