JPH0334851B2 - - Google Patents

Info

Publication number
JPH0334851B2
JPH0334851B2 JP59142438A JP14243884A JPH0334851B2 JP H0334851 B2 JPH0334851 B2 JP H0334851B2 JP 59142438 A JP59142438 A JP 59142438A JP 14243884 A JP14243884 A JP 14243884A JP H0334851 B2 JPH0334851 B2 JP H0334851B2
Authority
JP
Japan
Prior art keywords
wiring layer
wiring
insulating film
integrated circuit
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59142438A
Other languages
English (en)
Other versions
JPS6123344A (ja
Inventor
Yasuhiro Mochizuki
Kyoshi Tsukuda
Naohiro Monma
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59142438A priority Critical patent/JPS6123344A/ja
Priority to DE8585108627T priority patent/DE3576056D1/de
Priority to EP85108627A priority patent/EP0171605B1/en
Publication of JPS6123344A publication Critical patent/JPS6123344A/ja
Publication of JPH0334851B2 publication Critical patent/JPH0334851B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02277Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition the reactions being activated by other means than plasma or thermal, e.g. photo-CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 (発明の利用分野) 本発明は半導体集積回路の製造方法に係り、特
に、平坦性の優れた多層配線構造を有する半導体
集積回路の製造方法に関する。
(発明の背景) 半導体集積回路の高集積化、高速化には配線層
の微細化と多層化が不可欠である。特に、多層配
線構造においては、パターン精度の向上と断線や
短絡を防止して信頼性を向上するためには、配線
層の平坦化が重要な課題である。
配線層の平坦化のため、リフロー法やエツチン
グ法により層間絶縁膜を平坦化する方法(特公昭
57−40655、特開昭57−143846)、リフトオフ法や
メツキ法によりスルーホール部を充填し、配線層
を平坦化する方法(特公昭58−27664、特開昭57
−92849、特開昭57−51310、特開昭56−135944)、
及び前記の両者を組合せた方法(特開昭59−
14635)などが提案されている。
しかし、リフトオフ法は、微細パターンの端部
の充填性が悪く微細パターンには不向きであり、
リフロー法は、高温処理が必要なため材料に制約
が大きく、他の方法は量産に適しないとか、ダメ
ージを発生し易い等の問題がある。
(発明の目的) 本発明の目的は、配線層及び層間絶縁膜の両者
を、充填性よくかつダメージを与えない低温処理
で平坦化することにより、プロセス的にはパター
ン精度が優れて集積化を向上させ、更にデバイス
の信頼性の高い多層配線構造を有する半導体集積
回路の製造方法を提供するにある。
(発明の概要) 本発明は、光化学反応を用いたホトレジストの
分解により、ホトレジスト上への薄膜の堆積を防
止しながら、一方では、基体の露出された表面に
のみ同じく光化学反応によつて薄膜を堆積させる
ようにした点に特徴がある。
光化学反応によるホトレジストの分解は次のよ
うに説明される。
(a) 酸素ガスに波長200nm以下の真空紫外光を照
射すると、オゾンが発生する。
O2hυ ――→ O+O O2+O→O3 (b) オゾンに波長240〜270nmの紫外光を照射す
ると、励起酸素原子を発生する。
O3hυ ――→ O2+O* (c) オゾン及び励起酸素原子は極めて強い酸化力
を有し、ホトレジスト等の有機物を分解する。
分解生成物はガスとなつて飛散する。
O3又はO*+CwHxOyN2 →CO、CO2、H2O、N2、NO2、etc 一方、同様な光化学反応による薄膜形成は、
次のように説明される。
(d) 前記の酸素とシランからシリコン酸化膜が形
成される。
O+SiH4→SiO2+H2 (e) 原料ガス中に水銀蒸気を添加し、励起光源に
低圧水銀ランプの共鳴線(λ=185、254nm)
を用いた水銀増感法では、各種のガスを効率よ
く反応させることが可能である。シリコン化合
物を例に挙げると、 SiH4+N2Ohυ ――→ Hg SiO2 SiH4+NH3hυ ――→ Hg Si3N4 SiH4hυ ――→ HgSi Si(OR)4+O2hυ ――→ HgSiO2 ただし R:アルキル基など 本発明は、上記の各種の反応速度を適切に制御
し、ホトレジストは光化学反応により分解し、そ
の上には薄膜形成が起らないようにすると共に、
基体表面の露出部にのみ、光化学反応によつて薄
膜を堆積させるようにしたものである。
(発明の実施例) 以下、本発明の実施例を図面を用いて詳細に説
明する。
第2図は、本発明に用いた光気相化学反応(光
CVD)装置の概略構成を示す。装置は大別して、
反応ガス供給系10、反応系20、排気系30の
3つの系より成る。
反応ガス供給系10では、モノシラン
(SiH4)、酸素(O2)、アルコキシシラン、ホスフ
イン(PH3)などの原料ガスまたは蒸気が、マス
フローコントローラ11A,11B,11C,1
1Dを通して反応系20に供給される。
また増感剤としての水銀蒸気は、恒温水槽(図
面では省略)内の水銀蒸発器11Gに、反応ガス
又はその他のキヤリアガスを流すことにより、反
応系20内に供給される。
反応系20は、反応容器21、反応励起用紫外
線光源22、基板支持台23、及びその加熱源2
4より成る。前記反応容器21には、真空紫外光
の透過率のよい高々純度合成石英製の光入射窓2
1Aが付けてある。
前記反応容器21内のアルミニウム製基板支持
台23の平面上に、被膜形成基板、例えばシリコ
ンウエハ25を載置し、ウエハ25の表面にほゞ
垂直に紫外線励起光を照射するように構成されて
いる。加熱源24としては抵抗加熱ヒーターを用
いた。
排気系30としては、反応容器21内のガスの
置換及び反応時の雰囲気の圧力調整のため、ロー
タリーポンプ及びブースターポンプの真空排気ポ
ンプ31を用いた。また、未反応ガスや反応生成
物のトラツプ32が反応容器21と真空排気ポン
プ31の中間に付加されている。
シリコン集積回路の多層配線構造用層間絶縁膜
の選択膜形成による平坦化を、第1図を用いて詳
細に説明する。
第1図aは、接合形成及び表面処理工程の完了
したシリコン半導体基体11上に、第一層目の配
線層となるアルミニウム・シリコン(98%Al−
2%Si)合金層12を、スパツタリング法によ
り、厚み0.8μmに形成した状態を示す。
第1図bは、上記アルミニウム・シリコン合金
層12を、ホトエツチングによつて所定のパター
ン13に形成し、ホトレジスト14を除去する前
の状態を示す。すなわち、通常のホトエツチング
工程と同様に、 ホトレジスト14の塗布(合成ゴム系ネガタイ
プホトレジスト、東京応化製OMR−83)→プリ
ベーク→露光→現像→リンス→ボストベーク の諸工程を実施した後、リン酸系エツチング液
(H3PO477%+CH3COOH15%+HNO33%+
H2O5%)で配線層、すなわち合金層12をエツ
チングしたものである。
第1図cは、上記基板上に、光CVD法により
選択的に絶縁膜15を堆積させた状態を示す。光
CVD法の実施のために、基板25を反応容器内
の基板支持台23上に設置し、155℃に加熱した。
この場合、加熱温度が高すぎると、ホトレジス
ト14が軟化変形してパターン精度が悪くなるた
め、温度設定はオーバーシユートしない様に制御
することが必要である。
次に、反応容器21内に反応ガスを供給して光
化学反応を励起させ、薄膜を形成した。反応条件
は前述した様に、ホトレジストの分解と基板表面
への選択的膜堆積のヤツチングが必要である。反
応条件を以下に詳細に説明する。
(1) 反応ガスとしてモノシランを主原料とした光
化学反応によるシリコン酸化膜の形成では、モ
ノシランと酸素の供給量の比及び酸素の分圧の
制御が重要である。
酸素ガス供給量は少ない場合には、ホトレジ
ストの分解が不充分となり、ホトレジスト上に
もシリコン酸化膜が堆積してしまい、選択的膜
形成とならない。ホトレジストの分解が進みや
すくするためには、酸素ガスの供給量を大きく
することが必要である。シリコン酸化膜の選択
形成には、酸素ガスの供給量とモノシランの供
給量の比が重要で8倍以上が望ましく、反応ガ
スの圧力には依存しない。しかし反応ガスの圧
力を大きくすると段差部の充填性が悪くなり、
パターン精度が低下する。配線幅2μm、配線間
隔2μmのパターンでは反応ガスの圧力は
20Torr以下が適当である。
(2) 原料ガスとしてアルコキシランを主原料とし
た光化学反応によるシリコン酸化膜の形成で
は、堆積速度は遅いが、膜堆積の選択性は良好
である。
ここでは、第2の方法により、−アルコキシ
シランの一種であるテトラエトキシシラン(Si
(OC2H54)と酸素を用いた光化学反応により、
シリコン酸化膜15を、第一層目の配線層また
はパターン13の厚みよりやゝ厚く堆積させ
た。
この場合の反応条件は、テトラエトキシシラ
ン及び水銀のキヤリアガスとして、酸素ガス4
0ml/minを供給し、反応圧力は10Torrとし
た。80分間の反応で、ホトレジスト14のない
領域に、厚み900nmのシリコン酸化膜15が堆
積できた。この時、ホトレジスト14は約
300nm分解除去されていた。
このように、レジスト上への薄膜の堆積を防止
しながら、基板露出部のみに選択的に薄膜を堆積
させれば、配線層13上にはホトレジストが僅か
に残るのみで薄膜は堆積されない。したがつて、
その後の工程ではホトレジストのみを除去すれば
良く、工程が簡略化され、処理時間も短縮され
る。
第1図dは、上記基体11を、そのまゝ同一反
応容器内で400℃に昇温し、酸素気流中で、残在
しているホトレジスト14を分解除去するととも
に、堆積膜15を緻密化させた状態を示す。
この結果、第一層目の配線層13とシリコン酸
化膜15はほゞ同一の厚みとなり、これらの表面
は平坦化された。
第1図eは、既に形成された第一層目の配線層
13と、これから形成されようとする第二層目の
配線層との間に、導電性接続柱16をホトエツチ
ング法で形成した状態を示す。
接続柱16の形成のために、まず第1図dの基
板11上の配線層パターン13およびシリコン酸
化膜15の全面に、モリブデン0.03μm及びアル
ミニウム・シリコン合金層0.5μmを順次堆積さ
せ、ホトレジスト17のパターン形成後、四塩化
炭素(CCl4)と塩素(Cl2)の混合ガスにより、
反応性イオンエツチングした。
前記エツチングの条件は、ガス圧力0.08Torr、
RF出力200W、RF周波数3MHzである。モリブ
デンは、シリコン酸化膜とのエツチング速度の選
択比が大きいため、エツチングの終点を明確にで
きる利点がある。
第1図fは、第1図c及びdの工程と同様の、
シリコン酸化膜18の選択堆積により、前記接続
柱16を除く表面部分に、層間絶縁膜18を形成
した状態を示す。
尚、光化学反応時に原料ガスにホスフインを混
合し、約4%のリンが添加されたシリコン酸化膜
を形成した。これは、公知のリンドーブシリコン
酸化膜のゲツタリング効果及び絶縁耐圧の向上を
利用するものである。
もちろん、リンを添加しないシリコン酸化膜だ
けでも、層間絶縁膜として実用可能であることは
明らかであろう。
第1図gは、前記接続柱16と層間絶縁膜18
の表面上に第二層目の配線層19のパターンを形
成した状態を示す。前記配線層19の形成方法
は、第一層目の配線層パターン13と同様、アル
ミニウム・シリコン合金層の堆積及びホトエツチ
ング法によることができる。
更に、上記の工程を順次繰返すことにより、二
層配線構造のみならず、より高次の多層配線構造
を平坦に形成できることは明らかである。
(発明の効果) 以上詳述した様に本発明によれば、多層配線構
造を平坦に形成でき、断差部での配線の断線防止
やホトエツチングのパターン精度の向上を画るこ
とができる。このため、微細化や高集積化に対す
る歩留り向上、信頼性向上が期待できる。
また、層間接続柱の材質を配線層のそれと異な
らせておくことにより、層間接続柱をエツチング
形成する際のエツチング終了点の判定が容易かつ
正確になるという効果を達成できる。
【図面の簡単な説明】
第1図は本発明による半導体装置の製造工程を
示す断面模式図である。第2図は本発明に用いた
光化学反応(光CVD)による薄膜形成装置の概
略構成図である。 11…シリコン半導体基板、13…第一層目の
配線層、14…ホトレジスト、15…絶縁膜、1
6…配線層間接続柱、18…層間絶縁膜、19…
第二層目の配線層。

Claims (1)

  1. 【特許請求の範囲】 1 多層配線構造を有する半導体集積回路の製造
    方法において、 (イ) 第一層目の配線層を堆積させ、リソグラフイ
    法により第一の配線パターンを加工形成する工
    程と、 (ロ) 上記第一の配線パターン上にレジストが付着
    した状態で、光気相化学反応(光CVD)法に
    よりレジストの分解と絶縁膜の堆積とを同時進
    行させて、レジスト上への絶縁膜の堆積を防止
    しながら、上記第一の配線パターン部を除く表
    面露出部のみに、選択的に、配線層の厚みとほ
    ぼ等しい厚みの絶縁膜を堆積する工程と、 (ハ) 引続いて光化学反応により、上記第一の配線
    パターン上の残りのレジストを分解除去する工
    程と、 (ニ) 上記第一の配線パターンおよび絶縁膜の表面
    上に、第一層目の配線層および第二層目の配線
    層間の接続柱となる配線層を堆積させ、リソグ
    ラフイ法により予定のパターンに加工形成する
    工程と、 (ホ) 前記(ロ)に記載の方法で選択的に、上記接続柱
    とほぼ等しい厚みの層間絶縁膜を形成する工程
    と、 (ヘ) 前記層間絶縁膜および接続柱の表面上に、第
    二層目の配線層を堆積させ、リソグラフイ法に
    より第二の配線パターンを加工する工程とを含
    むことを特徴とする半導体集積回路の製造方
    法。 2 特許請求の範囲第1項に記載の方法におい
    て、光気相化学反応(光CVD)法による絶縁膜
    の選択的堆積は、原料として酸素とアルコキシシ
    ランとを主原料としてシリコン酸化膜を形成する
    ことを特徴とする半導体集積回路の製造方法。 3 特許請求の範囲第1項に記載の方法におい
    て、配線層と層間接続柱の材質を異ならしめるこ
    とを特徴とする半導体集積回路の製造方法。 4 特許請求の範囲第1項に記載の方法におい
    て、リソグラフイ法はホトリソグラフイ法である
    ことを特徴とする半導体集積回路の製造方法。 5 特許請求の範囲第1項に記載の方法におい
    て、前記(ロ)以降の工程を順次に繰返えすことを特
    徴とする半導体集積回路の製造方法。 6 多層配線構造を有する半導体集積回路の製造
    方法において、 (イ) 第一層目の配線層を堆積させ、リソグラフイ
    法により第一の配線パターンを加工形成する工
    程と、 (ロ) 上記第一の配線パターン上にレジストが付着
    した状態で、光気相化学反応(光CVD)法に
    よりレジストの分解と絶縁膜の堆積とを同時進
    行させて、レジスト上への絶縁膜の堆積を防止
    しながら、上記第一の配線パターン部を除く表
    面露出部のみに、選択的に、配線層の厚みより
    もやや大きい厚みの絶縁膜を堆積する工程と、 (ハ) 引続いて、上記第一の配線パターン上の残り
    のレジストを分解除去する工程と、 (ニ) 前記絶縁膜を加熱して緻密化する工程と、 (ホ) 上記第一の配線パターンおよび絶縁膜の表面
    上に、第一層目の配線層および第二層目の配線
    層間の接続柱となる配線層を堆積させ、リソグ
    ラフイ法により予定のパターンに加工形成する
    工程と、 (ヘ) 前記(ロ)に記載の方法で選択的に、上記接続柱
    とほぼ等しい厚みの層間絶縁膜を形成する工程
    と、 (ト) 前記層間絶縁膜および接続柱の表面上に、第
    二層目の配線層を堆積させ、リソグラフイ法に
    より第二の配線パターンを加工する工程とを含
    むことを特徴とする半導体集積回路の製造方
    法。
JP59142438A 1984-07-11 1984-07-11 半導体集積回路の製造方法 Granted JPS6123344A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP59142438A JPS6123344A (ja) 1984-07-11 1984-07-11 半導体集積回路の製造方法
DE8585108627T DE3576056D1 (de) 1984-07-11 1985-07-11 Verfahren zum herstellen einer integrierten halbleiterschaltung unter verwendung eines organischen filmes.
EP85108627A EP0171605B1 (en) 1984-07-11 1985-07-11 Method of forming an insulating film on a semiconductor body

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59142438A JPS6123344A (ja) 1984-07-11 1984-07-11 半導体集積回路の製造方法

Publications (2)

Publication Number Publication Date
JPS6123344A JPS6123344A (ja) 1986-01-31
JPH0334851B2 true JPH0334851B2 (ja) 1991-05-24

Family

ID=15315315

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59142438A Granted JPS6123344A (ja) 1984-07-11 1984-07-11 半導体集積回路の製造方法

Country Status (1)

Country Link
JP (1) JPS6123344A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0682616B2 (ja) * 1984-10-11 1994-10-19 キヤノン株式会社 堆積膜形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5568655A (en) * 1978-11-20 1980-05-23 Fujitsu Ltd Manufacturing method of wiring
JPS5958819A (ja) * 1982-09-29 1984-04-04 Hitachi Ltd 薄膜形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5568655A (en) * 1978-11-20 1980-05-23 Fujitsu Ltd Manufacturing method of wiring
JPS5958819A (ja) * 1982-09-29 1984-04-04 Hitachi Ltd 薄膜形成方法

Also Published As

Publication number Publication date
JPS6123344A (ja) 1986-01-31

Similar Documents

Publication Publication Date Title
EP0032024B1 (en) Process for producing semiconductor devices, devices produced by the process, and circuits and articles including such devices
CN102906304A (zh) 利用bdeas沉积的二氧化硅层
JPS5811512B2 (ja) パタ−ン形成方法
WO2020102085A1 (en) Methods for making hard masks useful in next-generation lithography
US20200335338A1 (en) Multiple spacer patterning schemes
US5041362A (en) Dry developable resist etch chemistry
JP4058669B2 (ja) シリコン基板上への導電性珪化物層の形成方法および導電性珪化物接点の形成方法
JPH0691068B2 (ja) 薄膜形成方法
JPH0334851B2 (ja)
JPS5846635A (ja) 半導体素子パタ−ン形成法
JPH0156525B2 (ja)
EP0171605B1 (en) Method of forming an insulating film on a semiconductor body
JPS6124252A (ja) 半導体集積回路の製造方法
JPH1160377A (ja) シリコンの表面処理方法と半導体装置の製造方法
JP3401322B2 (ja) 絶縁膜を有する半導体装置の製造方法
JPS61164227A (ja) 薄膜形成方法およびその装置
WO2024024925A1 (ja) 基板処理方法及び基板処理システム
JPS5998535A (ja) 半導体集積回路の製造方法
CN113948381B (zh) 一种纳米栅的制备方法、纳米栅及应用
JPS62274082A (ja) ドライエツチング方法
JPH02181428A (ja) 薄膜形成方法
TW202244312A (zh) 基板處理方法
JPH02275627A (ja) 半導体装置の製造方法
JP2024055016A (ja) パターン基板の製造方法、パターン基板、およびパターン基板中間体
JP2002026020A (ja) 半導体装置の製造方法