JPS62274082A - ドライエツチング方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 ［発明の目的１ （産業上の利用分野） 本発明は段差構造を平坦化するのに使用されるドライエ
ツチング方法に関するもので、特に半導体集積回路の製
造方法に適用されるものである。

（従来の技術） 集積回路の高密度化に伴ないＩＣチップ内の回路の横方
向の寸法が縮小されるのと同時に縦方向の段差も大きく
なってきている。これは配線等の横方向寸法縮小に応じ
て膜厚が薄くなっているわけではないこと、及びより高
集積化を目指すため配線等を積み重ねるいわゆる多層配
線構造を用いるようになったためである。ここで口面に
慕いてこの様な段差の大きな構造での問題点及び現状技
術について述べる。

第４図には金属の二層配線を例示しである。下地シリコ
ン基板１１上にシリコン酸化１１１２及び第一層の金属
配Ｉ！１３が設けられている。層間絶縁層１４をはさん
で最上層に第二層の金属配線層１５が設けである。島密
度ＩＣにおいては微細パターンが使用されるために配線
間の間隔１７が狭くなる。これに伴なって眉間絶縁！！
１４にも大きなくぼみの段差部１６が生じる。半導体表
面構造にこの様な大きな段差部１６が存在することは様
様な問題を引き起こす。例えば第４図に示す様に傾斜の
急峻な段差部１６では第二層の金属配線層１５の堆積が
不十分であり、はなはだしい場合は配線の断線を招来す
る。更に第二層の金属配線層１５を形成する際には通常
レジストがエツチングのマスクとして用いられるが、段
差部１６の谷底部では現像工程によって本来レジストが
存在しない場所でもレジストが残存しやすい。この様な
場合にはレジストはエツチングの際にマスクになるため
に、不要な配線が存在し、配線の短絡を招く。

以上のように、下地構造の段差が大きいと、■膜堆積に
とっても、■リングラフイエ程にとっても多くの不都合
が生じる。そこで通常は層間絶縁層の表面を平坦にする
工程が使用されている。第５図にその模式図を示す。第
一層金属配線１３上の眉間絶縁層２４の表面が平坦化さ
れているために、第二層の金属配線層２５は殆んど平ら
な平面上に形成されることになる。このため膜堆積のカ
バレージやレジストパターンの形成に伴なう問題は回避
出来る。さてこの様な平坦構造を形成するには従来子く
は次の第３図に示す様な方法がとられてきた。

即ち第３図（ａ　）に示すように、第一層金属配線１３
形成侵に層間絶縁層２４を厚く堆積する。

この時点では層間絶縁層２４の表面は下地の凹凸を反映
して大きな段差を有している。更にその上に有ｍｖａの
平坦化層３６をスピンコードする。この時、用いる有ｌ
ｌ１ｍ１溶液の粘度やスピンコードの条件を選ぶことで
表面をほぼ平らにすることが出来る。この状態で、有機
膜の平坦化層３６と層間絶縁層２４とを同じエツチング
速度でエツチングするような条件を用いてエッチバック
を行ない、第３図（ｂ）にあるような平坦構造を得るこ
とが出来る。平坦化エツチングには通常平行平板（又は
ヘキソード）電極を有するプラズマエツチング又は反応
性イオンエツチングによって行なわれる。

この様な方法ではウェハ表面にエネルギーイオンの衝突
があるために、ダメージが導入されることは避けられな
い。平坦化のエッチバック終了後に何らかの手段によっ
てダメージ層を除去することが必要である。又このエッ
チバックによる平坦化方法では、被エツチング量が多く
（エツチングによって除去される膜厚が大きい）処理時
間が大きくなりがちである。

（発明が解決しようとする問題点） 本発明は、上記のウェハ表面へダメージが導入される点
、及びエツチングの処理時間が長くかかる点を解決し、
ウェハ表面へのダメージの導入がなく、ダメージ層の除
去が省かれ、エツチング工程の処理能力を向上し得るド
ライエツチング方法を提供することを目的とする。

［発明の構成コ （問題点を解決するための手段） 上記目的を達成するため、半導体基板上に集積回路を製
作する際に、段差構造上に絶縁層及び平坦化層を形成し
、その後、ドライエツチング技術によって前記平坦化層
及び絶縁層を均一にエツチングして平坦化を行なう工程
において、基板温度１ｏＯ℃以上３００℃以下に加熱し
、かつ反応性ガスをマイクロ波放電によって励起し、生
成された活性種によってエツチングを行なうものである
。

（作　用） 上記手段のように、層間絶縁層と平坦化層を均一にエツ
チングして平坦化するのに、反応性ガスをマイクロ波放
電によって励起し、生成した活性種を反応室まで輸送し
エツチングするケミカルドライエツチング方法を用いる
ことにより、ウェハが直接プラズマに晒されることがな
くダメージをなくしている。更に、エツチング速度がウ
ェハ温度に大きく依存することを利用してウェハを適当
な温度に加熱することで大きなエツチング速度、即ち大
きな処理能力を可能にしている。

（実施例） 以下図面を参照して本発明の実施例を詳細に説明する。

即ち、半導体基板例えばシリコン基板上に集積回路を製
作する際に、シリコン基板上にシリコン酸化膜を介して
金属配線を形成した段差構造上に、絶縁層例えばシリコ
ン酸化膜を堆積し、更に平坦化層例えば有機膜を塗布し
、続いてドライエッチング技術によって前記有機膜と絶
縁層例えばシリコン酸化膜を均一にエツチングして平坦
化を行なう工程において、前記シリコン基板を１００’
Ｃ以上３００℃以下に加熱し、かつケミカルドライエツ
チング方法によってドライエツチングを行なう。

第１図はケミカルドライエツチング方法の概念図である
。段差構造上に絶縁層及び平坦化層を形成したウェハ４
６は反応室４１内に設置される。

ガス導入孔４４より例えば弗素化合物と酸素又は窒素及
びその化合物との混合ガス等の反応性ガスが導入され、
経路途中でマイクロ波電力４３が印加される。これによ
りマイクロ波放電がおこる。

放電中で生成された活性種例えば放電プラズマ４２は輸
送管４５を経て反応室４１に運ばれる。

反応室４１中で活性種とウェハ４６の被エツチング材は
結合し揮発性の反応生成物となり排気孔４７より除去さ
れる。この方法では平行平板型電極を用いるプラズマエ
ツチング又は反応性イオンエツチングと異なり、反応室
４１内のウェハ４６の配置には制約がなく、小さな体積
中で多くのウェハ４６を処理することも可能である（処
理能力が大きい）。

第２図は反応性ガスとして例えばＣＦ４と０２の混合ガ
スを用いた場合のシリコン酸化膜（Ｓｉ　０２　）のエ
ツチング速度と濃度との関係を示す。図に示すようにＳ
ｉＯ２のエツチング速度は大変大きな温度依存性を示し
ている。他の物質例えばシリコンの場合は温度依存性は
小さい（図示せず）。即ちウェハ４６を加熱することに
よって通常（室温）では実用的でなかったケミカルドラ
イエツチング方法によるＳｉＯ２のエツチングが可能と
なった。

次に前記方法を平坦化のエッチバックに適用する場合に
ついて述べる。エツチング時のウェハ温度４６は１００
℃以上３００℃以下の温度が適当である。これは、温度
が低過ぎるとエツチング速度が小さくなり実用的でない
こと、逆に温度が高過ぎると後述する平坦化層の材料に
損傷を受けるためである。上記実施例では層間絶縁層に
気相成長（ＣＶＤ）方法によるシリコン酸化膜、平坦化
・層としては有機膜を塗布して用いた。エツチングに用
いる反応性ガスＣＦ４と０２の比率及び加熱温度の最適
値を選ぶことで有機膜とＳｉＯ２膜のエツチング速度を
ほぼ同じにすることが出来る。

この条件によりエッチバックを行なうことで第３図（ｂ
）に示すのと同様の平坦構造が得られた。　。

又、本方法は本質的にダメージフリーであり、層間のＳ
ｉＯ２にはダメージが入らず、何ら後処理を行なう必要
のない事が確認された。

本実施例では平坦化層には有機膜が使用されているが、
これは平坦化効果を有し、又ＳｉＯ２と同程度のエツチ
ング速度を呈しうるちのならば無機膜でもかまわない。

又反応性ガスとしては実施例のＣＦ４１０２以外にも、
主反応性ガスとしてＧｔＣＨＦ３．ＮＦ３　、等又添加
カ２　（！：　Ｌ／　ｒ　ハＣＯ。

ＣＯ２、Ｎ２等でもほぼ同様の効果が得られる。

［発明の効果］ 以上述べたように本発明によれば、ウェハを加熱するこ
とにより、室温では実用的でなかったケミカルドライエ
ツチング方法による半導体集積回路の平坦化が可能とな
り、従来技術の欠点であったウェハへのダメージの導入
を避け、従来後工程として必要であったダメージ層の除
去工程を省くことができ更に処理能力の向上をも計るこ
とができる。

【図面の簡単な説明】

第１図は本発明に係るケミカルドライエツチング装置の
一例を示す構成説明図、第２図は本発明に係るウェハ温
度とＳｉＯ２のエツチング速度との関係の一例を示す特
性図、第３図はエツチングバックによる平坦化工程の一
例を説明するための図、第４図は段差の存在する多層配
線構造の一例を説明するための図、第５図は平坦化を行
った場合の多層配線構造の一例を説明するための図であ
る。 １１・・・シリコン基板、１２・・・シリコン酸化膜、
１３・・・第一層金属配線、２４・・・層間絶縁層、３
６・・・平坦化層、４１・・・反応室、４２・・・放電
プラズマ、４３・・・マイクロ波電力、４４・・・ガス
導入孔、４５・・・輸送管、４６・・・ウェハ、４７・
・・排気孔。 ＯＴｏｏ　　　　　　２ω　　　　　３００　　＠（：
９エバ１１ （ａ） 第３図 第４図 ＼１１　　　□ 第５図

Claims (1)

【特許請求の範囲】
1. 半導体基板上に集積回路を製作する際に、段差構造上に
   絶縁層及び平坦化層を形成し、その後ドライエッチング
   技術によって前記平坦化層及び絶縁層を均一にエッチン
   グして平坦化を行なう工程において、基板温度を１００
   ℃以上３００℃以下に加熱し、かつ反応性ガスをマイク
   ロ波放電によって励起し、生成された活性種によってエ
   ッチングを行なうことを特徴とするドライエッチング方
   法。