JP2004363558A - 半導体装置の製造方法およびプラズマエッチング装置のクリーニング方法 - Google Patents

半導体装置の製造方法およびプラズマエッチング装置のクリーニング方法 Download PDF

Info

Publication number
JP2004363558A
JP2004363558A JP2004105896A JP2004105896A JP2004363558A JP 2004363558 A JP2004363558 A JP 2004363558A JP 2004105896 A JP2004105896 A JP 2004105896A JP 2004105896 A JP2004105896 A JP 2004105896A JP 2004363558 A JP2004363558 A JP 2004363558A
Authority
JP
Japan
Prior art keywords
gas
insulating film
plasma
dielectric constant
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004105896A
Other languages
English (en)
Inventor
Akihiro Kojima
島 章 弘 小
Junko Ouchi
内 淳 子 大
Hisataka Hayashi
久 貴 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004105896A priority Critical patent/JP2004363558A/ja
Priority to TW093111908A priority patent/TW200425251A/zh
Priority to CNA2004100381565A priority patent/CN1551307A/zh
Priority to US10/843,508 priority patent/US20050009356A1/en
Publication of JP2004363558A publication Critical patent/JP2004363558A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】 低誘電率絶縁膜の劣化を防ぎ、低誘電率絶縁膜上に堆積したレジストマスクを効率的に剥離可能にする。
【解決手段】 半導体基板１上に低誘電率絶縁膜５を形成する工程と、低誘電率絶縁膜上にレジストパターン６を形成する工程と、レジストパターンをマスクとして低誘電率絶縁膜をエッチングする工程と、アンモニウムイオンによるプラズマ処理によってレジストパターン６を剥離する工程と、を備えている。
【選択図】 図２

Description

本発明は、低誘電率絶縁膜を有する半導体装置の製造方法およびこの製造方法等に用いられるプラズマエッチング装置のクリーニング方法に関する。
近年、半導体装置の高集積化・高速度化に伴い配線間容量の低減化が求められている。そのために金属配線の低抵抗化並びに層間絶縁膜の低誘電率化技術の開発が必須となっている。
金属配線の低抵抗化は、Ｃｕなどの比抵抗の低い配線材料が用いられている。
一方、層間絶縁膜の低誘電率化技術は、従来のプラズマＣＶＤ(Chemical Vapor Deposition)法によるＳｉＯ２膜やＦＳＧ(Fluoro-Silicate Glass)膜などの絶縁膜は、膜質の安定性の観点から低誘電率化には限界があり、比誘電率を４．１から３．３に低下させるのが限界であった。
比誘電率を３．０以下に低減するために、塗布法若しくはＣＶＤ法によるメチルシロキサン（メチルポリシロキサン）等の低誘電率絶縁膜が検討されている。これらの材料は、一般的に炭素若しくは水素を主成分として有し、さらに膜密度がシリコン熱酸化膜と比較して低い。
これら低誘電率絶縁膜の加工はパターニングされたレジスト膜をマスクとして行い、その後、酸素プラズマにより上記レジスト膜を剥離（除去）するのが一般的である。しかし、この酸素プラズマ処理によって、表出している低誘電率絶縁膜の炭素成分が変質して誘電率が上昇し、低誘電率材料の特性を有効利用できないという問題点がある。低誘電率絶縁膜がメチルシロキサンからなる場合は、メチルシロキサン膜中のメチル基が減少し脱水縮合による変質が起こる。
そこで低誘電率材料の特性の劣化を防ぐために、酸素プラズマ処理の代わりに水素や窒素を含むＮ２／Ｈ２混合ガスを用いたプラズマ処理によりレジストを剥離する方法が提案されている（例えば、特許文献１参照。）。
ここで、メチルシロキサンとＨ２とは以下の反応が起こる。
Ｏ≡Ｓｉ−ＣＨ３ ＋ ２Ｈ → Ｏ≡Ｓｉ−Ｈ ＋ ＣＨ４
また、メチルシロキサンとＮ２とは以下の反応が起こる。
Ｏ≡Ｓｉ−ＣＨ３ ＋ Ｎ → Ｏ≡Ｓｉ−Ｃ−ＮＨ２ または Ｏ≡Ｓｉ−ＮＨ２ ＋ ＨＣＮ
すなわち、メチルシロキサンはＨ２との反応でＳｉ−ＣＨ３結合を消失し、Ｓｉ−Ｈ結合を生成するため吸湿性を持ってしまい、容易にＳｉ−Ｏ結合へと膜が変質するという問題が発生する。
一方、Ｎ２との反応ではＳｉ−Ｃ結合が保持されるか、若しくはＳｉ−Ｎ結合が生成されるので、Ｓｉ−Ｏ結合への膜の変質は避けられる。
ここで、Ｎ２はＮのラジカル（以下、「Ｎ＊」という。）に解離し、炭素から構成されているレジストが、Ｃ＋２Ｎ＊→ＣＮ２の反応をすることによって、レジストを除去している。
しかし、Ｎ−Ｎ結合、Ｃ−Ｎ結合の結合エネルギーはそれぞれ、９．８ｅＶ、６．３ｅＶであるから、Ｃ−Ｎ結合を形成してレジストを剥離するよりもＮ−Ｎ結合となり、再度Ｎ２に戻る可能性が高い。したがって、Ｎ２によるレジストの剥離速度は約９０ｎｍ／ｍｉｎ程度と遅く、実用的ではない。
具体的に、Ｎ２／Ｈ２混合ガスの混合比とレジスト剥離速度（ＰＲ ｒａｔｅ）との関係を図１０に示す。図１０において、横軸はＮ２／Ｈ２混合ガスの混合比、縦軸はレジストの剥離速度を表わしている。横軸の０％がＨ２１００％を示し、１００％がＮ２１００％を示している。ここで、レジストの剥離条件は、圧力０．２Ｔｏｒｒ、高周波電力４００Ｗ、Ｎ２ガスとＨ２ガスの合計流量４００ｓｃｃｍ、チャンバ壁（上面および側面）の温度６０℃、レジストが形成された基板温度４０℃、基板の裏面の中心および周辺に冷媒として導入したＨｅガスの圧力７Ｔｏｒｒおよび４０Ｔｏｒｒである。
図１０から分かるように、Ｎ２／Ｈ２混合ガスは、Ｎ２／Ｈ２が約５０％／５０％でレジスト剥離速度が最大となっているが、Ｎ２／Ｈ２混合ガスによるレジストの剥離速度が最大のときでもその値は１５０ｎｍ／ｍｉｎと遅く効率的ではない。また、Ｈ２ガスを混合しているので、メチルシロキサンは前述したＨ２との反応が起こり変質への悪影響が大きくなってしまう。
特開２００２−２６１０９２号公報
そこで、本発明は低誘電率絶縁膜の劣化を防ぎ、低誘電率絶縁膜上に堆積したレジストマスクを効率的に剥離可能な半導体装置の製造方法およびこの製造方法に用いことができるプラズマエッチング装置のクリーニング方法を提供することを目的とする。
本発明の第１の態様による半導体装置の製造方法は、半導体基板上に低誘電率絶縁膜を形成する工程と、前記低誘電率絶縁膜上にレジストパターンを形成する工程と、前記レジストパターンをマスクとして前記低誘電率絶縁膜をエッチングする工程と、アンモニウムイオンによるプラズマ処理によって前記レジストパターンを剥離する工程と、を備えたことを特徴とする。
また、本発明の第２の態様による半導体装置の製造方法は、半導体基板上に低誘電率絶縁膜を形成する工程と、前記低誘電率絶縁膜上にレジストパターンを形成する工程と、前記レジストパターンをマスクとして前記低誘電率絶縁膜をエッチングする工程と、ＮＨ３、ＨＣＮからなる群から選ばれた窒素化合物ガスをプラズマにより励起した窒素活性種による、プラズマの電子密度が１×１０１１ｃｍ−３以下となるプラズマ処理によって前記レジストパターンを剥離する工程と、を備えたことを特徴とする。
また、本発明の第３の態様によるプラズマエッチング装置のクリーニング方法は、基板表面に形成されたレジストを真空容器内でプラズマエッチングにより剥離するプラズマエッチング装置のクリーニング方法であって、ＮＨ３ガスを前記真空容器内に供給する工程と、前記真空容器内でプラズマを生成させ、前記真空容器内に付着した堆積物を除去する工程と、を備えたことを特徴とする。
本発明によれば、低誘電率絶縁膜の劣化を防ぐことができるとともに、低誘電率絶縁膜上に堆積したレジストマスクを効率的に剥離することができる。
以下、本発明の実施形態について図を参照して説明する。
（第１実施形態）
図１（ａ）乃至図２（ｃ）は本発明の第１実施形態に係る半導体装置の製造工程を示した断面図である。
図１（ａ）に示すように、図示しない半導体素子等が形成された半導体基板１上に第１の層間絶縁膜２を堆積し、この第１の層間絶縁膜２内に下層配線３、例えばＣｕからなる配線３を形成する。その後、Ｃｕの拡散を防ぐために、配線３及び第１の層間絶縁膜２上に膜厚約３５ｎｍのＳｉＣ膜４をＣＶＤ法によって形成する。
次に、図１（ｂ）に示すように、ＳｉＣ膜４上に低誘電率絶縁膜である第２の層間絶縁膜としてメチルシロキサン（メチルポリシロキサン）を約５００ｎｍの厚さに塗布し、約３５０℃の温度で１５分程度熱処理を行うことによりメチルシロキサン膜５を形成する。続けて、メチルシロキサン膜５上にレジストを塗布し、このレジストをパターニングすることにより、開口６ａを有するレジストパターン６を形成する。ここで、低誘電率絶縁膜とは、３．０以下の比誘電率を有する絶縁膜をいう。
次に、レジストパターン６をマスクとしてメチルシロキサン膜５を、ＲＩＥ(Reactive Ion Etching)法を用いてエッチングし、底面にＳｉＣ膜４が露出する孔を形成する。メチルシロキサン膜５のエッチングは、例えば平行平板型プラズマエッチング装置を用いて、ガス流量Ｃ４Ｆ８／Ａｒ／Ｎ２＝１０／１０００／２００ｓｃｃｍ、圧力１００ｍＴｏｒｒ、高周波電力１５００Ｗ、温度４０℃の条件の下に行う。なお、このエッチング条件は一例であってこの例に限定されるものではない。続いて、ＳｉＣ膜４もレジストパターン６をマスクとしてＲＩＥ法を用いてエッチングすることにより、下層配線３に通じるヴィアホール５ａが形成される（図２（ａ）参照）。
次に、ＮＨ３ガスを用いたプラズマ処理によって、不要になったレジストパターン６を剥離する。レジストの剥離は例えば被処理基板が固定される電極と、対向する電極が設置されたマグネトロンＲＩＥ装置によって行うことができる。このマグネトロンＲＩＥ装置はＮＨ３ガスが導入できる真空容器になっており、真空容器はガス排気のための真空ポンプが接続され、圧力１．０×１０−４Ｔｏｒｒ以下まで排気できるようになっている。被処理基板が固定される電極は静電チャック機能があり、−３０℃〜１２０℃の範囲内において基板温度制御可能であり、１３．５６ＭＨｚの高周波電力が印加できる。
ここで、Ｎ２ガス、Ｈ２ガス、Ｎ２とＨ２の混合ガス、ＮＨ３が混入したガスを用いた場合のレジストの剥離速度を図３に示す。図３において横軸は使用ガスの種類、縦軸はレジストの剥離速度を示している。なお、レジストの剥離条件としては、圧力０．２Ｔｏｒｒ、高周波電力４００Ｗ、ＮＨ３ガス流量１００ｓｃｃｍ又は２００ｓｃｃｍ、チャンバ壁（上面および側面）の温度６０℃、レジストが形成された基板温度４０℃、基板の裏面の中心および周辺にそれぞれ冷媒として導入したＨｅガスの圧力７Ｔｏｒｒおよび４０Ｔｏｒｒである。
図中、点Ａ１はＮ２ガスとＨｅガスとの混合ガス（Ｎ２：Ｈｅ＝１００ｓｃｃｍ：１００ｓｃｃｍ）、点Ａ２はＨ２ガスとＨｅガスとの混合ガス（Ｈ２：Ｈｅ＝１００ｓｃｃｍ：１００ｓｃｃｍ）、点Ａ３はＮ２ガスとＨ２ガスとの混合ガス（Ｎ２：Ｈ２＝１００ｓｃｃｍ：１００ｓｃｃｍ）を示している。点Ａ４、Ａ５、Ａ６はＮＨ３ガスが混入したガスを示している。ここで、点Ａ４はＮＨ３ガスの流量が１００ｓｃｃｍ、点Ａ５はＮＨ３とＮ２との流量の割合がＮＨ３：Ｎ２＝１００ｓｃｃｍ：１００ｓｃｃｍ、点Ａ６はＮＨ３ガスの流量が２００ｓｃｃｍである。
図１０を参照して説明したように、Ｎ２ガス又はＨ２ガスによるレジストの剥離速度は、Ｎ２が約９０ｎｍ／ｍｉｎ、Ｈ２が約２０ｎｍ／ｍｉｎと非常に遅い。また、点Ａ３に示すＮ２とＨ２との混合ガスは剥離速度が約１２０ｎｍ／ｍｉｎ程度なので、点Ａ１及び点Ａ２と比較して早いが充分ではない。
一方、点Ａ４、Ａ５、Ａ６に示すように、ＮＨ３ガスを含むガスを用いるとＮＨ３ガスの流量やＮ２ガスの混合の有無の違いがあるものの２５０ｎｍ／ｍｉｎ以上の高い剥離速度を保つことができる。すなわち、Ｎ２とＨ２との混合ガスを剥離ガスとして用いた場合の２倍以上の剥離速度を得ることができる。
ＮＨ３ガスによるレジストの剥離は、ＮＨ３が以下の分解反応によってＮＨ２イオン（以下、「ＮＨ２ ＋」という。）又はＮＨイオン（以下、「ＮＨ＋」という。）に解離する。
ＮＨ３ → ＮＨ２ ＋ ＋ Ｈ＊ ， ＮＨ２ → ＮＨ＋ ＋ Ｈ＊
ここで、「Ｈ＊」は水素ラジカルを表す。このＮＨ２ ＋イオン又はＮＨ＋イオンがレジストと
Ｃ＋ＮＨ２ ＋（又はＮＨ＋）→Ｈ２ＣＮ（又はＨＣＮ）
の反応をすることによってレジストを剥離している。
一方、解離されたＮＨ３とメチルシロキサンとは以下の反応が起こる。
Ｏ≡Ｓｉ−ＣＨ３＋ＮＨ２ ＋（又はＮＨ＋）→Ｏ≡Ｓｉ−ＣＨ２−ＮＨ２（又はＯ≡Ｓｉ−ＮＨ２）
このようにＮＨ３ガスを用いると、表出しているメチルシロキサン膜５はアンモニウムイオン（ＮＨ２ ＋又はＮＨ＋）と反応し、Ｓｉ−Ｎ結合又はＣ−Ｎ結合を有する保護膜７となって、メチルシロキサン膜５を保護することができる（図２（ｂ）参照）。
また、メチルシロキサン膜５中のＳｉ−ＣＨ３結合がＳｉ−Ｏ結合へと変化することがないので、メチルシロキサン膜５を劣化させることがない。
なお、ＮＨ３ガスが分解反応を起す際、Ｈラジカルを生成するので、水素ラジカルＨ＊同士が反応してＨ２を生じることとなるが、Ｈ２ガスとして導入した場合と比較して、生成されるＨ２は微量である。よって、低誘電率層間絶縁膜の変質は無視できる程度である。また、反応によるＨ２の生成及びＮＨ３の多段階解離によるＨ２の生成を制御するためには、電極でのガスの滞在時間の短縮化が効果的である。本発明者の検討結果によれば、ガスの滞在時間は、１０ｍ秒以下であることが好ましい。
また、ＨｅやＮｅ、Ａｒ、Ｋｒ，Ｘｅ，Ｒｎ等の不活性ガスを添加してもガスの滞在時間が短縮される。
次に、図２（ｃ）に示すように、メチルシロキサン膜５に形成されたヴィアホール５ａにＣｕ等の金属を埋め込んで、プラグ８を形成する。
図１（ａ）乃至図２（ｃ）に示した半導体装置の製造工程はシングルダマシン法による半導体装置の配線形成であったが、これに限らずデュアルダマシン法にも適用することができる。
例えば、前述した図１（ａ）〜図２（ｂ）に示す工程までと同様の工程を行う。その後半導体装置の保護膜７上にレジストを塗布し、図４（ａ）に示すように、ヴィアホール５ａ上にヴィアホール５ａの径よりも幅の広い上層配線用の開口９ａを有するレジストパターン９を形成する。
次に、図４（ｂ）に示すように、ヴィアホール５ａの形成工程と同様に、レジストパターン９をマスクとして、第２の層間絶縁膜であるメチルシロキサン膜５を、ＲＩＥ法を用いてエッチングすることにより、ヴィアホール５ａの径よりも大きな幅を有する上層配線用の溝５ｂを、メチルシロキサン膜５に形成する。メチルシロキサン膜５のエッチング条件は前述した図２（ａ）で説明したエッチング条件と同等でもよく、また他の条件でも構わない。
次に、前述したと同様の工程によってＮＨ３ガスを用いたプラズマ処理によって、不要になったレジストパターン９を剥離する。このとき、図２（ｂ）で説明したと同様に、上層配線用の溝５ｂの表面にＳｉ−Ｎ結合又はＣ−Ｎ結合を有する保護膜７が形成される（図５（ａ）参照）。この保護膜７はメチルシロキサン膜５を保護することができる。
次に、図５（ｂ）に示すように、メチルシロキサン膜５に形成されたヴィアホール５ａ及び上層配線用の溝５ｂにＣｕ等の金属を埋め込んでプラグ８および上層配線１０を形成する。
なお、ＮＨ３ガスの代わりにＨＣＮガス又は（ＣＮ）２ガスを用いても同様の効果を得ることができる。
ＨＣＮガスは、分解反応（ＨＣＮ→ＮＨ＋＋ＣＨ＋＋ＣＮ）によって、アンモニウムイオンＮＨ＋が解離生成される。また、Ｈ２ガスを加えることによって、ＨＣＮ＋Ｈ２→ＮＨｘ＋＋ＣＨｘ＋＋ＣＮの反応でアンモニウムイオンＮＨｘ＋を生成することができる。
さらに、（ＣＮ）２ガスはＨ２を加えることによって、（ＣＮ）２＋Ｈ２→ＮＨｘ＋＋ＣＨｘ＋＋ＣＮの反応でアンモニウムイオンＮＨｘ＋を生成することができる。なお、（ＣＮ）２ガスはＨ２を加えなくとも、レジストに含まれるＨと反応してアンモニウムイオンＮＨｘ＋を生成することが可能である。
このようにアンモニウムイオン（ＮＨｘ＋）とレジストは前述したようにＣ＋ＮＨｘ＋→ＨｘＣＮという反応をおこして、レジスト剥離を行うことができる。したがって、ＨＣＮガスや（ＣＮ）２ガスを用いてもアンモニウムイオンでレジストを剥離しているので高い剥離速度を保つことができる。
また、ＨＣＮガスはＨ２ガスと混合せずともＨＣＮガスの分解反応によってアンモニウムイオン（ＮＨ＋）を生成できるので、Ｓｉ−ＣＨ３結合が吸湿性の高いＳｉ−Ｈ結合へ変化することを防ぐことができ、メチルシロキサン膜が劣化することがない。
また、（ＣＮ）２ガスはＨ２ガスと混合せずともレジストに含まれるＨと反応してアンモニウムイオンＮＨ＋を生成することができるので、Ｓｉ−ＣＨ３結合が吸湿性の高いＳｉ−Ｈ結合へ変化することを防ぐことができ、メチルシロキサン膜が劣化することがない。
なお、前述した本実施形態では低誘電率絶縁膜である第２の層間絶縁膜５にメチルシロキサンを用いて説明したが、これに限らず比誘電率が３．０以下のシロキサン骨格を有する低誘電率の絶縁膜であればよい。例えば、ハイドロジェンシロキサン等の有機成分を有するシリカガラスは低誘電率絶縁膜であり、本実施形態において同様に適用することができる。
また、図６に示すように、半導体基板３１上に形成された層間絶縁膜３３内に多数の空孔３５を形成することにより低誘電率を実現することができる。なお、半導体基板３１には図示しない素子が形成されている。この層間絶縁膜３３に形成される空孔３５の直径が大きすぎると配線３７間の寄生容量が大きくなってしまう。そこで、空孔３５の直径は配線３７間隔の約５％以下であればよい。例えば、配線３７の配線間隔が０．１μｍである半導体装置の場合、５ｎｍ以下の直径の空孔３５を有していれば良い。この図６に示す変形例においては、配線３７用の溝を層間絶縁膜３３に形成する際に用いられたレジストパターン（図示せず）を層間絶縁膜３３上から剥離するのに、本実施形態で述べた技術が用いられる。なお、図６に示す変形例においては、層間絶縁膜３３はＳｉＯ２からなる膜であってもよい。
以上詳述したように本実施形態によれば、低誘電率層間絶縁膜の劣化を防ぐことができるとともに、低誘電率層間絶縁膜上に堆積したレジストマスクを効率的に剥離することができる。
（第２実施形態）
次に、本発明の第２実施形態による半導体装置の製造方法を、図７を参照して説明する。
第１実施形態において、ＮＨ３ガスの分解反応によって水素ラジカルＨ＊が生成され、この水素ラジカルＨ＊同士が反応してＨ２を生じることを述べた。Ｈ２は低誘電率絶縁膜の膜質を変質させるため、Ｈ２の発生を抑制することが低誘電率絶縁膜の劣化を防ぐうえで有効となる。そこで、本実施形態においては、第１実施形態の製造方法によって半導体装置を製造する際に、ＮＨ３ガスを用いてプラズマ処理する場合のＨ２の発生を抑制するのに好適なプラズマの電子密度を決定したものである。この好適な電子密度を求めるために、以下の実験を行った。
まず、窒素の活性種を生成するプラズマエッチング装置として、容量結合型プラズマエッチング装置を用意した。このプラズマエッチング装置は、真空に排気できる容器内に、対向配置された一対の電極を備えている。電極の一方は被処理基板を支持する支持台を兼ねている。１３．５６ＭＨｚの高周波電力をそれぞれの整合回路を介して電極間に印加し、これによって形成される電界と、真空容器の外側面に配設されたダイポールリングによって形成される、被処理基板の表面に平行な磁界とが印加された真空容器内に、反応性ガス（本実施形態ではＮＨ３）を供給し、プラズマを生成させるものである。このプラズマエッチング装置に、放電ガスとしてＡｒを導入し、圧力を４０ｍＴｏｒｒ、投入電力を０．４Ｗ／ｃｍ２に制御したときのプラズマの電子密度が６．８×１０１０ｃｍ−３、投入電力を１．８Ｗ／ｃｍ２に制御したときのプラズマの電子密度が１．４×１０１１ｃｍ−３であった。このプラズマエッチング装置は、投入電力を変化させることで、プラズマの電子密度を制御することができる。
上記プラズマエッチング装置を用いて、ＮＨ３プラズマの発光分光測定を行った結果、主にＮＨ＋（発光波長４６３ｎｍ）やＨ（例えば発光波長６５２ｎｍ）の発光が確認された。図７に、プラズマの電子密度を変化させた場合のＮＨ３の発光強度（グラフｇ１）、アンモニウムイオンＮＨ＋の発光強度（グラフｇ２）、Ｈの発光強度（グラフｇ３）、およびＮＨ＋とＨの強度比ＮＨ＋／Ｈ（グラフｇ４）を示す。プラズマの電子密度の増加とともにＨの発光強度が増加し、ＮＨ＋とＨの強度比は減少している。これは、ＮＨ３ガスの分解が進行することにより、Ｈ濃度が増加したためである。第１実施形態で説明したように、メチルシロキサン膜中のメチル基はＨと反応することにより吸湿性をもち、膜質の劣化が問題となる。したがって、メチルシロキサン膜上に形成されたレジストを、メチルシロキサン膜の膜質劣化がなくＮＨ３ガスによるプラズマにより除去するにはＨが存在しないほうが良い。
次に、第１実施形態の製造方法の図２（ａ）に示す工程まで終了したサンプル、すなわちメチルシロキサン膜５上に開口６ａを有するレジストパターン６をマスクとしてメチルシロキサン膜５およびＳｉＣ膜４にヴィアホール５ａが開けられたサンプルを複数個用意する。そして、第１実施形態の図２（ｂ）に示す工程、すなわちレジストパターン６を剥離（アッシング）する工程を、上記サンプルに対して上記プラズマエッチング装置を用いてプラズマの電子密度を変えて行った。なお、プラズマエッチングに用いた反応性ガスはＮＨ３であり、プラズマエッチング中のＮＨ３プラズマの発光分光測定を行った。
この実験結果によれば、レジストの剥離ガスとしてＮＨ３ガスを使った場合には、ＮＨ＋とＨの強度比が、２以上であれば膜質劣化がなかった。すなわち、図７から分かるように、プラズマの電子密度が１０１１ｃｍ−３以下となるようにプラズマエッチングをすれば、メチルシロキサン膜の膜質劣化を抑制することができる。
したがって、本実施形態の製造方法においては、第１実施形態の製造方法において、ＮＨ３ガスを使用してプラズマエッチングする場合に、プラズマの電子密度を１０１１ｃｍ−３以下としたものである。このようにすることにより、アンモニウムイオンＮＨｘ＋を効率的に生成したプラズマエッチングを用いてレジスト剥離を効率的に行うことが可能となるとともに、低誘電率絶縁膜の膜質劣化を抑制することができる。
なお、更なる実験の結果、窒素化合物ガスとしてＨＣＮガスを用いてプラズマ処理する場合においても、プラズマの電子密度を１０１１ｃｍ−３以下とすれば、ＨＣＮの多段階解離によるＨ２の生成が抑えられ、メチルシロキサン膜の膜質劣化が有効に抑制されることが分かった。
（第３実施形態）
次に、第１および第２実施形態の製造方法で用いるプラズマエッチング装置において問題となるレジストの剥離速度の低下について説明する。ウェハの処理枚数の増加と共にプラズマエッチング処理を行う処理容器内にはレジストとの反応生成物やウェハから持ち込まれた配線材料のＣｕ等の金属不純物が蓄積される。このような堆積物にエッチャントが消費されレジストの剥離速度が低下するという問題があった。
レジストの剥離速度を回復させるためには、チャンバを大気開放しアルコール等の薬品や純水を用いて内部パーツの堆積物を除去するウェットクリーニング方法がある。しかしウェットクリーニングではクリーニング後に真空排気が必要であり、プラズマエッチング装置を長時間停止させることによるスループットの低下が免れない。
これに対し、反応性ガスやプラズマを利用し堆積物をエッチング除去するドライクリーニング方法が知られている（特開２００３−１２４１９６号公報）。このクリーニング方法ではプラズマ化したガスにより堆積物を揮発性物質に転換し除去するが、堆積物中に金属不純物が含まれている場合は揮発性物質に転換し難いため、堆積物を完全に除去することができない。金属不純物表面では還元反応により水素原子を含むイオンやラジカルは消費され、これがレジストの剥離速度が低下する原因となっている。
本実施形態は、プラズマによるレジストの剥離速度の低下を防止することのできるプラズマエッチング装置のクリーニング方法を提供する。
以下に、本発明の第３実施形態によるプラズマエッチング装置のクリーニング方法を説明する。図８に、本実施形態のクリーニング方法が適用されるプラズマエッチング装置を示す。このプラズマエッチング装置は、平行平板型ＲＩＥ装置であって、真空容器１１内にウェハ１００が載置されて固定されるステージ１２が設けられている。このステージ１２は電極を兼ねており、このステージ１２には例えば１３．５６ＭＨｚの高周波電源１３が接続されている。また、ステージ１２に対向するように真空容器１１の内壁の上面に電極１４が設けられている。この電極１４は接地電源に接続される。ガス導入口１５から所定の流量に調節された反応性ガスが真空容器１１内に導入される。真空容器１１の内部はガス排出管１６に接続された開度調整バルブ１７を介して真空ポンプ１８により所定の圧力に保持される。電極１２と電極１４との間に所望のパワーの高周波電圧を印加することにより反応性ガスが励起されステージ１２の上方にプラズマが形成される。真空容器１１の壁面には窓１９が設けられており、プラズマの発光分光測定が行えるようになっている。また、真空容器１１の内部の材料は励起したガス種と反応を起こさないようにアルミナや石英等が用いられている。
このプラズマエッチング装置において、レジストの剥離速度（アッシングレート）を、反応性ガスとしてＯ２を用いた場合とＮＨ３を用いた場合について測定した。Ｏ２を用いた場合（Ｏ２ガス流量２００ｓｃｃｍ、圧力２０Ｐａ、ＲＦパワー５００Ｗ）は５５０ｎｍ／ｍｉｎ、ＮＨ３を用いた場合（ＮＨ３ガス流量４００ｓｃｃｍ、圧力３０Ｐａ、ＲＦパワー６００Ｗ）は２５０ｎｍ／ｍｉｎであった。
次に、このプラズマエッチング装置を用いて、低誘電率絶縁膜が堆積される半導体装置、例えば第１実施形態の製造方法によって製造される半導体装置の製造工程におけるレジストの剥離処理を行った。低誘電率絶縁膜が露出しているときの剥離工程（例えば、第１実施形態においてはレジストパターン６を剥離する工程）では反応性ガスとしてＮＨ３を用い、その他の工程（例えば、第１の層間絶縁膜２に下層配線３用に溝を形成した後にレジストを剥離する工程）では反応性ガスとしてＯ２を用いてレジストの剥離を行った。レジストの剥離工程毎にレジストのアッシングレートを測定しアッシングレートの変動をモニタしたところ、Ｏ２を用いた場合とＮＨ３を用いた場合のアッシングレートは徐々に低下しＯ２を用いた場合は約５００ｎｍ／ｍｉｎ、ＮＨ３を用いた場合は約１９０ｎｍ／ｍｉｎまでそれぞれ低下し、その後、安定した。
次に、ダミーのＳｉウェハをステージ１２に固定して上記プラズマエッチング装置のドライクリーニング処理を行った。ドライクリーニングは、クリーニングガスとしてＮＨ３を用いた。上記プラズマエッチング装置のクリーニング処理を行った直後に、低誘電率絶縁膜が堆積された半導体装置のレジストの剥離工程を行った。低誘電率絶縁膜が露出する工程では反応性ガスとしてＮＨ３を用い、その他の工程ではＯ２を用いてレジストの剥離を行った。その後、低誘電率絶縁膜が堆積された他の半導体装置のレジストの剥離工程を上記プラズマエッチング装置を用いて行い、レジストのアッシングレートが低下して安定した値となったときに、上述のクリーニング処理をクリーニング時間を変えて行うことを繰り返す実験を行った。この実験結果を図９に示す。
図９はドライクリーニング時間とアッシングガスとしてＮＨ３を用いた場合のレジストのアッシングレートとの関係を示す図である。図９において、横軸はクリーニング時間すなわちクリーニング処理中のプラズマの放電時間を示し、縦軸はレジストのアッシングレートを示す。図９から分かるように、クリーニング時間が増加するとともにレジストのアッシングレートは上昇し、４８分後には２４０ｎｍ／ｍｉｎになり、ほぼアッシングレートが低下する前の値まで回復した。なお、クリーニング時間を４８分間行った後、アッシングガスとしてＯ２を用いた場合の工程におけるレジストのアッシングレートも、ほぼアッシングレートが低下する前の値５５０ｎｍ／ｍｉｎに回復した。
次に、クリーニングガスとしてＮＨ３の代わりにＯ２を用いて上述したと同様の実験を行った。クリーニングガスとしてＯ２を用いた場合、レジストのアッシングガスとしてＯ２を用いた剥離工程におけるアッシングレートは回復したが、アッシングガスとしてＮＨ３を用いた剥離工程のアッシングレートは回復しなかった。この理由としてクリーニングガスとしてＯ２を用いた場合には、酸素イオンがプラズマエッチング装置の真空容器内の堆積物中の有機成分と反応しＣＯ、ＣＯ２、Ｈ２Ｏなどの揮発性物質に変化し除去される。十分なクリーニングにより真空容器内の堆積物中の反応成分がなくなると、酸素イオンの消費がなくなり、アッシングガスとしてＯ２を用いた剥離工程ではアッシングレートが回復する。これに対して、アッシングガスとしてＮＨ３を用いた剥離工程でアッシングレートが回復しないのは、有機成分によるアンモニウムイオンの消費はなくなったが、堆積物中に残留したＣｕ等金属不純物にアンモニウムイオンが還元反応により消費されるからである。
しかし、本実施形態のように、クリーニングガスとしてＮＨ３を用いてクリーニングを行うと、アンモニウムイオンによって堆積物中の有機成分が除去されるとともに金属不純物の表面は還元される。このため、それ以上はアンモニウムイオンが消費されなくなる。その結果、アッシングガスとしてＮＨ３を用いた剥離工程のアッシングレートが回復する。
また実際にアッシングレートが低下した状態の真空容器を大気開放し、真空容器内を確認したところ、真空容器内の部分、特にウェハ外周部の部分に堆積物の付着が認められた。Ｏ２ガスを用いてクリーニングした後に、再度大気開放し確認すると、堆積物はさほど除去されずに残っていた。これに対して、ＮＨ３ガスを用いてクリーニングした後は堆積物がほとんど除去されていた。このことから堆積物中にはＣｕ等金属不純物がかなり含まれており、そのためにＯ２ガスを用いたクリーニングだけでは堆積物を除去することができず、ＮＨ３ガスを用いてクリーニングすることで、このような堆積物の除去が可能なことがわかった。その理由としてＣｕはＮＨ３と反応しＣｕ（ＮＨ３）４という錯体を生じ、エッチングされたためではないかと考えられる。
本実施形態ではドライクリーニングを全く行わずにレジスト剥離処理を行い、かなり多量に堆積物が生じ、アッシングレートが低下しきってからクリーニングを行ったため、クリーニングに要する時間が長くなっているが、ある程度堆積物が生じた段階でクリーニング処理を行うことにより、アッシングレートの変動量も少なくクリーニング時間も短くすることができる。
なお、本実施形態ではプラズマ源として平行平板型ＲＩＥ装置を用いたが、マイクロ波や誘導結合型プラズマ源をソースプラズマに組み合わせたプラズマエッチング装置であっても差し支えない。また、第１および第２実施形態と同様に、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ、Ｒｎ等不活性ガスを添加することで、プラズマの電子密度を１０１１ｃｍ−３以下に抑制することが、Ｈ２の生成を抑えつつアンモニウムイオンを効果的に生成するうえで極めて有効である。
ＮＨ３ガスを用いたプラズマでレジストのアッシング処理後の真空容器内をドライクリーニングすることにより、真空容器内に付着した堆積物によるアッシングレートの低下を容易に回復させることができる。これにより洗浄頻度が減りプラズマエッチング装置の稼働率を向上させることが可能となり、生産性を上げることができる。
本発明の第１実施形態による半導体装置の製造工程を示す断面図である。 本発明の第１実施形態による半導体装置の製造工程を示す断面図である。 Ｎ２ガス、Ｈ２ガス又はＮＨ３ガスを用いたレジスト剥離の剥離速度を示した図である。 本発明の第１実施形態の第１変形例による半導体装置の製造工程を示す断面図である。 本発明の第１実施形態の第１変形例による半導体装置の製造工程を示す断面図である。 本発明の第１実施形態の第２変形例による半導体装置の構成を示す断面図である。 本発明の第２実施形態による半導体装置の製造方法を説明する電子密度に対するプラズマの発光強度とプラズマの強度比の特性を示す図である。 本発明の第３実施形態に適用されるプラズマエッチング装置の概略の構成を示す断面図。 クリーニング時間とレジストのアッシングレートとの関係を示す図。 Ｈ２ガスとＮ２ガスの混合ガスを用いたレジスト剥離の剥離速度を示した図である。
符号の説明
１ 半導体基板
５ 第２の層間絶縁膜（メチルシロキサン膜）
６ レジストパターン

Claims (5)

  1. 半導体基板上に低誘電率絶縁膜を形成する工程と、
    前記低誘電率絶縁膜上にレジストパターンを形成する工程と、
    前記レジストパターンをマスクとして前記低誘電率絶縁膜をエッチングする工程と、
    アンモニウムイオンによるプラズマ処理によって前記レジストパターンを剥離する工程と、
    を備えたことを特徴とする半導体装置の製造方法。
  2. 半導体基板上に低誘電率絶縁膜を形成する工程と、
    前記低誘電率絶縁膜上にレジストパターンを形成する工程と、
    前記レジストパターンをマスクとして前記低誘電率絶縁膜をエッチングする工程と、
    ＮＨ３、ＨＣＮからなる群から選ばれた窒素化合物ガスをプラズマにより励起した窒素活性種による、プラズマの電子密度が１×１０１１ｃｍ−３以下となるプラズマ処理によって前記レジストパターンを剥離する工程と、
    を備えたことを特徴とする半導体装置の製造方法。
  3. 前記レジストパターンを剥離する工程は、
    Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ、Ｒｎよりなる群から選ばれた不活性ガスをプラズマ処理中に添加することを特徴とする請求項１または２記載の半導体装置の製造方法。
  4. 前記低誘電率絶縁膜内に複数の配線を形成する工程をさらに備え、
    前記低誘電率絶縁膜は空孔を有し、この空孔の直径は前記配線の配線間隔の５％以下であることを特徴とする請求項１乃至３のいずれかに記載の半導体装置の製造方法。
  5. 基板表面に形成されたレジストを真空容器内でプラズマエッチングにより剥離するプラズマエッチング装置のクリーニング方法であって、
    ＮＨ３ガスを前記真空容器内に供給する工程と、
    前記真空容器内でプラズマを生成させ、前記真空容器内に付着した堆積物を除去する工程と、
    を備えたことを特徴とするプラズマエッチング装置のクリーニング方法。
JP2004105896A 2003-05-13 2004-03-31 半導体装置の製造方法およびプラズマエッチング装置のクリーニング方法 Pending JP2004363558A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004105896A JP2004363558A (ja) 2003-05-13 2004-03-31 半導体装置の製造方法およびプラズマエッチング装置のクリーニング方法
TW093111908A TW200425251A (en) 2003-05-13 2004-04-28 Method for producing semiconductor device and method for cleaning plasma etching device
CNA2004100381565A CN1551307A (zh) 2003-05-13 2004-05-11 半导体器件的制造方法和等离子体蚀刻装置的清洁方法
US10/843,508 US20050009356A1 (en) 2003-05-13 2004-05-12 Method of manufacturing semiconductor device and method of cleaning plasma etching apparatus used therefor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003134714 2003-05-13
JP2004105896A JP2004363558A (ja) 2003-05-13 2004-03-31 半導体装置の製造方法およびプラズマエッチング装置のクリーニング方法

Publications (1)

Publication Number Publication Date
JP2004363558A true JP2004363558A (ja) 2004-12-24

Family

ID=33566701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004105896A Pending JP2004363558A (ja) 2003-05-13 2004-03-31 半導体装置の製造方法およびプラズマエッチング装置のクリーニング方法

Country Status (4)

Country Link
US (1) US20050009356A1 (ja)
JP (1) JP2004363558A (ja)
CN (1) CN1551307A (ja)
TW (1) TW200425251A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008545253A (ja) * 2005-05-10 2008-12-11 ラム リサーチ コーポレーション 通常の低ｋ誘電性材料および／または多孔質の低ｋ誘電性材料の存在下でのレジスト剥離のための方法
JP2009105272A (ja) * 2007-10-24 2009-05-14 Tokyo Electron Ltd プラズマエッチング方法及び記憶媒体
JP2012023245A (ja) * 2010-07-15 2012-02-02 Renesas Electronics Corp 半導体装置及びその製造方法
JP2015529014A (ja) * 2012-07-16 2015-10-01 マットソン テクノロジー インコーポレイテッドＭａｔｔｓｏｎ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． 純還元性プラズマ中で高アスペクト比のフォトレジストを除去する方法
CN106252274A (zh) * 2015-06-11 2016-12-21 瑞萨电子株式会社 半导体器件的制造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7253116B2 (en) * 2004-11-18 2007-08-07 International Business Machines Corporation High ion energy and reative species partial pressure plasma ash process
US7393795B2 (en) * 2006-02-01 2008-07-01 Applied Materials, Inc. Methods for post-etch deposition of a dielectric film
JP4675258B2 (ja) * 2006-02-22 2011-04-20 富士通セミコンダクター株式会社 半導体装置の製造方法および半導体装置
JP2008053507A (ja) * 2006-08-25 2008-03-06 Matsushita Electric Ind Co Ltd ドライエッチング方法
US20090078675A1 (en) * 2007-09-26 2009-03-26 Silverbrook Research Pty Ltd Method of removing photoresist
WO2009039551A1 (en) * 2007-09-26 2009-04-02 Silverbrook Research Pty Ltd Method of removing photoresist
JP2009188257A (ja) * 2008-02-07 2009-08-20 Tokyo Electron Ltd プラズマエッチング方法及びプラズマエッチング装置並びに記憶媒体
US8030957B2 (en) 2009-03-25 2011-10-04 Aehr Test Systems System for testing an integrated circuit of a device and its method of use
JP2016178222A (ja) * 2015-03-20 2016-10-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6277733B1 (en) * 1998-10-05 2001-08-21 Texas Instruments Incorporated Oxygen-free, dry plasma process for polymer removal
US6316354B1 (en) * 1999-10-26 2001-11-13 Lsi Logic Corporation Process for removing resist mask of integrated circuit structure which mitigates damage to underlying low dielectric constant silicon oxide dielectric layer
US6440864B1 (en) * 2000-06-30 2002-08-27 Applied Materials Inc. Substrate cleaning process
US6455431B1 (en) * 2000-08-01 2002-09-24 Applied Materials Inc. NH3 plasma descumming and resist stripping in semiconductor applications
JP2002261092A (ja) * 2001-02-27 2002-09-13 Nec Corp 半導体装置の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008545253A (ja) * 2005-05-10 2008-12-11 ラム リサーチ コーポレーション 通常の低ｋ誘電性材料および／または多孔質の低ｋ誘電性材料の存在下でのレジスト剥離のための方法
JP2014090192A (ja) * 2005-05-10 2014-05-15 Lam Research Corporation 通常の低ｋ誘電性材料および／または多孔質の低ｋ誘電性材料の存在下でのレジスト剥離のための方法
JP2009105272A (ja) * 2007-10-24 2009-05-14 Tokyo Electron Ltd プラズマエッチング方法及び記憶媒体
JP2012023245A (ja) * 2010-07-15 2012-02-02 Renesas Electronics Corp 半導体装置及びその製造方法
US9337093B2 (en) 2010-07-15 2016-05-10 Renesas Electronics Corporation Method of manufacturing semiconductor device
JP2015529014A (ja) * 2012-07-16 2015-10-01 マットソン テクノロジー インコーポレイテッドＭａｔｔｓｏｎ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． 純還元性プラズマ中で高アスペクト比のフォトレジストを除去する方法
CN106252274A (zh) * 2015-06-11 2016-12-21 瑞萨电子株式会社 半导体器件的制造方法

Also Published As

Publication number Publication date
TW200425251A (en) 2004-11-16
CN1551307A (zh) 2004-12-01
US20050009356A1 (en) 2005-01-13

Similar Documents

Publication Publication Date Title
US10354888B2 (en) Method and apparatus for anisotropic tungsten etching
US7575007B2 (en) Chamber recovery after opening barrier over copper
US7807579B2 (en) Hydrogen ashing enhanced with water vapor and diluent gas
US5399237A (en) Etching titanium nitride using carbon-fluoride and carbon-oxide gas
US9478432B2 (en) Silicon oxide selective removal
US7163896B1 (en) Biased H2 etch process in deposition-etch-deposition gap fill
US6489248B2 (en) Method and apparatus for etch passivating and etching a substrate
EP3038142A1 (en) Selective nitride etch
JP4919871B2 (ja) エッチング方法、半導体装置の製造方法および記憶媒体
JPH08264510A (ja) シリコン窒化膜のエッチング方法およびエッチング装置
KR100727205B1 (ko) 플라즈마 성막 방법 및 그 장치
JP2004363558A (ja) 半導体装置の製造方法およびプラズマエッチング装置のクリーニング方法
JPH11340211A (ja) 基板処理方法および基板処理装置
KR20010032168A (ko) 플라즈마 박막 증착 방법
KR100838502B1 (ko) 반도체 장치의 제조 방법
JP4504684B2 (ja) エッチング方法
US20030235993A1 (en) Selective etching of low-k dielectrics
JP4209253B2 (ja) フッ素添加カーボン膜の形成方法
TW202125627A (zh) 形成氣隙的系統及方法
JP2003168676A (ja) 有機絶縁膜のエッチング方法
US6492279B1 (en) Plasma etching methods
US6716740B2 (en) Method for depositing silicon oxide incorporating an outgassing step
US20160068969A1 (en) Integrated processing for microcontamination prevention
JP3963295B2 (ja) ケミカルドライエッチング方法
TWI837338B (zh) 基板處理方法及基板處理裝置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050419

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050930

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060210