TWI837338B - 基板處理方法及基板處理裝置 - Google Patents
基板處理方法及基板處理裝置 Download PDFInfo
- Publication number
- TWI837338B TWI837338B TW109111236A TW109111236A TWI837338B TW I837338 B TWI837338 B TW I837338B TW 109111236 A TW109111236 A TW 109111236A TW 109111236 A TW109111236 A TW 109111236A TW I837338 B TWI837338 B TW I837338B
- Authority
- TW
- Taiwan
- Prior art keywords
- film
- gas
- etching
- substrate
- silicon
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 86
- 238000003672 processing method Methods 0.000 title claims description 27
- 238000005530 etching Methods 0.000 claims abstract description 151
- 238000000034 method Methods 0.000 claims abstract description 97
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 71
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 71
- 239000010703 silicon Substances 0.000 claims abstract description 71
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims abstract description 13
- 239000007789 gas Substances 0.000 claims description 262
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 60
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 57
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 38
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 38
- 239000002243 precursor Substances 0.000 claims description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- 239000005416 organic matter Substances 0.000 claims description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- -1 fluorocarbon compound Chemical class 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- 238000000354 decomposition reaction Methods 0.000 claims 1
- 238000002848 electrochemical method Methods 0.000 claims 1
- 230000007423 decrease Effects 0.000 abstract description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 22
- 239000007795 chemical reaction product Substances 0.000 description 14
- 238000000151 deposition Methods 0.000 description 13
- 230000008021 deposition Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 210000004379 membrane Anatomy 0.000 description 9
- 239000012528 membrane Substances 0.000 description 9
- 230000001681 protective effect Effects 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 239000002826 coolant Substances 0.000 description 6
- 238000001816 cooling Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 230000003667 anti-reflective effect Effects 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 5
- 238000004380 ashing Methods 0.000 description 4
- GYQWAOSGJGFWAE-UHFFFAOYSA-N azane tetrafluorosilane Chemical compound N.[Si](F)(F)(F)F GYQWAOSGJGFWAE-UHFFFAOYSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000005260 corrosion Methods 0.000 description 4
- 230000007797 corrosion Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 101000827703 Homo sapiens Polyphosphoinositide phosphatase Proteins 0.000 description 3
- 102100023591 Polyphosphoinositide phosphatase Human genes 0.000 description 3
- 101100233916 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) KAR5 gene Proteins 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000010494 dissociation reaction Methods 0.000 description 3
- 230000005593 dissociations Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000006557 surface reaction Methods 0.000 description 2
- BSYNRYMUTXBXSQ-UHFFFAOYSA-N Aspirin Chemical compound CC(=O)OC1=CC=CC=C1C(O)=O BSYNRYMUTXBXSQ-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 235000002918 Fraxinus excelsior Nutrition 0.000 description 1
- 101001121408 Homo sapiens L-amino-acid oxidase Proteins 0.000 description 1
- 102100026388 L-amino-acid oxidase Human genes 0.000 description 1
- 229910004014 SiF4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- FAPWRFPIFSIZLT-UHFFFAOYSA-M Sodium chloride Chemical compound [Na+].[Cl-] FAPWRFPIFSIZLT-UHFFFAOYSA-M 0.000 description 1
- AJROUILWTHWZFO-UHFFFAOYSA-N [F-].[NH4+].[Si] Chemical compound [F-].[NH4+].[Si] AJROUILWTHWZFO-UHFFFAOYSA-N 0.000 description 1
- 239000002956 ash Substances 0.000 description 1
- 210000002469 basement membrane Anatomy 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229930195733 hydrocarbon Natural products 0.000 description 1
- 150000002430 hydrocarbons Chemical class 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000013049 sediment Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 description 1
- 239000011780 sodium chloride Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
- C09K13/00—Etching, surface-brightening or pickling compositions
- C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
- C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32715—Workpiece holder
- H01J37/32724—Temperature
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0338—Process specially adapted to improve the resolution of the mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67069—Apparatus for fluid treatment for etching for drying etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
- H01L21/67109—Apparatus for thermal treatment mainly by convection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
- H01J2237/2001—Maintaining constant desired temperature
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/32—Processing objects by plasma generation
- H01J2237/33—Processing objects by plasma generation characterised by the type of processing
- H01J2237/334—Etching
- H01J2237/3343—Problems associated with etching
- H01J2237/3347—Problems associated with etching bottom of holes or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32082—Radio frequency generated discharge
- H01J37/32174—Circuits specially adapted for controlling the RF discharge
- H01J37/32183—Matching circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/3244—Gas supply means
- H01J37/32449—Gas control, e.g. control of the gas flow
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32623—Mechanical discharge control means
- H01J37/32633—Baffles
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32623—Mechanical discharge control means
- H01J37/32651—Shields, e.g. dark space shields, Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
- H01L21/6833—Details of electrostatic chucks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Plasma & Fusion (AREA)
- Materials Engineering (AREA)
- Organic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Plasma Technology (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本發明之課題在於,在不封閉遮罩之開口部之情況下使遮罩之基底膜縮小。
本發明提供一種基板處理方法,其包含:準備基板之工序,該基板具有作為含矽膜之第1膜、及形成於上述第1膜之上且具有第2開口部之第2膜;將基板之溫度控制為-30℃以下之工序;及通過上述第2開口部對上述第1膜進行蝕刻之工序;且對上述第1膜進行蝕刻之工序係使用包含碳氟化合物氣體之第1處理氣體之電漿,以形成於上述第1膜之第1開口部之剖面形狀隨著蝕刻進行而變小之方式將上述第1膜形成為錐形形狀。
Description
本發明係關於一種基板處理方法及基板處理裝置。
隨著晶圓處理中之微細化,有形成於晶圓上之配線之線寬或接觸孔之直徑等變小的傾向。因此,提出有可將蝕刻對象膜蝕刻為更微細之線寬或接觸孔之圖案的電漿蝕刻方法。
例如,專利文獻1提出如下方法,即,於對作為氧化矽膜之中間層進行蝕刻時,藉由使中間層之底部之開口部的尺寸小於形成於中間層之上層之抗蝕層的對應之圖案開口部之尺寸,而對中間層之下層之有機膜層較細地蝕刻。
[專利文獻1]日本專利特開2007-005377號公報
然而,於將遮罩圖案轉印於作為基底膜之蝕刻對象膜時,若使用具有沈積性前驅物之處理氣體一面使沈積物附著於圖案一面進行蝕刻,則有因附著於遮罩之開口上部之沈積物而造成遮罩的開口於橫寬上被封閉之顧慮。
本發明可於不封閉遮罩之開口部之情況下使遮罩之基底膜縮小。
根據本發明之一態樣,提供一種基板處理方法,其包含:準備基板之工序,該基板具有作為含矽膜之第1膜、及形成於上述第1膜之上且具有第2開口部之第2膜;將基板之溫度控制為-30℃以下之工序;及通過上述第2開口部對上述第1膜進行蝕刻之工序;且對上述第1膜進行蝕刻之工序係使用包含碳氟化合物氣體之第1處理氣體之電漿,以形成於上述第1膜之第1開口部之剖面形狀隨著蝕刻進行而變小之方式將上述第1膜形成為錐形形狀。
根據一態樣,可於不封閉藉由蝕刻而形成之膜之開口部的情況下使開口部之寬度變小。
1:基板處理裝置
10:處理容器
10s:內部空間
12:處理容器本體
12e:排氣口
12g:閘閥
12p:通路
13:支持部
14:載置台
16:電極板
18:下部電極
18f:流路
20:靜電吸盤
20p:直流電源
20s:開關
22a:配管
22b:配管
24:氣體供給管線
25:邊緣環
30:上部電極
32:構件
34:頂板
34a:氣體噴出孔
36:支持體
36a:氣體擴散室
36b:氣體孔
36c:氣體導入口
38:氣體供給管
40:氣體源群
42:閥群
44:流量控制器群
46:防護罩
48:擋板
50:排氣裝置
52:排氣管
62:第1高頻電源
64:第2高頻電源
66:匹配器
68:匹配器
70:電源
80:控制部
90:矽基板
91:矽氮化膜
92:矽氧化膜
93:有機膜
94:含矽抗反射膜
95:光阻劑
96:第2開口部
97:第1開口部
98:開口部
99:孔
100:矽基板
101:雜質層
102:閘
103:矽氮化膜
104a:矽氧化膜
104b:矽氧化膜
105:第2開口部
106:遮罩層
107:矽氮化膜
109:孔
110:沈積物
111:配線層
120:閘
121:矽氮化膜
122:Low-k膜
122a:Low-k膜
122b:Low-k膜
122c:Low-k膜
123:遮罩
124:第2開口部
A:TOP CD值
B:TOP CD值
C:TOP CD值
P:距離
Q:距離
S1:步驟
S2:步驟
S3:步驟
S4:步驟
S5:步驟
S6:步驟
S7:步驟
S8:步驟
S9:步驟
S10:步驟
S:框
W:基板
圖1係表示一實施形態之基板處理裝置之一例之剖面模式圖。
圖2(a)、(b)係表示針對一實施形態之積層構造1之蝕刻工序之概要之圖。
圖3(a)~(d)係依序表示針對一實施形態之積層構造1之各層之蝕刻工序之圖。
圖4(a)、(b)係將一實施形態之蝕刻工序之結果之一例與比較例進行比較而示出之圖。
圖5係表示一實施形態之蝕刻工序中之H2之添加量與開口封閉之關係之圖。
圖6係模式性表示一實施形態之蝕刻工序中所使用之氣體種類與沈積狀態之圖。
圖7係用以對一實施形態之蝕刻工序中之表面反應進行說明之圖。
圖8係表示一實施形態之基板處理方法之一例之流程圖。
圖9(a)~(g)係依序表示針對一實施形態之積層構造2之各層之蝕刻工序之圖。
圖10(a)~(c)係依序表示針對一實施形態之積層構造3之各層之蝕刻工序之圖。
以下,參照圖式對用以實施本發明之形態進行說明。各圖式中對相同構成部分附上相同符號,有時省略重複說明。
使用圖1對一實施形態之基板處理裝置1進行說明。圖1係表示一實施形態之基板處理裝置1之一例之剖面模式圖。
基板處理裝置1具備處理容器10。處理容器10於其中提供內部空間10s。處理容器10包含處理容器本體12。處理容器本體12具有大致圓筒形狀。處理容器本體12例如由鋁形成。於處理容器本體12之內壁面上設置有具有耐腐蝕性之膜。該膜可為氧化鋁、氧化釔等陶瓷。
於處理容器本體12之側壁形成有通路12p。基板W通過通路12p於內部空間10s與處理容器10之外部之間搬送。通路12p藉由沿處理容器本體12之側壁設置之閘閥12g開閉。
於處理容器本體12之底部上設置有支持部13。支持部13由絕緣材料形成。支持部13具有大致圓筒形狀。支持部13於內部空間10s中自處理容器本體12之底部向上方延伸。支持部13於上部具有載置台14。載置台14於內部空間10s中以支持基板W之方式構成。
載置台14具有下部電極18及靜電吸盤20。載置台14還可具有電極板16。電極板16由鋁等導體形成,具有大致圓盤形狀。下部電極18設置於電極板16上。下部電極18由鋁等導體形成,具有大致圓盤形狀。下部電極18與電極板16電性連接。
靜電吸盤20設置於下部電極18上。於靜電吸盤20之上表面載置基板W。靜電吸盤20具有本體及電極。靜電吸盤20之本體具有大致圓盤形狀,由介電體形成。靜電吸盤20之電極為膜狀電極,設置於靜電吸盤20之本體內。靜電吸盤20之電極經由開關20s與直流電源20p連接。當對靜電吸盤20之電極施加來自直流電源20p之直流電壓時,於靜電吸盤20與基板W之間產生靜電引力。藉由該靜電引力而將基板W保持於靜電吸盤20。
於下部電極18之周緣部上,以包圍基板W之邊緣之方式配置有邊緣環25。邊緣環25亦被稱為聚焦環。邊緣環25使對基板W之電漿處理之面內均勻性提高。邊緣環25可由矽、碳化矽或石英等形成。
於下部電極18之內部設置有流路18f。對流路18f自設置於處理容器10之外部之冷卻器單元(未圖示)經由配管22a供給冷卻介質。供給至流路18f之鹽水等冷卻介質經由配管22b返回至冷卻器單元。基板處理裝置1中,載置於靜電吸盤20上之基板W之溫度藉由冷卻介質與下部電極18之熱交換而調整。再者,自冷卻器單元供給之冷卻介質不僅冷卻下部電極18,而且亦作為加熱下部電極18之溫度調整用之介質發揮功能。又,以使設置於靜電吸盤20(下部電極18)之溫度感測器(未圖示)之值成為特定溫度之方式,藉由冷卻器單元而調整冷卻介質(溫度調整用之介質)之溫度。
於基板處理裝置1設置有氣體供給管線24。氣體供給管線24將來自導熱氣體供給機構之導熱氣體(例如He氣體)供給至靜電吸盤20之上表面與基板W之背面之間。
基板處理裝置1還具備上部電極30。上部電極30設置於載置台14之上方。上部電極30隔著構件32支持於處理容器本體12之上部。構件32由具有絕緣性之材料形成。上部電極30與構件32封閉處理容器本體12之上部開口。
上部電極30可包含頂板34及支持體36。頂板34之下表面為內部空間10s側之下表面,劃分內部空間10s。頂板34可由產生之焦耳熱較少之低電阻之導電體或半導體形成。頂板34具有將頂板34於其板厚方向貫通之複數個氣體噴出孔34a。
支持體36支持頂板34使之裝卸自由。支持體36由鋁等導電性材料形成。於支持體36之內部設置有氣體擴散室36a。支持體36具有自氣體擴散室36a向下方延伸之複數個氣體孔36b。複數個氣體孔36b分別連通於複數個氣體噴出孔34a。於支持體36形成有氣體導入口36c。氣體導入口36c連接於氣體擴散室36a。於氣體導入口36c連接有氣體供給管38。
於氣體供給管38連接有閥群42、流量控制器群44、及氣體源群40。氣體源群40、閥群42、及流量控制器群44構成氣體供給部。氣體源群40包含複數個氣體源。閥群42包含複數個開閉閥。流量控制器群44包含複數個流量控制器。流量控制器群44之複數個流量控制器之各者為質量流量控制器或壓力控制式之流量控制器。氣體源群40之複數個氣體源之各者,經由閥群42之對應之開閉閥、及流量控制器群44之對應之流量控制器而
與氣體供給管38連接。
基板處理裝置1中,沿處理容器本體12之內壁面及支持部13之外周裝卸自由地設置有防護罩46。防護罩46防止反應產物附著於處理容器本體12。防護罩46藉由例如於由鋁形成之母材之表面形成具有耐腐蝕性之膜而構成。具有耐腐蝕性之膜可由氧化釔等陶瓷形成。
於支持部13與處理容器本體12之側壁之間設置有擋板48。擋板48藉由例如於由鋁形成之母材之表面形成具有耐腐蝕性之膜(氧化釔等之膜)而構成。於擋板48形成有複數個貫通孔。於擋板48之下方、且處理容器本體12之底部設置有排氣口12e。於排氣口12e經由排氣管52而連接有排氣裝置50。排氣裝置50包含壓力調整閥及渦輪分子泵等真空泵。
基板處理裝置1具備第1高頻電源62及第2高頻電源64。第1高頻電源62為產生第1高頻電力(以下,亦稱為「HF功率」)之電源。第1高頻電力具有適於產生電漿之頻率。第1高頻電力之頻率為27MHz~100MHz之範圍內之頻率,例如為40MHz。第1高頻電源62經由匹配器66及電極板16而與下部電極18連接。匹配器66具有用以使第1高頻電源62之輸出阻抗與負載側(下部電極18側)之阻抗匹配之電路。再者,第1高頻電源62亦可經由匹配器66而與上部電極30連接。第1高頻電源62構成一例之電漿產生部。
第2高頻電源64為產生第2高頻電力(以下,亦稱為「LF功率」)之電
源。第2高頻電力具有較第1高頻電力之頻率低之頻率。於一同使用第1高頻電力與第2高頻電力之情形時,第2高頻電力作為用以對基板W饋入離子之偏壓電壓用之高頻電力使用。第2高頻電力之頻率例如為400kHz~13.56MHz之範圍內之頻率,例如亦可為13.56MHz。第2高頻電源64經由匹配器68及電極板16而與下部電極18連接。匹配器68具有用以使第2高頻電源64之輸出阻抗與負載側(下部電極18側)之阻抗匹配之電路。
再者,亦可不使用第1高頻電力,而使用第2高頻電力,即僅使用單一高頻電力產生電漿。該情形時,第2高頻電力之頻率亦可為較13.56MHz大之頻率,例如為40MHz。又,該情形時,第2高頻電源64構成一例之電漿產生部,基板處理裝置1亦可不具備第1高頻電源62及匹配器66。
於基板處理裝置1中,將氣體自氣體供給部供給至內部空間10s而產生電漿。又,藉由供給第1高頻電力及/或第2高頻電力而於上部電極30與下部電極18之間產生高頻電場。藉由產生之高頻電場而自氣體產生電漿。
基板處理裝置1具有電源70。電源70與上部電極30連接。電源70對上部電極30施加用以將內部空間10s內存在之正離子饋入至頂板34之直流電壓。施加至上部電極30之直流電壓為-1000V以上且0V以下。
基板處理裝置1還可具備控制部80。控制部80可為具備處理器、記憶體等記憶部、輸入裝置、顯示裝置、信號之輸入輸出接口等之電腦。控制
部80控制基板處理裝置1之各部。關於控制部80,可由操作員使用輸入裝置進行指令之輸入操作等以管理基板處理裝置1。又,關於控制部80,可藉由顯示裝置可視顯示基板處理裝置1之運行狀況。進而,記憶部中儲存有控制程式及製程配方資料。控制程式藉由處理器執行以於基板處理裝置1執行各種處理。處理器執行控制程式,依照製程配方資料控制基板處理裝置1之各部。
接下來,參照圖2及圖3對使用上述構成之基板處理裝置1之晶圓W之蝕刻處理進行說明。圖2係表示對積層構造1實施一實施形態之蝕刻處理之概要之圖。圖3係表示針對圖2(a)所示之積層構造1之各層之蝕刻工序之一例之圖。
圖2(a)及圖3(a)中表示實施蝕刻處理之晶圓W上之積層構造1。積層構造1為形成於晶圓W上之複數個膜之構造之一例。如圖2(a)所示,積層構造1中,於矽基板90之上,自下而上依序積層有矽氮化膜91、矽氧化膜92、有機膜93、含矽抗反射膜94、光阻劑95。圖3(a)中,未積層矽氮化膜91,但矽氮化膜91可有可無。
光阻劑95、含矽抗反射膜94、有機膜93可作為遮罩發揮功能。光阻劑95具有第2開口部96。第2開口部96自光阻劑95之上表面觀察規則排列,藉由光微影工序而圖案化。含矽抗反射膜94以光阻劑95為遮罩進行蝕刻,藉此,於含矽抗反射膜94形成第1開口部97。含矽抗反射膜94為作
為含矽膜之第1膜之一例。光阻劑95形成於第1膜之上,為具有第2開口部之第2膜之一例。
作為第1膜即含矽膜之一例,亦可為包含烴等有機物之矽氧化膜。又,亦可為SiON般之氮化氧化矽膜。該等於在光微影工序中於光阻劑95形成第2開口部96作為曝光圖案時,作為抗反射膜材料來使用。
有機膜93為藉由旋塗碳(spin on carbon)形成於矽氧化膜92上之塗佈膜。又,有機膜93亦可為藉由化學氣相沈積(CVD:Chemical Vapor Deposition)法沈積於矽氧化膜92上之非晶形碳。有機膜93、含矽抗反射膜94、光阻劑95作為遮罩發揮功能,於對矽氧化膜92進行蝕刻時,對矽氧化膜92蝕刻直至於蝕刻之凹部之底部露出矽氮化膜91為止。
首先,通過光阻劑95之第2開口部96對含矽抗反射膜94進行蝕刻。以下示出含矽抗反射膜94之蝕刻時之製程條件。
壓力:50mT(6.67Pa)
HF功率/LF功率:300W/300W
氣體種類:CF4、H2(進行3種實驗,即不添加H2、以CF4:H2=25:3或25:6之比例添加H2)
晶圓溫度:可變
再者,供給之CF4氣體、及CF4氣體與H2氣體之混合氣體為第1處理
氣體之一例。亦可於CF4氣體中添加SF6氣體或NF3氣體之類之含F氣體。
再者,晶圓溫度係藉由利用冷卻器單元調整為特定溫度之靜電吸盤20之溫度經由靜電吸盤20之表面及導熱氣體導熱至晶圓而被調整。然而,晶圓暴露於藉由電漿激發用之第1高頻電力而產生之電漿中,來自電漿之光或藉由偏壓電壓用之第2高頻電力而饋入之離子照射至晶圓,因此存在晶圓之溫度,特別是晶圓之面向電漿之表面溫度高於經調整的靜電吸盤20之溫度之情形。又,存在即便因來自經溫度調整之對向電極或腔室側壁之輻射熱亦會導致晶圓之溫度上升的情形。因此,若可測定蝕刻處理中之實際之晶圓溫度,或者可根據製程條件推測靜電吸盤20之調整溫度與實際之晶圓表面溫度之溫度差,則亦可降低靜電吸盤20之調整溫度之設定以於預先規定的溫度範圍調整晶圓溫度。再者,若為第1高頻電力及第2高頻電力之輸出較小之條件等推測靜電吸盤20之調整溫度與實際之晶圓表面溫度之溫度差較小,則亦可將晶圓溫度與靜電吸盤20之溫度視為同等。
蝕刻含矽抗反射膜94之後,以含矽抗反射膜94為遮罩對有機膜93進行蝕刻。以下示出有機膜93之蝕刻時之製程條件。
壓力:15mT(2.00Pa)
HF功率/LF功率:100W/750W
氣體種類:N2、H2
晶圓溫度:可變
再者,以下說明中,「極低溫」係指-30℃以下之溫度,「常溫」係指0℃以上之溫度。又,供給之N2氣體與H2氣體之混合氣體為第2處理氣體之一例。作為第2處理氣體之其他例,亦可使用O2氣體、O2氣體與CO2氣體之混合氣體、O2氣體與SO2氣體之混合氣體、O2氣體與COS氣體之混合氣體等。
有機膜93之蝕刻並非必須於極低溫進行,亦可於常溫進行,但藉由設為極低溫環境,可獲得量產性及進而蝕刻時CD(critical dimension,臨界尺寸)值縮小之效果。因此,較佳為將晶圓溫度控制為極低溫。再者,有機膜93之蝕刻時之氣體種類並不限定於N2氣體與H2氣體之混合氣體,亦可使用O2氣體與CO2氣體之混合氣體、O2氣體與SO2氣體之混合氣體、O2氣體與COS氣體之混合氣體等。
蝕刻有機膜93之後,以有機膜93為遮罩對矽氧化膜92進行蝕刻。以下示出矽氧化膜92之蝕刻時之製程條件。
壓力:25mT(3.33Pa)
HF功率/LF功率:0W/800W
氣體種類:CF4、H2
晶圓溫度:-45℃
矽氧化膜92之蝕刻並非必須於極低溫進行,亦可於常溫進行。但藉由設為極低溫環境,可獲得蝕刻時產生之反應產物附著於經蝕刻之矽氧化
膜92之內壁所帶來的保護效果,從而可抑制於矽氧化膜92之側壁之蝕刻。因此,較佳為將晶圓溫度控制為極低溫。極低溫下易於將矽氧化膜92之蝕刻形狀維持為垂直形狀。因此,為了獲得蝕刻形狀之縮小效果,較佳為於極低溫進行蝕刻。再者,矽氧化膜92之蝕刻時之氣體種類並不限定於此,亦可使用C4F6氣體與O2氣體與Ar氣體之混合氣體、C4F8氣體與O2氣體與Ar氣體之混合氣體等。
將依照以上製程條件對含矽抗反射膜94→有機膜93→矽氧化膜92進行蝕刻之結果之一例示於圖2(b)。圖2(b)之橫軸表示含矽抗反射膜94及有機膜93之蝕刻時之晶圓溫度。圖2(b)之縱軸表示CD(以下稱為「TOP(頂部)CD」)值,該CD值表示對矽氧化膜92蝕刻直至露出矽氮化膜91之後,進而藉由灰化將有機膜93去除之後的框內所示之矽氧化膜92之上端之開口部之寬度(參照圖2(a))。
圖2(b)所示之A表示含矽抗反射膜94之蝕刻工序中僅供給CF4氣體而不添加H2氣體之情形時之TOP CD值。B表示含矽抗反射膜94之蝕刻時於CF4氣體中以CF4:H2=25:3之比添加H2氣體之情形時的TOP CD值。C表示含矽抗反射膜94之蝕刻時於CF4氣體中以CF4:H2=25:6之比添加H2氣體之情形時的TOP CD值。
根據圖2(b)所示之結果,於虛線所示之框S內之-30℃以下之區域「以下,亦稱為「極低溫區域」)中,CD值成為約13nm以下,較於常溫進行蝕刻時,TOP CD值縮小。具體而言,如圖2(a)所示,相對於光阻劑95之
第2開口部96之寬度即CD值為28nm,TOP CD值於A所示之未於CF4添加H2之情形時成為13.5nm以下。即,含矽抗反射膜94之蝕刻工序中,藉由於極低溫區域供給包含CF4氣體之氣體(以下,亦稱為「第1處理氣體」),可使TOP CD值縮小。
進而,B所示之於CF4添加有H2之情形時,極低溫區域中TOP CD值未達10nm。根據以上得知,含矽抗反射膜94之蝕刻工序中於CF4添加有H2之情形,與未於CF4添加H2之情形相比可使TOP CD值明顯縮小。
藉此,自圖3(a)之初始狀態對圖3(b)所示之含矽抗反射膜94進行蝕刻之工序中,使用包含CF4氣體之第1處理氣體之電漿,且將晶圓溫度控制為-30℃以下。而且,通過第2開口部96對含矽抗反射膜94進行蝕刻。
藉此,如圖3(b)所示,以形成於含矽抗反射膜94之第1開口部97之CD值隨著蝕刻進行而變小之方式將含矽抗反射膜94之剖面形成為錐形形狀。即,以含矽抗反射膜94之第1開口部97之與光阻劑95為相反側的尺寸小於光阻劑95側之第1開口部97之尺寸之方式,將含矽抗反射膜94之剖面形成為錐形形狀。藉此,可將矽氧化膜92之蝕刻中之TOP CD值縮小至光阻劑95的第2開口部26之CD值之一半以下,可於縮小之凹部形成小接點。進而,藉由供給包含H2氣體之第1處理氣體,與未於CF4添加H2之情形相比,可使含矽抗反射膜94之第1開口部97之剖面傾斜更大,可進一步提高使TOP CD值縮小之效果。
又,含矽抗反射膜94之蝕刻時未於CF4添加H2之情形及於CF4以CF4:H2=25:3之比添加H2之情形的任一情形均如圖3(c)所示,含矽抗反射膜94之第1開口部97不封閉。進而通過形成於有機膜93之開口部98對圖3(d)所示之矽氧化膜92進行蝕刻之工序中,可於不使開口部98於橫寬上封閉之情況下對矽氧化膜92蝕刻直至露出矽氮化膜91為止。但,於CF4中以CF4:H2=25:6之比添加H2之情形時,極低溫環境下CD值向變小之方向較大變動,未於矽氧化膜92之上端形成開口部,因此圖2(b)中無法示出極低溫環境下之CD值。
圖4係將一實施形態之蝕刻工序之結果之一例與比較例進行比較而示出之圖。圖4(a)表示執行積層構造1之本實施形態之各蝕刻工序,形成於圖3(d)所示之藉由灰化去除有機膜93之後的矽氧化膜92之孔99之俯視圖之一例。圖4(b)表示執行積層構造1之比較例之各蝕刻工序,形成於矽氧化膜92之孔109之俯視圖之一例。
比較例之積層構造1之含矽抗反射膜94之蝕刻工序中,於分別將晶圓溫度控制為-45℃、0℃、30℃而供給CHF3氣體與CF4氣體之方面,與供給CF4氣體或CF4氣體與H2氣體之本實施形態不同。有機膜93及矽氧化膜92之蝕刻工序中之製程條件,與本實施形態之對應之有機膜93及矽氧化膜92之蝕刻工序之製程條件相同。
執行比較例之蝕刻工序之結果,於晶圓溫度為0℃及30℃之情形時,矽氧化膜92之TOP CD值可縮小至10nm左右,但孔109之開口部未規則排
列,觀察到一部分孔109未形成於矽氧化膜92之形狀(盲孔)。即,表示未將矽氧化膜92蝕刻為與圖案化於光阻劑95之第2開口部相同之圖案。認為其原因在於,由含矽抗反射膜94之蝕刻時產生之反應產物封閉了一部分遮罩。又,晶圓溫度為-45℃之情形時,蝕刻時產生之反應產物之量進一步增加,成為完全沒有本應形成於矽氧化膜92上之孔109之狀態。
與此相對,執行本實施形態之蝕刻工序之結果,於晶圓溫度為0℃及30℃之情形時,孔99之開口部規則排列,未觀察到盲孔。但,即便於CF4氣體中添加H2氣體,TOP CD值亦不會成為10nm以下,縮小量有極限。另一方面,於晶圓溫度為-45℃之情形時,可避免孔99之盲孔,使矽氧化膜92之TOP CD值小於10nm,並且可將矽氧化膜92蝕刻為與圖案化於光阻劑95之第2開口部相同之圖案。
根據以上所述,為了於不封閉光阻劑95之第2開口部96之情況下使含矽抗反射膜94縮小,而於對含矽抗反射膜94進行蝕刻之工序中,需要將晶圓溫度控制為-30℃以下之極低溫。另一方面,於對有機膜93進行蝕刻之工序及對矽氧化膜92進行蝕刻之工序中,並非必須將晶圓溫度設為極低溫,可為-30℃以下之極低溫,亦可為-30℃以上。但,如上所述,即便於對有機膜93進行蝕刻之工序及對矽氧化膜92進行蝕刻之工序中,亦較佳為將晶圓溫度控制為極低溫。
接下來,參照圖5對H2氣體之添加量進行說明。圖5係表示一實施形
態之蝕刻工序中之H2之添加量與開口於橫寬上之封閉的關係之圖。圖5之橫軸表示晶圓溫度,圖5之縱軸表示含矽抗反射膜94之蝕刻工序中H2氣體之流量相對於CF4氣體與H2氣體之總流量(total flow)之比。
圖5之E表示CD縮小且無盲孔之情形,即CD縮小之孔99規則地排列形成於矽氧化膜92之狀態。另一方面,圖5之F表示CD雖縮小但有盲孔之情形,即雖然CD縮小之孔99形成於矽氧化膜92但並未規則排列,有1個以上之未形成孔99之部位,或者整面未形成孔99之狀態。
根據圖5所示之結果,將H2氣體之流量相對於CF4氣體及H2氣體之總流量(第1處理氣體之總流量)之比即H2氣體之分壓比率設為y(%),且將晶圓溫度設為x時,第1處理氣體中包含滿足以下關係式(1)之流量之H2氣體。
0≦y≦0.0078×x2-0.3938×x+11.877‧‧‧(1)
藉此,藉由於第1處理氣體添加H2氣體而可輔助CD縮小效果,並且可與圖案化於光阻劑95之第2開口部相同地於矽氧化膜92形成規則排列之孔99,而不會於矽氧化膜92之一部分或者整面產生未形成孔99之部位。
接下來,參照圖6及圖7對一實施形態之蝕刻工序中所使用之氣體種類與蝕刻工序中之沈積物之沈積狀態的關係進行說明。圖6係模式性表示一實施形態之蝕刻工序中所使用之氣體種類與沈積物之沈積狀態之圖。圖
7係用以對一實施形態之蝕刻工序中之表面反應進行說明之圖。
首先,參照圖6,對上段之CF4氣體之情形及下段之CHF3氣體之情形,分為-45℃之極低溫時與0℃之常溫時來表示藉由蝕刻而產生之反應產物之沈積狀態。
一般就CHxFy氣體之沈積性而言,由低至高可認為係CF4<CHF3<CH2F2<CH3F。決定該序列的是各分子之解離形式及藉由解離而產生之自由基之向對象膜的附著係數。
作為一例,用於藉由CF4氣體與CHF3氣體之解離而產生CFx自由基所需之能量為如下所述。
為了自CF4氣體產生CF自由基、CF2自由基、CF3自由基,分別需要22eV、19eV、14.6eV。另一方面,為了自CHF3氣體產生CF自由基、CF2自由基、CF3自由基,分別需要17eV、14eV、13.8eV。即,可知於施加相同HF功率及LF功率之條件下,使用CF4氣體時所產生之自由基中之CF自由基之比率變小。
由此,使用CHF3氣體之情形較之使用CF4氣體之情形,CF自由基之比率變高。CF自由基與CF2自由基、CF3自由基相比附著概率大一位數以上,因此如圖6之下段所示,即便於常溫中,使用CHF3氣體之情形時,亦容易於膜上部附著沈積物110。極低溫區域中,反應產物之量變得更多,
因此膜上部之沈積物110之量增加而產生封閉(堵塞)之風險提高。反之,使用CF4氣體之情形較之使用CHF3氣體之情形,CF自由基之比率變低,因此不易於膜上部附著沈積物110,從而不易產生堵塞。
根據以上所述,CF4氣體之附著係數較小,當於常溫使用CF4氣體時,電漿中僅產生無助於沈積之自由基。因此,如圖6之上段所示,當於常溫使用CF4氣體時,反應產物幾乎不附著於膜上。另一方面,當於-45℃之極低溫使用CF4氣體時,反應產物慢慢開始沈積,沈積物110薄薄均勻地沈積於第2開口部96之內壁及膜上部。此時,如CF4氣體般附著係數較小之氣體相對不易附著於膜上部,而易於附著於膜底部。由此,不易產生堵塞。
如此,於CF4氣體之單一氣體下,反應產物之沈積性較小,因此本實施形態之含矽抗反射膜94之蝕刻中,較佳為藉由於CF4氣體中添加H2氣體而提高沈積性。藉此,具有接近CHF3氣體之氣體性質,其結果,與使用圖6之下段所示之CHF3氣體進行蝕刻之情形相同,即便於常溫中沈積物110亦會附著。進而,於極低溫中,沈積物110之沈積量變多。
但,於極低溫區域中,若添加之H2氣體之量過多,則如圖5所示產生CD縮小NG之狀態(圖5之F)即堵塞之風險提高。其結果,如圖6下段之極低溫欄之沈積物110之形狀般產生孔封閉之風險提高。
接下來,參照圖7對沈積於含矽抗反射膜94之側壁之沈積物110進行
說明。圖7所示之含矽抗反射膜94之側面藉由蝕刻中產生之反應產物等沈積物110沈積而成為錐形形狀。更詳細而言,圖7所示之沈積物110中包含蝕刻時產生之反應產物與電漿中所含之自由基。藉由該兩種物質沈積,促進使含矽抗反射膜94之側壁成為錐形形狀之錐形蝕刻。但,於沈積物110沈積於含矽抗反射膜94之情形時促進錐形蝕刻,而於沈積物110揮發之情形時並不會促進錐形蝕刻。而且,沈積物110是沈積於含矽抗反射膜94還是揮發將由有助於蝕刻之每一氣體種類之蒸氣壓曲線決定,取決於溫度。
若自包含CF4氣體之第1處理氣體產生電漿,則電漿中之CF2*(自由基)或CF+(離子)促進含矽抗反射膜94之蝕刻。此時之化學反應式為以下。
SiO2+2×CF2 → SiF4+2CO
SiO-R+CF2 → SiFx-R+CO
此處,SiO-R為包含有機物之含矽膜之一例,SiFx-R為對包含有機物之含矽膜進行蝕刻時之反應產物之一例。
以上化學反應之結果,反應產物SiFx-R附著於側壁而成為沈積物110。根據蒸氣壓曲線,於圖7右側所示之常溫中,SiFx-R揮發,但於圖7左側所示之極低溫中,SiFx-R沈積。SiF4及CO於常溫及極低溫之任一者均揮發。
根據以上所述,於供給包含CF4氣體之第1處理氣體對含矽抗反射膜94進行蝕刻之情形,為了使含矽抗反射膜94為錐形形狀,需要設為-30℃
以下之極低溫。藉此,可使沈積物110沈積於含矽膜之側壁。
以上,於對含矽抗反射膜94進行蝕刻之工序中,作為供給之第1處理氣體,列舉CF4氣體或CF4氣體與H2氣體之混合氣體進行了說明。但,第1處理氣體並未限定於此,只要為包含碳氟化合物氣體之氣體即可。進而,第1處理氣體較佳為包含碳氟化合物氣體與氫氣體之氣體。
碳氟化合物氣體亦可為滿足y/x>3之CxFy氣體。又,碳氟化合物氣體較佳為於藉由電漿解離時作為前驅物(precursor)之CF2之產生量多於其他前驅物之產生量的氣體。碳氟化合物氣體可為C2F4氣體、C3F4氣體及C2F6氣體之任一者,亦可為CF4氣體。
又,本實施形態中,作為含矽膜之第1膜之一例可列舉含矽抗反射膜94,但並不限定於此。第1膜可進而包含有機物,亦可為含有機之矽氧化膜。
參照圖8對包含以上說明之本實施形態之蝕刻工序之基板處理方法進行說明。圖8係表示包含一實施形態之蝕刻工序之基板處理方法之一例之流程圖。本處理藉由控制部80控制。
首先,控制部80準備自下而上依序積層有蝕刻對象膜(第4膜)之一例即矽氧化膜92、第3膜之一例即有機膜93、第1膜之一例即含矽膜94、第2
膜之一例即光阻劑95的晶圓W。即,將上述晶圓W搬入至處理容器10內並吸附保持於靜電吸盤20以進行準備(步驟S1)。第2膜(光阻劑95)、第1膜(含矽膜94)、第1膜(有機膜93)作為遮罩發揮功能。
接下來,控制部80將晶圓溫度設定為-30℃以下(步驟S2)。晶圓溫度係控制自冷卻器單元經由圖1所示之配管22a、22b流動於流路18f之冷卻介質的溫度而設定為-30℃以下之特定溫度。
接下來,控制部80將CF4氣體與H2氣體之混合氣體供給至處理容器10內(步驟S3)。H2氣體之流量由式(1)決定。接下來,控制部80將HF功率及LF功率施加至下部電極18,藉由電漿產生部產生之電漿而通過第2膜之第2開口部96對第1膜進行蝕刻(步驟S4)。本實施形態中,通過光阻劑95之第2開口部96而將含矽膜94蝕刻為錐形形狀。
接下來,控制部80於結束第1膜之蝕刻之後,將N2氣體與H2氣體之混合氣體供給至處理容器10內(步驟S5)。
接下來,控制部80將HF功率及LF功率施加至下部電極18,藉由電漿產生部產生之電漿而通過形成於第1膜之第1開口部97對第3膜進行蝕刻(步驟S6)。本實施形態中,通過形成於含矽膜94之第1開口部97對有機膜93進行蝕刻。
接下來,控制部80於結束第1膜之蝕刻之後,將CF4氣體與H2氣體之
混合氣體供給至處理容器10內(步驟S7)。然後,將HF功率及LF功率施加至下部電極18,藉由電漿產生部產生之電漿而通過形成於第3膜之開口部98對第4膜進行蝕刻(步驟S8)。本實施形態中,通過形成於有機膜93之開口部98而對作為基底膜之矽氧化膜92進行蝕刻。
接下來,控制部80將第3膜灰化(步驟S9)。藉此,將對矽氧化膜92進行蝕刻時作為遮罩發揮功能之有機膜93去除。接下來,於形成於矽氧化膜92之孔中埋入金屬(步驟S10)。藉此,藉由於利用含矽膜94之第1開口部97使CD值縮小之孔中埋入金屬,可形成CD值小於10nm、例如6nm左右之小接點。
接下來,參照圖9對將包含本實施形態之蝕刻工序之基板處理方法用於具有積層構造2之晶圓W之例進行說明。圖9係依序表示針對一實施形態之積層構造2之各層之蝕刻工序的圖。
對具有積層構造2之晶圓W執行本實施形態之蝕刻工序即圖9(b)~圖9(f)。其後,執行於藉由蝕刻工序而縮小之孔中埋入金屬配線之工序。將進行包含本實施形態之蝕刻工序之基板處理方法之所有工序之結果的狀態示於圖9(g)。
對圖9(b)~圖9(f)之蝕刻工序進行具體說明。如圖9(b)所示,於積層構造2之矽基板100形成摻雜有雜質之雜質層101,且與雜質層101鄰接形
成閘102。於雜質層101及閘102塗佈作為保護膜發揮功能之矽氮化膜103。於矽氮化膜103之上部,隔著中間層之矽氮化膜107而形成矽氧化膜104b與矽氧化膜104a。於矽氧化膜104a之上形成遮罩層106。於遮罩層106之最上層形成第2開口部105。
圖9(b)所示之初始狀態之積層構造2中,矽氮化膜107為作為含矽膜之第1膜之一例。矽氧化膜104a及遮罩層106為形成於第1膜之上且具有第2開口部105之第2膜之一例。矽氮化膜107之下之矽氧化膜104b為形成於第1膜之下之第3膜之一例。
於積層構造2之情形時,當開始圖8所示之一實施形態之基板處理方法時,控制部80準備具有積層構造2之第1膜~第3膜之晶圓W。接下來,如圖9(c)及(d)示,控制部80供給N2氣體與H2氣體之混合氣體,通過第2開口部105對遮罩層106進行蝕刻,其次,供給CF4氣體與H2氣體之混合氣體對矽氧化膜104a進行蝕刻。其後,將矽氮化膜107蝕刻為錐形形狀。
將矽氮化膜107蝕刻為錐形形狀之工序中,控制部80將晶圓溫度設定為-20℃以下。接下來,控制部80將CF4氣體與H2氣體之混合氣體供給至處理容器10內。繼而,控制部80將HF功率及LF功率施加至下部電極18。
接下來,控制部80藉由電漿產生部產生之電漿對矽氮化膜107進行蝕刻。該蝕刻工序中,藉由SiN(矽氮化膜107)與所供給之CF4氣體及H2氣體之化學反應,矽氟化銨((NH4)2SiF6)之反應產物成為沈積物110,形成錐
形形狀之蝕刻。如此於欲進行錐形蝕刻之部位形成矽氮化膜107而使CD值縮小。
接下來,如圖9(e)所示,控制部80供給CF4氣體與H2氣體之混合氣體,通過形成於矽氮化膜107之錐形形狀之第1開口部對矽氧化膜104b蝕刻至露出矽氮化膜103為止。此時,較佳為將晶圓溫度控制為-30℃以下。藉此,於將晶圓冷卻至-30℃以下之狀態下藉由CF4氣體與H2氣體之電漿進行蝕刻,藉此可對孔實施垂直形狀之蝕刻。藉此,可於閘102與孔之間保持特定以上之距離。再者,所供給之CF4氣體與H2氣體為第2處理氣體之一例。作為第2處理氣體之其他例,亦可使用C4F8氣體與O2氣體與Ar之混合氣體、C4F6氣體與O2氣體與Ar之混合氣體等。繼而,控制部80供給CH2F2氣體與O2氣體與Ar之混合氣體,對矽氮化膜103蝕刻至露出雜質層101為止。
接下來,如圖9(f)所示,控制部80供給O2氣體或N2氣體與H2氣體之混合氣體,藉由灰化去除遮罩層106。接下來,如圖9(g)所示,控制部80於經蝕刻之孔中埋入金屬而形成配線層111。再者,去除遮罩層106之工序可不藉由與蝕刻相同之裝置進行,亦可藉由其他裝置即高溫電漿灰化裝置進行,亦可藉由濕式清洗而剝離去除。
如圖9(a)所示,關於藉由執行本實施形態之蝕刻工序而形成之孔之CD值,孔下部之CD值即CD2小於孔上部之CD值即CD1,蝕刻工序中孔縮小。藉此,可確保閘102與孔之間之距離Q。
根據包含以上說明之蝕刻工序之基板處理方法,經蝕刻之孔上端之CD值大於閘102附近之孔之CD值。再者,孔上端之CD值受鄰接配線限制。
例如,藉由與矽氮化膜107之蝕刻中之製程條件相同的製程條件進行矽氧化膜104a、104b的蝕刻而執行錐形蝕刻。如此一來,有如圖9(a)所示孔之錐形部分擴展,無法確保閘102與孔之間之距離的情形。
因此,本實施形態之蝕刻工序中,以-20℃以下之極低溫化利用存在氫與氟之電漿僅對中間層即矽氮化膜107進行錐形蝕刻。藉此,於矽氮化膜107之蝕刻中產生矽氟化銨,該矽氟化銨附著於矽氮化膜107之表面而形成沈積物110。其結果,可將矽氮化膜107蝕刻為錐形形狀。其後之蝕刻以成為垂直形狀之方式改變製程條件。
如此,以矽氮化膜107為中間層使矽氟化銨沈積於矽氮化膜107而形成錐形蝕刻。藉此,如圖9(g)所示,可使閘102與孔之距離Q離開特定距離以上。
再者,使用矽氮化膜作為積層構造2之中間層,但若於蝕刻中產生矽氟化銨,則並不限定於此。例如,若為如SiON之類的氮化氧化矽膜等般含氮矽膜,則可期待相同效果。
接下來,參照圖10對將包含本實施形態之蝕刻工序之基板處理方法用於具有積層構造3之晶圓W之例進行說明。圖10係依序表示對於一實施形態之積層構造3之各層之蝕刻工序之圖。
如圖10(a)所示,積層構造3於Low-k膜122之底部形成有閘120及作為包圍閘120之保護膜之矽氮化膜121。對於Low-k膜122,雖為相同膜,但為了便於說明而分為Low-k膜122a、122b、122c之3個層進行說明。Low-k膜122b為蝕刻為錐形形狀之第1膜之一例。Low-k膜122a為具有第2開口部124之第2膜之一例。Low-k膜122c為成為第1膜之基底膜之第3膜之一例。於Low-k膜122a之上部形成有遮罩123。
積層構造3中,控制部80亦供給C4F8氣體與Ar氣體與N2氣體之混合氣體對Low-k膜122a進行蝕刻。接下來,控制部80僅於Low-k膜122b之蝕刻工序時供給CF4氣體與H2氣體,將晶圓溫度設定為-30℃以下之極低溫,施加HF功率及LF功率進行蝕刻。藉此,將Low-k膜122b蝕刻為錐形形狀,如圖10(b)所示,蝕刻中沈積物110沈積,可使Low-k膜122b之下端(底部)之CD值相對於Low-k膜122b之上端之CD值變小。接下來,控制部80再次供給C4F8氣體與Ar氣體與N2氣體之混合氣體,對Low-k膜122c進行蝕刻。藉此,對Low-k膜122c垂直蝕刻,如圖10(c)所示,可使閘120與孔之距離P離開特定距離以上。再者,對Low-k膜122c進行蝕刻時供給之C4F8氣體與Ar氣體與N2氣體之混合氣體為第2處理氣體之一例。
如以上所說明,根據本實施形態之蝕刻處理方法,於積層構造1~3中,可於不封閉藉由蝕刻形成之膜之開口部的情況下使開口部之CD值變小。
再者,實施錐形蝕刻之第1膜可為以圖10之Low-k膜122為一例之低介電常數膜,亦可為以圖2及圖3之含矽抗反射膜94為一例之抗反射膜。又,第1膜亦可如以圖9之矽氮化膜107為一例般含有氮。第1膜亦可為氮化矽膜或氮化氧化矽膜。
於蝕刻第1膜時,設定為極低溫時之晶圓溫度只要為-30℃以下即可。下限值並未特別限定,例如亦可自裝置構成上之限制考慮而為-60℃以上。
對形成於第1膜之下之第3膜通過第1膜之蝕刻工序後形成於第1膜之第1開口部進行蝕刻的工序中,較佳為將晶圓溫度控制為-30℃以下,但並不限定於此。
對第3膜進行蝕刻之工序中,亦可使用第2處理氣體之電漿通過第1開口部對第3膜進行蝕刻。
對第3膜進行蝕刻之工序中,可與對第1膜進行蝕刻之工序中設定之晶圓溫度(第1溫度)相同,亦可不同。
再者,將第1膜蝕刻為錐形形狀時之VDC(自偏壓)自控制性之觀點考慮例如為2000V。
應認為此次揭示之一實施形態之基板處理方法及基板處理裝置於所有方面均為例示而非限制性者。上述實施形態能夠於不脫離隨附申請專利範圍及其主旨之情況下以各種形態進行變化及改良。上述複數個實施形態中記載之事項亦可於不矛盾之範圍內採用其他構成,又,可於不矛盾之範圍內加以組合。
本發明之基板處理裝置亦能夠於Atomic Layer Deposition(ALD,原子層沈積)裝置、Capacitively Coupled Plasma(CCP,電容耦合電漿)、Inductively Coupled Plasma(ICP,感應耦合電漿)、Radial Line Slot Antenna(RLSA,徑向線縫隙天線)、Electron Cyclotron Resonance Plasma(ECR,電子回旋共振電漿)、Helicon Wave Plasma(HWP,螺旋波電漿)之任一類型之裝置應用。
90:矽基板
91:矽氮化膜
92:矽氧化膜
93:有機膜
94:含矽抗反射膜
95:光阻劑
96:第2開口部
97:第1開口部
A:TOP CD值
B:TOP CD值
C:TOP CD值
S:框
Claims (15)
- 一種基板處理方法,包含:準備基板之工序,該基板具有作為含矽膜之第1膜、及形成於上述第1膜之上且具有第2開口部之第2膜;將基板之溫度控制為-30℃以下之工序;及通過上述第2開口部對上述第1膜進行蝕刻之工序;且對上述第1膜進行蝕刻之工序係,使用包含碳氟化合物氣體之第1處理氣體之電漿,以形成於上述第1膜之第1開口部之剖面形狀隨著蝕刻進行而變小之方式將上述第1膜形成為錐形形狀,上述基板進而具有形成於上述第1膜之下之第3膜,上述基板處理方法進而包含對上述第1膜進行蝕刻之工序之後,通過上述第1開口部對上述第3膜進行蝕刻之工序,上述第3膜為旋塗碳膜或非晶形碳。
- 如請求項1之基板處理方法,其中上述第1處理氣體包含H2氣體。
- 一種基板處理方法,包含:準備基板之工序,該基板具有作為含矽膜之第1膜、及形成於上述第1膜之上且具有第2開口部之第2膜;將基板之溫度控制為-30℃以下之工序;及通過上述第2開口部對上述第1膜進行蝕刻之工序;且 對上述第1膜進行蝕刻之工序係,使用包含碳氟化合物氣體之第1處理氣體之電漿,以形成於上述第1膜之第1開口部之剖面形狀隨著蝕刻進行而變小之方式將上述第1膜形成為錐形形狀,上述第1處理氣體包含H2氣體,上述第1處理氣體於將上述基板之溫度設為x(℃),且將上述H2氣體相對於上述第1處理氣體之總流量之分壓比率設為y(%)時,包含滿足0≦y≦0.0078×x2-0.3938×x+11.877之條件之流量之H2氣體。
- 如請求項1至3中任一項之基板處理方法,其中上述碳氟化合物氣體為滿足y/x>3之CxFy氣體。
- 如請求項4之基板處理方法,其中上述碳氟化合物氣體為CF4氣體。
- 如請求項1至3中任一項之基板處理方法,其中上述碳氟化合物氣體為藉由電漿解離時作為前驅物之CF2之產生量多於其他前驅物之產生量的氣體。
- 如請求項6之基板處理方法,其中上述碳氟化合物氣體為C2F4氣體、C3F4氣體及C2F6氣體之任一者。
- 如請求項1至3中任一項之基板處理方法,其中上述第1膜含有有機 物。
- 如請求項8之基板處理方法,其中上述第1膜為含有機物之矽氧化膜。
- 如請求項1至3中任一項之基板處理方法,其中上述第1膜為抗反射膜或低介電常數膜。
- 如請求項1至3中任一項之基板處理方法,其中上述第1膜含有氮。
- 如請求項1至3中任一項之基板處理方法,其中上述第1膜為氮化矽膜或氮化氧化矽膜。
- 如請求項1之基板處理方法,其中對上述第3膜進行蝕刻之工序包含將上述基板之溫度控制為-30℃以下之工序。
- 如請求項1或13之基板處理方法,其中對上述第3膜進行蝕刻之工序係使用第2處理氣體之電漿通過上述第1開口部對上述第3膜進行蝕刻。
- 一種基板處理裝置,其係具有於處理容器內產生電漿之電漿產生部、及控制部,且對具有作為含矽膜之第1膜、及形成於上述第1膜之上且具有第2開口部之第2膜之基板進行蝕刻者,上述控制部控制: 準備基板之工序,該基板具有作為含矽膜之第1膜、及形成於上述第1膜之上且具有第2開口部之第2膜;將基板溫度控制為-30℃以下之工序;及通過上述第2開口部對上述第1膜進行蝕刻之工序;且對上述第1膜進行蝕刻之工序中,使用包含碳氟化合物氣體之第1處理氣體之電漿,以形成於上述第1膜之第1開口部之剖面形狀隨著蝕刻進行而變小之方式將上述第1膜形成為錐形形狀,上述基板進而具有形成於上述第1膜之下之第3膜,上述控制部進而控制對上述第1膜進行蝕刻之工序之後,通過上述第1開口部對上述第3膜進行蝕刻之工序,上述第3膜為旋塗碳膜或非晶形碳。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019-077359 | 2019-04-15 | ||
JP2019077359A JP2020177958A (ja) | 2019-04-15 | 2019-04-15 | 基板処理方法及び基板処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202044336A TW202044336A (zh) | 2020-12-01 |
TWI837338B true TWI837338B (zh) | 2024-04-01 |
Family
ID=72748020
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW109111236A TWI837338B (zh) | 2019-04-15 | 2020-04-01 | 基板處理方法及基板處理裝置 |
Country Status (5)
Country | Link |
---|---|
US (2) | US11201063B2 (zh) |
JP (2) | JP2020177958A (zh) |
KR (1) | KR20200121238A (zh) |
CN (1) | CN111834202A (zh) |
TW (1) | TWI837338B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20170294310A1 (en) * | 2016-04-12 | 2017-10-12 | Tokyo Electron Limited | Self-aligned spacer formation |
US20170372916A1 (en) * | 2016-06-23 | 2017-12-28 | Tokyo Electron Limited | Etching process method |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3200455B2 (ja) | 1991-01-14 | 2001-08-20 | 沖電気工業株式会社 | 半導体記憶装置の製造方法 |
JP3403374B2 (ja) * | 2000-05-26 | 2003-05-06 | 松下電器産業株式会社 | 有機膜のエッチング方法、半導体装置の製造方法及びパターンの形成方法 |
JP2004247568A (ja) * | 2003-02-14 | 2004-09-02 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
CN100365772C (zh) * | 2004-06-16 | 2008-01-30 | 东京毅力科创株式会社 | 半导体装置的制造方法 |
JP4652140B2 (ja) | 2005-06-21 | 2011-03-16 | 東京エレクトロン株式会社 | プラズマエッチング方法、制御プログラム、コンピュータ記憶媒体 |
JP4593402B2 (ja) * | 2005-08-25 | 2010-12-08 | 株式会社日立ハイテクノロジーズ | エッチング方法およびエッチング装置 |
JP4653603B2 (ja) * | 2005-09-13 | 2011-03-16 | 株式会社日立ハイテクノロジーズ | プラズマエッチング方法 |
JP6408903B2 (ja) * | 2014-12-25 | 2018-10-17 | 東京エレクトロン株式会社 | エッチング処理方法及びエッチング処理装置 |
CN105161450B (zh) * | 2015-07-30 | 2018-08-28 | 上海华力微电子有限公司 | 一种双浅沟槽隔离形成方法 |
JP6817692B2 (ja) * | 2015-08-27 | 2021-01-20 | 東京エレクトロン株式会社 | プラズマ処理方法 |
JP6621882B2 (ja) * | 2018-08-08 | 2019-12-18 | 東京エレクトロン株式会社 | エッチング装置 |
-
2019
- 2019-04-15 JP JP2019077359A patent/JP2020177958A/ja not_active Ceased
-
2020
- 2020-04-01 TW TW109111236A patent/TWI837338B/zh active
- 2020-04-06 KR KR1020200041511A patent/KR20200121238A/ko active Search and Examination
- 2020-04-08 US US16/843,156 patent/US11201063B2/en active Active
- 2020-04-08 CN CN202010267814.7A patent/CN111834202A/zh active Pending
-
2021
- 2021-11-10 US US17/454,345 patent/US11881410B2/en active Active
-
2023
- 2023-02-08 JP JP2023017426A patent/JP7467708B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20170294310A1 (en) * | 2016-04-12 | 2017-10-12 | Tokyo Electron Limited | Self-aligned spacer formation |
US20170372916A1 (en) * | 2016-06-23 | 2017-12-28 | Tokyo Electron Limited | Etching process method |
Also Published As
Publication number | Publication date |
---|---|
KR20200121238A (ko) | 2020-10-23 |
JP2023065412A (ja) | 2023-05-12 |
US11881410B2 (en) | 2024-01-23 |
TW202044336A (zh) | 2020-12-01 |
US20200328089A1 (en) | 2020-10-15 |
CN111834202A (zh) | 2020-10-27 |
US20220068658A1 (en) | 2022-03-03 |
US11201063B2 (en) | 2021-12-14 |
JP7467708B2 (ja) | 2024-04-15 |
JP2020177958A (ja) | 2020-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102483741B1 (ko) | 진보된 패터닝 프로세스에서의 스페이서 퇴적 및 선택적 제거를 위한 장치 및 방법들 | |
US9543163B2 (en) | Methods for forming features in a material layer utilizing a combination of a main etching and a cyclical etching process | |
KR102283949B1 (ko) | 주기적 에칭 프로세스를 이용하여 에칭 스톱 층을 에칭하기 위한 방법들 | |
US6291357B1 (en) | Method and apparatus for etching a substrate with reduced microloading | |
US6767824B2 (en) | Method of fabricating a gate structure of a field effect transistor using an alpha-carbon mask | |
KR101106882B1 (ko) | 높은―k 물질 게이트 구조물을 고온 에칭하는 방법 | |
EP2056341A2 (en) | Methods for forming high aspect ratio features on a substrate | |
US7056830B2 (en) | Method for plasma etching a dielectric layer | |
US8101025B2 (en) | Method for controlling corrosion of a substrate | |
US20070202706A1 (en) | Method and apparatus for etching material layers with high uniformity of a lateral etch rate across a substrate | |
CN105810582B (zh) | 蚀刻方法 | |
US20230298896A1 (en) | Metal-based liner protection for high aspect ratio plasma etch | |
TWI768564B (zh) | 用於蝕刻硬體之基於氫電漿清洗處理 | |
TWI837338B (zh) | 基板處理方法及基板處理裝置 | |
US12074009B2 (en) | Apparatus for processing a substrate | |
CN105810579B (zh) | 蚀刻方法 | |
WO2024125303A1 (zh) | 一种晶圆处理方法及用于晶圆处理的刻蚀-沉积一体设备 | |
US11658038B2 (en) | Method for dry etching silicon carbide films for resist underlayer applications |