KR20200121238A - 기판 처리 방법 및 기판 처리 장치 - Google Patents

기판 처리 방법 및 기판 처리 장치 Download PDF

Info

Publication number
KR20200121238A
KR20200121238A KR1020200041511A KR20200041511A KR20200121238A KR 20200121238 A KR20200121238 A KR 20200121238A KR 1020200041511 A KR1020200041511 A KR 1020200041511A KR 20200041511 A KR20200041511 A KR 20200041511A KR 20200121238 A KR20200121238 A KR 20200121238A
Authority
KR
South Korea
Prior art keywords
film
gas
etching
substrate processing
silicon
Prior art date
Application number
KR1020200041511A
Other languages
English (en)
Inventor
야스타카 하마
모토키 노로
슈 키노
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20200121238A publication Critical patent/KR20200121238A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/2001—Maintaining constant desired temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3343—Problems associated with etching
    • H01J2237/3347—Problems associated with etching bottom of holes or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H01J37/32183—Matching circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32633—Baffles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32651—Shields, e.g. dark space shields, Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Plasma Technology (AREA)

Abstract

마스크의 개구부를 폐색시키지 않고, 마스크의 하지막을 슈링크시킨다. 실리콘 함유막인 제 1 막과, 상기 제 1 막 상에 형성되고 제 2 개구부를 가지는 제 2 막을 가지는 기판을 준비하는 공정과, 기판의 온도를 -30˚ 이하로 제어하는 공정과, 상기 제 2 개구부를 통하여 상기 제 1 막을 에칭하는 공정을 포함하고, 상기 제 1 막을 에칭하는 공정은, 플루오르 카본 가스를 포함하는 제 1 처리 가스의 플라즈마를 이용하여 상기 제 1 막에 형성되는 제 1 개구부의 단면의 형상이 에칭이 진행될수록 작아지도록 상기 제 1 막을 테이퍼 형상으로 형성하는, 기판 처리 방법이 제공된다.

Description

기판 처리 방법 및 기판 처리 장치 {SUBSTRATE PROCESSING METHOD AND SUBSTRATE PROCESSING APPARATUS}
본 개시는 기판 처리 방법 및 기판 처리 장치에 관한 것이다.
웨이퍼 처리에 있어서의 미세화에 수반하여, 웨이퍼 상에 형성하는 배선의 선폭 및 컨택트 홀의 직경 등은 작아지는 경향에 있다. 이 때문에, 에칭 대상막을 보다 미세한 선폭 및 컨택트홀의 패턴으로 에칭할 수 있는 플라즈마 에칭 방법이 제안되고 있다.
예를 들면, 특허 문헌 1은, 산화 실리콘막인 중간층을 에칭할 시, 중간층의 저부의 개구부의 치수를 중간층의 상층의 레지스트층에 형성된 대응하는 패턴 개구부의 치수보다 작게 함으로써, 중간층의 하층의 유기막층을 가늘게 에칭하는 것을 제안하고 있다.
일본특허공개공보 2007-005377호
그러나, 마스크 패턴을 하지막인 에칭 대상막에 전사할 시, 퇴적성 프리커서를 가지는 처리 가스를 이용하여 패턴에 퇴적물을 부착시키면서 에칭하면, 마스크의 개구의 상부에 부착한 퇴적물에 의해, 마스크의 개구의 폭이 폐색될 우려가 있다.
본 개시는 마스크의 개구부를 폐색시키지 않고, 마스크의 하지막을 슈링크(shrink)시킬 수 있다.
본 개시의 하나의 태양에 따르면, 실리콘 함유막인 제 1 막과, 상기 제 1 막 상에 형성되고, 제 2 개구부를 가지는 제 2 막을 가지는 기판을 준비하는 공정과, 기판의 온도를 -30˚ 이하로 제어하는 공정과, 상기 제 2 개구부를 통하여 상기 제 1 막을 에칭하는 공정을 포함하고, 상기 제 1 막을 에칭하는 공정은, 플루오르 카본 가스를 포함하는 제 1 처리 가스의 플라즈마를 이용하여 상기 제 1 막에 형성되는 제 1 개구부의 단면의 형상이, 에칭이 진행될수록 작아지도록 상기 제 1 막을 테이퍼 형상으로 형성하는, 기판 처리 방법이 제공된다.
하나의 측면에 따르면, 에칭에 의해 형성되는 막의 개구부를 폐색시키지 않고, 개구부의 폭을 작게 할 수 있다.
도 1은 일실시 형태에 따른 기판 처리 장치의 일례를 나타내는 단면 모식도이다.
도 2는 일실시 형태에 따른 적층 구조 1에 대한 에칭 공정의 개요를 나타내는 도이다.
도 3은 일실시 형태에 따른 적층 구조 1의 각 층에 대한 에칭 공정을 순서대로 나타내는 도이다.
도 4는 일실시 형태에 따른 에칭 공정의 결과의 일례를 비교예와 비교하여 나타내는 도이다.
도 5는 일실시 형태에 따른 에칭 공정에 있어서의 H2의 첨가량과 개구 폐색과의 관계를 나타내는 도이다.
도 6은 일실시 형태에 따른 에칭 공정에 이용하는 가스종과 퇴적 상태를 모식적으로 나타낸 도이다.
도 7은 일실시 형태에 따른 에칭 공정에 있어서의 표면 반응에 대하여 설명하기 위한 도이다.
도 8은 일실시 형태에 따른 기판 처리 방법의 일례를 나타내는 순서도이다.
도 9는 일실시 형태에 따른 적층 구조 2의 각 층에 대한 에칭 공정을 순서대로 나타내는 도이다.
도 10은 일실시 형태에 따른 적층 구조 3의 각 층에 대한 에칭 공정을 순서대로 나타내는 도이다.
이하, 도면을 참조하여 본 개시를 실시하기 위한 형태에 대하여 설명한다. 각 도면에 있어서 동일 구성 부분에는 동일 부호를 부여하여, 중복된 설명을 생략하는 경우가 있다.
[기판 처리 장치]
일실시 형태에 따른 기판 처리 장치(1)에 대하여, 도 1을 이용하여 설명한다. 도 1은 일실시 형태에 따른 기판 처리 장치(1)의 일례를 나타내는 단면 모식도이다.
기판 처리 장치(1)는 처리 용기(10)를 구비한다. 처리 용기(10)는 그 중에 내부 공간(10s)을 제공한다. 처리 용기(10)는 처리 용기 본체(12)를 포함한다. 처리 용기 본체(12)는 대략 원통 형상을 가진다. 처리 용기 본체(12)는 예를 들면 알루미늄으로 형성된다. 처리 용기 본체(12)의 내벽면 상에는, 내부식성을 가지는 막이 마련되어 있다. 당해 막은 산화 알루미늄, 산화 이트륨 등의 세라믹이어도 된다.
처리 용기 본체(12)의 측벽에는 통로(12p)가 형성되어 있다. 기판(W)은 통로(12p)를 통하여 내부 공간(10s)과 처리 용기(10)의 외부와의 사이에서 반송된다. 통로(12p)는 처리 용기 본체(12)의 측벽을 따라 마련되는 게이트 밸브(12g)에 의해 개폐된다.
처리 용기 본체(12)의 저부 상에는 지지부(13)가 마련되어 있다. 지지부(13)는 절연 재료로 형성된다. 지지부(13)는 대략 원통 형상을 가진다. 지지부(13)는 내부 공간(10s) 내에서, 처리 용기 본체(12)의 저부로부터 상방으로 연장되어 있다. 지지부(13)는 상부에 배치대(14)를 가진다. 배치대(14)는 내부 공간(10s) 내에 있어서, 기판(W)을 지지하도록 구성되어 있다.
배치대(14)는 하부 전극(18) 및 정전 척(20)을 가진다. 배치대(14)는 전극 플레이트(16)를 더 가질 수 있다. 전극 플레이트(16)는 알루미늄 등의 도체로 형성되고, 대략 원반 형상을 가진다. 하부 전극(18)은 전극 플레이트(16) 상에 마련되어 있다. 하부 전극(18)은 알루미늄 등의 도체로 형성되고, 대략 원반 형상을 가진다. 하부 전극(18)은 전극 플레이트(16)에 전기적으로 접속되어 있다.
정전 척(20)은 하부 전극(18) 상에 마련되어 있다. 정전 척(20)의 상면에 기판(W)이 배치된다. 정전 척(20)은 본체 및 전극을 가진다. 정전 척(20)의 본체는 대략 원반 형상을 가지고, 유전체로 형성된다. 정전 척(20)의 전극은 막 형상의 전극이며, 정전 척(20)의 본체 내에 마련되어 있다. 정전 척(20)의 전극은 스위치(20s)를 개재하여 직류 전원(20p)에 접속되어 있다. 정전 척(20)의 전극에 직류 전원(20p)으로부터의 직류 전압이 인가되면, 정전 척(20)과 기판(W)과의 사이에 정전 인력이 발생한다. 그 정전 인력에 의해, 기판(W)이 정전 척(20)에 유지된다.
하부 전극(18)의 주연부 상에는, 기판(W)의 엣지를 둘러싸도록, 엣지 링(25)이 배치된다. 엣지 링(25)은 포커스 링이라고도 불린다. 엣지 링(25)은 기판(W)에 대한 플라즈마 처리의 면내 균일성을 향상시킨다. 엣지 링(25)은 실리콘, 탄화 실리콘 또는 석영 등으로 형성될 수 있다.
하부 전극(18)의 내부에는 유로(18f)가 마련되어 있다. 유로(18f)에는 처리 용기(10)의 외부에 마련되어 있는 칠러 유닛(도시하지 않음)으로부터 배관(22a)을 거쳐 냉각 매체가 공급된다. 유로(18f)로 공급된 브라인 등의 냉각 매체는, 배관(22b)을 거쳐 칠러 유닛으로 되돌려진다. 기판 처리 장치(1)에서는, 정전 척(20) 상에 배치된 기판(W)의 온도가, 냉각 매체와 하부 전극(18)과의 열 교환에 의해 조정된다. 또한, 칠러 유닛으로부터 공급되는 냉각 매체는, 하부 전극(18)을 식힐 뿐 아니라, 하부 전극(18)을 데우는 온도 조정용의 매체로서도 기능할 수 있다. 또한, 정전 척(20)(혹은 하부 전극(18))에 마련된 온도 센서(도시하지 않음)의 값이 정해진 온도가 되도록, 칠러 유닛에 의해 냉각 매체(온도 조정용의 매체)의 온도가 조정된다.
기판 처리 장치(1)에는 가스 공급 라인(24)이 마련되어 있다. 가스 공급 라인(24)은 전열 가스 공급 기구로부터의 전열 가스(예를 들면 He 가스)를, 정전 척(20)의 상면과 기판(W)의 이면과의 사이로 공급한다.
기판 처리 장치(1)는 상부 전극(30)을 더 구비한다. 상부 전극(30)은 배치대(14)의 상방에 마련되어 있다. 상부 전극(30)은 부재(32)를 개재하여, 처리 용기 본체(12)의 상부에 지지되어 있다. 부재(32)는 절연성을 가지는 재료로 형성된다. 상부 전극(30)과 부재(32)는 처리 용기 본체(12)의 상부 개구를 닫고 있다.
상부 전극(30)은 천판(34) 및 지지체(36)를 포함할 수 있다. 천판(34)의 하면은 내부 공간(10s)측의 하면이며, 내부 공간(10s)을 구획 형성한다. 천판(34)은 발생하는 줄열이 적은 저저항의 도전체 또는 반도체로 형성될 수 있다. 천판(34)은 천판(34)을 그 판 두께 방향으로 관통하는 복수의 가스 토출홀(34a)을 가진다.
지지체(36)는 천판(34)을 착탈 가능하게 지지한다. 지지체(36)는 알루미늄 등의 도전성 재료로 형성된다. 지지체(36)의 내부에는 가스 확산실(36a)이 마련되어 있다. 지지체(36)는 가스 확산실(36a)로부터 하방으로 연장되는 복수의 가스홀(36b)을 가진다. 복수의 가스홀(36b)은 복수의 가스 토출홀(34a)에 각각 연통하고 있다. 지지체(36)에는 가스 도입구(36c)가 형성되어 있다. 가스 도입구(36c)는 가스 확산실(36a)에 접속하고 있다. 가스 도입구(36c)에는 가스 공급관(38)이 접속되어 있다.
가스 공급관(38)에는 밸브군(42), 유량 제어기군(44) 및 가스 소스군(40)이 접속되어 있다. 가스 소스군(40), 밸브군(42) 및 유량 제어기군(44)은 가스 공급부를 구성하고 있다. 가스 소스군(40)은 복수의 가스 소스를 포함한다. 밸브군(42)은 복수의 개폐 밸브를 포함한다. 유량 제어기군(44)은 복수의 유량 제어기를 포함한다. 유량 제어기군(44)의 복수의 유량 제어기의 각각은, 매스 플로우 컨트롤러 또는 압력 제어식의 유량 제어기이다. 가스 소스군(40)의 복수의 가스 소스의 각각은, 밸브군(42)의 대응의 개폐 밸브 및 유량 제어기군(44)의 대응의 유량 제어기를 개재하여 가스 공급관(38)에 접속되어 있다.
기판 처리 장치(1)에서는, 처리 용기 본체(12)의 내벽면 및 지지부(13)의 외주를 따라, 실드(46)가 착탈 가능하게 마련되어 있다. 실드(46)는 처리 용기 본체(12)에 반응 생성물이 부착하는 것을 방지한다. 실드(46)는 예를 들면 알루미늄으로 형성된 모재의 표면에 내부식성을 가지는 막을 형성함으로써 구성된다. 내부식성을 가지는 막은 산화 이트륨 등의 세라믹으로 형성될 수 있다.
지지부(13)와 처리 용기 본체(12)의 측벽과의 사이에는 배플 플레이트(48)가 마련되어 있다. 배플 플레이트(48)는 예를 들면 알루미늄으로 형성된 모재의 표면에 내부식성을 가지는 막(산화 이트륨 등의 막)을 형성함으로써 구성된다. 배플 플레이트(48)에는 복수의 관통홀이 형성되어 있다. 배플 플레이트(48)의 하방, 또한 처리 용기 본체(12)의 저부에는 배기구(12e)가 마련되어 있다. 배기구(12e)에는 배기관(52)을 개재하여 배기 장치(50)가 접속되어 있다. 배기 장치(50)는 압력 조정 밸브 및 터보 분자 펌프 등의 진공 펌프를 포함한다.
기판 처리 장치(1)는 제 1 고주파 전원(62) 및 제 2 고주파 전원(64)을 구비하고 있다. 제 1 고주파 전원(62)은 제 1 고주파 전력(이하, 'HF 파워'라고도 함)을 발생시키는 전원이다. 제 1 고주파 전력은 플라즈마의 생성에 적합한 주파수를 가진다. 제 1 고주파 전력의 주파수는 27 MHz ~ 100 MHz의 범위 내의 주파수이며, 예를 들면 40 MHz여도 된다. 제 1 고주파 전원(62)은 정합기(66) 및 전극 플레이트(16)를 개재하여 하부 전극(18)에 접속되어 있다. 정합기(66)는 제 1 고주파 전원(62)의 출력 임피던스와 부하측(하부 전극(18)측)의 임피던스를 정합시키기 위한 회로를 가진다. 또한, 제 1 고주파 전원(62)은 정합기(66)를 개재하여 상부 전극(30)에 접속되어 있어도 된다. 제 1 고주파 전원(62)은 일례의 플라즈마 생성부를 구성하고 있다.
제 2 고주파 전원(64)은 제 2 고주파 전력(이하, 'LF 파워'라고도 함)을 발생시키는 전원이다. 제 2 고주파 전력은 제 1 고주파 전력의 주파수보다 낮은 주파수를 가진다. 제 1 고주파 전력과 함께 제 2 고주파 전력이 이용되는 경우에는, 제 2 고주파 전력은 기판(W)에 이온을 인입하기 위한 바이어스 전압용의 고주파 전력으로서 이용된다. 제 2 고주파 전력의 주파수는 예를 들면 400 kHz ~ 13.56 MHz의 범위 내의 주파수이며, 예를 들면 13.56 MHz여도 된다. 제 2 고주파 전원(64)은 정합기(68) 및 전극 플레이트(16)를 개재하여 하부 전극(18)에 접속되어 있다. 정합기(68)는 제 2 고주파 전원(64)의 출력 임피던스와 부하측(하부 전극(18)측)의 임피던스를 정합시키기 위한 회로를 가진다.
또한, 제 1 고주파 전력을 이용하지 않고, 제 2 고주파 전력을 이용하여, 즉 단일의 고주파 전력만을 이용하여 플라즈마를 생성해도 된다. 이 경우에는, 제 2 고주파 전력의 주파수는 13.56 MHz보다 큰 주파수, 예를 들면 40 MHz여도 된다. 또한 이 경우, 제 2 고주파 전원(64)은 일례의 플라즈마 생성부를 구성하고, 기판 처리 장치(1)는 제 1 고주파 전원(62) 및 정합기(66)를 구비하지 않아도 된다.
기판 처리 장치(1)에 있어서 가스가, 가스 공급부로부터 내부 공간(10s)으로 공급되어, 플라즈마를 생성한다. 또한, 제 1 고주파 전력 및 제 2 고주파 전력 중 적어도 하나가 공급됨으로써, 상부 전극(30)과 하부 전극(18)과의 사이에서 고주파 전계가 생성된다. 생성된 고주파 전계에 의해 가스로부터 플라즈마가 생성된다.
기판 처리 장치(1)는 전원(70)을 구비하고 있다. 전원(70)은 상부 전극(30)에 접속되어 있다. 전원(70)은 내부 공간(10s) 내에 존재하는 양이온을 천판(34)에 인입하기 위한 직류 전압을 상부 전극(30)에 인가한다. 상부 전극(30)에 인가하는 직류 전압은 -1000 V 이상, 0 V 이하이다.
기판 처리 장치(1)는 제어부(80)를 더 구비할 수 있다. 제어부(80)는 프로세서, 메모리 등의 기억부, 입력 장치, 표시 장치, 신호의 입출력 인터페이스 등을 구비하는 컴퓨터일 수 있다. 제어부(80)는 기판 처리 장치(1)의 각 부를 제어한다. 제어부(80)에서는 입력 장치를 이용하여, 오퍼레이터가 기판 처리 장치(1)를 관리하기 위하여 커멘드의 입력 조작 등을 행할 수 있다. 또한 제어부(80)에서는, 표시 장치에 의해, 기판 처리 장치(1)의 가동 상황을 가시화하여 표시할 수 있다. 또한 기억부에는, 제어 프로그램 및 레시피 데이터가 저장되어 있다. 제어 프로그램은 기판 처리 장치(1)에서 각종 처리를 실행하기 위하여, 프로세서에 의해 실행된다. 프로세서가, 제어 프로그램을 실행하고, 레시피 데이터에 따라 기판 처리 장치(1)의 각 부를 제어한다.
[적층 구조 1을 가지는 웨이퍼를 에칭]
이어서, 이러한 구성의 기판 처리 장치(1)를 이용한 웨이퍼(W)의 에칭 처리에 대하여, 도 2 및 도 3을 참조하여 설명한다. 도 2는 일실시 형태에 따른 에칭 처리를 적층 구조 1에 실시할 때의 개요를 나타내는 도이다. 도 3은 도 2의 (a)에 나타낸 적층 구조 1의 각 층에 대한 에칭 공정의 일례를 나타내는 도이다.
도 2의 (a) 및 도 3의 (a)에, 에칭 처리를 실시하는 웨이퍼(W) 상의 적층 구조1을 나타낸다. 적층 구조 1은 웨이퍼(W) 상에 형성된 복수 막의 구조의 일례이다. 도 2의 (a)에 나타내는 바와 같이, 적층 구조 1에서는, 실리콘 기판(90) 상에, 아래로부터 차례로, 실리콘 질화막(91), 실리콘 산화막(92), 유기막(93), 실리콘 함유 반사 방지막(94), 포토레지스트(95)가 적층된다. 도 3의 (a)에서는, 실리콘 질화막(91)이 적층되어 있지 않지만, 실리콘 질화막(91)은 있어도 없어도 된다.
포토레지스트(95), 실리콘 함유 반사 방지막(94), 유기막(93)은 마스크로서 기능할 수 있다. 포토레지스트(95)는 제 2 개구부(96)를 가진다. 제 2 개구부(96)는 포토레지스트(95)의 상면에서 봤을 때 규칙적으로 배열되어, 리소그래피 공정에 의해 패터닝된다. 실리콘 함유 반사 방지막(94)은 포토레지스트(95)를 마스크로서 에칭되고, 이에 의해, 실리콘 함유 반사 방지막(94)에 제 1 개구부(97)가 형성된다. 실리콘 함유 반사 방지막(94)은 실리콘 함유막인 제 1 막의 일례이다. 포토레지스트(95)는 제 1 막 상에 형성되고, 제 2 개구부를 가지는 제 2 막의 일례이다.
제 1 막인 실리콘 함유막의 일례로서는, 탄화수소 등의 유기물을 포함하는 실리콘 산화막이어도 된다. 또한, SiON와 같은 질화 산화 실리콘막이어도 된다. 이들은 리소그래피 공정에서 포토레지스트(95)에 노광 패턴으로서 제 2 개구부(96)를 형성할 시, 반사 방지막 재료로서 이용된다.
유기막(93)은 스핀 온 카본(spin on carbon)에 의해 실리콘 산화막(92) 상에 형성된 코팅막이다. 또한, 유기막(93)은 실리콘 산화막(92) 상에 화학 기상 성장(CVD : Chemical Vapor Deposition)법에 따라 퇴적된 아몰퍼스 카본이어도 된다. 유기막(93), 실리콘 함유 반사 방지막(94), 포토레지스트(95)는 마스크로서 기능하고, 실리콘 산화막(92)을 에칭할 시, 에칭한 오목부의 저부에 있어서 실리콘 질화막(91)이 노출될 때까지 실리콘 산화막(92)을 에칭한다.
먼저, 실리콘 함유 반사 방지막(94)을, 포토레지스트(95)의 제 2 개구부(96)를 통하여 에칭한다. 실리콘 함유 반사 방지막(94)의 에칭 시의 프로세스 조건을 이하에 나타낸다.
<실리콘 함유 반사 방지막(94)의 에칭 시의 프로세스 조건>
압력 50 mT(6.67 Pa)
HF 파워 / LF 파워 300 W / 300 W
가스종 CF4, H2(H2 첨가 없음, CF4 : H2 = 25 : 3 또는
25 : 6의 비율로 H2 첨가의 3 종류를 실험)
웨이퍼 온도 가변
또한, 공급된 CF4 가스, 및 CF4 가스와 H2 가스의 혼합 가스는 제 1 처리 가스의 일례이다. CF4 가스에 SF6 가스 또는 NF3 가스와 같은 F 함유 가스를 첨가해도 된다.
또한, 웨이퍼 온도는 칠러 유닛에 의해 정해진 온도로 조정된 정전 척(20)의 온도가, 정전 척(20)의 표면 및 전열 가스를 개재하여 웨이퍼에 전열됨에 따라 조정된다. 그러나, 웨이퍼는 플라즈마 여기용의 제 1 고주파 전력에 의해 생성되는 플라즈마에 노출되고, 플라즈마로부터의 광 및 바이어스 전압용의 제 2 고주파 전력에 의해 인입된 이온이 웨이퍼에 조사되기 때문에, 웨이퍼의 온도, 특히 웨이퍼의 플라즈마에 면한 표면 온도는, 조정된 정전 척(20)의 온도보다 높아지는 경우가 있다. 또한, 온도 조정된 대향 전극 및 챔버 측벽으로부터의 복사열에 의해서도, 웨이퍼의 온도가 상승하는 경우가 있다. 이 때문에, 에칭 처리 중의 실제의 웨이퍼의 온도를 측정할 수 있거나, 혹은, 프로세스 조건으로부터 정전 척(20)의 조정 온도와 실제의 웨이퍼의 표면 온도의 온도차를 추측할 수 있으면, 미리 정해진 온도 범위에서 웨이퍼의 온도를 조정하기 위하여 정전 척(20)의 조정 온도의 설정을 낮춰도 된다. 또한, 제 1 고주파 전력 및 제 2 고주파 전력의 출력이 작은 조건 등, 정전 척(20)의 조정 온도와 실제의 웨이퍼의 표면 온도의 온도차가 작다고 추측된다면, 웨이퍼 온도와 정전 척(20)의 온도는 동등하다고 간주해도 된다.
실리콘 함유 반사 방지막(94)의 에칭 후, 유기막(93)을, 실리콘 함유 반사 방지막(94)을 마스크로서 에칭한다. 유기막(93)의 에칭 시의 프로세스 조건을 이하에 나타낸다.
<유기막(93)의 에칭 시의 프로세스 조건>
압력 15 mT(2.00 Pa)
HF 파워 / LF 파워 100 W / 750 W
가스종 N2, H2
웨이퍼 온도 가변
또한, 이하의 설명에서 '극저온'이란 -30℃ 이하의 온도를 말하고, '상온'이란 0℃ 이상의 온도를 말한다. 또한, 공급된 N2 가스와 H2 가스의 혼합 가스는 제 2 처리 가스의 일례이다. 제 2 처리 가스의 다른 예로서, O2 가스, O2 가스와 CO2 가스의 혼합 가스, O2 가스와 SO2 가스의 혼합 가스, O2 가스와 COS 가스의 혼합 가스 등을 사용해도 된다.
유기막(93)의 에칭은 반드시 극저온에서 행할 필요는 없으며, 상온에서 행해도 되는데, 극저온 환경으로 함으로써 양산성 및 추가 에칭 시에 있어서 CD값의 슈링크의 효과를 얻을 수 있다. 이 때문에, 웨이퍼 온도는 극저온으로 제어하는 것이 바람직하다. 또한, 유기막(93)의 에칭 시의 가스종은, N2 가스와 H2 가스의 혼합 가스에 한정되지 않고, O2 가스와 CO2 가스의 혼합 가스, O2 가스와 SO2 가스의 혼합 가스, O2 가스와 COS 가스의 혼합 가스 등을 사용해도 된다.
유기막(93)의 에칭 후, 실리콘 산화막(92)을, 유기막(93)을 마스크로서 에칭한다. 실리콘 산화막(92)의 에칭 시의 프로세스 조건을 이하에 나타낸다.
<실리콘 산화막(92)의 에칭 시의 프로세스 조건>
압력 25 mT(3.33 Pa)
HF 파워 / LF 파워 0 W / 800 W
가스종 CF4, H2
웨이퍼 온도 -45℃
실리콘 산화막(92)의 에칭은 반드시 극저온에서 행할 필요는 없고, 상온에서 행해도 된다. 단, 극저온 환경으로 함으로써 에칭 시에 생긴 반응 생성물이 에칭된 실리콘 산화막(92)의 내벽에 부착하는 것에 따른 보호 효과를 얻을 수 있어, 실리콘 산화막(92)의 측벽에서의 에칭을 억제할 수 있다. 이 때문에, 웨이퍼 온도는 극저온으로 제어하는 것이 바람직하다. 실리콘 산화막(92)의 에칭 형상을 수직 형상으로 유지하기 쉽다. 이 때문에, 에칭 형상의 슈링크의 효과를 얻을 수 있으므로, 극저온에서 행하는 것이 바람직하다. 또한, 실리콘 산화막(92)의 에칭 시의 가스종은 이에 한정되지 않고, C4F6 가스와 O2 가스와 Ar 가스의 혼합 가스, C4F8 가스와 O2 가스와 Ar 가스의 혼합 가스 등을 사용해도 된다.
이상의 프로세스 조건에 따라, 실리콘 함유 반사 방지막(94) → 유기막(93) → 실리콘 산화막(92)으로 에칭한 결과의 일례를 도 2의 (b)에 나타낸다. 도 2의 (b)의 횡축은, 실리콘 함유 반사 방지막(94) 및 유기막(93)의 에칭 시의 웨이퍼 온도를 나타낸다. 도 2의 (b)의 종축은, 실리콘 질화막(91)이 노출될 때까지 실리콘 산화막(92)을 에칭한 후, 또한 애싱에 의해 유기막(93)을 제거한 후의, 범위 내에 나타내는 실리콘 산화막(92)의 상단의 개구부의 폭을 나타내는 CD(이하 'TOP CD'라고도 함)값을 나타낸다(도 2의 (a) 참조).
도 2의 (b)에 나타내는 A는, 실리콘 함유 반사 방지막(94)의 에칭 공정에 있어서 CF4 가스만 공급하고, H2 가스를 첨가하지 않았던 경우의 TOP CD값을 나타낸다. B는 실리콘 함유 반사 방지막(94)의 에칭 시에 CF4 가스에 H2 가스를 CF4 : H2 = 25 : 3의 비로 첨가한 경우의 TOP CD값을 나타낸다. C는 실리콘 함유 반사 방지막(94)의 에칭 시에 CF4 가스에 H2 가스를 CF4 : H2 = 25 : 6의 비로 첨가한 경우의 TOP CD값을 나타낸다.
도 2의 (b)에 나타내는 결과에 따르면, 파선으로 나타내는 테두리(S) 내의 -30℃ 이하의 영역(이하, '극저온 영역'이라고도 함)에, CD값이 약 13 nm 이하가 되어, 상온에서 에칭했을 때보다 TOP CD값이 슈링크하고 있다. 구체적으로, 도 2의 (a)에 나타내는 바와 같이, 포토레지스트(95)의 제 2 개구부(96)의 폭인 CD값이 28 nm인 것에 대하여, TOP CD값은 A에 나타내는 CF4에 H2를 첨가하지 않았던 경우, 13.5 nm 이하가 되었다. 즉, 실리콘 함유 반사 방지막(94)의 에칭 공정에 있어서, 극저온 영역에서 CF4 가스를 포함하는 가스(이하, ‘제 1 처리 가스'라고도 함)를 공급함으로써, TOP CD값을 슈링크시킬 수 있었다.
또한 B에 나타내는 CF4에 H2를 첨가한 경우, 극저온 영역에 있어서 TOP CD값은 10 nm 미만이 되었다. 이상으로부터, 실리콘 함유 반사 방지막(94)의 에칭 공정에 있어서 CF4에 H2를 첨가한 경우, CF4에 H2를 첨가하지 않았던 경우와 비교하여 현저하게 TOP CD값을 슈링크할 수 있는 것을 알았다.
이에 의해, 도 3의 (a)의 초기 상태로부터 도 3의 (b)에 나타내는 실리콘 함유 반사 방지막(94)을 에칭하는 공정에서는, CF4 가스를 포함하는 제 1 처리 가스의 플라즈마를 이용하여, 웨이퍼 온도를 -30℃ 이하로 제어한다. 그리고, 제 2 개구부(96)를 통하여 실리콘 함유 반사 방지막(94)을 에칭한다.
이에 의해, 도 3의 (b)에 나타내는 바와 같이, 실리콘 함유 반사 방지막(94)에 형성되는 제 1 개구부(97)의 CD값이, 에칭이 진행될수록 작아지도록 실리콘 함유 반사 방지막(94)의 단면을 테이퍼 형상으로 형성한다. 즉, 실리콘 함유 반사 방지막(94)의 제 1 개구부(97)의, 포토레지스트(95)와는 반대측의 사이즈가, 포토레지스트(95)측의 제 1 개구부(97)의 사이즈보다 작아지도록, 실리콘 함유 반사 방지막(94)의 단면을 테이퍼 형상으로 형성한다. 이에 의해, 실리콘 산화막(92)의 에칭에 있어서의 TOP CD값을, 포토레지스트(95)의 제 2 개구부(96)의 CD값의 반 이하로 슈링크할 수 있고, 슈링크한 오목부에 스몰 컨택트를 형성할 수 있다. 또한, 제 1 처리 가스에 H2 가스를 포함하여 공급함으로써, CF4에 H2를 첨가하지 않았던 경우와 비교하여, 실리콘 함유 반사 방지막(94)의 제 1 개구부(97)의 단면의 경사를 보다 크게 하여, TOP CD값을 슈링크시키는 효과를 더 높일 수 있다.
또한, 실리콘 함유 반사 방지막(94)의 에칭 시에 CF4에 H2를 첨가하지 않았던 경우 및 CF4에 H2를 CF4 : H2 = 25 : 3의 비로 첨가한 경우 모두, 도 3의 (c)에 나타내는 바와 같이, 실리콘 함유 반사 방지막(94)의 제 1 개구부(97)는 폐색되지 않았다. 또한 도 3의 (d)에 나타내는 실리콘 산화막(92)을, 유기막(93)에 형성된 개구부(98)를 통하여 에칭하는 공정에 있어서, 개구부(98)의 폭을 폐색시키지 않고 실리콘 질화막(91)이 노출될 때까지 실리콘 산화막(92)을 에칭할 수 있었다. 단, CF4에 H2를 CF4 : H2 = 25 : 6의 비로 첨가한 경우, 극저온 환경에 있어서 CD값이 작아지는 방향으로 크게 변동하여, 실리콘 산화막(92)의 상단에 개구부가 형성되지 않았기 때문에, 도 2의 (b)에는 극저온 환경에 있어서의 CD값을 나타낼 수 없었다.
도 4는 일실시 형태에 따른 에칭 공정의 결과의 일례를 비교예와 비교하여 나타내는 도이다. 도 4의 (a)는 적층 구조 1의 본 실시 형태에 따른 각 에칭 공정을 실행하고, 도 3의 (d)에 나타내는 유기막(93)을 애싱에 의해 제거한 후의 실리콘 산화막(92)에 형성된 홀(99)의 상면도의 일례를 나타낸다. 도 4의 (b)는 적층 구조 1의 비교예에 따른 각 에칭 공정을 실행하여, 실리콘 산화막(92)에 형성된 홀(109)의 상면도의 일례를 나타낸다.
비교예에 따른 적층 구조 1의 실리콘 함유 반사 방지막(94)의 에칭 공정에서는, 웨이퍼 온도를 -45℃, 0℃, 30℃로 각각 제어하고, CHF3 가스와 CF4 가스를 공급한 점에서, CF4 가스 또는 CF4 가스와 H2 가스를 공급한 본 실시 형태와 상이하다. 유기막(93) 및 실리콘 산화막(92)의 에칭 공정에 있어서의 프로세스 조건은, 본 실시 형태에 따른 대응하는 유기막(93) 및 실리콘 산화막(92)의 에칭 공정의 프로세스 조건과 동일하다.
비교예의 에칭 공정을 실행한 결과, 웨이퍼 온도가 0℃ 및 30℃인 경우, 실리콘 산화막(92)의 TOP CD값이 10 nm정도까지 슈링크되어 있지만, 홀(109)의 개구부가 규칙적으로 배열되어 있지 않고, 일부의 홀(109)이 실리콘 산화막(92)에 형성되어 있지 않은 형상(블라인드)이 보여진다. 즉, 레지스트 마스크(95)에 패터닝된 제 2 개구부와 동일한 패턴으로 실리콘 산화막(92)이 에칭되어 있지 않은 것을 나타낸다. 이는, 실리콘 함유 반사 방지막(94)의 에칭 시에 생성되는 반응 생성물에 의해 일부의 마스크가 폐색된 것에 따른 것이라고 상정된다. 또한, 웨이퍼 온도가 -45℃인 경우, 에칭 시에 생성되는 반응 생성물의 양이 더 증가하여, 실리콘 산화막(92) 상에 형성되어야할 홀(109)이 전혀 없는 상태가 되었다.
이에 대하여, 본 실시 형태에 따른 에칭 공정을 실행한 결과, 웨이퍼 온도가 0℃ 및 30℃인 경우, 홀(99)의 개구부는 규칙적으로 배열되고, 블라인드는 보이지 않았다. 단, CF4 가스에 H2 가스를 첨가해도 TOP CD값이 10 nm 이하가 되지 않고, 슈링크량에 한계가 있었다. 한편, 웨이퍼 온도가 -45℃인 경우, 홀(99)의 블라인드를 회피하고, 실리콘 산화막(92)의 TOP CD값을 10 nm보다 작게 하면서, 레지스트 마스크(95)에 패터닝된 제 2 개구부와 동일한 패턴으로 실리콘 산화막(92)을 에칭할 수 있었다.
이상으로부터, 포토레지스트(95)의 제 2 개구부(96)를 폐색시키지 않고, 실리콘 함유 반사 방지막(94)을 슈링크시키기 위해서는, 실리콘 함유 반사 방지막(94)을 에칭하는 공정에서는, 웨이퍼 온도를 -30℃ 이하의 극저온으로 제어할 필요가 있다. 한편, 유기막(93)을 에칭하는 공정 및 실리콘 산화막(92)을 에칭하는 공정에서는, 웨이퍼 온도를 반드시 극저온으로 할 필요는 없으며, -30℃ 이하의 극저온이어도, -30℃ 이상이어도 된다. 단, 상술한 바와 같이, 유기막(93)을 에칭하는 공정 및 실리콘 산화막(92)을 에칭하는 공정에 있어서도, 웨이퍼 온도를 극저온으로 제어하는 것이 바람직하다.
[H2의 첨가량]
이어서, H2 가스의 첨가량에 대하여, 도 5를 참조하여 설명한다. 도 5는 일실시 형태에 따른 에칭 공정에 있어서의 H2의 첨가량과 개구의 폭의 폐색과의 관계를 나타내는 도이다. 도 5의 횡축은 웨이퍼 온도를 나타내고, 도 5의 종축은, 실리콘 함유 반사 방지막(94)의 에칭 공정에서 CF4 가스와 H2 가스의 총 유량(total flow)에 대한 H2 가스의 유량비를 나타낸다.
도 5의 E는 CD의 슈링크 또한 블라인드가 없는 경우, 즉, 실리콘 산화막(92)에 슈링크한 CD의 홀(99)이 규칙적으로 배열되어 형성되어 있는 상태를 나타낸다. 한편, 도 5의 F는, CD의 슈링크를 하면서도 블라인드가 있는 경우, 즉, 실리콘 산화막(92)에 슈링크한 CD의 홀(99)이 형성되면서도 규칙적으로 배열되어 있지 않고, 1 개이상의 홀(99)이 형성되어 있지 않은 개소가 있거나, 혹은 전면적으로 홀(99)이 형성되어 있지 않은 상태를 나타낸다.
도 5에 나타내는 결과에 따르면, CF4 가스 및 H2 가스의 총 유량(제 1 처리 가스의 총 유량)에 대한 H2 가스의 유량비인 H2 가스의 분압 비율을 y(%)라 하고, 웨이퍼 온도를 x라 했을 때, 이하의 관계식 (1)을 충족하는 유량의 H2 가스를 제 1 처리 가스에 포함시킨다.
0 ≤ y ≤ 0.0078 × x2 - 0.3938 × x ＋ 11.877 ···(1)
이에 의해, 제 1 처리 가스에 H2 가스를 첨가해 감으로써, CD 슈링크의 효과를 어시스트할 수 있고, 또한 실리콘 산화막(92)에 일부 혹은 전면적으로 형성되어 있지 않은 개소를 발생시키지 않고, 레지스트 마스크(95)에 패터닝된 제 2 개구부와 마찬가지로 규칙적으로 배열된 홀(99)을 형성할 수 있다.
[가스와 퇴적 상태]
이어서, 일실시 형태에 따른 에칭 공정에 이용하는 가스종과 에칭 공정에 있어서의 퇴적물의 퇴적 상태와의 관계에 대하여, 도 6 및 도 7을 참조하여 설명한다. 도 6은 일실시 형태에 따른 에칭 공정에 이용하는 가스종과 퇴적물의 퇴적 상태를 모식적으로 나타낸 도이다. 도 7은 일실시 형태에 따른 에칭 공정에 있어서의 표면 반응에 대하여 설명하기 위한 도이다.
먼저, 도 6을 참조하면, 상단의 CF4 가스의 경우 및 하단의 CHF3 가스의 경우에 대하여, 에칭에 의해 생성한 반응 생성물의 퇴적 상태를, -45℃의 극저온 시와 0℃의 상온 시로 나누어 나타낸다.
일반적으로 CHxFy 가스의 퇴적성으로서 낮은 것부터, CF4 < CHF3 < CH2F2 < CH3F라고 상정되고 있다. 이 서열을 결정하고 있는 것은, 각 분자의 해리 양식 및 해리에 의해 생성하는 라디칼의 대상막에 대한 부착 계수이다.
일례로서, CF4 가스와 CHF3 가스의 해리에 의해 CFx 라디칼을 생성시키기 위하여 필요한 에너지는 다음과 같다.
CF4 가스로부터 CF 라디칼, CF2 라디칼, CF3 라디칼을 생성하기 위해서는 22 eV, 19 eV, 14.6 eV가 각각 필요하다. 한편, CHF3 가스로부터 CF 라디칼, CF2 라디칼, CF3 라디칼을 생성하기 위해서는 17 eV, 14 eV, 13.8 eV가 각각 필요하다. 즉, 동일한 HF 파워 및 LF 파워가 인가되는 조건에서는, CF4 가스를 이용하는 것이 생성하는 라디칼 중의 CF 라디칼의 비율이 작아지는 것을 알 수 있다.
따라서, CHF3 가스를 이용한 경우, CF4 가스를 이용한 경우보다 CF 라디칼의 비율이 높아진다. CF 라디칼은 CF2 라디칼, CF3 라디칼과 비교하여 한 자릿수 이상 부착 확률이 크기 때문에, 도 6의 하단에 나타내는 바와 같이, 상온에 있어서도 CHF3 가스를 이용한 경우막의 상부에 퇴적물(110)이 부착하기 쉽다. 극저온 영역에서는, 반응 생성물의 양이 더 많아지기 때문에, 막의 상부의 퇴적물(110)의 양이 증가하여 폐색(클로깅)이 발생할 리스크가 높아진다. 반대로, CF4 가스를 이용한 경우, CHF3 가스를 이용한 경우보다 CF 라디칼의 비율이 낮아지기 때문에, 막의 상부에 퇴적물(110)이 부착하기 어렵고, 클로깅이 생기기 어렵다.
이상으로부터, CF4 가스는 부착 계수가 작고, 상온에서 CF4 가스를 사용하면 플라즈마 중에는 퇴적에 기여하지 않는 라디칼 밖에 생성되지 않는다. 이 때문에, 도 6의 상단에 나타내는 바와 같이, 상온에서 CF4 가스를 사용하면, 막에 반응 생성물이 거의 부착하지 않는다. 한편, -45℃의 극저온에서 CF4 가스를 사용하면, 점차 반응 생성물이 퇴적되기 시작하여, 제 2 개구부(96)의 내벽 및 막의 상부에 퇴적물(110)이 컨포멀하게 얇게 퇴적된다. 이 때, CF4 가스와 같이 부착 계수가 작은 가스는, 비교적막의 상부에 부착되기 어렵고, 저부에 부착되기 쉽다. 따라서, 클로깅은 발생하기 어렵다.
이와 같이 CF4 가스의 단일 가스에서는 반응 생성물의 퇴적성이 작기 때문에, 본 실시 형태에 따른 실리콘 함유 반사 방지막(94)의 에칭에서는, CF4 가스에 H2 가스를 첨가함으로써 퇴적성을 높이는 것이 바람직하다. 이에 의해, CHF3 가스에 가까운 가스의 성질을 가지게 되고, 그 결과, 도 6의 하단에 나타내는 CHF3 가스를 이용하여 에칭을 행한 경우와 마찬가지로, 상온에서도 퇴적물(110)이 부착되게 된다. 또한, 극저온에서는 퇴적물(110)의 퇴적량이 많아진다.
단, 극저온 영역에서 첨가하는 H2 가스의 양이 너무 많아지면, 도 5에 나타낸 바와 같이 CD 슈링크 NG의 상태(도 5의 F), 즉, 클로깅이 발생할 리스크가 높아진다. 그 결과, 도 6의 하단의 극저온의 란의 퇴적물(110)의 형상과 같이 홀의 폐색이 발생할 리스크가 높아진다.
이어서, 실리콘 함유 반사 방지막(94)의 측벽에 퇴적되는 퇴적물(110)에 대하여, 도 7을 참조하여 설명한다. 도 7에 나타내는 실리콘 함유 반사 방지막(94)의 측면은, 에칭에 생성되는 반응 생성물 등의 퇴적물(110)이 퇴적됨으로써 테이퍼 형상이 된다. 보다 상세하게는, 도 7에 나타내는 퇴적물(110)에는 에칭 시에 생성된 반응 생성물과, 플라즈마에 포함되는 라디칼이 포함된다. 이 2 개의 물질이 퇴적됨으로써, 실리콘 함유 반사 방지막(94)의 측벽이 테이퍼 형상이 되는 테이퍼 에칭이 촉진된다. 단, 테이퍼 에칭은, 퇴적물(110)이 실리콘 함유 반사 방지막(94)에 퇴적되는 경우에 촉진되지만, 휘발되는 경우에는 촉진되지 않는다. 그리고, 퇴적물(110)이 실리콘 함유 반사 방지막(94)에 퇴적될지 휘발될지는, 에칭에 기여하는 가스종마다의 증기압 곡선으로 정해지며, 온도에 의존한다.
CF4 가스를 포함하는 제 1 처리 가스로부터 플라즈마가 생성되면, 플라즈마 중의 CF2*(라디칼) 또는 CF2 ＋(이온)가 실리콘 함유 반사 방지막(94)의 에칭을 촉진시킨다. 이 때의 화학 반응식은 이하이다.
SiO2 ＋ 2 × CF2 → SiF4 ＋ 2CO
SiO-R ＋ CF2 → SiFx-R ＋ CO
여기서, SiO-R은 유기물을 포함하는 실리콘 함유막의 일례이며, SiFx-R은 유기물을 포함하는 실리콘 함유막을 에칭했을 때의 반응 생성물의 일례이다.
이상의 화학 반응의 결과, 반응 생성물 SiFx-R가 측벽에 부착하여 퇴적물(110)이 된다. 증기압 곡선에 의하면 도 7의 오른쪽에 나타내는 상온에서는 SiFx-R은 휘발되지만, 도 7의 왼쪽에 나타내는 극저온에서는 SiFx-R은 퇴적된다. SiF4 및 CO는 상온 및 극저온 모두에서 휘발된다.
이상으로부터, CF4 가스를 포함하는 제 1 처리 가스를 공급하여 실리콘 함유 반사 방지막(94)을 에칭하는 경우, 실리콘 함유 반사 방지막(94)을 테이퍼 형상으로 하기 위해서는, -30℃ 이하의 극저온으로 할 필요가 있다. 이에 의해, 퇴적물(110)을 실리콘 함유막의 측벽에 퇴적시킬 수 있다.
이상에서는, 실리콘 함유 반사 방지막(94)을 에칭하는 공정에 있어서, 공급하는 제 1 처리 가스로서, CF4 가스 또는 CF4 가스와 H2 가스와의 혼합 가스를 들어 설명했다. 단, 제 1 처리 가스는 이에 한정되지 않고, 플루오르 카본 가스가 포함되는 가스이면 된다. 또한 제 1 처리 가스는, 플루오르 카본 가스와 수소 가스가 포함되는 가스인 것이 바람직하다.
플루오르 카본 가스는 y / x > 3을 충족하는 CxFy 가스여도 된다. 또한, 플루오르 카본 가스는 플라즈마에 의해 해리했을 때에 전구체(프리커서)로서의 CF2의 생성량이, 다른 전구체의 생성량보다 많아지는 가스인 것이 바람직하다. 플루오르 카본 가스는 C2F4 가스, C3F4 가스 및 C2F6 가스 중 어느 하나여도 되고, CF4 가스여도 된다.
또한 본 실시 형태에서는, 실리콘 함유막인 제 1 막의 일례로서, 실리콘 함유 반사 방지막(94)을 예로 들었지만, 이에 한정되지 않는다. 제 1 막은 유기물을 더 함유해도 되고, 유기 함유 실리콘 산화막이어도 된다.
[에칭 공정]
이상에 설명한 본 실시 형태에 따른 에칭 공정을 포함하는 기판 처리 방법에 대하여, 도 8을 참조하여 설명한다. 도 8은 일실시 형태에 따른 에칭 공정을 포함하는 기판 처리 방법의 일례를 나타내는 순서도이다. 본 처리는 제어부(80)에 의해 제어된다.
먼저, 제어부(80)는 아래로부터 에칭 대상막(제 4 막)의 일례인 실리콘 산화막(92), 제 3 막의 일례인 유기막(93), 제 1 막의 일례인 실리콘 함유막(94), 제 2 막의 일례인 포토레지스트(95)의 순으로 적층된 웨이퍼(W)를 마련한다. 즉, 상기의 웨이퍼(W)를 처리 용기(10) 내로 반입하고, 정전 척(20)에 흡착 유지하여 준비한다(단계(S1)). 제 2 막(포토레지스트(95)), 제 1 막(실리콘 함유막(94)), 제 3 막(유기막(93))은 마스크로서 기능한다.
이어서, 제어부(80)는 웨이퍼 온도를 -30℃ 이하로 설정한다(단계(S2)). 웨이퍼 온도는 칠러 유닛으로부터 도 1에 나타내는 배관(22a, 22b)을 거쳐 유로(18f)로 흐르게 되는 냉각 매체의 온도를 제어하여 -30℃ 이하의 정해진 온도로 설정된다.
이어서, 제어부(80)는 CF4 가스와 H2 가스와의 혼합 가스를 처리 용기(10) 내에 공급한다(단계(S3)). H2 가스의 유량은, 식 (1)에 의해 정해진다. 이어서, 제어부(80)는 HF 파워 및 LF 파워를 하부 전극(18)에 인가하고, 플라즈마 생성부가 생성한 플라즈마에 의해, 제 2 막의 제 2 개구부(96)를 통하여 제 1 막을 에칭한다(단계(S4)). 본 실시 형태에서는, 포토레지스트(95)의 제 2 개구부(96)를 통하여 실리콘 함유막(94)이 테이퍼 형상으로 에칭된다.
이어서, 제어부(80)는 제 1 막의 에칭을 종료한 후, N2 가스와 H2 가스와의 혼합 가스를 처리 용기(10) 내에 공급한다(단계(S5)).
이어서, 제어부(80)는 HF 파워 및 LF 파워를 하부 전극(18)에 인가하고, 플라즈마 생성부가 생성한 플라즈마에 의해, 제 1 막에 형성된 제 1 개구부(97)를 통하여, 제 3 막을 에칭한다(단계(S6)). 본 실시 형태에서는, 실리콘 함유막(94)에 형성된 제 1 개구부(97)를 통하여, 유기막(93)이 에칭된다.
이어서, 제어부(80)는 제 1 막의 에칭을 종료한 후, CF4 가스와 H2 가스와의 혼합 가스를 처리 용기(10) 내에 공급한다(단계(S7)). 그리고, HF 파워 및 LF 파워를 하부 전극(18)에 인가하고, 플라즈마 생성부가 생성한 플라즈마에 의해, 제 3 막에 형성된 개구부(98)를 통하여, 제 4 막을 에칭한다(단계(S8)). 본 실시 형태에서는, 유기막(93)에 형성된 개구부(98)를 통하여, 하지막인 실리콘 산화막(92)이 에칭된다.
이어서, 제어부(80)는 제 3 막을 애싱한다(단계(S9)). 이에 의해, 실리콘 산화막(92)을 에칭할 시에 마스크로서 기능한 유기막(93)이 제거된다. 이어서, 실리콘 산화막(92)에 형성된 홀에 금속을 매립한다(단계(S10)). 이에 의해, 실리콘 함유막(94)의 제 1 개구부(97)에 의해 CD값이 슈링크된 홀에 금속을 매립함으로써, CD값이 10 nm보다 작은, 예를 들면 6 nm 정도의 스몰 컨택트를 형성할 수 있다.
[적층 구조 2를 가지는 웨이퍼를 에칭]
이어서, 본 실시 형태에 따른 에칭 공정을 포함하는 기판 처리 방법을, 적층 구조 2를 가지는 웨이퍼(W)에 이용하는 예에 대하여, 도 9를 참조하여 설명한다. 도 9는 일실시 형태에 따른 적층 구조 2의 각 층에 대한 에칭 공정을 차례로 나타내는 도이다.
적층 구조 2를 가지는 웨이퍼(W)에 대하여 본 실시 형태에 따른 에칭 공정인 도 9의 (b) ~ 도 9의 (f)를 실행한다. 이 후, 이러한 에칭 공정에 의해 슈링크된 홀에 금속 배선을 매립하는 공정을 실행한다. 본 실시 형태에 따른 에칭 공정을 포함하는 기판 처리 방법의 전체 공정을 행한 결과 상태를 도 9의 (g)에 나타낸다.
도 9의 (b) ~ 도 9의 (f)의 에칭 공정에 대하여 구체적으로 설명한다. 도 9의 (b)에 나타내는 바와 같이, 적층 구조 2의 실리콘 기판(100)에는 불순물이 도프된 불순물층(101)이 형성되고, 불순물층(101)에 인접하여 게이트(102)가 형성되어 있다. 불순물층(101) 및 게이트(102)에는, 보호막으로서 기능하는 실리콘 질화막(103)이 코팅 되어 있다. 실리콘 질화막(103)의 상부에는 실리콘 산화막(104b)과 실리콘 산화막(104a)이 중간층인 실리콘 질화막(107)을 사이에 두고 형성되어 있다. 실리콘 산화막(104a) 상에는 마스크층(106)이 형성되어 있다. 마스크층(106)의 최상층에는 제 2 개구부(105)가 형성되어 있다.
도 9의 (b)에 나타내는 초기 상태의 적층 구조 2에 있어서, 실리콘 질화막(107)은 실리콘 함유막인 제 1 막의 일례이다. 실리콘 산화막(104a) 및 마스크층(106)은 제 1 막 상에 형성되고, 제 2 개구부(105)를 가지는 제 2 막의 일례이다. 실리콘 질화막(107) 하의 실리콘 산화막(104b)은, 제 1 막 하에 형성된 제 3 막의 일례이다.
적층 구조 2의 경우, 도 8에 나타내는 일실시 형태에 따른 기판 처리 방법이 개시되면, 제어부(80)는 적층 구조 2의 제 1 막 ~ 제 3 막을 가지는 웨이퍼(W)를 준비한다. 이어서 도 9의 (c) 및 (d)에 나타내는 바와 같이, 제어부(80)는 N2 가스와 H2 가스와의 혼합 가스를 공급하고, 제 2 개구부(105)를 통하여 마스크층(106)을 에칭하고, 이어서 CF4 가스와 H2 가스와의 혼합 가스를 공급하여, 실리콘 산화막(104a)을 에칭한다. 이 후, 실리콘 질화막(107)을 테이퍼 형상으로 에칭한다.
실리콘 질화막(107)을 테이퍼 형상으로 에칭하는 공정에서는, 제어부(80)는 웨이퍼의 온도를 -20℃ 이하로 설정한다. 이어서, 제어부(80)는 CF4 가스와 H2 가스와의 혼합 가스를 처리 용기(10) 내에 공급한다. 이어서, 제어부(80)는 HF 파워 및 LF 파워를 하부 전극(18)에 인가한다.
이어서, 제어부(80)는 플라즈마 생성부가 생성한 플라즈마에 의해, 실리콘 질화막(107)을 에칭한다. 이 에칭 공정에서는, SiN(실리콘 질화막(107))과, 공급한 CF4 가스 및 H2 가스와의 화학 반응에 의해, 규불화 암모늄((NH4)2SiF6)의 반응 생성물이 퇴적물(110)이 되어, 테이퍼 형상의 에칭이 형성된다. 이와 같이 하여 테이퍼 에칭을 행하고자 하는 개소에 실리콘 질화막(107)을 형성하여, CD값을 슈링크시킨다.
이어서 도 9의 (e)에 나타내는 바와 같이, 제어부(80)는 CF4 가스와 H2 가스와의 혼합 가스를 공급하고, 실리콘 질화막(107)에 형성된 테이퍼 형상의 제 1 개구부를 통하여 실리콘 산화막(104b)을 실리콘 질화막(103)이 노출될 때까지 에칭한다. 이 때, 웨이퍼 온도를 -30℃ 이하로 제어하는 것이 바람직하다. 이에 의해, 웨이퍼를 -30℃ 이하로 냉각한 상태에서 CF4 가스와 H2 가스의 플라즈마에 의해 에칭함으로써 홀에 수직 형상의 에칭을 실시할 수 있다. 이에 의해, 게이트(102)와 홀과의 사이에 정해진 이상의 거리를 유지할 수 있다. 또한, 공급된 CF4 가스와 H2 가스는 제 2 처리 가스의 일례이다. 제 2 처리 가스의 다른 예로서, C4F8 가스와 O2 가스와 Ar과의 혼합 가스, C4F6 가스와 O2 가스와 Ar과의 혼합 가스 등을 사용해도 된다. 이어서, 제어부(80)는 CH2F2 가스와 O2 가스와 Ar과의 혼합 가스를 공급하여, 실리콘 질화막(103)을 불순물층(101)이 노출될 때까지 에칭한다.
이어서 도 9의 (f)에 나타내는 바와 같이, 제어부(80)는 O2 가스 혹은 N2 가스와 H2 가스와의 혼합 가스를 공급하고, 마스크층(106)을 애싱에 의해 제거한다. 이어서 도 9의 (g)에 나타내는 바와 같이, 제어부(80)는 에칭된 홀에 금속을 매립하여, 배선층(111)을 형성한다. 또한, 마스크층(106)을 제거하는 공정은, 에칭과 동일한 장치가 아니어도 상관없으며, 별도 장치인 고온 플라즈마 애싱 장치에 의해 행해도 되고, 웨트 세정에 의해 박리 제거되어도 된다.
도 9의 (a)에 나타내는 바와 같이, 본 실시 형태에 따른 에칭 공정을 실행함으로써 형성된 홀의 CD값은, 홀 상부의 CD값인 CD1보다 홀 하부의 CD값인 CD2가 작아져 있어, 에칭 공정에서 홀이 슈링크되어 있다. 이에 의해, 게이트(102)와 홀 사이의 거리(Q)를 확보할 수 있다.
이상에 설명한 에칭 공정을 포함하는 기판 처리 방법에 의하면, 에칭된 홀의 상단의 CD값은, 게이트(102) 부근의 홀의 CD값보다 크다. 또한, 홀의 상단의 CD값은 인접 배선에 의해 제한된다.
예를 들면, 실리콘 산화막(104a, 104b)의 에칭을, 실리콘 질화막(107)의 에칭에 있어서의 프로세스 조건과 동일 프로세스 조건에 의해 행하여, 테이퍼 에칭을 실행한다. 그러면, 도 9의 (a)에 나타내는 바와 같이 홀의 테이퍼 부분이 넓어져, 게이트(102)와 홀 사이의 거리를 확보 가능할 수 없는 경우가 있다.
따라서 본 실시 형태에 따른 에칭 공정에서는, -20℃ 이하의 극저온에서, 수소와 불소가 존재하는 플라즈마로, 중간층인 실리콘 질화막(107)만을 테이퍼 에칭한다. 이에 의해, 실리콘 질화막(107)의 에칭에 있어서 규불화 암모늄이 생성되고, 실리콘 질화막(107)의 표면에 부착하여 퇴적물(110)을 형성한다. 그 결과, 실리콘 질화막(107)을 테이퍼 형상으로 에칭할 수 있다. 그 후의 에칭은 수직 형상이 되도록 프로세스 조건을 바꾼다.
이와 같이, 실리콘 질화막(107)을 중간층으로서 실리콘 질화막(107)에 규불화 암모늄을 퇴적시켜, 테이퍼의 에칭을 형성한다. 이에 의해, 도 9의 (g)에 나타내는 바와 같이, 게이트(102)와 홀과의 거리(Q)를 정해진 이상 멀리할 수 있다.
또한, 적층 구조 2의 중간층으로서 실리콘 질화막을 이용했지만, 에칭에 있어서 규불화 암모늄이 생성된다면, 이에 한정되지 않는다. 예를 들면, SiON과 같은 질화 산화 실리콘막 등과 같이 질소를 함유하는 실리콘막이면 동일한 효과를 기대할 수 있다.
[적층 구조 3을 가지는 웨이퍼를 에칭]
이어서, 본 실시 형태에 따른 에칭 공정을 포함하는 기판 처리 방법을, 적층 구조 3을 가지는 웨이퍼(W)에 이용하는 예에 대하여, 도 10을 참조하여 설명한다. 도 10은 일실시 형태에 따른 적층 구조 3의 각 층에 대한 에칭 공정을 차례로 나타내는 도이다.
도 10의 (a)에 나타내는 바와 같이, 적층 구조 3은 Low-k막(122)의 저부에 게이트(120) 및 게이트(120)를 둘러싸는 보호막으로서의 실리콘 질화막(121)이 형성되어 있다. Low-k막(122)은 동일 막이지만, 설명의 편의상, Low-k막(122a, 122b, 122c)의 3 개의 층으로 나누어 설명한다. Low-k막(122b)은 테이퍼 형상으로 에칭되는 제 1 막의 일례이다. Low-k막(122a)은 제 2 개구부(124)를 가지는 제 2 막의 일례이다. Low-k막(122c)은 제 1 막의 하지막이 되는 제 3 막의 일례이다. Low-k막(122a)의 상부에는 마스크(123)이 형성되어 있다.
적층 구조 3에 있어서도, 제어부(80)는 C4F8 가스와 Ar 가스와 N2 가스와의 혼합 가스를 공급하고, Low-k막(122a)을 에칭한다. 이어서, 제어부(80)는 Low-k막(122b)의 에칭 공정일 때만, CF4 가스와 H2 가스를 공급하여, 웨이퍼 온도를 -30℃ 이하의 극저온으로 설정하고, HF 파워 및 LF 파워를 인가하여 에칭을 행한다. 이에 의해, Low-k막(122b)이 테이퍼 형상으로 에칭되어, 도 10의 (b)에 나타내는 바와 같이, 에칭 중에 퇴적물(110)이 퇴적되고, Low-k막(122b)의 상단의 CD값에 대하여, Low-k막(122b)의 하단(저부)의 CD값을 작게 할 수 있다. 이어서, 제어부(80)는 다시 C4F8 가스와 Ar 가스와 N2 가스와의 혼합 가스를 공급하여, Low-k막(122c)을 에칭한다. 이에 의해, Low-k막(122c)이 수직으로 에칭되어, 도 10의 (c)에 나타내는 바와 같이, 게이트(120)와 홀과의 거리(P)를 정해진 이상 멀게 할 수 있다. 또한, Low-k막(122c)을 에칭 할 때에 공급된 C4F8 가스와 Ar 가스와 N2 가스와의 혼합 가스는 제 2 처리 가스의 일례이다.
이상에 설명한 바와 같이, 본 실시 형태에 따른 에칭 처리 방법에 의하면, 적층 구조(1 ~ 3)에 있어서, 에칭에 의해 형성되는 막의 개구부를 폐색시키지 않고, 개구부의 CD값을 작게 할 수 있다.
또한, 테이퍼 에칭이 실시되는 제 1 막은, 도 10의 Low-k막(122)을 일례로 하는 저유전율막이어도 되고, 도 2 및 도 3의 실리콘 함유 반사 방지막(94)을 일례로 하는 반사 방지막이어도 된다. 또한, 제 1 막은 도 9의 실리콘 질화막(107)을 일례로 하는 바와 같이 질소를 함유해도 된다. 제 1 막은 질화 실리콘막 또는 질화 산화 실리콘막이어도 된다.
제 1 막의 에칭 시, 극저온으로 설정할 시의 웨이퍼 온도는 -30℃ 이하이면 된다. 하한값은 특별히 한정되는 것은 아니지만, 예를 들면 장치 구성 상의 제약으로부터 -60℃ 이상이어도 된다.
제 1 막 하에 형성된 제 3 막을, 제 1 막의 에칭 공정 후, 제 1 막에 형성된 제 1 개구부를 통하여 에칭하는 공정에서는, 웨이퍼 온도를 -30℃ 이하로 제어하는 것이 바람직하지만, 이에 한정되지 않는다.
제 3 막을 에칭하는 공정은, 제 2 처리 가스의 플라즈마를 이용하여 제 1 개구부를 통하여 제 3 막을 에칭해도 된다.
제 3 막을 에칭하는 공정은, 제 1 막을 에칭하는 공정에서 설정되는 웨이퍼 온도(제 1 온도)와 동일해도 되고, 상이해도 된다.
또한, 제 1 막을 테이퍼 형상으로 에칭할 시의 VDC(셀프 바이어스)는 제어성의 관점으로부터 예를 들면 2000 V이다.
금회 개시된 일실시 형태에 따른 기판 처리 방법 및 기판 처리 장치는 모든 점에서 예시로 제한적인 것은 아니라고 상정되어야 한다. 상기의 실시 형태는, 첨부한 청구의 범위 및 그 주지를 일탈하지 않고, 다양한 형태로 변형 및 개량이 가능하다. 상기 복수의 실시 형태에 기재된 사항은 모순되지 않는 범위에서 다른 구성도 취할 수 있고, 또한 모순되지 않는 범위에서 조합할 수 있다.
본 개시의 기판 처리 장치는 Atomic Layer Deposition(ALD) 장치, Capacitively Coupled Plasma(CCP), Inductively Coupled Plasma(ICP), Radial Line Slot Antenna(RLSA), Ele ctron Cyclotron Resonance Plasma(ECR), Helicon Wave Plasma(HWP) 어느 타입의 장치에서도 적용 가능하다.

Claims (16)

  1. 실리콘 함유막인 제 1 막과, 상기 제 1 막 상에 형성되고 제 2 개구부를 가지는 제 2 막을 가지는 기판을 준비하는 공정과,
    기판의 온도를 -30˚ 이하로 제어하는 공정과,
    상기 제 2 개구부를 통하여 상기 제 1 막을 에칭하는 공정을 포함하고,
    상기 제 1 막을 에칭하는 공정은,
    플루오르 카본 가스를 포함하는 제 1 처리 가스의 플라즈마를 이용하여 상기 제 1 막에 형성되는 제 1 개구부의 단면의 형상이, 에칭이 진행될수록 작아지도록 상기 제 1 막을 테이퍼 형상으로 형성하는,
    기판 처리 방법.
  2. 제 1 항에 있어서,
    상기 제 1 처리 가스는 H2 가스를 포함하는,
    기판 처리 방법.
  3. 제 2 항에 있어서,
    상기 제 1 처리 가스는, 상기 기판의 온도를 x(℃), 상기 제 1 처리 가스의 총 유량에 대한 상기 H2 가스의 분압 비율을 y(%)라 했을 때, 0 ≤ y ≤ 0.0078 × x2 - 0.3938 × x ＋ 11.877의 조건을 충족하는 유량의 H2 가스를 포함하는,
    기판 처리 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 플루오르 카본 가스는 y / x > 3을 충족하는 CxFy 가스인,
    기판 처리 방법.
  5. 제 4 항에 있어서,
    상기 플루오르 카본 가스는 CF4 가스인,
    기판 처리 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 플루오르 카본 가스는, 플라즈마에 의해 해리되었을 때에 전구체로서의 CF2의 생성량이 다른 전구체의 생성량보다 많아지는 가스인,
    기판 처리 방법.
  7. 제 6 항에 있어서,
    상기 플루오르 카본 가스는 C2F4 가스, C3F4 가스 및 C2F6 가스 중 어느 하나인,
    기판 처리 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 제 1 막은 유기물을 함유하는,
    기판 처리 방법.
  9. 제 8 항에 있어서,
    상기 제 1 막은 유기 함유 실리콘 산화막인,
    기판 처리 방법.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 제 1 막은 반사 방지막 혹은 저유전율막인,
    기판 처리 방법.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 제 1 막은 질소를 함유하는,
    기판 처리 방법.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 제 1 막은 질화 실리콘막 또는 질화 산화 실리콘막인,
    기판 처리 방법.
  13. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 제 1 막 하에 형성된 제 3 막을 가지고,
    상기 제 1 막을 에칭하는 공정 후, 상기 제 1 개구부를 통하여, 상기 제 3 막을 에칭하는 공정을 포함하는,
    기판 처리 방법.
  14. 제 13 항에 있어서,
    상기 제 3 막을 에칭하는 공정은 상기 기판의 온도를 -30℃ 이하로 제어하는 공정을 포함하는,
    기판 처리 방법.
  15. 제 13 항 또는 제 14 항에 있어서,
    상기 제 3 막을 에칭하는 공정은 제 2 처리 가스의 플라즈마를 이용하여 상기 제 1 개구부를 통하여 상기 제 3 막을 에칭하는,
    기판 처리 방법.
  16. 처리 용기 내에서 플라즈마를 생성하는 플라즈마 생성부와, 제어부를 가지고, 실리콘 함유막인 제 1 막과, 상기 제 1 막 상에 형성되고 제 2 개구부를 가지는 제 2 막을 가지는 기판을 에칭하는 기판 처리 장치로서,
    상기 제어부는, 실리콘 함유막인 제 1 막과, 상기 제 1 막 상에 형성되고 제 2 개구부를 가지는 제 2 막을 가지는 기판을 준비하는 공정과,
    기판의 온도를 -30˚ 이하로 제어하는 공정과,
    상기 제 2 개구부를 통하여 상기 제 1 막을 에칭하는 공정을 제어하고,
    상기 제 1 막을 에칭하는 공정에서는,
    플루오르 카본 가스를 포함하는 제 1 처리 가스의 플라즈마를 이용하여 상기 제 1 막에 형성되는 제 1 개구부의 단면의 형상이, 에칭이 진행될수록 작아지도록 상기 제 1 막을 테이퍼 형상으로 형성하는,
    기판 처리 장치.
KR1020200041511A 2019-04-15 2020-04-06 기판 처리 방법 및 기판 처리 장치 KR20200121238A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2019-077359 2019-04-15
JP2019077359A JP2020177958A (ja) 2019-04-15 2019-04-15 基板処理方法及び基板処理装置

Publications (1)

Publication Number Publication Date
KR20200121238A true KR20200121238A (ko) 2020-10-23

Family

ID=72748020

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200041511A KR20200121238A (ko) 2019-04-15 2020-04-06 기판 처리 방법 및 기판 처리 장치

Country Status (5)

Country Link
US (2) US11201063B2 (ko)
JP (2) JP2020177958A (ko)
KR (1) KR20200121238A (ko)
CN (1) CN111834202A (ko)
TW (1) TWI837338B (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005377A (ja) 2005-06-21 2007-01-11 Tokyo Electron Ltd プラズマエッチング方法、制御プログラム、コンピュータ記憶媒体及びプラズマエッチング装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3200455B2 (ja) 1991-01-14 2001-08-20 沖電気工業株式会社 半導体記憶装置の製造方法
JP3403374B2 (ja) * 2000-05-26 2003-05-06 松下電器産業株式会社 有機膜のエッチング方法、半導体装置の製造方法及びパターンの形成方法
JP2004247568A (ja) * 2003-02-14 2004-09-02 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
CN100365772C (zh) * 2004-06-16 2008-01-30 东京毅力科创株式会社 半导体装置的制造方法
JP4593402B2 (ja) 2005-08-25 2010-12-08 株式会社日立ハイテクノロジーズ エッチング方法およびエッチング装置
JP4653603B2 (ja) 2005-09-13 2011-03-16 株式会社日立ハイテクノロジーズ プラズマエッチング方法
JP6408903B2 (ja) * 2014-12-25 2018-10-17 東京エレクトロン株式会社 エッチング処理方法及びエッチング処理装置
CN105161450B (zh) * 2015-07-30 2018-08-28 上海华力微电子有限公司 一种双浅沟槽隔离形成方法
JP6817692B2 (ja) * 2015-08-27 2021-01-20 東京エレクトロン株式会社 プラズマ処理方法
US10483109B2 (en) * 2016-04-12 2019-11-19 Tokyo Electron Limited Self-aligned spacer formation
JP6604911B2 (ja) * 2016-06-23 2019-11-13 東京エレクトロン株式会社 エッチング処理方法
JP6621882B2 (ja) * 2018-08-08 2019-12-18 東京エレクトロン株式会社 エッチング装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005377A (ja) 2005-06-21 2007-01-11 Tokyo Electron Ltd プラズマエッチング方法、制御プログラム、コンピュータ記憶媒体及びプラズマエッチング装置

Also Published As

Publication number Publication date
US20200328089A1 (en) 2020-10-15
TW202044336A (zh) 2020-12-01
TWI837338B (zh) 2024-04-01
CN111834202A (zh) 2020-10-27
JP7467708B2 (ja) 2024-04-15
JP2023065412A (ja) 2023-05-12
JP2020177958A (ja) 2020-10-29
US11881410B2 (en) 2024-01-23
US11201063B2 (en) 2021-12-14
US20220068658A1 (en) 2022-03-03

Similar Documents

Publication Publication Date Title
US10566209B2 (en) Etching method and workpiece processing method
EP3007205B1 (en) Workpiece processing method
US9543163B2 (en) Methods for forming features in a material layer utilizing a combination of a main etching and a cyclical etching process
US20220051904A1 (en) Etching method
TW201635371A (zh) 蝕刻方法（三）
US11495469B2 (en) Method for processing substrates
US10991594B2 (en) Method for area-selective etching of silicon nitride layers for the manufacture of microelectronic workpieces
CN110391140A (zh) 蚀刻方法和等离子体处理装置
US20190122865A1 (en) Oxygen treatment for nitride etching
US20220246440A1 (en) Substrate processing method and substrate processing apparatus
US12074009B2 (en) Apparatus for processing a substrate
TWI768564B (zh) 用於蝕刻硬體之基於氫電漿清洗處理
TWI822918B (zh) 電漿處理方法及電漿處理裝置
JP7190988B2 (ja) エッチング方法及び基板処理装置
KR20200121238A (ko) 기판 처리 방법 및 기판 처리 장치
US11328909B2 (en) Chamber conditioning and removal processes
US20240282585A1 (en) Treatments to improve etched silicon-and-germanium-containing material surface roughness
US20220068629A1 (en) Substrate processing method and plasma processing apparatus
WO2024125303A1 (zh) 一种晶圆处理方法及用于晶圆处理的刻蚀-沉积一体设备
WO2023008025A1 (ja) エッチング方法、半導体装置の製造方法、エッチングプログラムおよびプラズマ処理装置
US20230343598A1 (en) Method For Improving Etch Rate And Critical Dimension Uniformity When Etching High Aspect Ratio Features Within A Hard Mask Layer
US7229563B2 (en) Plasma etching of Ni-containing materials
KR20240145927A (ko) 붕소-도핑된 실리콘 재료들을 활용하는 통합 프로세스들

Legal Events

Date Code Title Description
A201 Request for examination