CN111834202A - 基板处理方法和基板处理装置 - Google Patents

基板处理方法和基板处理装置 Download PDF

Info

Publication number
CN111834202A
CN111834202A CN202010267814.7A CN202010267814A CN111834202A CN 111834202 A CN111834202 A CN 111834202A CN 202010267814 A CN202010267814 A CN 202010267814A CN 111834202 A CN111834202 A CN 111834202A
Authority
CN
China
Prior art keywords
film
gas
etching
substrate processing
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010267814.7A
Other languages
English (en)
Inventor
滨康孝
野吕基贵
木野周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN111834202A publication Critical patent/CN111834202A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/2001—Maintaining constant desired temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3343—Problems associated with etching
    • H01J2237/3347—Problems associated with etching bottom of holes or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H01J37/32183—Matching circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32633—Baffles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32651—Shields, e.g. dark space shields, Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及基板处理方法和基板处理装置。[课题]在不使掩模的开口部阻塞的情况下使掩模的基底膜收缩。[解决方案]提供一种基板处理方法，其包括如下工序：准备基板的工序，所述基板具有为含硅膜的第1膜、和形成于前述第1膜上、且具有第2开口部的第2膜；控制工序，将基板的温度控制为‑30°以下；和，蚀刻工序，通过前述第2开口部蚀刻前述第1膜，在蚀刻前述第1膜的工序中，使用包含氟碳气体的第1处理气体的等离子体，按照随着蚀刻的推进，形成于前述第1膜的第1开口部的截面的形状变小的方式，使前述第1膜形成为锥形。

Description

基板处理方法和基板处理装置
技术领域
本公开涉及基板处理方法和基板处理装置。
背景技术
随着晶圆处理的微细化，有形成于晶圆上的布线的线宽、接触孔的直径等变小的倾向。因此，提出了能将蚀刻对象膜蚀刻为更微细的线宽、接触孔的图案的等离子体蚀刻方法。
例如，专利文献1提出了如下方案：蚀刻作为氧化硅膜的中间层时，通过使中间层的底部的开口部的尺寸小于中间层的上层的抗蚀层所形成的对应的图案开口部的尺寸，从而较细地蚀刻中间层下层的有机膜层。
现有技术文献
专利文献
专利文献1：日本特开2007-005377号公报
发明内容
发明要解决的问题
然而，将掩模图案转印至作为基底膜的蚀刻对象膜时，使用具有堆积性前体的处理气体，边使堆积物附着于图案边进行蚀刻时，由于附着于掩模的开口上部的堆积物而有掩模的开口的正面发生阻塞的担心。
本公开在不使掩模的开口部阻塞的情况下可以使掩模的基底膜收缩。
用于解决问题的方案
根据本公开的一方式，提供一种基板处理方法，其包括如下工序：准备基板的工序，所述基板具有为含硅膜的第1膜、和形成于前述第1膜上、且具有第2开口部的第2膜；控制工序，将基板的温度控制为-30°以下；和，蚀刻工序，通过前述第2开口部蚀刻前述第1膜，在蚀刻前述第1膜的工序中，使用包含氟碳气体的第1处理气体的等离子体，按照随着蚀刻的推进，形成于前述第1膜的第1开口部的截面的形状变小的方式，使前述第1膜形成为锥形。
发明的效果
根据一侧面，在不阻塞通过蚀刻形成的膜的开口部的情况下，可以减小开口部的幅度。
附图说明
图1为示出一实施方式的基板处理装置的一例的截面示意图。
图2为示出对一实施方式的层叠结构1的蚀刻工序的概要的图。
图3为依次示出对一实施方式的层叠结构1的各层的蚀刻工序的图。
图4为将一实施方式的蚀刻工序的结果的一例与比较例进行比较而示出的图。
图5为示出一实施方式的蚀刻工序中的H2的添加量与开口阻塞的关系的图。
图6为示意性示出一实施方式的蚀刻工序中使用的气体种类和堆积状态的图。
图7为用于对一实施方式的蚀刻工序中的表面反应进行说明的图。
图8示出一实施方式的基板处理方法的一例的流程图。
图9为依次示出对一实施方式的层叠结构2的各层的蚀刻工序的图。
图10为依次示出对一实施方式的层叠结构3的各层的蚀刻工序的图。
附图标记说明
W基板
1 基板处理装置
10 处理容器
10s 内部空间
14 载置台
30 上部电极
32 构件
34 顶板
36 支撑体
38 气体供给管
40 气体源组
42 阀组
44 流量控制器组
46 屏蔽件
48 挡板
80 控制部
92 氧化硅膜
93 有机膜
94 含硅防反射膜
95 光致抗蚀膜
96、105、124 第2开口部
97 第1开口部
110 堆积物
具体实施方式
以下，参照附图，对用于实施本公开的方式进行说明。各附图中，对同一构成部分标注同一符号，有时省略重复的说明。
[基板处理装置]
对于一实施方式的基板处理装置1，用图1进行说明。图1为示出一实施方式的基板处理装置1的一例的截面示意图。
基板处理装置1具备处理容器10。处理容器10在其中提供内部空间10s。处理容器10包含处理容器主体12。处理容器主体12具有大致圆筒形状。处理容器主体12由例如铝形成。在处理容器主体12的内壁面上设有具有耐腐蚀性的膜。该膜可以为氧化铝、氧化钇等陶瓷。
处理容器主体12的侧壁上形成有通路12p。基板W通过通路12p在内部空间10s与处理容器10的外部之间被输送。通路12p由沿处理容器主体12的侧壁设置的闸阀12g而开闭。
处理容器主体12的底部上设有支撑部13。支撑部13由绝缘材料形成。支撑部13具有大致圆筒形状。支撑部13在内部空间10s中从处理容器主体12的底部向上方延伸存在。支撑部13在上部具有载置台14。载置台14以在内部空间10s中支撑基板W的方式构成。
载置台14具有下部电极18和静电卡盘20。载置台14还能具有电极板16。电极板16由铝等导体形成，具有大致圆盘形状。下部电极18设置于电极板16上。下部电极18由铝等导体形成，具有大致圆盘形状。下部电极18电连接于电极板16。
静电卡盘20设置于下部电极18上。在静电卡盘20的上表面载置基板W。静电卡盘20具有主体和电极。静电卡盘20的主体具有大致圆盘形状，由电介质形成。静电卡盘20的电极为膜状的电极，设置于静电卡盘20的主体内。静电卡盘20的电极借助开关20s连接于直流电源20p。对静电卡盘20的电极施加来自直流电源20p的直流电压时，在静电卡盘20与基板W之间产生静电引力。通过该静电引力，基板W被保持于静电卡盘20。
在下部电极18的周缘部上，以围绕基板W的边缘的方式，配置有边缘环25。边缘环25也被称为聚焦环。边缘环25用于改善对基板W的等离子体处理的面内均匀性。边缘环25能由硅、碳化硅或石英等形成。
在下部电极18的内部设有流路18f。流路18f中，从设置于处理容器10的外部的冷却单元(未作图示)借助配管22a供给冷却介质。流路18f中供给的盐水等冷却介质借助配管22b返回至冷却单元。基板处理装置1中，载置于静电卡盘20上的基板W的温度通过冷却介质与下部电极18的热交换而被调整。需要说明的是，由冷却单元供给的冷却介质不仅使下部电极18冷却，还能作为加热下部电极18的温度调整用的介质发挥功能。另外，以设置于静电卡盘20(或下部电极18)的温度传感器(未作图示)的值成为规定温度的方式，通过冷却单元调整冷却介质(温度调整用的介质)的温度。
基板处理装置1中设置有气体供给管线24。气体供给管线24用于将来自传热气体供给机构的传热气体(例如He气体)供给至静电卡盘20的上表面与基板W的背面之间。
基板处理装置1还具备上部电极30。上部电极30设置于载置台14的上方。上部电极30借助构件32被处理容器主体12的上部支撑。构件32由具有绝缘性的材料形成。上部电极30与构件32使处理容器主体12的上部开口关闭。
上部电极30能包含顶板34和支撑体36。顶板34的下表面为内部空间10s的侧的下表面，限定内部空间10s。顶板34能由产生的焦耳热少的低电阻的导电体或半导体形成。顶板34具有沿其板厚方向贯通顶板34的多个气体排出孔34a。
支撑体36可拆卸地支撑顶板34。支撑体36由铝等导电性材料形成。在支撑体36的内部设有气体扩散室36a。支撑体36具有从气体扩散室36a向下方延伸的多个气体孔36b。多个气体孔36b与多个气体排出孔34a分别连通。支撑体36上形成有气体导入口36c。气体导入口36c与气体扩散室36a连接。气体导入口36c上连接有气体供给管38。
气体供给管38上连接有阀组42、流量控制器组44和气体源组40。气体源组40、阀组42和流量控制器组44构成气体供给部。气体源组40包含多个气体源。阀组42包含多个开闭阀。流量控制器组44包含多个流量控制器。流量控制器组44的多个流量控制器分别为质量流量控制器或压力控制式的流量控制器。气体源组40的多个气体源分别借助阀组42的对应的开闭阀、和流量控制器组44的对应的流量控制器连接于气体供给管38。
基板处理装置1中，沿着处理容器主体12的内壁面和支撑部13的外周，可拆卸地设有屏蔽件46。屏蔽件46用于防止反应产物附着于处理容器主体12。屏蔽件46例如通过在由铝形成的母材的表面形成具有耐腐蚀性的膜而构成。具有耐腐蚀性的膜能由氧化钇等陶瓷形成。
在支撑部13与处理容器主体12的侧壁之间设有挡板48。挡板48例如通过在由铝形成的母材的表面形成具有耐腐蚀性的膜(氧化钇等的膜)而构成。挡板48上形成有多个贯通孔。在挡板48的下方、且处理容器主体12的底部设有排气口12e。在排气口12e上，借助排气管52连接有排气装置50。排气装置50包含压力调整阀和涡轮分子泵等真空泵。
基板处理装置1具备第1高频电源62和第2高频电源64。第1高频电源62为产生第1高频电力(以下，也称为“HF功率”)的电源。第1高频电力具有适于等离子体的生成的频率。第1高频电力的频率为27MHz～100MHz的范围内的频率，例如可以为40MHz。第1高频电源62借助整合器66和电极板16而连接于下部电极18。整合器66具有用于整合第1高频电源62的输出阻抗与负荷侧(下部电极18侧)的阻抗的电路。需要说明的是，第1高频电源62可以借助整合器66而连接于上部电极30。第1高频电源62构成一例的等离子体生成部。
第2高频电源64为产生第2高频电力(以下，也称为“LF功率”)的电源。第2高频电力具有比第1高频电力的频率还低的频率。与第1高频电力一起使用第2高频电力的情况下，第2高频电力作为用于向基板W引入离子的偏压电压用的高频电力使用。第2高频电力的频率例如为400kHz～13.56MHz的范围内的频率，例如可以为13.56MHz。第2高频电源64借助整合器68和电极板16而连接于下部电极18。整合器68具有用于整合第2高频电源64的输出阻抗与负荷侧(下部电极18侧)的阻抗的电路。
需要说明的是，可以使用第2高频电力而不使用第1高频电力，即，仅使用单一的高频电力而生成等离子体。上述情况下，第2高频电力的频率可以为大于13.56MHz的频率、例如40MHz。另外，上述情况下，第2高频电源64构成一例的等离子体生成部，基板处理装置1可以具备第1高频电源62和整合器66。
基板处理装置1中，气体从气体供给部被供给至内部空间10s，生成等离子体。另外，通过供给第1高频电力和/或第2高频电力，从而在上部电极30与下部电极18之间生成高频电场。通过生成的高频电场，由气体生成等离子体。
基板处理装置1具备电源70。电源70连接于上部电极30。电源70对上部电极30施加用于将存在于内部空间10s内的正离子引入顶板34的直流电压。施加于上部电极30的直流电压为-1000V以上且0V以下。
基板处理装置1能还具备控制部80。控制部80可以为具备处理机、存储器等存储部、输入装置、显示装置、信号的输入/输出界面等的计算机。控制部80控制基板处理装置1的各部。控制部80中，可以使用输入装置，操作员为了管理基板处理装置1而进行命令的输入操作等。另外，控制部80中，通过显示装置，可以使基板处理装置1的运转情况可视化而显示。进而，存储部中，存储有控制程序和制程数据。控制程序为了在基板处理装置1中执行各种处理，通过处理机而执行。处理机执行控制程序，按照制程数据控制基板处理装置1的各部。
[蚀刻具有层叠结构1的晶圆]
接着，对使用了上述构成的基板处理装置1的晶圆W的蚀刻处理，参照图2和图3进行说明。图2为示出对层叠结构1实施一实施方式的蚀刻处理时的概要的图。图3为示出对图2的(a)所示的层叠结构1的各层的蚀刻工序的一例的图。
图2的(a)和图3的(a)中，示出实施蚀刻处理的晶圆W上的层叠结构1。层叠结构1为形成于晶圆W上的多张膜的结构的一例。如图2的(a)所示那样，层叠结构1中，在硅基板90上从下方依次层叠有氮化硅膜91、氧化硅膜92、有机膜93、含硅防反射膜94、光致抗蚀膜95。图3的(a)中，未层叠氮化硅膜91，但可以有氮化硅膜91也可以没有氮化硅膜91。
光致抗蚀膜95、含硅防反射膜94、有机膜93能作为掩模发挥功能。光致抗蚀膜95具有第2开口部96。第2开口部96从光致抗蚀膜95的上表面观察规则地排列，通过光刻工序进行图案化。含硅防反射膜94以光致抗蚀膜95为掩模被蚀刻，由此，含硅防反射膜94上形成有第1开口部97。含硅防反射膜94是为含硅膜的第1膜的一例。光致抗蚀膜95为形成于第1膜上且具有第2开口部的第2膜的一例。
对于为第1膜的含硅膜的一例，可以为包含烃等有机物的氧化硅膜。另外，也可以为SiON那样的氮化氧化硅膜。它们在光刻工序中在光致抗蚀膜95上形成第2开口部96作为曝光图案时用作防反射膜材料。
有机膜93为通过旋涂碳(spin on carbon)形成于氧化硅膜92上的涂覆膜。另外，有机膜93可以为通过化学相沉积(CVD：Chemical Vapor Deposition)法堆积于氧化硅膜92上的无定形碳。有机膜93、含硅防反射膜94、光致抗蚀膜95作为掩模发挥功能，蚀刻氧化硅膜92时，蚀刻氧化硅膜92直至在蚀刻后的凹部的底部氮化硅膜91露出为止。
首先，通过光致抗蚀膜95的第2开口部96，蚀刻含硅防反射膜94。以下示出含硅防反射膜94的蚀刻时的工艺条件。
<含硅防反射膜94的蚀刻时的工艺条件>
压力50mT(6.67Pa)
HF功率/LF功率300W/300W
气体种类CF4、H2(实验了未添加H2，以CF4：H2＝25：3或25：6的比例添加H2的3种)
晶圆温度可变
需要说明的是，所供给的CF4气体、和CF4气体与H2气体的混合气体为第1处理气体的一例。可以在CF4气体中添加SF6气体或NF3气体之类的含F气体。
需要说明的是，晶圆温度可以如下进行调整：通过冷却单元调整为规定温度的静电卡盘20的温度借助静电卡盘20的表面和传热气体传热至晶圆，从而可以调整。然而，晶圆被暴露于由等离子体激发用的第1高频电力生成的等离子体，通过来自等离子体的光、偏压电压用的第2高频电力而引入的离子照射至晶圆，因此，晶圆的温度、特别是晶圆的面对等离子体的表面温度有时变得高于调整后的静电卡盘20的温度。另外，由于来自温度调整后的对电极、腔室侧壁的辐射热而晶圆的温度有时也上升。因此，如果能测定蚀刻处理中的实际的晶圆的温度、或能由工艺条件推测静电卡盘20的调整温度和实际的晶圆的表面温度的温度差，则可以在预先设定的温度范围内调整晶圆的温度，因此，可以降低静电卡盘20的调整温度的设定。需要说明的是，如果推测第1高频电力和第2高频电力的输出小的条件等静电卡盘20的调整温度与实际的晶圆的表面温度的温度差小，则可以视为晶圆温度与静电卡盘20的温度等同。
含硅防反射膜94蚀刻后，以含硅防反射膜94为掩模而蚀刻有机膜93。以下示出有机膜93蚀刻时的工艺条件。
<有机膜93蚀刻时的工艺条件>
压力15mT(2.00Pa)
HF功率/LF功率100W/750W
气体种类N2、H2
晶圆温度可变
需要说明的是，以下的说明中，“极低温”是指，-30℃以下的温度，“常温”是指，0℃以上的温度。另外，所供给的N2气体与H2气体的混合气体为第2处理气体的一例。作为第2处理气体的另一例，可以使用O2气体、O2气体与CO2气体的混合气体、O2气体与SO2气体的混合气体、O2气体与COS气体的混合气体等。
有机膜93的蚀刻未必在极低温下进行，也可以在常温下进行，但通过形成极低温环境，从而可以得到量产性和进一步蚀刻时CD值的收缩的效果。因此，晶圆温度优选控制为极低温。需要说明的是，有机膜93蚀刻时的气体种类不限定于N2气体与H2气体的混合气体，可以使用O2气体与CO2气体的混合气体、O2气体与SO2气体的混合气体、O2气体与COS气体的混合气体等。
有机膜93蚀刻后，以有机膜93为掩模，蚀刻氧化硅膜92。以下示出氧化硅膜92蚀刻时的工艺条件。
<氧化硅膜92蚀刻时的工艺条件>
压力25mT(3.33Pa)
HF功率/LF功率0W/800W
气体种类CF4、H2
晶圆温度-45℃
氧化硅膜92的蚀刻未必在极低温下进行，也可以在常温下进行。但是，通过形成极低温环境，从而可以得到蚀刻时产生的反应产物附着于蚀刻后的氧化硅膜92的内壁所产生的保护效果，可以抑制氧化硅膜92的侧壁上的蚀刻。因此，晶圆温度优选控制为极低温。容易以垂直形状维持氧化硅膜92的蚀刻形状。因此，可以得到蚀刻形状的收缩的效果，因此，优选极低温进行。需要说明的是，氧化硅膜92蚀刻时的气体种类不限定于此，可以使用C4F6气体与O2气体与Ar气体的混合气体、C4F8气体与O2气体与Ar气体的混合气体等。
依据以上的工艺条件，将以含硅防反射膜94→有机膜93→氧化硅膜92的顺序进行蚀刻的结果的一例示于图2的(b)。图2的(b)的横轴表示含硅防反射膜94和有机膜93蚀刻时的晶圆温度。图2的(b)的纵轴表示蚀刻氧化硅膜92直至氮化硅膜91露出为止后，进一步通过灰化去除有机膜93后的、表示框内所示的氧化硅膜92的上端的开口部的幅度的CD(以下也称为“TOP CD”)值(参照图2的(a))。
图2的(b)所示的A表示在含硅防反射膜94的蚀刻工序中仅供给CF4气体、不添加H2气体的情况的TOP CD值。B表示在含硅防反射膜94蚀刻时在CF4气体中以CF4：H2＝25：3的比添加H2气体时的TOP CD值。C表示在含硅防反射膜94蚀刻时在CF4气体中以CF4：H2＝25：6的比添加H2气体时的TOP CD值。
根据图2的(b)所示的结果，用虚线表示的框S内的-30℃以下的区域(以下，也称为“极低温区域”)中，CD值成为约13nm以下，与在常温下进行蚀刻时相比，TOP CD值收缩。具体而言，如图2的(a)所示那样，光致抗蚀膜95的第2开口部96的幅度即CD值为28nm，而TOP CD值在A所示的CF4中未添加H2的情况下成为13.5nm以下。亦即，在含硅防反射膜94的蚀刻工序中、在极低温区域中供给包含CF4气体的气体(以下，也称为“第1处理气体”)，从而可以使TOP CD值收缩。
进一步，B所示的在CF4中添加H2的情况下，在极低温区域中TOP CD值成为低于10nm。由以上可知，含硅防反射膜94的蚀刻工序中在CF4中添加H2的情况与不在CF4中添加H2的情况相比，可以使TOP CD值显著收缩。
由此，从图3的(a)的初始状态至图3的(b)所示的蚀刻含硅防反射膜94的工序中，使用包含CF4气体的第1处理气体的等离子体，将晶圆温度控制为-30℃以下。然后，通过第2开口部96蚀刻含硅防反射膜94。
由此，如图3的(b)所示那样，按照随着蚀刻的推进，形成于含硅防反射膜94的第1开口部97的CD值变小的方式，使含硅防反射膜94的截面形成为锥形。亦即，以锥形形成含硅防反射膜94的截面，使得含硅防反射膜94的第1开口部97的、与光致抗蚀膜95相反侧的尺寸变得小于光致抗蚀膜95侧的第1开口部97的尺寸。由此，可以使氧化硅膜92的蚀刻中的TOPCD值收缩至光致抗蚀膜95的第2开口部26的CD值的一半以下，可以在收缩后的凹部形成小接触(small contact)。进一步，第1处理气体中包含H2气体而供给，从而与不在CF4中添加H2的情况相比，可以进一步增大含硅防反射膜94的第1开口部97的截面的倾斜，可以进一步提高使TOP CD值收缩的效果。
另外，含硅防反射膜94蚀刻时不在CF4中添加H2的情况和在CF4中以CF4：H2＝25：3的比添加H2的情况，均如图3的(c)所示那样，含硅防反射膜94的第1开口部97不会阻塞。进一步通过形成于有机膜93的开口部98，蚀刻图3的(d)所示的氧化硅膜92的工序中，可以在不堵塞开口部98的正面的情况下蚀刻氧化硅膜92直至氮化硅膜91露出为止。但是，在CF4中以CF4：H2＝25：6的比添加H2的情况下，在极低温环境下CD值向变小的方向大幅变动，不在氧化硅膜92的上端形成开口部，因此，图2的(b)中无法示出极低温环境中的CD值。
图4为将一实施方式的蚀刻工序的结果的一例与比较例进行比较而示出的图。图4(a)示出执行层叠结构1的本实施方式的各蚀刻工序、通过灰化去除图3的(d)所示的有机膜93后的氧化硅膜92所形成的孔99的上表面图的一例。图4(b)示出执行层叠结构1的比较例的各蚀刻工序而形成于氧化硅膜92的孔109的上表面图的一例。
比较例的层叠结构1的含硅防反射膜94的蚀刻工序中，将晶圆温度分别控制为-45℃、0℃、30℃，供给CHF3气体和CF4气体，在这一点，与供给CF4气体或CF4气体与H2气体的本实施方式不同。有机膜93和氧化硅膜92的蚀刻工序中的工艺条件与本实施方式的对应的有机膜93和氧化硅膜92的蚀刻工序的工艺条件相同。
执行比较例的蚀刻工序，结果晶圆温度为0℃和30℃的情况下，虽然氧化硅膜92的TOP CD值可以收缩至10nm左右，但是孔109的开口部未规则地排列，可见一部分孔109无法形成于氧化硅膜92的形状(盲孔(blind))。即，表示抗蚀掩模95上氧化硅膜92未被蚀刻为与图案化的第2开口部相同的图案。认为这是由于，因含硅防反射膜94蚀刻时生成的反应产物而导致阻塞了一部分掩模。另外，晶圆温度为-45℃的情况下，蚀刻时生成的反应产物的量进一步增加，成为应形成于氧化硅膜92上的孔109完全没有的状态。
于此相对，执行本实施方式的蚀刻工序，结果晶圆温度为0℃和30℃的情况下，孔99的开口部规则地排列，未见盲孔。但是，即使在CF4气体中添加H2气体，TOP CD值也不成为10nm以下，收缩量存在限度。另一方面，晶圆温度为-45℃的情况下，可以避免孔99的盲孔，使氧化硅膜92的TOP CD值比10nm还小，并且可以蚀刻氧化硅膜92为与抗蚀掩模95上图案化的第2开口部相同的图案。
由以上，为了在不使光致抗蚀膜95的第2开口部96阻塞的情况下，使含硅防反射膜94收缩，在蚀刻含硅防反射膜94的工序中，必须将晶圆温度控制为-30℃以下的极低温。另一方面，蚀刻有机膜93的工序和蚀刻氧化硅膜92的工序中，无需使晶圆温度为极低温，可以为-30℃以下的极低温，也可以为-30℃以上。但是，如上述，蚀刻有机膜93的工序和蚀刻氧化硅膜92的工序中，也优选将晶圆温度控制为极低温。
[H2的添加量]
接着，对于H2气体的添加量，边参照图5边进行说明。图5为示出一实施方式的蚀刻工序中的H2的添加量与开口的正面的阻塞的关系的图。图5的横轴表示晶圆温度，图5的纵轴表示相对于含硅防反射膜94的蚀刻工序中CF4气体与H2气体的总流量(total flow)的H2气体的流量比。
图5的E表示无CD的收缩且盲孔的情况，亦即，表示氧化硅膜92中收缩后的CD的孔99规则地排列而形成的状态。另一方面，图5的F表示有CD的收缩且有盲孔的情况，亦即，氧化硅膜92中形成有收缩后的CD的孔99且未规则地排列，存在1个以上的孔99未形成的部位、或整面地未形成孔99的状态。
根据图5所示的结果，将相对于CF4气体和H2气体的总流量(第1处理气体的总流量)的H2气体的流量比即H2气体的分压比率设为y(％)，将晶圆温度设为x时，使第1处理气体中包含满足以下关系式(1)的流量的H2气体。0≤y≤0.0078×x2-0.3938×x+11.877···(1)
由此，通过在第1处理气体中逐渐添加H2气体，从而可以辅助CD收缩的效果，且在氧化硅膜92中不产生一部分或整面地未形成的部位，可以形成与抗蚀掩模95上图案化的第2开口部相同的规则地排列的孔99。
[气体和堆积状态]
接着，对于一实施方式的蚀刻工序中使用的气体种类与蚀刻工序中的堆积物的堆积状态的关系，边参照图6和图7边进行说明。图6为示意性示出一实施方式的蚀刻工序中使用的气体种类与堆积物的堆积状态的图。图7为用于对一实施方式的蚀刻工序中的表面反应进行说明的图。
首先，如果参照图6，则针对上段的CF4气体的情况和下段的CHF3气体的情况，区分-45℃的极低温时和0℃的常温时而示出通过蚀刻生成的反应产物的堆积状态。
通常，从作为CHxFy气体的堆积性的低者起，认为CF4<CHF3<CH2F2<CH3F。确定该序列的是，各分子的解离方式和通过解离生成的自由基向对象膜的附着系数。
作为一例，通过CF4气体和CHF3气体的解离而产生CFx自由基所需的能量如下所述。
由CF4气体生成CF自由基、CF2自由基、CF3自由基时，分别需要22eV、19eV、14.6eV。另一方面，由CHF3气体生成CF自由基、CF2自由基、CF3自由基时，分别需要17eV、14eV、13.8eV。亦即，可知，施加同一HF功率和LF功率的条件下，使用CF4气体时，生成的自由基中的CF自由基的比率变小。
由此，使用CHF3气体的情况与使用CF4气体的情况相比，CF自由基的比率变高。CF自由基与CF2自由基、CF3自由基相比，附着概率大一位数以上，因此，如图6的下段所示那样，在常温下使用CHF3气体的情况下，堆积物110也容易附着于膜的上部。在极低温区域，反应产物的量进一步变多，因此，膜的上部的堆积物110的量增加，而发生阻塞(blocking)的风险提高。相反地，使用CF4气体的情况与使用CHF3气体的情况相比，CF自由基的比率变低，因此，堆积物110不易附着于膜的上部，不易产生阻碍(blocking)。
由以上，CF4气体的附着系数小，在常温下使用CF4气体时，等离子体中仅产生不有利于堆积的自由基。因此，如图6的上段所示那样，在常温下使用CF4气体时，反应产物基本不附着于膜。另一方面，在-45℃的极低温下使用CF4气体时，反应产物勉强开始堆积，堆积物110保形地较薄地堆积于第2开口部96的内壁和膜的上部。此时，如CF4气体那样附着系数小的气体较难以附着于膜的上部，容易附着于底部。由此，不易产生阻碍。
如此，对于CF4气体的单一气体，反应产物的堆积性小，因此，本实施方式的含硅防反射膜94的蚀刻中，优选通过在CF4气体中添加H2气体，从而提高堆积性。由此，具有接近于CHF3气体的气体性质，其结果，图6的下段所示的用CHF3气体进行蚀刻的情况同样地，即使在常温下，堆积物110也变得附着。进一步，在极低温下，堆积物110的堆积量变多。
但是，在极低温区域下添加的H2气体的量过度变多时，如图5所示那样，产生CD收缩NG的状态(图5的F)，亦即，阻碍的风险变高。其结果，如图6的下段的极低温的栏的堆积物110的形状那样，发生孔的阻塞的风险变高。
接着，对于堆积于含硅防反射膜94的侧壁的堆积物110，边参照图7边进行说明。图7所示的含硅防反射膜94的侧面通过蚀刻中生成的反应产物等堆积物110堆积而成为锥形。更详细而言，图7所示的堆积物110中包含：蚀刻时生成的反应产物、和等离子体中所含的自由基。该2种物质堆积，从而可以促进含硅防反射膜94的侧壁成为锥形的锥形蚀刻。但是，锥形蚀刻在堆积物110堆积于含硅防反射膜94的情况下得到促进，在挥发的情况下，得不到促进。而且，堆积物110是堆积于含硅防反射膜94还是挥发，用有利于蚀刻的每气体种类的蒸气压曲线确定，依赖于温度。
由包含CF4气体的第1处理气体生成等离子体时，等离子体中的CF2 *(自由基)、CF2 +(离子)可以促进含硅防反射膜94的蚀刻。此时的化学反应式为以下。
SiO2+2×CF2→SiF4+2CO
SiO-R+CF2→SiFx-R+CO
此处，SiO-R为包含有机物的含硅膜的一例，SiFx-R为蚀刻包含有机物的含硅膜时的反应产物的一例。
以上的化学反应的结果，反应产物SiFx-R附着于侧壁成为堆积物110。根据蒸气压曲线，图7的右所示的在常温下SiFx-R挥发，或者图7的左所示的极低温下SiFx-R堆积。SiF4和CO在常温和极低温下均挥发。
由以上，供给包含CF4气体的第1处理气体蚀刻含硅防反射膜94的情况下，为了使含硅防反射膜94形成锥形，需要-30℃以下的极低温。由此，可以使堆积物110堆积于含硅膜的侧壁。
以上，蚀刻含硅防反射膜94的工序中，作为供给的第1处理气体，列举CF4气体或CF4气体与H2气体的混合气体进行说明。但是，第1处理气体不限定于此，只要为包含氟碳气体的气体即可。进而，第1处理气体优选包含氟碳气体和氢气的气体。
氟碳气体可以为满足y/x>3的CxFy气体。另外，氟碳气体优选为通过等离子体而解离时作为前体(前体)的CF2的生成量变得多于其他前体的生成量的气体。氟碳气体可以为C2F4气体、C3F4气体和C2F6气体中的任意者，也可以为CF4气体。
另外，本实施方式中，作为为含硅膜的第1膜的一例，列举含硅防反射膜94作为例子，但不限定于此。第1膜可以进一步含有有机物，也可以为含有机的氧化硅膜。
[蚀刻工序]
对于包括以上说明的本实施方式的蚀刻工序的基板处理方法，边参照图8边进行说明。图8为示出包括一实施方式的蚀刻工序的基板处理方法的一例的流程图。本处理通过控制部80来控制。
首先，控制部80准备从下方起依次层叠有蚀刻对象膜(第4膜)的一例即氧化硅膜92、第3膜的一例即有机膜93、第1膜的一例即含硅膜94、第2膜的一例即光致抗蚀膜95的晶圆W。亦即，将上述晶圆W搬入处理容器10内，吸附保持于静电卡盘20而准备(步骤S1)。第2膜(光致抗蚀膜95)、第1膜(含硅膜94)、第1膜(有机膜93)作为掩模发挥功能。
接着，控制部80将晶圆温度设定为-30℃以下(步骤S2)。晶圆温度如下：从冷却单元借助图1所示的配管22a、22b控制在流路18f中流动的冷却介质的温度，设定为-30℃以下的规定温度。
接着，控制部80将CF4气体与H2气体的混合气体供给至处理容器10内(步骤S3)。H2气体的流量由式(1)确定。接着，控制部80将HF功率和LF功率施加至下部电极18，利用等离子体生成部所生成的等离子体，通过第2膜的第2开口部96蚀刻第1膜(步骤S4)。本实施方式中，通过光致抗蚀膜95的第2开口部96，含硅膜94被蚀刻成锥形。
接着，控制部80使第1膜的蚀刻结束后，将N2气体与H2气体的混合气体供给至处理容器10内(步骤S5)。
接着，控制部80将HF功率和LF功率施加至下部电极18，利用等离子体生成部所生成的等离子体，通过形成于第1膜的第1开口部97，蚀刻第3膜(步骤S6)。本实施方式中，通过形成于含硅膜94的第1开口部97，蚀刻有机膜93。
接着，控制部80使第1膜蚀刻结束后，将CF4气体与H2气体的混合气体供给至处理容器10内(步骤S7)。然后，将HF功率和LF功率施加至下部电极18，利用等离子体生成部所生成的等离子体，通过形成于第3膜的开口部98，蚀刻第4膜(步骤S8)。本实施方式中，通过形成于有机膜93的开口部98，蚀刻作为基底膜的氧化硅膜92。
接着，控制部80使第3膜灰化(步骤S9)。由此，蚀刻氧化硅膜92时作为掩模发挥功能的有机膜93被去除。接着，在形成于氧化硅膜92的孔中埋入金属(步骤S10)。由此，通过含硅膜94的第1开口部97，在CD值收缩了的孔中埋入金属，从而可以形成CD值小于10nm的、例如6nm左右的小接触。
[蚀刻具有层叠结构2的晶圆]
接着，对于将包括本实施方式的蚀刻工序的基板处理方法用于具有层叠结构2的晶圆W的例子，边参照图9边进行说明。图9为依次示出对一实施方式的层叠结构2的各层的蚀刻工序的图。
对具有层叠结构2的晶圆W，执行作为本实施方式的蚀刻工序的图9(b)～图9(f)。之后，执行在通过上述蚀刻工序而收缩了的孔中埋入金属布线的工序。将进行了包括本实施方式的蚀刻工序的基板处理方法的全部工序的结果的状态示于图9(g)。
对图9(b)～图9(f)的蚀刻工序具体进行说明。如图9(b)所示那样，在层叠结构2的硅基板100上形成掺杂有杂质的杂质层101，与杂质层101相邻地形成浇口102。在杂质层101和浇口102上涂覆作为保护膜发挥功能的氮化硅膜103。在氮化硅膜103的上部，夹持中间层的氮化硅膜107地形成有氧化硅膜104b与氧化硅膜104a。在氧化硅膜104a上，形成有掩模层106。在掩模层106的最上层形成有第2开口部105。
图9(b)所示的初始状态的层叠结构2中，氮化硅膜107是为含硅膜的第1膜的一例。氧化硅膜104a和掩模层106为形成于第1膜上、且具有第2开口部105的第2膜的一例。氮化硅膜107下的氧化硅膜104b为形成于第1膜下的第3膜的一例。
层叠结构2的情况下，图8所示的一实施方式的基板处理方法开始时，控制部80准备具有层叠结构2的第1膜～第3膜的晶圆W。接着，如图9(c)和(d)所示那样，控制部80供给N2气体与H2气体的混合气体，通过第2开口部105蚀刻掩模层106，接着，供给CF4气体与H2气体的混合气体蚀刻氧化硅膜104a。之后，使氮化硅膜107蚀刻成锥形。
使氮化硅膜107蚀刻成锥形的工序中，控制部80将晶圆的温度设定为-20℃以下。接着，控制部80将CF4气体与H2气体的混合气体供给至处理容器10内。接着，控制部80对下部电极18施加HF功率和LF功率。
接着，控制部80通过等离子体生成部所生成的等离子体，蚀刻氮化硅膜107。该蚀刻工序中，通过SiN(氮化硅膜107)与供给的CF4气体和H2气体的化学反应，氟硅酸铵((NH4)2SiF6)的反应产物成为堆积物110，形成锥形的蚀刻。如此，在要进行锥形蚀刻的部位形成氮化硅膜107，使CD值收缩。
接着，如图9(e)所示那样，控制部80供给CF4气体与H2气体的混合气体，通过形成于氮化硅膜107的锥形的第1开口部，蚀刻氧化硅膜104b，直至氮化硅膜103露出为止。此时，优选将晶圆温度控制为-30℃以下。由此，在将晶圆冷却至-30℃以下的状态下，通过CF4气体与H2气体的等离子体进行蚀刻，从而可以对孔实施垂直形状的蚀刻。由此，在浇口102与孔之间可以保持规定以上的距离。需要说明的是，所供给的CF4气体与H2气体为第2处理气体的一例。作为第2处理气体的其他例，也可以使用C4F8气体与O2气体与Ar的混合气体、C4F6气体与O2气体与Ar的混合气体等。接着，控制部80供给CH2F2气体与O2气体与Ar的混合气体，蚀刻氮化硅膜103直至杂质层101露出为止。
接着，如图9(f)所示那样，控制部80供给O2气体或N2气体与H2气体的混合气体，通过灰化去除掩模层106。接着，如图9(g)所示那样，控制部80在蚀刻后的孔中埋入金属，形成布线层111。需要说明的是，去除掩模层106的工序可以与蚀刻为相同的装置，也可以为不同的装置，也可以通过作为其他装置的高温等离子体灰化装置而进行，还可以通过湿式清洗而剥离去除。
如图9(a)所示那样，对于通过执行本实施方式的蚀刻工序而形成的孔的CD值，孔下部的CD值即CD2变得小于孔上部的CD值即CD1，蚀刻工序中孔被收缩。由此，可以确保浇口102与孔之间的距离Q。
根据包括以上说明的蚀刻工序的基板处理方法，蚀刻后的孔的上端的CD值大于浇口102附近的孔的CD值。需要说明的是，孔的上端的CD值由相邻布线所限制。
例如，通过与氮化硅膜107的蚀刻中的工艺条件同一工艺条件进行氧化硅膜104a、104b的蚀刻，执行锥形蚀刻。如此，如图9(a)所示那样，孔的锥形部分扩展，有时无法确保浇口102与孔之间的距离。
因此，本实施方式的蚀刻工序中，在-20℃以下的极低温化下，利用存在有氢和氟的等离子体，仅对作为中间层的氮化硅膜107进行锥形蚀刻。由此，氮化硅膜107的蚀刻中生成氟硅酸铵，附着于氮化硅膜107的表面并形成堆积物110。其结果，使氮化硅膜107蚀刻成锥形。以其后的蚀刻成为垂直形状的方式改变工艺条件。
如此，将氮化硅膜107作为中间层，使氟硅酸铵堆积于氮化硅膜107，形成锥形的蚀刻。由此，如图9(g)所示那样，可以使浇口102与孔的距离Q分离为规定以上。
需要说明的是，使用氮化硅膜作为层叠结构2的中间层，但只要蚀刻中生成氟硅酸铵就不限定于此。例如如SiON之类的氮化氧化硅膜等那样，只要为含有氮的硅膜就可以期待同样的效果。
[蚀刻具有层叠结构3的晶圆]
接着，对于将包括本实施方式的蚀刻工序的基板处理方法用于具有层叠结构3的晶圆W的例子，边参照图10边进行说明。图10为依次示出对一实施方式的层叠结构3的各层的蚀刻工序的图。
如图10的(a)所示那样，层叠结构3如下：在Low-k膜122的底部形成有浇口120和作为包围浇口120的保护膜的氮化硅膜121。Low-k膜122为同一膜，为了便于说明，分成Low-k膜122a、122b、122c这3个层进行说明。Low-k膜122b为以锥形蚀刻的第1膜的一例。Low-k膜122a为具有第2开口部124的第2膜的一例。Low-k膜122c是成为第1膜的基底膜的第3膜的一例。在Low-k膜122a的上部形成有掩模123。
层叠结构3中，控制部80供给C4F8气体与Ar气体与N2气体的混合气体，蚀刻Low-k膜122a。接着，控制部80仅进行Low-k膜122b的蚀刻工序时，供给CF4气体与H2气体，将晶圆温度设定为-30℃以下的极低温，施加HF功率和LF功率进行蚀刻。由此，Low-k膜122b被蚀刻成锥形，如图10的(b)所示那样，在蚀刻中堆积物110堆积，相对于Low-k膜122b的上端的CD值，可以减小Low-k膜122b的下端(底部)的CD值。接着，控制部80再次供给C4F8气体与Ar气体与N2气体的混合气体，蚀刻Low-k膜122c。由此，Low-k膜122c被蚀刻成垂直，如图10的(c)所示那样，可以使浇口120与孔的距离P分离规定以上。需要说明的是，对Low-k膜122c进行蚀刻时供给的C4F8气体与Ar气体与N2气体的混合气体为第2处理气体的一例。
如以上说明那样，根据本实施方式的蚀刻处理方法，层叠结构1～3中，可以在不阻塞通过蚀刻而形成的膜的开口部的情况下，减小开口部的CD值。
需要说明的是，实施锥形蚀刻的第1膜可以为将图10的Low-k膜122作为一例的低介电常数膜，或者也可以为将图2和图3的含硅防反射膜94作为一例的防反射膜。另外，第1膜如将图9的氮化硅膜107作为一例那样可以含有氮。第1膜可以为氮化硅膜或氮化氧化硅膜。
第1膜蚀刻时，设定为极低温时的晶圆温度只要为-30℃以下即可。下限值没有特别限定，例如出于装置构成上的限制，可以为-60℃以上。
在第1膜蚀刻工序后，通过形成于第1膜的第1开口部，蚀刻形成于第1膜下的第3膜的工序中，优选将晶圆温度控制为-30℃以下，但不限定于此。
蚀刻第3膜的工序可以使用第2处理气体的等离子体，通过第1开口部蚀刻第3膜。
蚀刻第3膜的工序可以与蚀刻第1膜的工序中设定的晶圆温度(第1温度)相同，也可以不同。
需要说明的是，蚀刻第1膜成锥形时的VDC(自偏压)从控制性的观点出发例如为2000V。
此次公开的一实施方式的基板处理方法和基板处理装置在全部方面为示例，应认为没有限制。上述实施方式在不脱离所附的权利要求书和其主旨的情况下，可以以各种方式进行变形和改良。上述多个实施方式中记载的事项在不矛盾的范围内也可以取其他构成，另外，在不矛盾的范围内可以进行组合。
本公开的基板处理装置可以用于原子层沉积(ALD)装置、电容耦合等离子体(CCP)、电感耦合等离子体(ICP)、径向线缝隙天线(RLSA)、电子回旋共振等离子体(ECR)、螺旋波等离子体(HWP)中的任意类型的装置。

Claims (16)

1.一种基板处理方法，其包括如下工序：
准备基板的工序，所述基板具有为含硅膜的第1膜、和形成于所述第1膜上、且具有第2开口部的第2膜；
控制工序，将基板的温度控制为-30°以下；和，
蚀刻工序，通过所述第2开口部蚀刻所述第1膜，
在蚀刻所述第1膜的工序中，
使用包含氟碳气体的第1处理气体的等离子体，按照随着蚀刻的推进，形成于所述第1膜的第1开口部的截面的形状变小的方式，使所述第1膜形成为锥形。
2.根据权利要求1所述的基板处理方法，其中，所述第1处理气体包含H2气体。
3.根据权利要求2所述的基板处理方法，其中，将所述基板的温度设为x(℃)、相对于所述第1处理气体的总流量的所述H2气体的分压比率设为y(％)时，
所述第1处理气体包含满足0≤y≤0.0078×x2-0.3938×x+11.877条件的流量的H2气体。
4.根据权利要求1～3中任一项所述的基板处理方法，其中，所述氟碳气体为满足y/x>3的CxFy气体。
5.根据权利要求4所述的基板处理方法，其中，所述氟碳气体为CF4气体。
6.根据权利要求1～5中任一项所述的基板处理方法，其中，所述氟碳气体为通过等离子体进行解离时作为前体的CF2的生成量变得多于其他前体的生成量的气体。
7.根据权利要求6所述的基板处理方法，其中，所述氟碳气体为C2F4气体、C3F4气体和C2F6气体中的任意者。
8.根据权利要求1～7中任一项所述的基板处理方法，其中，所述第1膜含有有机物。
9.根据权利要求8所述的基板处理方法，其中，所述第1膜为含有机的氧化硅膜。
10.根据权利要求1～9中任一项所述的基板处理方法，其中，所述第1膜为防反射膜或低介电常数膜。
11.根据权利要求1～10中任一项所述的基板处理方法，其中，所述第1膜含有氮。
12.根据权利要求1～11中任一项所述的基板处理方法，其中，所述第1膜为氮化硅膜或氮化氧化硅膜。
13.根据权利要求1～12中任一项所述的基板处理方法，其中，具有形成于所述第1膜下的第3膜，
蚀刻所述第1膜的工序后，包括通过所述第1开口部蚀刻所述第3膜的工序。
14.根据权利要求13所述的基板处理方法，其中，蚀刻所述第3膜的工序包括：将所述基板的温度控制为-30℃以下的工序。
15.根据权利要求13或14所述的基板处理方法，其中，蚀刻所述第3膜的工序中，使用第2处理气体的等离子体，通过所述第1开口部蚀刻所述第3膜。
16.一种基板处理装置，其具有：在处理容器内生成等离子体的等离子体生成部；和，控制部，
所述基板处理装置对基板进行蚀刻，所述基板具有为含硅膜的第1膜、和形成于所述第1膜上、且具有第2开口部的第2膜，
所述控制部控制如下工序：
准备基板的工序，所述基板具有为含硅膜的第1膜、和形成于所述第1膜上、且具有第2开口部的第2膜；
控制工序，将基板的温度控制为-30°以下；和，
蚀刻工序，通过所述第2开口部蚀刻所述第1膜，
蚀刻所述第1膜的工序中，
使用包含氟碳气体的第1处理气体的等离子体，按照随着蚀刻的推进，形成于所述第1膜的第1开口部的截面的形状变小的方式，使所述第1膜形成为锥形。
CN202010267814.7A 2019-04-15 2020-04-08 基板处理方法和基板处理装置 Pending CN111834202A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019077359A JP2020177958A (ja) 2019-04-15 2019-04-15 基板処理方法及び基板処理装置
JP2019-077359 2019-04-15

Publications (1)

Publication Number Publication Date
CN111834202A true CN111834202A (zh) 2020-10-27

Family

ID=72748020

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010267814.7A Pending CN111834202A (zh) 2019-04-15 2020-04-08 基板处理方法和基板处理装置

Country Status (5)

Country Link
US (2) US11201063B2 (zh)
JP (2) JP2020177958A (zh)
KR (1) KR20200121238A (zh)
CN (1) CN111834202A (zh)
TW (1) TWI837338B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1710703A (zh) * 2004-06-16 2005-12-21 东京毅力科创株式会社 半导体装置的制造方法
CN105161450A (zh) * 2015-07-30 2015-12-16 上海华力微电子有限公司 一种双浅沟槽隔离形成方法
US20160189975A1 (en) * 2014-12-25 2016-06-30 Tokyo Electron Limited Etching method and etching apparatus
CN108028196A (zh) * 2015-08-27 2018-05-11 东京毅力科创株式会社 等离子体处理方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3200455B2 (ja) 1991-01-14 2001-08-20 沖電気工業株式会社 半導体記憶装置の製造方法
JP3403374B2 (ja) * 2000-05-26 2003-05-06 松下電器産業株式会社 有機膜のエッチング方法、半導体装置の製造方法及びパターンの形成方法
JP2004247568A (ja) * 2003-02-14 2004-09-02 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP4652140B2 (ja) 2005-06-21 2011-03-16 東京エレクトロン株式会社 プラズマエッチング方法、制御プログラム、コンピュータ記憶媒体
JP4593402B2 (ja) 2005-08-25 2010-12-08 株式会社日立ハイテクノロジーズ エッチング方法およびエッチング装置
JP4653603B2 (ja) 2005-09-13 2011-03-16 株式会社日立ハイテクノロジーズ プラズマエッチング方法
US10483109B2 (en) * 2016-04-12 2019-11-19 Tokyo Electron Limited Self-aligned spacer formation
JP6604911B2 (ja) * 2016-06-23 2019-11-13 東京エレクトロン株式会社 エッチング処理方法
JP6621882B2 (ja) * 2018-08-08 2019-12-18 東京エレクトロン株式会社 エッチング装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1710703A (zh) * 2004-06-16 2005-12-21 东京毅力科创株式会社 半导体装置的制造方法
US20160189975A1 (en) * 2014-12-25 2016-06-30 Tokyo Electron Limited Etching method and etching apparatus
CN105742148A (zh) * 2014-12-25 2016-07-06 东京毅力科创株式会社 蚀刻处理方法和蚀刻处理装置
CN105161450A (zh) * 2015-07-30 2015-12-16 上海华力微电子有限公司 一种双浅沟槽隔离形成方法
CN108028196A (zh) * 2015-08-27 2018-05-11 东京毅力科创株式会社 等离子体处理方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
G.S.OEHRLEIN , 徐世六: "用反应离子腐蚀法在硅上沉积碳氟膜的研究及去除表面残留物的新方法", 微电子学, no. 02, 25 April 1988 (1988-04-25) *

Also Published As

Publication number Publication date
US20220068658A1 (en) 2022-03-03
US11201063B2 (en) 2021-12-14
JP7467708B2 (ja) 2024-04-15
TWI837338B (zh) 2024-04-01
JP2020177958A (ja) 2020-10-29
US11881410B2 (en) 2024-01-23
JP2023065412A (ja) 2023-05-12
TW202044336A (zh) 2020-12-01
US20200328089A1 (en) 2020-10-15
KR20200121238A (ko) 2020-10-23

Similar Documents

Publication Publication Date Title
US9543163B2 (en) Methods for forming features in a material layer utilizing a combination of a main etching and a cyclical etching process
KR102483741B1 (ko) 진보된 패터닝 프로세스에서의 스페이서 퇴적 및 선택적 제거를 위한 장치 및 방법들
EP3007205B1 (en) Workpiece processing method
CN104882360B (zh) 等离子体处理装置的清洁方法
TWI668530B (zh) 被處理體之處理方法
US7637269B1 (en) Low damage method for ashing a substrate using CO2/CO-based process
JP2008244479A (ja) 金属窒化物を乾式エッチングする方法及びシステム
WO2008033886A2 (en) Method and system for dry etching a hafnium containing material
US20230298896A1 (en) Metal-based liner protection for high aspect ratio plasma etch
US20200168468A1 (en) Etching method and substrate processing apparatus
US10991594B2 (en) Method for area-selective etching of silicon nitride layers for the manufacture of microelectronic workpieces
TWI809086B (zh) 蝕刻方法及電漿處理裝置
WO2009018057A1 (en) Method for etching metal nitride with high selectivity to other materials
TWI768564B (zh) 用於蝕刻硬體之基於氫電漿清洗處理
CN111834202A (zh) 基板处理方法和基板处理装置
US11658038B2 (en) Method for dry etching silicon carbide films for resist underlayer applications
US20220068629A1 (en) Substrate processing method and plasma processing apparatus
US11328934B2 (en) Etching method and substrate processing apparatus
JP2022161940A (ja) エッチング方法及びプラズマ処理装置
TW202314852A (zh) 蝕刻方法及電漿處理裝置
JP2022039910A (ja) 基板処理方法及びプラズマ処理装置
CN113745104A (zh) 蚀刻方法及等离子体处理装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination