CN105742148A - 蚀刻处理方法和蚀刻处理装置 - Google Patents

蚀刻处理方法和蚀刻处理装置 Download PDF

Info

Publication number
CN105742148A
CN105742148A CN201510998480.XA CN201510998480A CN105742148A CN 105742148 A CN105742148 A CN 105742148A CN 201510998480 A CN201510998480 A CN 201510998480A CN 105742148 A CN105742148 A CN 105742148A
Authority
CN
China
Prior art keywords
gas
power
temperature
processing method
hydrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510998480.XA
Other languages
English (en)
Other versions
CN105742148B (zh
Inventor
竹田谅平
高岛隆
高岛隆一
大矢欣伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN105742148A publication Critical patent/CN105742148A/zh
Application granted granted Critical
Publication of CN105742148B publication Critical patent/CN105742148B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Plasma Technology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及蚀刻处理方法和蚀刻处理装置。[课题]本发明目的在于，抑制深度负载而提高氧化硅膜的蚀刻速率。[解决手段]提供一种蚀刻处理方法，其中，将用于冷却载置台的制冷器的温度控制在-20℃以下，通过由第1高频电源施加的第1高频电力，由气体供给源供给的含氢气体和含氟气体生成等离子体，利用生成的前述等离子体对前述载置台上的基板的氧化硅膜进行蚀刻处理，前述蚀刻处理后的除电处理中，由第2高频电源对前述载置台施加频率低于第1高频电力的频率的第2高频电力。

Description

蚀刻处理方法和蚀刻处理装置
技术领域
本发明涉及蚀刻处理方法和蚀刻处理装置。
背景技术
提出了对氧化硅膜的高长径比的孔进行蚀刻的方法(例如，参照专利文献1)。例如，专利文献1中提供：为了能够形成高长径比的开口并且缩短蚀刻装置的清洗工序所需要的时间而在腔室的内壁不会沉积膜的干蚀刻方法。
另外，作为对氧化硅膜的高长径比的孔进行蚀刻的方法的一例，提出了使用C4F8/C4F6/Ar/O2的气体体系并且将晶圆的温度设为高温而极力地不使反应产物附着于孔的开口而对孔进行蚀刻的技术。
现有技术文献
专利文献
专利文献1：日本特开平7-22393号公报
发明内容
发明要解决的问题
然而，在高长径比的孔或沟的蚀刻中，伴随着蚀刻的进行而产生深度负载(DepthLoading)，即蚀刻在孔、沟的底部不进行的现象。长径比越高变得越容易产生深度负载。
对于上述课题，一个方面是，本发明的目的在于，抑制深度负载而提高氧化硅膜的蚀刻速率。
用于解决问题的方案
为了解决上述课题，通过一个方式，提供一种蚀刻处理方法，将用于冷却载置台的制冷器温度控制在-20℃以下，通过由第1高频电源施加的第1高频电力，由气体供给源供给的含氢气体和含氟气体生成等离子体，利用生成的前述等离子体对前述载置台上的基板的氧化硅膜进行蚀刻处理，前述蚀刻处理后的除电处理中，由第2高频电源对前述载置台施加频率低于第1高频电力的频率的第2高频电力。
发明的效果
通过一个方面，能够抑制深度负载而提高氧化硅膜的蚀刻速率。
附图说明
图1是表示一实施方式的蚀刻处理装置的纵向截面的图。
图2是表示一实施方式的极低温时的氢气量与蚀刻速率的关系的一例的图。
图3是表示蒸汽压曲线的图。
图4是表示一实施方式的极低温时的长径比与蚀刻速率的关系的一例的图。
图5是表示一实施方式的蚀刻处理结果的一例的图。
图6是表示一实施方式的蚀刻处理与除电处理的一例的图。
图7是表示高温下进行的蚀刻处理结果的一例的图。
图8是表示一实施方式的极低温时的蚀刻处理结果的一例的图。
图9是表示一实施方式的静电卡盘的材质(Al，Ti)与晶圆温度的关系的一例的图。
图10是表示一实施方式的导热气体的压力与晶圆温度的关系的一例的图。
附图标记说明
1：蚀刻处理装置
10：腔室
15：气体供给源
20：载置台
25：气体喷头
32：第1高频电源
34：第2高频电源
85：导热气体供给源
100：控制部
104a：制冷剂流路
106：静电卡盘
106a：卡盘电极
107：制冷器
112：直流电压源
具体实施方式
以下，针对用于实施本发明的方式参照附图进行说明。需要说明的是，本说明书和附图中，对于实质上相同的构成，赋予相同的符号，省略重复的说明。
[蚀刻处理装置的整体构成]
首先，对于本发明的一实施方式所述的蚀刻处理装置1，参照图1进行说明。图1表示本实施方式所述的蚀刻处理装置1的纵向截面的一例。本实施方式所述的蚀刻处理装置1为在腔室10内对向配置有载置台20和气体喷头25的平行平板型的等离子体处理装置(电容耦合型等离子体处理装置)。载置台20也作为下部电极起作用，气体喷头25也作为上部电极起作用。
蚀刻处理装置1具有例如由表面经铝阳极化处理(阳极氧化处理)的铝形成的圆筒形的腔室10。腔室10被电接地。载置台20被设置于腔室10的底部，载置半导体晶圆(以下，简单地称为“晶圆W”。)。晶圆W是作为蚀刻对象的基板的一例，晶圆W的氧化硅膜上形成有掩膜。
载置台20由例如铝(Al)、钛(Ti)、碳化硅(SiC)等形成。载置台20的上表面设置有用于静电吸附晶圆的静电卡盘106。静电卡盘106成为在绝缘体106b间夹设有卡盘电极106a的结构。卡盘电极106a与直流电压源112连接，由直流电压源112对卡盘电极106a施加直流电压HV，晶圆W通过库仑力被静电卡盘106吸附。
载置台20被支撑体104支撑。支撑体104的内部形成有制冷剂流路104a。制冷剂流路104a与制冷剂入口配管104b和制冷剂出口配管104c连接。由制冷器107输出的例如冷却水、盐水等冷却介质在制冷剂入口配管104b、制冷剂流路104a和制冷剂出口配管104c中循环。由此，载置台20和静电卡盘106被冷却。
导热气体供给源85通过气体供给管130向静电卡盘106上的晶圆W的背面供给氦气(He)、氩气(Ar)等导热气体。通过所述构成，利用在制冷剂流路104a中循环的冷却介质和向晶圆W的背面供给的导热气体对静电卡盘106进行温度控制。结果，能够将晶圆控制在规定的温度。
载置台20与供给双频叠加电力的电力供给装置30连接。电力供给装置30具有：第1高频电源32，其供给第1频率的第1高频电力(等离子体发生用高频电力)；以及第2高频电源34，其供给低于第1频率的第2频率的第2高频电力(偏置电压产生用高频电力)。第1高频电源32通过第1匹配器33与载置台20电连接。第2高频电源34通过第2匹配器35与载置台20电连接。第1高频电源32对载置台20施加例如40MHz的第1高频电力。第2高频电源34对载置台20施加例如0.3MHz的第2高频电力。需要说明的是，本实施方式中，第1高频电力被施加于载置台20但并不被施加于气体喷头25。
第1匹配器33使第1高频电源32的内部(或输出)阻抗与负载阻抗相匹配。第2匹配器35使第2高频电源34的内部(或输出)阻抗与负载阻抗相匹配。在腔室10内生成等离子体时第1匹配器33起到使第1高频电源32的内部阻抗与负载阻抗表观上一致的作用。在腔室10内生成等离子体时第2匹配器35起到使第2高频电源34的内部阻抗与负载阻抗表观上一致的作用。
气体喷头25通过覆盖其周边部的屏蔽环40以闭塞腔室10的顶部的开口的方式安装。气体喷头25如图1所示地电接地。另外，也可以与可变直流电源连接而对气体喷头25施加规定的直流(DC)电压。
气体喷头25形成有导入气体的气体导入口45。在气体喷头25的内部设有字气体导入口45分支的、中心侧的扩散室50a以及边缘侧的扩散室50b。由气体供给源15输出的气体通过气体导入口45被供给至扩散室50a、50b，在扩散室50a、50b被扩散，自多个气体供给孔55向载置台20导入。
在腔室10的底面形成有排气口60，通过与排气口60连接的排气装置65，腔室10内被排气。由此，能够将腔室10内维持规定的真空度。在腔室10的侧壁设有闸阀G。闸阀G在相对于腔室10进行晶圆W的输入和输出时开闭输入输出口。
在蚀刻处理装置1中设有用于控制装置整体的动作的控制部100。控制部100具有：CPU(CentralProcessingUnit：中央处理单元)105、以及ROM(ReadOnlyMemory：只读存储器)110和RAM(RandomAccessMemory：随机存取存储器)115。CPU105按照存储于这些存储区域的各种制程执行后述的蚀刻处理和除电处理等所希望的处理。在制程中记载有与工艺条件相对应的作为装置的控制信息的工艺时间、压力(气体的排气)、高频电力、电压、各种气体流量、腔室内温度(上部电极温度、腔室的侧壁温度、静电卡盘温度等)、制冷器107的温度等。需要说明的是，这些程序、表示处理条件的制程可以存储于硬盘、半导体存储器。另外，制程也可以构成为在收纳于CD-ROM、DVD等便携性的能够由计算机读取的存储介质的状态下设置于存储区域的规定位置。
蚀刻处理时，闸阀G的开闭被控制，晶圆W被输入至腔室10，载置于载置台20。由直流电压源112向卡盘电极106a施加直流电压HV，由此晶圆W通过库仑力被静电卡盘106吸附而保持。
接着，向腔室10内供给蚀刻用的气体、高频电力而生成等离子体。利用生成的等离子体对晶圆W实施等离子体蚀刻处理。
蚀刻处理之后，由直流电压源112对卡盘电极106a施加与晶圆W的吸附时正负相反的直流电压HV，由此将晶圆W的电荷除电，将晶圆W由静电卡盘106剥离。控制闸阀G的开闭，晶圆W由腔室10被输出。
[蚀刻处理]
接着，对于所述构成的本实施方式的蚀刻处理装置1中实施的氧化硅膜(SiO2)的蚀刻处理进行说明。在氧化硅膜形成高长径比的孔、沟的情况下，有如下方法例如：使用C4F8/C4F6/Ar/O2的气体体系并且将晶圆的温度设为高温而极力地不使反应产物附着于孔的开口而对孔进行蚀刻。
然而，在高长径比的孔、沟中，伴随着蚀刻的进行而产生深度负载。另外，长径比越高变得越容易产生深度负载。因此，今后在对长径比更高的孔进行蚀刻的情况下，前述方法中会产生蚀刻不进行的状况。
此处，对于本实施方式的蚀刻处理装置1，提出了抑制深度负载而提高氧化硅膜的蚀刻速率的蚀刻处理方法。
[实验1]
本实施方式的蚀刻处理中，向腔室10内供给含氢气体和含氟气体，通过制冷器107的控制温度为-20℃以下的极低温工艺对氧化硅膜进行蚀刻。实验1中，作为含氟气体的一例使用CF4气体；作为含氢气体的一例使用H2气体。
图2示出利用本实施方式的蚀刻处理的实验1的结果。图2中示出了将由制冷器107供给的冷却介质的温度设定为-20℃的极低温工艺的结果；设定为-60℃的极低温工艺的结果；以及将制冷器的温度设定为20℃的常温工艺的结果。在这些情况下均将CF4气体和H2气体供给至腔室10内。为了对提高H2气体相对于CF4气体的分压时氧化硅膜的蚀刻速率进行测定，实验1中示出了在使CF4气体的流量为恒定的状态下，增加H2气体的流量时的蚀刻速率。
根据实验1的结果可知，在将制冷器的温度设定在-20℃和-60℃的极低温工艺的情况下，提高H2气体相对于CF4气体的分压时，直至规定的分压为止，蚀刻速率均上升。另一方面，将静电卡盘106的温度设定在20℃的常温工艺的情况下，H2气体相对于CF4气体的分压越上升，蚀刻速率越下降。
由此，在本实施方式的蚀刻处理中，使用H2气体和CF4气体，设定H2气体相对于CF4气体的合适分压，并且将制冷器的温度设定在-20℃以下的极低温进行蚀刻。由此能够提高蚀刻速率。特别是，在-60℃附近时蚀刻速率提高，可以推测，在低于-60℃的温度附近蚀刻速率会进一步提高。
需要说明的是，极低温工艺的情况下，如果提高H2气体的分压则蚀刻速率上升至中途为止，然后从中途下降。可以认为，这是因为，CF4气体的F量相对于H2气体的量减少，成为蚀刻难以进行的状态，从而蚀刻速率下降。
(现象的分析)
本实施方式的蚀刻处理中，作为含氢气体的一例供给H2气体，作为含氟气体的一例供给CF4气体。利用气体所包含的H2气体进行氧化硅膜的蚀刻的结果，H2O作为反应产物而产生。如图3的蒸汽压曲线所示，H2O的饱和蒸汽压低。图3的实线是饱和蒸汽压的实验值，虚线为计算值。蒸汽压曲线上为液体与气体混合存在的状态。
将蚀刻时的压力保持在8.0Pa(60mTorr)，将制冷器的温度设在-20℃的低温、优选为-60℃左右的极低温时，可以认为发生饱和，从而氧化硅膜表面的H2O以液体的状态存在。
存在于氧化硅膜表面的液体中，除了作为反应产物的水之外，还含有由CF4气体反应而生成的HF系自由基。因此，通过HF系自由基与水而产生氢氟酸(HF)。由此，通过在氧化硅膜的表面溶解于水的氢氟酸而主要促进由化学反应带来的蚀刻，蚀刻速率特异性地上升。本实施方式所述的蚀刻处理中，静电卡盘106的温度以外的等离子体条件没有改变。由此，可以认为，通过存在于氧化硅膜的表面的氢氟酸的液体的作用，主要由化学反应而提高蚀刻速率。
[实验2]
图4中，作为本实施方式的蚀刻处理的实验2的结果，示出了长径比与氧化硅膜的蚀刻速率的关系。实验2中，本实施方式的蚀刻处理中的极低温工艺条件为：制冷器的温度为-60℃；气体种类为CF4气体/H2气体。比较例的常温工艺的条件为：制冷器的温度为20℃；气体种类为C4F8/C4F6/Ar/O2。
由此可知，即便长径比变高，本实施方式中的极低温工艺中，与常温工艺相比较，蚀刻速率成为2倍以上。作为其理由，可列举出：本实施方式中的蚀刻处理所使用的CF4气体为低分子气体，与比较例中使用的C4F8气体、C4F6气体等高分子气体相比较，自由基更容易到达孔的深处。
另外，可列举出：如前述那样本实施方式的蚀刻处理中，通过氧化硅膜的表面的化学反应，反应产物难以沉积在孔的开口且在难以闭塞孔的开口的状态下，进行蚀刻。由这样的理由可知，本实施方式的蚀刻处理中，能够形成高长径比的孔。
图5为实验2的蚀刻处理的结果所形成的孔的蚀刻形状的纵向截面的一例。
此处，将非晶碳层(ACL)作为掩膜而对氧化硅膜进行蚀刻。蚀刻的结果，将制冷器的温度设定为-60℃的极低温工艺的情况下，与常温工艺相比较，蚀刻速率(E/R)变高且掩膜选择比(Sel)也显著地变好。由此可知，通过本实施方式的蚀刻处理方法，能够抑制深度负载并且提高蚀刻速率。
如以上说明那样，通过本实施方式的蚀刻处理，通过实施使用了CF4气体/H2气体作为气体种、制冷器的温度为-20℃以下(更优选为-60℃以下)的极低温工艺，能够改善深度负载、提高蚀刻速率，能够提高掩膜选择比。
需要说明的是，本实施方式的蚀刻处理在3DNAND闪存等三维层叠半导体存储器的制造中，可以适用于氧化硅膜的蚀刻。在该情况下，抑制深度负载且提高蚀刻速率，能够对氧化硅膜、包含氧化硅膜的层叠膜形成高长径比的孔、沟。其他，本实施方式的蚀刻处理也可以适用于氧化膜与氮化膜的层叠结构、或者氧化膜与多晶硅膜的层叠结构。
需要说明的是，也可以作为含氢气体的一例供给H2气体，作为含氟气体的一例供给三氟化氮(NF3)气体，利用氢氟烃(HFC)实施极低温工艺的蚀刻处理。
[除电处理]
接着，实施本实施方式所述的蚀刻处理之后，对于将处理后的晶圆W输出时的除电处理，参照图6进行说明。
本实施方式所述的蚀刻处理中，将制冷器107的温度设为-20℃～-60℃的极低温而对氧化硅膜进行蚀刻。因此，处理后的晶圆W成为低温，在由蚀刻处理装置1输出且被输送至环带的期间暴露于大气中，在该期间表面产生结露。
作为防止晶圆W产生结露的方法，可以考虑将晶圆W放置于负载锁定室(LLM)数分钟之后进行输出、或者另外设置加热器而使之升温之后进行输出至环带等。
然而，将晶圆W放置数分钟的情况下，处理整体的生产率降低。另外，设置加热器而使晶圆W升温的情况下，除了生产率降低之外，加热器的设置成为必要，因而成本变高。
此处，本实施方式的蚀刻处理装置1中，在蚀刻处理结束后的除电处理中，在腔室10内使晶圆W迅速地升温。
图6的(a)表示除电处理的比较例。图6的(b)表示本实施方式中的蚀刻处理装置1中实施的除电处理的一例。
图6的(a)和(b)中，蚀刻处理(Process)结束时进行除电处理(T1，T2)。
图6的(a)所示的除电处理中，蚀刻处理结束时，第1高频电力HF和第2高频电力LF的供给停止。接着，图6的(a)的除电处理中，经过T1后的T2中，供给300W等功率比较弱的第1高频电力HF(频率为例如13.56MHz)而产生弱的等离子体，使该弱的等离子体与晶圆W作用。由此，能够使晶圆W的表面的电荷放电至等离子体侧。
之后，由直流电压源112向卡盘电极106a施加与晶圆W的吸附时正负相反的负的直流电压HV(-3000V)进行除电，从而将晶圆W由静电卡盘106剥离。经过除电处理T2之后，停止第1高频电力HF和直流电压HV的施加，从而结束除电处理。
图6的(b)所示的本实施方式的除电处理中，在蚀刻处理结束时停止第1高频电力HF和第2高频电力LF的供给。接着，图6的(b)的除电处理中，经过T1之后的T2中，对载置台2施加300W等功率比较弱的第1高频电力HF，使之产生弱的等离子体，使该弱的等离子体与晶圆W作用，使晶圆W的表面的电荷放电至等离子体侧。到目前为止的处理与图6的(a)的除电处理相同。
之后，图6的(b)的除电处理中，对载置台20施加500W的第2高频电力LF。由此，能够将晶圆W由静电卡盘106剥离，同时能够使晶圆W升温。即，本实施方式中，将晶圆W由静电卡盘106剥离时，不仅施加第1高频电力HF，而且还施加第2高频电力LF，由此能够提高离子向晶圆W的入射量，并且使晶圆W高速地升温。
进而，如图6的(b)所示，施加第2高频电力LF时，不仅离子入射量增加，还使第1高频电力HF由300W增加至500W，由此能够增加离子能。即，本实施方式中，考虑第2高频电力LF的施加导致对晶圆W的损伤变大，因而在施加第2高频电力LF时增加第1高频电力HF。由此，通过提高离子能而将对晶圆W的离子入射量不增加至需要量以上，从而将对晶圆W的损伤设定在最小限度。需要说明的是，在施加第2高频电力LF时，第1高频电力HF维持在300W即可。
由此，不必特別搭载新的部件或新的功能而维持生产率，从而能够使晶圆W迅速升温。在此基础上，为了防止输送中晶圆W的结露，优选向腔室内的空隙(暴露于大气的部分)吹送干燥空气。
[静电卡盘的材质]
接着，对于本实施方式中的蚀刻处理装置1所使用的静电卡盘，参照图7～图10进行说明。图7和图8表示使用装置A(与图1的蚀刻处理装置1相同构成)和装置B(图1的蚀刻处理装置1的腔室外设有磁石，从而控制等离子体的构成)实施蚀刻处理的结果的一例。图7和图8中，蚀刻对象膜是掩膜(多晶硅膜)、氮化硅膜(SiN)、氧化硅膜(SiO)的层叠膜。通过本实施方式中的蚀刻处理，在氮化硅膜和氧化硅膜形成高长径比的孔。
图7的装置A和装置B中，静电卡盘106由铝形成。图7是比较例的高温工艺的蚀刻处理结果的一例，例如，装置A和装置B的工艺条件如下。
·蚀刻处理的工艺条件
＜装置A＞
气体种C4F8/CH2F2/O2
制冷器的温度60℃
压力15mTorr(2.0Pa)
＜装置B＞
气体种C4F6/CH2F2/O2
制冷器的温度60℃
压力15mTorr(2.0Pa)
图8的装置A和装置B中，静电卡盘106由铝或钛形成。图8表示本实施方式的极低温工艺的蚀刻处理结果的一例。例如，装置A和装置B的工艺条件如下。
·蚀刻处理的工艺条件
＜装置A＞
气体种CF4/H2
制冷器的温度-60℃
压力60mTorr(8.0Pa)
需要说明的是，装置A的右侧的蚀刻结果：钛的静电卡盘；供给氦He导热气体40Torr(5332Pa)。装置A的左侧的蚀刻结果：钛的静电卡盘；不供给导热气体。
＜装置B＞
气体种CF4/H2
制冷器的温度-60℃
压力60mTorr(8.0Pa)
需要说明的是，装置B的右侧的蚀刻结果：钛的静电卡盘；装置B的左侧的蚀刻结果：铝的静电卡盘。左右侧均不供给导热气体。
结果可知，图8所示的本实施方式中的极低温工艺的蚀刻处理中，相比于图7所示的高温工艺的蚀刻处理，氮化硅膜和氧化硅膜的蚀刻的深度(SiN+OxDepth)变深。由此，本实施方式中的极低温工艺的蚀刻处理中，相比于图7所示的高温工艺的蚀刻处理，抑制了深度负载且能够进行高长径比的蚀刻。
另外，如图8所示，为铝的静电卡盘的情况下，蚀刻速率高于钛的静电卡盘。关于该结果，为了进一步进行分析，使用钛的静电卡盘和铝的静电卡盘进行本实施方式的极低温工艺的蚀刻处理时，测定晶圆W的温度。将该结果示于图9。此时的蚀刻处理的工艺条件如下。
气体种CF4/H2
制冷器的温度25℃
压力60mTorr(8.0Pa)
图9表示对于蚀刻处理中的晶圆W的温度测定多个点的结果。图9的铝的静电卡盘的情况下，蚀刻处理时的晶圆W的温度大概为40℃。由于制冷器的温度为25℃，所以晶圆W的温度变高约15℃。由该结果可知，制冷器的温度为-60℃时，晶圆W的温度成为-45℃左右。
同样地，为图9的钛的静电卡盘的情况下，蚀刻处理时的晶圆W的温度大概为80℃。由于制冷器的温度为25℃，所以晶圆W的温度变高约55℃。由该结果可推测，制冷器的温度为-60℃的情况下，晶圆W的温度为-5℃左右。
由以上的结果可知，为图8所示的铝的静电卡盘的情况下，蚀刻速率高于钛的静电卡盘的蚀刻速率，其原因是，为铝的静电卡盘的情况下的晶圆W的温度可以控制在-45℃左右。即，为铝的静电卡盘的情况下，制冷器的温度如果为-60℃，则实施本实施方式的极低温工艺能够得到抑制深度负载且提高蚀刻速率的效果。
另一方面，为钛的静电卡盘的情况下，即使制冷器的温度为-60℃，晶圆W的温度也成为-5℃左右，因此可以认为不实施本实施方式的极低温工艺，蚀刻速率不会提高。由此，使用钛的静电卡盘进行本实施方式的蚀刻处理的情况下，优选将制冷器的温度控制在-100℃左右。在该情况下，制冷器的冷却介质(盐水)的极限值为约-80℃，因此为了使用钛的静电卡盘进行本实施方式的蚀刻处理，优选使用液氮作为冷却介质。在-100℃左右的极低温下进行本实施方式所述的蚀刻处理时，优选使用钛作为静电卡盘。
[导热气体的压力依赖性]
进而，图8中示出如下结果：使用钛作为静电卡盘的情况下，如果供给导热气体，则与不供给导热气体的情况相比较，蚀刻速率变高。这是因为，通过导热气体的作用，将晶圆W的热传递给静电卡盘侧的效果变高、晶圆W的温度下降。
最后，在对本实施方式的极低温的氧化硅膜进行蚀刻处理中，为了对向晶圆W的背面供给的导热气体的压力依赖性进行分析而进行实验。将制冷器的温度设定在25℃。将该结果示于图10。图10的左图表示在使用钛的静电卡盘情况下，以2000Pa(15Torr)的压力供给导热气体(He)时的晶圆W的温度。各线表示晶圆在多个位置伴随着蚀刻时间的经过的温度变化。
由此可知，以2000Pa(15Torr)的压力供给导热气体时和以5332Pa(40Torr)的压力供给导热气体时，能够改善晶圆W的温度的面内均匀性。另外，可知以5332Pa(40Torr)的压力供给导热气体的情况下，相比于以2000Pa(15Torr)的压力供给导热气体的情况，晶圆W的温度低并且晶圆W的温度的面内均匀性良好。
由此，本实施方式的极低温工艺的蚀刻处理中，使用钛的静电卡盘的情况下，优选在对氧化硅膜进行蚀刻处理期间，将对晶圆W的背面供给的导热气体的压力控制在2000Pa(15Torr)以上。
以上，通过上述实施方式对蚀刻处理方法和蚀刻处理装置进行了说明，但本发明所述的蚀刻处理方法和蚀刻处理装置不限定于上述实施方式，在本发明的范围内可以进行各种变形和改良。上述多个实施方式中记载的事项可以在不矛盾的范围内进行组合。
例如，本发明所述的蚀刻处理和除电处理不仅适用于电容耦合型等离子体(CCP：CapacitivelyCoupledPlasma)装置，也可以适用于其他的蚀刻处理装置。作为其他的蚀刻处理装置，可以为：电感耦合型等离子体(ICP：InductivelyCoupledPlasma)、使用了径向线狭缝天线的CVD(ChemicalVaporDeposition)装置、螺旋波激发型等离子体(HWP：HeliconWavePlasma)装置、电子回旋共振等离子体(ECR：ElectronCyclotronResonancePlasma)装置等。
另外，通过本发明所述的半导体制造装置处理的基板不限定于晶圆，也可以是例如：平板显示器(FlatPanelDisplay)用的大型基板、EL元件或太阳能电池用的基板。

Claims (10)

1.一种蚀刻处理方法，其特征在于，
将用于冷却载置台的制冷器的温度控制在-20℃以下，
通过由第1高频电源施加的第1高频电力，由气体供给源供给的含氢气体和含氟气体生成等离子体，
利用生成的所述等离子体对所述载置台上的基板的氧化硅膜进行蚀刻处理，
所述蚀刻处理后的除电处理中，由第2高频电源对所述载置台施加频率低于第1高频电力的频率的第2高频电力。
2.根据权利要求1所述的蚀刻处理方法，其中，
所述含氢气体为氢气即H2，
所述含氟气体为四氟化碳即CF4气体。
3.根据权利要求1所述的蚀刻处理方法，其中，
所述含氢气体为氢气即H2，
所述含氟气体为三氟化氮即NF3气体。
4.根据权利要求1～3的任一项所述的蚀刻处理方法，其中，
将基板保持在设置于所述载置台的静电卡盘，
所述静电卡盘由钛形成。
5.根据权利要求1～4的任一项所述的蚀刻处理方法，其中，
将对所述载置台上的基板的背面供给的导热气体的压力控制在2000Pa即15Torr以上。
6.根据权利要求1～5的任一项所述的蚀刻处理方法，其中，
将所述制冷器的温度控制在-60℃以下。
7.根据权利要求1～6的任一项所述的蚀刻处理方法，其中，
在所述除电处理中，在施加所述第1高频电力之后，施加所述第2高频电力。
8.根据权利要求7所述的蚀刻处理方法，其中，
在所述除电处理中，使施加所述第2高频电力期间的所述第1高频电力高于没有施加所述第2高频电力期间的所述第1高频电力。
9.根据权利要求1～8的任一项所述的蚀刻处理方法，其中，
所述含氟气体和所述含氢气体中的所述含氟气体的分压低于所述含氢气体的分压。
10.一种蚀刻处理装置，其包括：
制冷器：其为了冷却载置台而将冷却介质的温度控制在-20℃以下；
气体供给源：其用于供给含氢气体和含氟气体；
第1高频电源：其用于施加第1高频电力；和
静电卡盘：其由钛形成且将基板保持在所述载置台上，
通过所述第1高频电力，由所述含氢气体和含氟气体生成等离子体，通过该等离子体对基板上的氧化硅膜进行蚀刻处理。
CN201510998480.XA 2014-12-25 2015-12-25 蚀刻处理方法和蚀刻处理装置 Active CN105742148B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-262859 2014-12-25
JP2014262859A JP6408903B2 (ja) 2014-12-25 2014-12-25 エッチング処理方法及びエッチング処理装置

Publications (2)

Publication Number Publication Date
CN105742148A true CN105742148A (zh) 2016-07-06
CN105742148B CN105742148B (zh) 2019-06-18

Family

ID=56165053

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510998480.XA Active CN105742148B (zh) 2014-12-25 2015-12-25 蚀刻处理方法和蚀刻处理装置

Country Status (6)

Country Link
US (1) US9659789B2 (zh)
JP (1) JP6408903B2 (zh)
KR (1) KR102033979B1 (zh)
CN (1) CN105742148B (zh)
SG (1) SG10201510372PA (zh)
TW (1) TWI710021B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111542913A (zh) * 2017-12-21 2020-08-14 美光科技公司 处理半导体装置结构的方法及相关系统
CN111584360A (zh) * 2019-02-18 2020-08-25 东京毅力科创株式会社 蚀刻方法
CN111834202A (zh) * 2019-04-15 2020-10-27 东京毅力科创株式会社 基板处理方法和基板处理装置
CN113421814A (zh) * 2021-06-18 2021-09-21 长江存储科技有限责任公司 一种半导体结构处理机台及操作方法、静电吸盘
CN114959888A (zh) * 2021-09-06 2022-08-30 江苏汉印机电科技股份有限公司 一种SiC外延薄膜的生产工艺

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9922806B2 (en) 2015-06-23 2018-03-20 Tokyo Electron Limited Etching method and plasma processing apparatus
US9997374B2 (en) * 2015-12-18 2018-06-12 Tokyo Electron Limited Etching method
JP6568822B2 (ja) * 2016-05-16 2019-08-28 東京エレクトロン株式会社 エッチング方法
JP6820206B2 (ja) * 2017-01-24 2021-01-27 東京エレクトロン株式会社 被加工物を処理する方法
JP6832171B2 (ja) * 2017-01-24 2021-02-24 東京エレクトロン株式会社 プラズマ処理装置のチャンバ本体の内部のクリーニングを含むプラズマ処理方法
JP6948181B2 (ja) 2017-08-01 2021-10-13 東京エレクトロン株式会社 多層膜をエッチングする方法
US10766057B2 (en) 2017-12-28 2020-09-08 Micron Technology, Inc. Components and systems for cleaning a tool for forming a semiconductor device, and related methods
US10811275B2 (en) 2018-02-15 2020-10-20 Tokyo Electron Limited Plasma etching method and plasma etching apparatus
JP6843089B2 (ja) * 2018-04-09 2021-03-17 東京エレクトロン株式会社 結露防止方法および処理装置
KR102554014B1 (ko) * 2018-06-15 2023-07-11 삼성전자주식회사 저온 식각 방법 및 플라즈마 식각 장치
US11651969B2 (en) 2019-07-18 2023-05-16 Kioxia Corporation Etching method, semiconductor manufacturing apparatus, and method of manufacturing semiconductor device
JP2021028968A (ja) 2019-08-13 2021-02-25 東京エレクトロン株式会社 基板および基板処理方法
US11688609B2 (en) 2020-05-29 2023-06-27 Tokyo Electron Limited Etching method and plasma processing apparatus
US11087989B1 (en) 2020-06-18 2021-08-10 Applied Materials, Inc. Cryogenic atomic layer etch with noble gases
KR20220008007A (ko) 2020-07-13 2022-01-20 (주)옵토레인 실리콘 기판의 금속촉매습식식각 방법
TW202213502A (zh) 2020-08-12 2022-04-01 日商東京威力科創股份有限公司 蝕刻方法及電漿蝕刻裝置
WO2022234640A1 (ja) 2021-05-07 2022-11-10 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JPWO2022234647A1 (zh) 2021-05-07 2022-11-10
JP2023032693A (ja) 2021-08-27 2023-03-09 東京エレクトロン株式会社 エッチング方法及びプラズマエッチング装置
JP7385142B2 (ja) * 2021-11-01 2023-11-22 ダイキン工業株式会社 エッチングガス及びそれを用いたエッチング方法
CN116774518A (zh) * 2023-06-26 2023-09-19 广州新锐光掩模科技有限公司 改善光掩模表面静电的处理方法

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177092A (ja) * 1992-12-04 1994-06-24 Sony Corp 半導体装置の製造方法
JPH09148418A (ja) * 1995-11-22 1997-06-06 Hitachi Ltd プラズマ処理方法および装置
US6184147B1 (en) * 1999-03-05 2001-02-06 United Microelectronics Corp. Method for forming a high aspect ratio borderless contact hole
CN1359471A (zh) * 1998-08-17 2002-07-17 泰格尔公司 半导体晶片处理过程中消除晶片电弧的方法与装置
JP2004169933A (ja) * 2002-11-15 2004-06-17 Tokyo Electron Ltd 処理装置用のチラー制御方法及びチラー制御装置
CN1543666A (zh) * 2001-08-20 2004-11-03 东京毅力科创株式会社 干式显影方法
CN1659689A (zh) * 2002-04-02 2005-08-24 东京毅力科创株式会社 蚀刻方法
CN1838387A (zh) * 2005-03-25 2006-09-27 东京毅力科创株式会社 蚀刻方法和蚀刻装置
CN1868051A (zh) * 2003-08-18 2006-11-22 艾克塞利斯技术公司 基于微机电结构的多级静电夹盘
CN101884161A (zh) * 2007-12-20 2010-11-10 圣戈本陶瓷及塑料股份有限公司 静电卡盘以及形成方法
CN102160167A (zh) * 2008-08-12 2011-08-17 应用材料股份有限公司 静电吸盘组件
CN102201331A (zh) * 2010-03-26 2011-09-28 东京毅力科创株式会社 基板处理方法
CN102709208A (zh) * 2011-03-28 2012-10-03 东京毅力科创株式会社 判定方法、控制方法、判定装置、图案形成系统和程序
CN104078399A (zh) * 2014-07-25 2014-10-01 上海华力微电子有限公司 用于SiConi蚀刻的反应腔及方法
CN104241182A (zh) * 2013-06-08 2014-12-24 中微半导体设备(上海)有限公司 静电吸盘的制造方法,静电吸盘及等离子体处理装置
CN104241181A (zh) * 2013-06-08 2014-12-24 中微半导体设备(上海)有限公司 静电吸盘的制造方法,静电吸盘及等离子体处理装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61240635A (ja) * 1985-04-17 1986-10-25 Sanyo Electric Co Ltd ドライエツチング方法
US5259922A (en) * 1990-08-14 1993-11-09 Matsushita Electric Industrial Co., Ltd. Drying etching method
JP3013446B2 (ja) * 1990-12-28 2000-02-28 ソニー株式会社 ドライエッチング方法
JP3084497B2 (ja) * 1992-03-25 2000-09-04 東京エレクトロン株式会社 ＳｉＯ２膜のエッチング方法
JPH06260449A (ja) * 1993-03-02 1994-09-16 Kobe Steel Ltd プラズマ処理装置
KR100291108B1 (ko) * 1993-03-17 2001-06-01 히가시 데쓰로 플라즈마 처리 시스템
JPH0722393A (ja) 1993-06-23 1995-01-24 Toshiba Corp ドライエッチング装置及びドライエッチング方法
JPH09219439A (ja) * 1996-02-13 1997-08-19 Kobe Steel Ltd 基板処理装置
JPH09298192A (ja) * 1996-03-04 1997-11-18 Sony Corp 半導体装置の製造装置および静電チャックからのウエハ脱着方法
US6280584B1 (en) * 1998-07-29 2001-08-28 Applied Materials, Inc. Compliant bond structure for joining ceramic to metal
US8048806B2 (en) * 2000-03-17 2011-11-01 Applied Materials, Inc. Methods to avoid unstable plasma states during a process transition
JP4593402B2 (ja) * 2005-08-25 2010-12-08 株式会社日立ハイテクノロジーズ エッチング方法およびエッチング装置
US8228658B2 (en) * 2007-02-08 2012-07-24 Axcelis Technologies, Inc. Variable frequency electrostatic clamping
US7675730B2 (en) * 2007-06-25 2010-03-09 Varian Semiconductor Equipment Associates, Inc. Techniques for detecting wafer charging in a plasma processing system
TW201005825A (en) * 2008-05-30 2010-02-01 Panasonic Corp Plasma processing apparatus and method
US8992792B2 (en) * 2012-07-20 2015-03-31 Applied Materials, Inc. Method of fabricating an ultra low-k dielectric self-aligned via
JP6035117B2 (ja) * 2012-11-09 2016-11-30 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
US9006106B2 (en) * 2013-03-14 2015-04-14 Applied Materials, Inc. Method of removing a metal hardmask
US8906810B2 (en) * 2013-05-07 2014-12-09 Lam Research Corporation Pulsed dielectric etch process for in-situ metal hard mask shape control to enable void-free metallization

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177092A (ja) * 1992-12-04 1994-06-24 Sony Corp 半導体装置の製造方法
JPH09148418A (ja) * 1995-11-22 1997-06-06 Hitachi Ltd プラズマ処理方法および装置
CN1359471A (zh) * 1998-08-17 2002-07-17 泰格尔公司 半导体晶片处理过程中消除晶片电弧的方法与装置
US6184147B1 (en) * 1999-03-05 2001-02-06 United Microelectronics Corp. Method for forming a high aspect ratio borderless contact hole
CN1543666A (zh) * 2001-08-20 2004-11-03 东京毅力科创株式会社 干式显影方法
CN1659689A (zh) * 2002-04-02 2005-08-24 东京毅力科创株式会社 蚀刻方法
JP2004169933A (ja) * 2002-11-15 2004-06-17 Tokyo Electron Ltd 処理装置用のチラー制御方法及びチラー制御装置
CN1868051A (zh) * 2003-08-18 2006-11-22 艾克塞利斯技术公司 基于微机电结构的多级静电夹盘
CN1838387A (zh) * 2005-03-25 2006-09-27 东京毅力科创株式会社 蚀刻方法和蚀刻装置
CN101884161A (zh) * 2007-12-20 2010-11-10 圣戈本陶瓷及塑料股份有限公司 静电卡盘以及形成方法
CN102160167A (zh) * 2008-08-12 2011-08-17 应用材料股份有限公司 静电吸盘组件
CN102201331A (zh) * 2010-03-26 2011-09-28 东京毅力科创株式会社 基板处理方法
CN102709208A (zh) * 2011-03-28 2012-10-03 东京毅力科创株式会社 判定方法、控制方法、判定装置、图案形成系统和程序
CN104241182A (zh) * 2013-06-08 2014-12-24 中微半导体设备(上海)有限公司 静电吸盘的制造方法,静电吸盘及等离子体处理装置
CN104241181A (zh) * 2013-06-08 2014-12-24 中微半导体设备(上海)有限公司 静电吸盘的制造方法,静电吸盘及等离子体处理装置
CN104078399A (zh) * 2014-07-25 2014-10-01 上海华力微电子有限公司 用于SiConi蚀刻的反应腔及方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111542913A (zh) * 2017-12-21 2020-08-14 美光科技公司 处理半导体装置结构的方法及相关系统
CN111542913B (zh) * 2017-12-21 2022-08-23 美光科技公司 处理半导体装置结构的方法及相关系统
CN111584360A (zh) * 2019-02-18 2020-08-25 东京毅力科创株式会社 蚀刻方法
CN111584360B (zh) * 2019-02-18 2024-04-19 东京毅力科创株式会社 蚀刻方法
CN111834202A (zh) * 2019-04-15 2020-10-27 东京毅力科创株式会社 基板处理方法和基板处理装置
CN113421814A (zh) * 2021-06-18 2021-09-21 长江存储科技有限责任公司 一种半导体结构处理机台及操作方法、静电吸盘
CN114959888A (zh) * 2021-09-06 2022-08-30 江苏汉印机电科技股份有限公司 一种SiC外延薄膜的生产工艺
CN114959888B (zh) * 2021-09-06 2023-11-10 江苏汉印机电科技股份有限公司 一种SiC外延薄膜的生产工艺

Also Published As

Publication number Publication date
JP2016122774A (ja) 2016-07-07
KR102033979B1 (ko) 2019-10-18
US20160189975A1 (en) 2016-06-30
KR20160078879A (ko) 2016-07-05
JP6408903B2 (ja) 2018-10-17
TW201640579A (zh) 2016-11-16
TWI710021B (zh) 2020-11-11
US9659789B2 (en) 2017-05-23
SG10201510372PA (en) 2016-07-28
CN105742148B (zh) 2019-06-18

Similar Documents

Publication Publication Date Title
CN105742148A (zh) 蚀刻处理方法和蚀刻处理装置
US10707090B2 (en) Plasma etching method
EP3086359B1 (en) Etching method
CN107039229B (zh) 蚀刻方法
US9922806B2 (en) Etching method and plasma processing apparatus
TWI731101B (zh) 蝕刻處理方法
US10600654B2 (en) Etching process method
TWI685014B (zh) 蝕刻方法及蝕刻裝置
KR20170073504A (ko) 에칭 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant