CN111542913A - 处理半导体装置结构的方法及相关系统 - Google Patents

处理半导体装置结构的方法及相关系统 Download PDF

Info

Publication number
CN111542913A
CN111542913A CN201880080027.2A CN201880080027A CN111542913A CN 111542913 A CN111542913 A CN 111542913A CN 201880080027 A CN201880080027 A CN 201880080027A CN 111542913 A CN111542913 A CN 111542913A
Authority
CN
China
Prior art keywords
plasma
semiconductor device
gas
frequency
device structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880080027.2A
Other languages
English (en)
Other versions
CN111542913B (zh
Inventor
渡嘉敷健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN111542913A publication Critical patent/CN111542913A/zh
Application granted granted Critical
Publication of CN111542913B publication Critical patent/CN111542913B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32697—Electrostatic control
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3343—Problems associated with etching
    • H01J2237/3347—Problems associated with etching bottom of holes or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3343—Problems associated with etching
    • H01J2237/3348—Problems associated with etching control of ion bombardment energy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Plasma Technology (AREA)

Abstract

处理半导体装置结构的方法包括：将用于所述半导体装置结构的静电吸盘ESC冷却到‑30℃或更低的温度，所述半导体装置结构包括包含至少一种电介质材料的交替材料层；及利用包括氢基气体及氟基气体的气体的等离子体在所述半导体装置结构中形成开口，其中所述氢基气体占约10vol％与90vol％之间。处理半导体装置结构的其它方法包括：将用于所述半导体装置结构的ESC冷却到‑30℃或更低的温度；将具有非正弦波形的低频射频RF施加到所述ESC；及利用经产生等离子体在所述半导体装置结构中形成开口。一种处理系统包含：ESC；冷却剂系统；及低频RF电源，其产生包括多个正弦波形的组合的非正弦波形。

Description

处理半导体装置结构的方法及相关系统
优先权主张
本申请案主张2017年12月21日申请、名为“处理半导体装置结构的方法及相关系统(METHODS OF PROCESSING SEMICONDUCTOR DEVICE STRUCTURES AND RELATEDSYSTEMS)”的第15/851,178号美国专利申请案的申请日权益。
技术领域
在各种实施例中，本发明大体上涉及半导体装置制造的领域。更具体来说，本发明涉及蚀刻半导体装置结构的方法及相关蚀刻系统。
背景技术
存储器装置通常被提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)及快闪存储器。
快闪存储器装置已发展成用于宽范围的电子应用的非易失性存储器的流行来源。非易失性存储器是可在不施加电力的情况下将其数据值保留达一定较长时段的存储器。快闪存储器装置通常使用单晶体管存储器单元，其实现高存储器密度、高可靠性及低功耗。通过电荷存储结构(例如，浮置栅极或电荷陷阱)的编程(其有时被称为写入)或其它物理现象(例如，相变或极化)所致的所述单元的阈值电压的变化确定每一单元的数据值。快闪存储器及其它非易失性存储器的常见用途包含个人计算机、个人数字助理(PDA)、数码相机、数字媒体播放器、数字记录器、游戏、电器、车辆、无线装置、移动电话及可移除存储器模块，且非易失性存储器的用途不断扩大。
NAND快闪存储器装置是常见类型的快闪存储器装置，所谓其中布置基本存储器单元配置的逻辑形式。通常，用于NAND快闪存储器装置的存储器单元阵列经布置使得所述阵列的行的每一存储器单元的控制栅极连接在一起以形成存取线，例如字线。所述阵列的列包含串联连接在一起，源极连接到漏极，连接在一对选择线、源极选择线与漏极选择线之间的存储器单元的串(通常被称为NAND串)。
所谓“列”是指通常耦合到例如局部位线的局部数据线的存储器单元群组。所述列不需要任何特定定向或线性关系，而是指存储器单元与数据线之间的逻辑关系。源极选择线包含在NAND串与源极选择线之间的每一交叉点处的源极选择栅极，且漏极选择线包含在NAND串与漏极选择线之间的每一交叉点处的漏极选择栅极。每一源极选择栅极经连接到源极线，而每一漏极选择栅极经连接到数据线，例如列位线。
半导体工业的持续目标是增大例如非易失性存储器装置(例如，NAND快闪存储器装置)的存储器装置的存储器密度(例如，每个存储器裸片的存储器单元的数目)。一种增大非易失性存储器装置中的存储器密度的方式是利用垂直存储器阵列(也被称为“三维(3D)存储器阵列”)架构。常规垂直存储器阵列包含延伸穿过导电结构(例如，字线板、控制栅极板)层中的开口的半导体柱及在半导体柱与导电结构的每一结处的电介质材料。与具有常规平面(例如，二维)晶体管布置的结构相比，此配置通过在裸片上向上(例如，纵向地、垂直地)建置阵列来允许更多数目个晶体管位于裸片区域的单元中。
可通过增大形成在导电及电介质材料的层中的开口的纵横比(即，深宽比)来实现增大存储器密度。然而，随着开口的纵横比增大，用于使用常规反应性离子蚀刻技术形成开口的蚀刻速率显著降低。这种现象阻止开口达到其预期深度且阻止开口在可接受的时间段内形成，从而需要额外工艺步骤。另外，随着蚀刻速率降低，等离子体蚀刻开口的侧壁的速率增大。开口的侧壁的蚀刻导致弓形侧壁的非所要形成，这是通常被称为“弯曲”的现象，且导致具有不一致直径的开口。
发明内容
在一些实施例中，一种处理半导体装置结构的方法包括产生包括氢基气体及氟基气体的气体的等离子体。所述氢基气体占所述气体的约10体积百分比(vol％)与90vol％之间。所述方法进一步包括：将其上定位有半导体装置结构的静电吸盘冷却到约-30℃或更低的温度；及利用所述等离子体在所述半导体装置结构中形成开口。所述半导体装置结构包括包含至少一种电介质材料的交替材料层。
在其它实施例中，一种处理半导体装置结构的方法包括：产生气体的等离子体；将其上定位有半导体装置结构的静电吸盘冷却到约-30℃或更低的温度；将具有非正弦波形的低频射频施加到所述静电吸盘；及利用所述等离子体在所述半导体装置结构中形成开口。所述半导体装置结构包括包含至少一种电介质材料的交替材料层。
在又进一步实施例中，一种用于处理半导体装置结构的系统包括：腔室；所述腔室中的电极；至少一个DC电源，其可操作地耦合到所述电极；静电吸盘，其位于所述电极下方的所述腔室中且经配置以在其上接纳半导体装置结构；冷却剂系统，其可操作地耦合到所述静电吸盘且经配置以将所述静电吸盘降低到约-30℃或更低的温度；及至少一个低频射频(RF)电源，其经耦合到所述静电吸盘。所述低频RF电源经配置以产生在约100Hz与约3.2MHz之间的频率且展现包括多个正弦波形的组合的非正弦波形。
附图说明
图1是根据本发明的实施例的用于制造半导体装置的蚀刻系统的简化示意图；
图2及3是可根据本发明的实施例制造的部分形成的半导体装置的简化示意图；
图4及5说明随静电吸盘温度而变的针对图2及3的半导体装置的材料且分别使用无任何氢基气体的等离子体气体及使用包括50vol％氢基气体的等离子体气体的蚀刻速率；
图6及7说明根据本发明的实施例的分别在蚀刻工艺期间施加的方形波形及平底波形；
图8是说明根据本发明的实施例的随施加方形波形或正弦波形的蚀刻工艺期间产生的等离子体的离子能量而变的离子通量的曲线图；
图9是经蚀刻以分别使用正弦波形及非正弦波形形成孔的半导体装置结构的比较性SEM图像；
图10是比较随蚀刻深度而变的在室温下使用具有3kW离子能量的等离子体执行的等离子体蚀刻工艺、在-60℃下使用具有3kW离子能量的等离子体执行的等离子体蚀刻工艺及在-60℃下使用具有9kW离子能量的等离子体执行的等离子体蚀刻工艺的实验获得的蚀刻速率的曲线图；
图11是说明根据本发明的实施例的使用三气体等离子体组合物的图2及3的半导体装置的材料的蚀刻速率的曲线图；
图12是说明根据本发明的实施例的使用另一三气体等离子体组合物的图2及3的半导体装置的材料的蚀刻速率的曲线图；及
图13是说明根据本发明的实施例的使用八气体等离子体组合物的图2及3的半导体装置的材料的蚀刻速率的曲线图。
具体实施方式
本文所包含的图并不意味着是任何特定系统或半导体装置结构的实际视图，而仅仅是用于描述本文中的实施例的理想化表示。在附图之间共同的元件及特征可保留相同数字标记，除了为了便于遵循描述，在大多数情况下，参考数字从介绍或最充分描述元件的附图编号开始。
以下描述提供特定细节，例如材料类型及处理条件，以便提供对本文中所描述的实施例的透彻描述。然而，所属领域一般技术人员将理解，可在不采用这些特定细节的情况下实践本文中所揭示的实施例。实际上，所述实施例可结合半导体工业中采用的常规制造技术来实践。另外，本文中所提供的描述不形成用于制造半导体装置的蚀刻工具的完整描述或用于制造此类半导体装置的工艺流程的完整描述。下文所描述的结构不形成完整的半导体装置结构。下文仅详细描述理解本文中所描述的实施例所必需的那些工艺动作及结构。可通过常规技术执行用于形成本文中所描述的蚀刻工具或半导体装置的完整系统的额外动作。
如本文中所使用，参考给定参数、性质或条件的术语“基本上”在一定程度上意指且包含所属领域一般技术人员将理解，在一定程度的差异下满足给定参数、性质或条件，例如在可接受制造公差内。举例来说，取决于基本上被满足的特定参数、性质或条件，可至少90.0％满足、至少95.0％满足、至少99.0％满足或甚至至少99.9％满足所述参数、性质或条件。
如本文中所使用，参考给定参数使用的术语“约”包含规定值且具有由上下文规定的含义(例如，其包含与给定参数的测量相关联的误差程度)。
如本文中所使用，例如“第一”、“第二”、“在…上方”、“在…下方”、“在…上”、“下伏”、“上覆”等任何关系术语用于清楚地且方便地理解本发明及附图，且不意味着或不依赖于任何特定偏好、定向或顺序。
根据本发明的实施例的处理半导体装置结构的方法促进通过增大半导体装置结构的交替材料层的一或多种材料的蚀刻速率来移除所述材料。通过增大这些材料的蚀刻速率，减少形成在半导体装置结构中的开口的弯曲且增大开口形成到的深度，这导致形成具有高纵横比(HAR)的开口，例如至少约50:1或至少约100:1的HAR。
在至少一些实施例中，一种处理半导体装置结构的方法包含产生包括氢基气体及氟基气体的气体的等离子体。所述氢基气体占所述气体的约10体积百分比(vol％)与90vol％之间。所述方法进一步包含：将其上定位有所述半导体装置结构的静电吸盘冷却到约-30℃或更低的温度，所述半导体装置结构包括包含至少一种电介质材料的交替材料层；及利用所述等离子体在所述半导体装置结构中形成开口。
根据本发明的额外实施例的处理半导体装置结构的方法包含：产生气体的等离子体；将其上定位有半导体装置结构的静电吸盘冷却到约-30℃或更低的温度，所述半导体装置结构包括包含至少一种电介质材料的交替材料层；将具有非正弦波形的低频射频施加到所述静电吸盘；及利用所述等离子体在所述半导体装置结构中形成开口。
图1是根据本发明的实施例的用于执行移除(例如，图案化、蚀刻)工艺的蚀刻系统100的示意图，其也可被特性化为“蚀刻工具”。蚀刻系统100包含具有一个以上射频RF电源的电容性耦合等离子体蚀刻装置。蚀刻系统100包含其中半导体装置结构104可经定位在支撑结构(例如基座108上的静电吸盘106)上的蚀刻腔室102。蚀刻系统100进一步包含气体分配喷头110，所述气体分配喷头110用于通过其中的孔隙114分配来自气体供应源112的一或多种气体且将所述气体分配至蚀刻腔室102中。
第一电力供应器116可电耦合到气体分配喷头110，所述气体分配喷头110可包括蚀刻系统100的上部电极。在其它实施例中，可提供与气体分配喷头110分离的上部电极。在又其它实施例中，第一电力供应器116可电耦合到静电吸盘106。第一电力供应器116可包括直流(DC)电源118及任选地射频(RF)电源120。RF电源120可包括高频RF电源。上部电极及第一电力供应器116可电连接到电接地。
第二电力供应器122可电耦合到静电吸盘106，所述静电吸盘106可包括蚀刻系统100的下部电极。在其它实施例中，可提供与静电吸盘106分离的下部电极。第二电力供应器122包含至少一个RF电源，例如第一低频RF电源124及任选地第二低频RF电源126。第二电力供应器122还可任选地包括高频RF电源128代替第一电力供应器116的RF电源120，且反之亦然。可在相应RF电源124、126、128中的每一者与静电吸盘106之间提供阻隔电容器BCA。相应RF电源124、126、128中的每一者可进一步通过分别提供在每一电源124、126、128与静电吸盘106之间的匹配箱130、132、134连接到静电吸盘106。匹配箱130、132、134经配置以致使电源124、126、128的负载阻抗匹配其在腔室102中产生等离子体时的内部(或输出)阻抗。第二电力供应器122及静电吸盘106可电连接到电接地。
冷却剂系统140经连接到静电吸盘106。冷却剂系统140包含：冷却剂通道142，其从冷却剂槽144延伸穿过静电吸盘106；及返回通道146，其从静电吸盘106延伸到冷却剂槽144。冷却介质流动穿过冷却剂通道142及返回通道146以降低半导体装置结构104及静电吸盘106中的至少一者的温度。在一些实施例中，冷却介质可包括冷水、冷盐水溶液、液态二氧化碳、液态氮、氦气或另一材料。冷却剂系统140经配置以在移除(例如，图案化、蚀刻)工艺期间将半导体装置结构104及静电吸盘106中的至少一者的温度降低到等于或低于约0℃、等于或低于约-30℃、等于或低于约-50℃或等于或低于约-60℃的温度。如本文中所论述，在蚀刻工艺期间降低半导体装置结构104及/或静电吸盘106的温度促进通过用降低温度增大半导体装置结构的材料堆叠的一或多种材料的蚀刻速率来移除所述材料。
图2说明已至少部分地根据本发明的实施例形成的半导体装置结构200。更特定来说，半导体装置结构200已经受根据本发明的实施例的移除工艺(例如，蚀刻工艺)以使用蚀刻系统100形成穿过堆叠206的开口201。在此类实施例中，开口201可经形成为具有高纵横比(HAR)，例如至少约50:1或至少约100:1的HAR。尽管图2的结构200展示仅一个开口201，但是应理解，半导体装置结构200可包含一个以上开口。半导体装置结构200可包括可使用“替换栅极”工艺形成3D NAND快闪存储器装置的结构，如所属领域中已知。在此类实施例中，结构200可包括衬底202、任选地蚀刻停止材料204、包含形成在衬底202上方的交替水平的第一电介质材料208及第二电介质材料210的层的堆叠206，及形成在堆叠206上方的蚀刻掩模材料212。第一电介质材料208及第二电介质材料210的形成是通过常规技术进行且本文中不详细描述。
蚀刻停止材料204可为氧化铝或其它常规蚀刻停止材料，其经选择使得可在不移除半导体装置结构200的其它材料的情况下选择性地移除堆叠206的材料。任何已知电介质材料可用于堆叠206中的交替层电介质材料208、210。在一些实施例中，第一电介质材料208可包括氧化物材料，且第二电介质材料210可包括氮化物材料，使得堆叠206包括氧化物-氮化物-氧化物(ONO)结构。在此类实施例中，第一电介质材料208的氧化物材料可包含但不限于硅氧化物(SiOx)，例如二氧化硅(SiO2)、磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃、氟硅酸盐玻璃或其组合。第二电介质材料210的氮化物材料可包括但不限于氮化硅，例如氮化硅或氮氧化硅。在替换栅极工艺中，随后在后续处理阶段用导电材料替换氮化物材料。通过暴露于等离子体来移除交替层电介质材料208、210的部分，从而形成HAR开口201。
图3说明根据本发明的实施例的已经蚀刻以在其中形成开口301的半导体装置结构300。更特定来说，半导体装置结构300已经受根据本发明的实施例的移除工艺以使用蚀刻系统100形成穿过堆叠306的开口301。在此类实施例中，开口301可经形成为具有至少约50:1(例如至少约100:1)的HAR。尽管图3的结构300展示仅一个开口301，但是应理解，半导体装置结构300可包含一个以上开口。半导体装置结构300可包括可使用如所属领域中已知的浮置栅极工艺形成3D NAND快闪存储器装置的结构。在此类实施例中，结构300可包括衬底302、任选地蚀刻停止材料304、包含形成在衬底302上方的交替水平的电介质材料308及导电材料310的层的堆叠306，及形成在堆叠306上方的蚀刻掩模312。电介质材料308及导电材料310的形成是通过常规技术进行且在本文中不详细描述。
蚀刻停止材料304可包括与本文中先前描述的蚀刻停止材料204的材料类似的材料。电介质材料308可包括如先前关于堆叠206中的交替层电介质材料208、210所描述的电介质材料。在一些实施例中，电介质材料308可包括氧化物材料，例如氧化硅(SiOx)，举非限制性实例，包含二氧化硅(SiO2)、磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃、氟硅酸盐玻璃或其组合。导电材料310可包括多晶硅材料。多晶硅材料可为非掺杂、n掺杂或p掺杂多晶硅。在一些实施例中，电介质材料308可包括氧化物材料，且导电材料310可包括多晶硅材料，使得堆叠体306包括氧化物-多晶硅-氧化物(OPO)结构。通过暴露于等离子体来移除交替层电介质材料308及导电材料310的部分，从而形成HAR开口301。
参考图1到3，在蚀刻系统100的使用及操作中，通过第二电力供应器122的RF电源128或第一电力供应器116的RF电源120的高频RF产生从气体供应源112供应的气体的等离子体。高频RF可具有高达约60MHz的频率。在一些实施例中，高频RF可经选择为在从约13MHz到约60MHz(包含13Mhz及60MHz)的范围内延伸，例如约13.68MHz、约40MHz或约60MHz。高频RF的频率的调整可改变系统100中产生的等离子体的离子通量。第一低频RF电源124或第二低频RF电源126中的一或多者的低频可小于高频RF的频率。在一些实施例中，第一低频RF电源124或第二低频电源126的频率可在约100Hz与约3.2MHz(包含100Hz及3.2MHz)之间的范围内延伸。
可基于半导体装置结构200、300的堆叠206、306的材料组合物选择从气体供应源112供应的气体。在一些实施例中，可从氟基气体及氢基气体中的至少一者产生等离子体。氟基气体可包含但不限于四氟化碳(CF4)、三氟甲烷(CHF3)、二氟甲烷(CH2F2)、氟甲烷(CH3F)、八氟环丁烷(C4F8)、六氟-2-丁炔(C4F6)、八氟环戊烯(C5F8)、三氟化氮(NF3)、三氟化硫(SF6)、三氟碘甲烷(CF3I)、一溴三氟甲烷(CF3Br)、三氟化硼(BF3)及其它卤素气体中的一或多者。氢基气体可包括氢气(H2)、氟化氢(HF)、硫化氢(H2S)、氨气(NH3)、甲醇(CH3OH)、水(H2O)及其它烃类。在一些实施例中，蚀刻气体可进一步包含载气，例如稀有气体，包含但不限于氦气(He)、氖气(Ne)、氩气(Ar)、氪气(Kr)及氙气(Xe)。
根据本发明的实施例，气体源中的氢基气体的浓度可经选择为占等离子体的约10vol％与90vol％之间。在其它实施例中，等离子体中的氢基气体的浓度可经选择为在从约40vol％到约75vol％的范围内延伸，例如约40vol％或约50vol％。如参考图4及5所解释，在等离子体中包含氢可通过增大半导体装置结构200、300的材料的堆叠206、306的一或多种材料的蚀刻速率来促进移除所述材料。图4及5是说明半导体装置结构300的蚀刻速率随由冷却剂系统140提供的静电吸盘106的温度而变的关系的曲线图。半导体装置结构300包括作为蚀刻掩模312的光致抗蚀剂材料、作为电介质材料308的二氧化硅及作为导电材料310的多晶硅。使用无任何氢基气体的等离子体气体(图2)及包括50vol％氢基气体的等离子体气体(图5)蚀刻氧化硅及多晶硅。更特定来说，图5中所说明的等离子气体组合物包括等份氢气(H2)及四氟化碳(CF4)。如图4中所说明，蚀刻掩模312、电介质材料307及导电材料310中的任一者的蚀刻速率随着温度降低而保持基本上恒定。如图5中所说明，利用50vol％氢基气体的组合物，蚀刻掩模312的蚀刻速率保持基本上恒定，而电介质材料308及导电材料310的蚀刻速率随着温度降低而增大。因此，可通过在等离子体蚀刻组合物中包含氢且通过降低静电吸盘106的温度来增大半导体装置结构200、300的一或多种材料的蚀刻速率。电介质材料的所得蚀刻速率可为在较高温度下且使用无氢基气体的等离子体进行的相同材料的蚀刻速率的至少三倍。通过增大蚀刻速率，可增大形成半导体装置结构的生产率及产量。
根据本发明的实施例，可选择第一电力供应器116及第二电力供应器122中的至少一者的电力以增大半导体装置结构200、300的(若干)电介质材料的蚀刻速率。在一些实施例中，可选择第一低频RF源124的波形的频率及/或形状以调整朝向半导体装置结构200、300的等离子体的离子能量(例如，轰击能量)。更特定来说，在蚀刻工艺期间施加低频可增大等离子体离子的离子能量且因此，可增大半导体装置结构200、300的一或多种材料的蚀刻速率。
在一些实施例中，第一低频RF电源124的低频RF具有非正弦波形。如本文中所使用，术语“非正弦”意指且包含具有除正弦波形以外的形状的任何波形。图6及7说明低频RF电源124的实例性非正弦波形。在一些实施例中，非正弦波形可包括如图6中所说明的方形波形或图7中所说明的平底波形。
通过组合(例如，叠加)具有彼此不同的频率及/或不同的振幅的多个正弦波形来形成非正弦低频波形。作为实例且非限制，可通过组合具有至少三个不同射频的波来形成非正弦波形。在一些实施例中，可通过组合基频及基频的至少两个谐频来形成非正弦波形。特定来说，可通过组合基频、三次谐波及五次谐波以形成非正弦波形来形成非正弦波形。在一些实施例中，可通过组合分别具有具约400k Hz、约1.2MHz及约2MHz的频率的基频、三次谐频及五次谐频的正弦波来形成非正弦波形。一旦形成，组合频率就可在蚀刻工艺期间由低频RF频率电源124施加到静电吸盘106。
此外，可通过调整非正弦波形的每一正弦波的振幅来选择非正弦波形的形状。在一些实施例中，具有基频的正弦波可具有形成非正弦波形的个别正弦波的最大振幅且具有五次谐频的正弦波可具有最低振幅。
由于在移除工艺期间选择性地形成非正弦波形且将具有非正弦波形的低频RF功率施加到静电吸盘106，因此半导体装置结构的材料的蚀刻速率可比在较高温度下且在移除工艺期间将低频、正弦波形施加到静电吸盘106进行的相同材料的蚀刻速率大至少33％。此外，由于在移除工艺期间将具有非正弦波形的低频RF功率施加到静电吸盘106，因此可根据本发明的实施例增大用于蚀刻半导体装置结构的等离子体的离子能量。图8比较随离子能量而变的具有如图6中所说明的方形波形350的低频RF的离子通量与具有正弦波形360的低频RF的离子通量。如图8中所说明，与正弦波形360相比，方形波形350的离子能量分布集中在较高离子能量。鉴于半导体装置结构200、300材料的蚀刻速率是等离子体离子能量及离子通量的乘积，增大等离子体的离子能量可有效地增大蚀刻速率。通过增大蚀刻速率，可增大形成半导体装置结构的生产率及产量。
图9是已使用正弦低频RF波形蚀刻以形成高纵横比(HAR)开口402的半导体装置结构400与已使用非正弦低频RF波形蚀刻以形成HAR开口412的半导体装置结构410的比较图。每一半导体装置结构400、410包含相同材料且使用相同等离子体气体组合物及在室温(例如，约20℃)下进行蚀刻。在使用正弦波形的等离子体蚀刻期间，等离子体蚀刻气体可与蚀刻掩模材料404反应且在蚀刻掩模材料404的侧壁上沉积材料406，从而导致被称为“颈缩”的现象。当经沉积材料406减小等离子体穿过以蚀刻半导体装置结构400的分层材料的蚀刻掩模材料404内的开口的大小时，经沉积材料406可抑制等离子体蚀刻孔，从而导致有限深度的开口402及增大弯曲。本发明的优点在于，将非正弦低频RF波形施加到静电吸盘106的等离子体蚀刻不会导致在蚀刻掩模材料404上的大量材料沉积(例如，沉积物)。因此，可形成更大深度及均匀性的HAR开口412，而没有明显弯曲。
同样根据本发明的实施例，在蚀刻工艺期间将非正弦低频波形施加到静电吸盘106且在低温下(例如，小于或等于约0℃、小于或等于约-30℃或小于或等于约-60℃的温度，如本文中先前描述)使用冷却剂系统140执行蚀刻工艺，可增大半导体装置结构200、300的蚀刻速率。另外，在蚀刻工艺期间将非正弦低频波形施加到静电吸盘106且在低温下执行蚀刻工艺可增大蚀刻深度，或可在半导体装置结构200、300中形成HAR开口201、301的深度。图10比较随蚀刻深度而变的在20℃下使用具有3kW离子能量的等离子体执行的等离子体蚀刻工艺、在-60℃下使用具有3kW离子能量的等离子体执行的等离子体蚀刻工艺及在-60℃下使用具有9kW离子能量的等离子体执行的等离子体蚀刻工艺的实验获得的蚀刻速率。使用氢气(H2)、三氟化氮(NF3)、三氟碘甲烷(CF3I)、二氟甲烷(CH2F2)及氟甲烷(CH3F)的气体组合以及具有60MHz及400K Hz的RF的波形完成蚀刻工艺。如图10中所说明，将静电吸盘106的温度从20℃降低到-60℃且维持等离子体的离子能量导致蚀刻速率增大而不会增大蚀刻深度。如图10中进一步说明，将温度从20℃降低到-60℃及增大等离子体的离子能量导致与室温等离子体蚀刻工艺相比蚀刻速率的增大及在20℃及-60℃下执行的任一相对低能量等离子蚀刻工艺内的蚀刻深度的增大。如先前关于图8所论述及所说明，可通过将非正弦低频RF波形施加到静电吸盘106来增大等离子体的离子能量。因此，通过例如使低RF电源形成为具有在等离子蚀刻工艺期间施加的非正弦波形来降低温度及增大等离子体的离子能量的组合效应是与单独地将静电吸盘的温度降低到例如-60℃相比，半导体装置结构的材料的蚀刻速率增大及蚀刻深度增大。通过增大蚀刻速率及蚀刻深度，可增大形成半导体装置结构的生产率及形成在半导体装置结构中的开口的纵横比。
以下实例用于更详细地解释本发明的实施例。所述实例不应被解释为对于本发明的范围而言是穷举性的或排他性的。
实例
实例1
分析随温度降低而变的利用三气体组合的等离子体蚀刻对二氧化硅、非晶硅、氮化硅及化学气相沉积(CVD)碳膜(例如可灰化的硬掩模材料)的效应。使用包括二氟甲烷(CH2F2)、氢气(H2)及三氟化氮(NF3)的等离子体蚀刻二氧化硅、非晶硅、氮化硅及CVD碳膜的毯覆膜。对于每一份二氟甲烷(CH2F2)，等离子体包括两份氢气(H2)及四份三氟化氮(NF3)。在高于及低于0℃的多个不同静电吸盘106温度下使用前述气体组合完成蚀刻工艺。在蚀刻工艺期间，由冷却剂系统140控制温度。如图11中所说明，氧化硅的蚀刻速率随着降低的静电吸盘106温度而增大，而非晶硅、氮化硅及CVD碳膜的蚀刻速率保持基本上不变。因此，可通过降低执行等离子体蚀刻工艺的温度且通过在等离子体中包含氢基气体来有效地增大包括氧化物材料的半导体装置的蚀刻速率。
实例2
分析随温度降低而变的利用三气体组合的等离子体蚀刻对二氧化硅、非晶硅、氮化硅及CVD碳膜的效应。使用包括甲烷(CH4)、氢气(H2)及三氟化氮(NF3)的等离子体蚀刻二氧化硅、非晶硅、氮化硅及CVD碳膜的毯覆膜。特定来说，对于每一份二氟甲烷(CH2F2)，等离子体包括两份氢气(H2)及四份三氟化氮(NF3)。如图12中所说明，氧化硅的蚀刻速率随着降低的静电吸盘106温度而增大，而非晶硅、氮化硅及CVD碳膜的蚀刻速率保持基本上不变。
实例3
分析随着温度降低而变的利用八气体组合的等离子体蚀刻对二氧化硅、非晶硅、氮化硅及CVD碳膜的效应。使用包括等份羰基硫(COS)、溴化氢(HBr)、甲烷(CH4)、八氟环丁烷(C4F8)、氟甲烷(CH3F)、氢气(H2)、三氟化氮(NF3)及三氟碘甲烷(CF3I)的等离子体蚀刻二氧化硅、非晶硅、氮化硅及CVD碳膜的毯覆膜。如图13中所说明，氧化硅的蚀刻速率随着降低的静电吸盘106温度而增大，而非晶硅、氮化硅及CVD碳膜的蚀刻速率保持基本上不变。
鉴于图11到13的蚀刻结果，可通过降低执行等离子体蚀刻工艺的温度且通过在等离子体中包含氢基气体来有效地增大包括例如氧化硅的氧化物材料的半导体装置的蚀刻速率。
虽然已结合附图描述某些说明性实施例，但是所属领域一般技术人员将认识到且明白，本发明所涵盖的实施例不限于本文中明确展示及描述的那些实施例。相反，可在不背离本发明所涵盖的实施例的范围的情况下对本文中所描述的实施例进行许多添加、删除及修改，例如后文中所主张的那些实施例，包含合法等效物。另外，来自一个所揭示实施例的特征可与另一所揭示实施例的特征组合，同时仍被涵盖在本发明的范围内。

Claims (20)

1.一种处理半导体装置结构的方法，其包括：
产生气体的等离子体；
将其上定位有半导体装置结构的静电吸盘冷却到约-30℃或更低的温度，所述半导体装置结构包括包含至少一种电介质材料的交替材料层；
将具有非正弦波形的低频射频施加到所述静电吸盘；及
利用所述等离子体在所述半导体装置结构中形成开口。
2.根据权利要求1所述的方法，其中产生气体的等离子体包括产生包括氢基气体及氟基气体的气体的等离子体，所述氢基气体占所述气体的约10体积百分比vol％与90vol％之间；
3.根据权利要求1所述的方法，其中产生气体的等离子体包括产生包括约50vol％氢基气体的气体的等离子体。
4.根据权利要求1所述的方法，其中产生气体的等离子体包括产生包括二氟甲烷CH2F2、氢气H2及三氟化氮NF3的气体的等离子体。
5.根据权利要求1所述的方法，其中产生气体的等离子体包括产生包括甲烷CH4、氢气H2及三氟化氮NF3的气体的等离子体。
6.根据权利要求1所述的方法，其中产生气体的等离子体包括产生包括氢气H2及四氟化碳CF4的气体的等离子体。
7.根据权利要求1所述的方法，其中产生气体的等离子体包括产生包括羰基硫COS、溴化氢HBr、甲烷CH4、八氟环丁烷C4F8、氟甲烷CH3F、氢气H2、三氟化氮NF3及三氟碘甲烷CF3I的气体的等离子体。
8.根据权利要求1所述的方法，其中冷却静电吸盘包括将所述静电吸盘冷却到约-60℃或更低的温度。
9.根据权利要求1所述的方法，其中所述半导体装置结构包括所述至少一种电介质材料及另一电介质材料的交替层。
10.根据权利要求1所述的方法，其中所述半导体装置结构包括所述至少一种电介质材料及导电材料的交替层。
11.根据权利要求1所述的方法，其中所述至少一种电介质材料包括氧化硅。
12.根据权利要求1所述的方法，其中施加低频射频包括组合多个正弦波形以产生具有所述非正弦波形的所述低频射频。
13.根据权利要求12所述的方法，其中组合多个正弦波形以产生所述低频射频包括组合基频及所述基频的至少两个谐频。
14.根据权利要求12所述的方法，其中组合多个正弦波形以产生所述低频射频包括至少组合基频、所述基频的三次谐频及所述基频的五次谐频。
15.根据权利要求1所述的方法，其中将低频射频施加到所述静电吸盘包括施加具有在约100Hz与约3.2MHz之间或更小的频率的射频。
16.一种用于处理半导体装置结构的系统，其包括：
腔室；
所述腔室中的电极；
至少一个DC电源，其可操作地耦合到所述电极；
静电吸盘，其在所述腔室中位于所述电极下方且经配置以在其上接纳半导体装置结构；
冷却剂系统，其可操作地耦合到所述静电吸盘且经配置以将所述静电吸盘降低到约-30℃或更低的温度；及
至少一个低频射频RF电源，其经耦合到所述静电吸盘，所述低频RF电源经配置以产生在约100Hz与约3.2MHz之间的频率，展现包括多个正弦波形的组合的非正弦波形。
17.根据权利要求16所述的系统，其中所述至少一个低频RF电源经配置以通过组合基频与所述基频的至少两个谐频来产生具有非正弦波形的频率。
18.根据权利要求17所述的系统，其中所述基频的所述至少两个谐频包括所述基频的三次谐频及五次谐频。
19.根据权利要求16所述的系统，其中所述至少一个低频RF电源经配置以产生具有方形波形形状及平底波形形状中的一者的非正弦波形。
20.根据权利要求16所述的系统，其中所述电极及所述静电吸盘中的一者可操作地耦合到高频RF电源，所述高频RF电源经配置以产生约13MHz到约60MHz的频率。
CN201880080027.2A 2017-12-21 2018-12-14 处理半导体装置结构的方法及相关系统 Active CN111542913B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/851,178 2017-12-21
US15/851,178 US10811267B2 (en) 2017-12-21 2017-12-21 Methods of processing semiconductor device structures and related systems
PCT/US2018/065693 WO2019125942A1 (en) 2017-12-21 2018-12-14 Methods of processing semiconductor device structures and related systems

Publications (2)

Publication Number Publication Date
CN111542913A true CN111542913A (zh) 2020-08-14
CN111542913B CN111542913B (zh) 2022-08-23

Family

ID=66950586

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880080027.2A Active CN111542913B (zh) 2017-12-21 2018-12-14 处理半导体装置结构的方法及相关系统

Country Status (7)

Country Link
US (1) US10811267B2 (zh)
EP (1) EP3729493A4 (zh)
JP (1) JP7065192B2 (zh)
KR (1) KR20200092411A (zh)
CN (1) CN111542913B (zh)
SG (1) SG11202005198SA (zh)
WO (1) WO2019125942A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115818580A (zh) * 2022-11-28 2023-03-21 华中科技大学 用介质阻挡放电等离子体来制备纳米硫材料的方法及产品

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10555412B2 (en) 2018-05-10 2020-02-04 Applied Materials, Inc. Method of controlling ion energy distribution using a pulse generator with a current-return output stage
US11476145B2 (en) 2018-11-20 2022-10-18 Applied Materials, Inc. Automatic ESC bias compensation when using pulsed DC bias
US10868185B2 (en) * 2018-11-27 2020-12-15 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of forming the same
CN118315254A (zh) 2019-01-22 2024-07-09 应用材料公司 用于控制脉冲电压波形的反馈回路
US11508554B2 (en) 2019-01-24 2022-11-22 Applied Materials, Inc. High voltage filter assembly
JP7229033B2 (ja) * 2019-02-01 2023-02-27 東京エレクトロン株式会社 基板処理方法及び基板処理装置
KR20200100555A (ko) * 2019-02-18 2020-08-26 도쿄엘렉트론가부시키가이샤 에칭 방법
US11581264B2 (en) * 2019-08-21 2023-02-14 Micron Technology, Inc. Electronic devices comprising overlay marks, memory devices comprising overlay marks, and related methods
US11342194B2 (en) * 2019-11-25 2022-05-24 Tokyo Electron Limited Substrate processing method and substrate processing apparatus
CN112992634B (zh) * 2019-12-12 2023-10-31 中微半导体设备(上海)股份有限公司 用于等离子体处理设备的下电极组件和等离子体处理设备
JP6956288B2 (ja) * 2020-04-30 2021-11-02 東京エレクトロン株式会社 基板処理方法、プラズマ処理装置、及びエッチングガス組成物
US11848176B2 (en) 2020-07-31 2023-12-19 Applied Materials, Inc. Plasma processing using pulsed-voltage and radio-frequency power
US11901157B2 (en) 2020-11-16 2024-02-13 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
US11798790B2 (en) 2020-11-16 2023-10-24 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
US11495470B1 (en) 2021-04-16 2022-11-08 Applied Materials, Inc. Method of enhancing etching selectivity using a pulsed plasma
US11791138B2 (en) 2021-05-12 2023-10-17 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11948780B2 (en) 2021-05-12 2024-04-02 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11967483B2 (en) 2021-06-02 2024-04-23 Applied Materials, Inc. Plasma excitation with ion energy control
US11984306B2 (en) 2021-06-09 2024-05-14 Applied Materials, Inc. Plasma chamber and chamber component cleaning methods
US11810760B2 (en) 2021-06-16 2023-11-07 Applied Materials, Inc. Apparatus and method of ion current compensation
US11569066B2 (en) 2021-06-23 2023-01-31 Applied Materials, Inc. Pulsed voltage source for plasma processing applications
US11776788B2 (en) 2021-06-28 2023-10-03 Applied Materials, Inc. Pulsed voltage boost for substrate processing
US11476090B1 (en) 2021-08-24 2022-10-18 Applied Materials, Inc. Voltage pulse time-domain multiplexing
US11972924B2 (en) 2022-06-08 2024-04-30 Applied Materials, Inc. Pulsed voltage source for plasma processing applications

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120225557A1 (en) * 2011-03-01 2012-09-06 The American University In Cairo Silicon germanium mask for deep silicon etching
US20130109190A1 (en) * 2011-10-27 2013-05-02 Thorsten Lill Pulsed plasma with low wafer temperature for ultra thin layer etches
CN103650116A (zh) * 2011-05-31 2014-03-19 朗姆研究公司 衬底冷冻干燥装置和方法
CN103915308A (zh) * 2012-12-31 2014-07-09 中微半导体设备(上海)有限公司 一种双射频脉冲等离子体的刻蚀方法及其刻蚀装置
US20160064194A1 (en) * 2014-09-03 2016-03-03 Ken Tokashiki Semiconductor fabricating apparatus and method of fabricating semiconductor device using the same
CN105742148A (zh) * 2014-12-25 2016-07-06 东京毅力科创株式会社 蚀刻处理方法和蚀刻处理装置
CN106449396A (zh) * 2015-08-05 2017-02-22 朗姆研究公司 反向脉冲的系统和方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06338476A (ja) * 1993-03-31 1994-12-06 Tokyo Electron Ltd プラズマ処理方法
US6692903B2 (en) 2000-12-13 2004-02-17 Applied Materials, Inc Substrate cleaning apparatus and method
US7811410B2 (en) 2008-06-19 2010-10-12 Lam Research Corporation Matching circuit for a complex radio frequency (RF) waveform
US9435029B2 (en) * 2010-08-29 2016-09-06 Advanced Energy Industries, Inc. Wafer chucking system for advanced plasma ion energy processing systems
US10283615B2 (en) 2012-07-02 2019-05-07 Novellus Systems, Inc. Ultrahigh selective polysilicon etch with high throughput
US9460894B2 (en) * 2013-06-28 2016-10-04 Lam Research Corporation Controlling ion energy within a plasma chamber
JP6230930B2 (ja) * 2014-02-17 2017-11-15 東京エレクトロン株式会社 半導体装置の製造方法
US9034771B1 (en) 2014-05-23 2015-05-19 Applied Materials, Inc. Cooling pedestal for dicing tape thermal management during plasma dicing
JP6498022B2 (ja) 2015-04-22 2019-04-10 東京エレクトロン株式会社 エッチング処理方法
US9922806B2 (en) 2015-06-23 2018-03-20 Tokyo Electron Limited Etching method and plasma processing apparatus
JP6604833B2 (ja) 2015-12-03 2019-11-13 東京エレクトロン株式会社 プラズマエッチング方法
US9997374B2 (en) 2015-12-18 2018-06-12 Tokyo Electron Limited Etching method
JP6385915B2 (ja) 2015-12-22 2018-09-05 東京エレクトロン株式会社 エッチング方法
US9640409B1 (en) 2016-02-02 2017-05-02 Lam Research Corporation Self-limited planarization of hardmask
JP6587580B2 (ja) 2016-06-10 2019-10-09 東京エレクトロン株式会社 エッチング処理方法
US20180286707A1 (en) * 2017-03-30 2018-10-04 Lam Research Corporation Gas additives for sidewall passivation during high aspect ratio cryogenic etch
US10847374B2 (en) * 2017-10-31 2020-11-24 Lam Research Corporation Method for etching features in a stack

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120225557A1 (en) * 2011-03-01 2012-09-06 The American University In Cairo Silicon germanium mask for deep silicon etching
CN103650116A (zh) * 2011-05-31 2014-03-19 朗姆研究公司 衬底冷冻干燥装置和方法
US20130109190A1 (en) * 2011-10-27 2013-05-02 Thorsten Lill Pulsed plasma with low wafer temperature for ultra thin layer etches
CN103915308A (zh) * 2012-12-31 2014-07-09 中微半导体设备(上海)有限公司 一种双射频脉冲等离子体的刻蚀方法及其刻蚀装置
US20160064194A1 (en) * 2014-09-03 2016-03-03 Ken Tokashiki Semiconductor fabricating apparatus and method of fabricating semiconductor device using the same
CN105742148A (zh) * 2014-12-25 2016-07-06 东京毅力科创株式会社 蚀刻处理方法和蚀刻处理装置
CN106449396A (zh) * 2015-08-05 2017-02-22 朗姆研究公司 反向脉冲的系统和方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115818580A (zh) * 2022-11-28 2023-03-21 华中科技大学 用介质阻挡放电等离子体来制备纳米硫材料的方法及产品

Also Published As

Publication number Publication date
SG11202005198SA (en) 2020-07-29
JP7065192B2 (ja) 2022-05-11
WO2019125942A1 (en) 2019-06-27
KR20200092411A (ko) 2020-08-03
EP3729493A1 (en) 2020-10-28
JP2021507538A (ja) 2021-02-22
EP3729493A4 (en) 2021-09-29
CN111542913B (zh) 2022-08-23
US10811267B2 (en) 2020-10-20
US20190198333A1 (en) 2019-06-27

Similar Documents

Publication Publication Date Title
CN111542913B (zh) 处理半导体装置结构的方法及相关系统
KR102035890B1 (ko) 에칭 처리 방법
KR102034556B1 (ko) 플라즈마 처리 방법
CN104081502B (zh) 半导体器件的制造方法
TWI802376B (zh) 用於形成高深寬比之開口之方法、用於形成高深寬比之特徵之方法、及相關半導體裝置
US10861676B2 (en) Metal recess for semiconductor structures
US20180374863A1 (en) 3d flash memory cells which discourage cross-cell electrical tunneling
US20160218018A1 (en) Vertical gate separation
US20080290527A1 (en) Methods for forming arrays of small, closely spaced features
CN101911263A (zh) 蚀刻高纵横比接触的方法
US9240442B2 (en) Method for fabricating capacitor of semiconductor device
CN102412128B (zh) 倒梯形替代栅极及倒梯形金属栅电极的制作方法
TWI685014B (zh) 蝕刻方法及蝕刻裝置
CN108461449B (zh) 半导体元件及其制作方法
CN108155192B (zh) 半导体器件及其形成方法
US9548369B2 (en) Memory device and method of manufacturing the same
CN102054674B (zh) 金属栅电极和金属栅电极的制作方法
WO2021204289A1 (zh) 半导体结构及其形成方法
US11956954B2 (en) Electronic devices comprising reduced charge confinement regions in storage nodes of pillars and related methods
KR101614029B1 (ko) 캐패시터 및 그 제조 방법
CN108269806B (zh) 制作半导体元件的方法
WO2021204288A1 (zh) 半导体结构及其形成方法
KR101094960B1 (ko) 반도체 소자의 커패시터 형성방법
US20040157466A1 (en) Methods of forming polymer films and of using such polymer films to form structures on substrates
CN106783739B (zh) 垂直存储单元的半导体元件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant