KR20200100555A - 에칭 방법 - Google Patents

에칭 방법 Download PDF

Info

Publication number
KR20200100555A
KR20200100555A KR1020200019040A KR20200019040A KR20200100555A KR 20200100555 A KR20200100555 A KR 20200100555A KR 1020200019040 A KR1020200019040 A KR 1020200019040A KR 20200019040 A KR20200019040 A KR 20200019040A KR 20200100555 A KR20200100555 A KR 20200100555A
Authority
KR
South Korea
Prior art keywords
etching
substrate
temperature
etching method
film
Prior art date
Application number
KR1020200019040A
Other languages
English (en)
Inventor
고키 다나카
마주 도무라
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2020016826A external-priority patent/JP7222940B2/ja
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20200100555A publication Critical patent/KR20200100555A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은, 에칭 레이트를 향상시키는 것을 제공하는 것을 목적으로 한다.
산화 실리콘막을 포함하는 기판을 배치대 상에 제공하는 공정과, 상기 기판의 표면 온도를 -70℃ 이하의 온도로 제어하는 공정과, 상기 제어하는 공정 후, 플라즈마 생성용의 고주파 전력을 공급하여 불소와 수소를 포함하는 가스로부터 플라즈마를 생성하여 상기 산화 실리콘막을 에칭하는 공정과, 상기 기판의 표면 온도를 상승시켜, 상기 에칭에 의해 생성된 부생성물을 휘발시키는 공정을, 포함하는 에칭 방법을 제공한다.

Description

에칭 방법{ETCHING METHOD}
본 개시는, 에칭 방법에 관한 것이다.
종래, 피처리체를 냉각하면서 에칭함으로써 높은 에칭 레이트를 실현하는 에칭 처리 방법이 제안되어 있다. 예컨대, 특허문헌 1은, 피처리체의 온도를 -50℃ 이하로 제어함으로써 높은 에칭 레이트를 실현하는 것을 제안하고 있다.
[특허문헌 1] 일본 특허 공개 평성 제7-147273호 공보
본 개시는, 에칭 레이트를 향상시키는 기술을 제공한다.
본 개시의 일 양태에 따르면, 에칭 방법으로서, 산화 실리콘막을 포함하는 기판을 배치대 상에 제공하는 공정과, 상기 기판의 표면 온도를 -70℃ 이하의 온도로 제어하는 공정과, 상기 제어하는 공정 후, 플라즈마 생성용의 고주파 전력을 공급하여 불소와 수소를 포함하는 가스로부터 플라즈마를 생성하여 상기 산화 실리콘막을 에칭하는 공정과, 상기 기판의 표면 온도를 상승시켜, 상기 에칭에 의해 생성된 부생성물을 휘발시키는 공정을, 포함하는 에칭 방법을 제공한다.
일 측면에 따르면, 에칭 레이트를 향상시킬 수 있다.
도 1은 일 실시형태에 따른 에칭 방법을 나타낸 도면이다.
도 2는 산화 실리콘막의 에칭 레이트의 기판 온도 의존성을 나타낸 도면이다.
도 3은 기상 중의 HF 에천트의 양을 나타낸 도면이다.
도 4는 산화 실리콘막 에칭에서의 기판 온도 상승의 바이어스 파워 의존을 나타낸 도면이다.
도 5는 일 실시형태에 따른 플라즈마 처리 장치의 일례를 나타낸 도면이다.
하나의 예시적 실시형태에서, 막을 에칭하는 방법이 제공된다. 상기 방법은, 산화 실리콘막을 포함하는 기판을 배치대 상에 제공하는 공정과, 기판의 표면 온도를 -70℃ 이하의 온도로 제어하는 공정과, 제어하는 공정 후, 플라즈마 생성용의 고주파 전력을 공급하여 불소와 수소를 포함하는 가스로부터 플라즈마를 생성하여 산화 실리콘막을 에칭하는 공정과, 기판의 표면 온도를 상승시켜, 에칭에 의해 생성된 부생성물을 휘발시키는 공정을, 포함한다. 이 실시형태에 따르면, 에칭 레이트를 높일 수 있다.
하나의 예시적 실시형태에서, 부생성물을 휘발시키는 공정에서, 기판의 이면과 배치대 사이의 공간의 압력과, 배치대에 공급하는 바이어스 고주파 전력에 의해 기판의 표면 온도를 제어하는 공정을 포함하여도 좋다.
하나의 예시적 실시형태에서, 기판은, 산화 실리콘막 이외의 실리콘 함유막을 더 포함하여도 좋다.
하나의 예시적 실시형태에서, 기판은, 산화 실리콘막과 폴리실리콘막의 적층막, 또는 산화 실리콘막과 질화 실리콘막의 적층막을 포함하여도 좋다.
하나의 예시적 실시형태에서, 실리콘 함유막 상에는, 메탈 함유 마스크가 형성되어도 좋다.
하나의 예시적 실시형태에서, 메탈 함유 마스크는, 텅스텐, 티탄, 몰리브덴, 루테늄, 하프늄 또는 알루미늄을 포함하는 재료로 형성되어도 좋다.
하나의 예시적 실시형태에서, 기판에 형성하는 오목부의 애스펙트비는, 5 이상이라도 좋다.
하나의 예시적 실시형태에서, 에칭하는 공정에서, 배치대에 공급되는 바이어스 고주파 전력의 듀티비를 변화시켜도 좋다.
하나의 예시적 실시형태에서, 에칭하는 공정에서, 플라즈마 생성용의 고주파 전력의 듀티비를 변화시켜도 좋다.
하나의 예시적 실시형태에서, 에칭하는 공정에서, 펄스형의 직류 전압을 배치대에 인가하여도 좋다.
이하, 도면을 참조하여 본 개시를 실시하기 위한 형태에 대해서 설명한다. 각 도면에서, 동일 구성 부분에는 동일 부호를 붙이고, 중복된 설명을 생략하는 경우가 있다.
이하의 설명에서는, 도 5에서의 2개의 고주파 전원(RF 소스)의 한쪽으로부터 플라즈마 처리 장치 내에 공급하는 전력을 HF 파워라고도 하고, 다른 쪽으로부터 플라즈마 처리 장치 내에 인가하는 전력을 LF 파워라고도 한다. HF 파워는 주로 플라즈마 생성에 기여하는 플라즈마 생성용의 고주파 전력이다. LF 파워는 주로 기판(W)으로의 이온 인입에 기여하는 바이어스 고주파 전력이다. 처리 대상의 기판(W)은 직경 300 ㎜의 웨이퍼이다. 기판(W)의 표면 온도를 기판(W)의 표면에 실리콘 겔 등의 접착제를 통해 접착시킨 온도 센서에 의해 계측했다.
본 실시형태에서는, 기판을 에칭하는 방법(MT)에 대해서 도 1을 참조하여 설명한다. 이하의 설명에서는, 도 1에 덧붙여, 도 5를 참조한다. 또한, 이하에서는, 플라즈마 처리 장치(10)를 이용하여 기판(W)에 방법(MT)이 적용되는 경우를 예로서, 방법(MT)을 설명한다. 방법(MT)은, 공정 S1∼S5를 포함한다. 또한, 공정 S3은 적어도 공정 S3-1∼S3-3을 포함한다.
공정 S1에서는, 도 5에 도시된 바와 같이 에칭 대상막을 포함하는 기판(W)이 챔버(1) 내에서 배치대(ST)에 의해 유지된다. 배치대(ST)는 정전척(5)을 포함하고, 정전기력에 의해 기판(W)을 유지한다. 에칭 대상막은 실리콘 함유막이다. 실리콘 함유막은, 산화 실리콘막(SiO2)을 포함한다. 실리콘 함유막은, 산화 실리콘막 이외의 실리콘 함유막을 더 포함하여도 좋다. 실리콘 함유막은, 2종류 이상의 실리콘 함유막을 포함하여도 좋다. 2종류 이상의 실리콘 함유막은, 산화 실리콘막과 폴리실리콘막의 적층막, 또는 산화 실리콘막과 질화 실리콘막의 적층막을 포함하여도 좋다. 본 실시형태에서는, 에칭 대상막으로서 산화 실리콘막을 에칭하는 예를 나타낸다. 예컨대, 3D-NAND 또는 DRAM용의 애스펙트비가 30 이상인 고애스펙트 에칭에 이용할 수 있다.
기판(W)은 에칭 대상막 상에 개구를 갖는 마스크를 더 가져도 좋다. 마스크는 에칭 대상막인 실리콘 함유막(2종류 이상의 실리콘 함유막을 포함함)과 선택비가 얻어지는 여러 가지 막을 포함하는 마스크가 형성되어도 좋다. 마스크는, 카본을 포함하는 막이어도 좋다. 카본을 포함하는 막의 일례는, 포토레지스트, 또는 비정질 카본을 포함한다. 에칭에는 불소와 수소를 포함하는 가스가 이용된다. 불소를 포함하는 가스는, CF4, C2F6, C4F6, C4F8 등의 플루오로카본, CH3F, CHF3 등의 하이드로플루오로카본, SF6, NF6 등의 가스, 또는 이들로부터 선택되는 2 이상의 가스의 조합이어도 좋다. 수소 함유 가스는, H2, NH3, H2O, CH4 등이어도 좋다. 또한, 이들 가스에 덧붙여 Ar 등의 희가스를 포함하여도 좋다. 불소와 수소를 포함하는 가스로부터 생성되는 플라즈마의 불소 이온 및 수소 이온은 가볍기 때문에, 마스크에 대하여 쉽게 손상을 주지 않는다. 따라서 높은 마스크 선택비를 얻을 수 있다.
실리콘 함유막 상의 마스크는, 메탈 함유 마스크여도 좋다. 메탈 함유 마스크는, 텅스텐(W)계, 티탄(Ti)계, 몰리브덴(Mo)계, 루테늄(Ru)계, 하프늄(Hf)계 또는 알루미늄(Al)계의 재료로 형성되는 것이 바람직하다. 또한, 실시형태에 따른 에칭 방법에 의해 기판에 형성하는 오목부의 애스펙트비는, 5 이상이어도 좋다.
계속해서 공정 S2에서는, 배치대(ST)의 온도를 -70℃ 이하로 설정한다. 냉각기를 이용하여 배치대(ST)를 냉각하여도 좋고, 액체 질소, 또는 프론류 등의 냉매를 배치대(ST) 중에 통류시킴으로써 배치대(ST)를 냉각하여도 좋다. 그리고, 정전척(5)과 그 위에 유지된 기판(W)의 이면 사이에 전열 가스를 공급한다. 전열 가스는 불활성 가스를 이용할 수 있다. 일례에서는 희가스, 예컨대 헬륨 가스를 이용하여도 좋다. 일례에서는, 기판(W)의 이면과 정전척(5) 사이의 공간의 압력을 10 Torr∼200 Torr로 설정한다. 이 압력은, 플라즈마 처리 중의 기판(W)의 소망 온도 상승률을 달성하도록 설정된다. 구체적으로는, 압력은, 에칭 개시 온도와 LF 파워의 크기에 기초하여 결정되어도 좋다. 예컨대, 에칭 개시 온도와 에칭 종료할 때의 기판 표면 온도와의 차가 30℃∼50℃ 이상이 되도록 압력이 설정되어도 좋다. 여기서, 에칭 개시 온도란, 플라즈마 에칭을 시작할 때의 배치대(ST)의 온도를 말한다. 플라즈마로부터의 입열(入熱)이 없을 때에는 배치대(ST)의 온도와 기판(W)의 표면 온도는 실질적으로 동일하다.
계속해서, 공정 S3에서는 기판(W)을 에칭한다. 공정 S3-1은, 가스 소스(8)로부터 에칭 가스를 챔버 내에 공급하고, RF 소스(6)로부터 상부 전극(3)에 27 MHz∼100 MHz의 고주파 전력을 공급하여 에칭 가스를 플라즈마화한다. RF 소스(6)로부터 공급되는 고주파의 주파수는 일례에서는, 60 MHz이다. 에칭 가스로서 플루오로카본 가스(예컨대 CF4)를 이용할 수 있다. 수소 가스(H2)를 더 공급한다. 또한, 희가스를 첨가하여도 좋다. 에칭 대상막이 질화 실리콘막을 포함하는 경우에는, 에칭 가스로서, 플루오로카본이나, 하이드로플루오로카본 가스(예컨대, CHF)를 이용할 수 있다. 수소(H2) 가스를 더 공급한다. 또한, 희가스를 첨가하여도 좋다. 플라즈마 생성용의 고주파 전력은 연속파에 한정되지 않고 미리 정해진 듀티비를 갖는 펄스파여도 좋다. 듀티비를 에칭 중에 변화시켜도 좋다.
공정 S3-2에서는, 생성된 플라즈마 중의 이온을 기판(W)에 인입하기 위해, RF 소스(7)로부터 배치대(ST)에 200 kHz∼13.56 MHz의 주파수를 갖는 바이어스 고주파 전력이 공급된다. RF 소스(7)로부터 공급되는 고주파의 주파수는, 일례에서는 3.2 MHz이다. 바이어스 고주파 전력은, 2 kW 이상이어도 좋고, 보다 바람직하게는 5 kW 이상이어도 좋다. 더욱 바람직하게는 10 kW 이상이어도 좋다. 바이어스 고주파 전력은 연속파에 한정되지 않고 미리 정해진 듀티비를 갖는 펄스파여도 좋다. 듀티비를 에칭 중에 변화시켜도 좋다. 또한, 플라즈마 생성용의 고주파 전력과 동기시켜 공급하여도 좋다.
계속되는 공정 S3-3은, 기판(W)의 이면과 정전척(5) 사이의 압력을 조정한다. 압력은, 공정 S3-2에서 인가하는 바이어스 고주파 전력의 크기에 기초하여 결정된다. 이 압력은 일례에서는 10 Torr(1.3 kPa)∼200 Torr(26.7 kPa)로 설정된다. 온도 또는 온도 상승률을 미리 정해진 값으로 하기 위해 상기 압력을 결정하여도 좋다. 예컨대, 에칭 개시 온도와 에칭 종료시의 온도에서 30∼50℃ 이상의 차가 생길 수 있도록 상기 압력을 설정하여도 좋다. 에칭 중에 압력을 일정 값으로 설정하여도 좋고, 변화시켜도 좋다. 공정 S3에서는, 에칭 시작할 때의 배치대(ST)의 온도를 -70℃ 이하의 미리 정해진 온도(일례에서는, -110℃)로 조정한 후 에칭을 시작하고, 에칭 중의 플라즈마로부터의 입열과, 전열 가스에 의한 열의 배치대(ST)로의 전달을 조정한다. 이것에 의해, 에칭 중에 기판의 표면 온도 또는 기판 온도가 미리 정해진 레이트로 소망 온도로 상승하도록 제어한다. 이하에서는, 에칭 중에 기판의 표면 온도를 제어하는 예를 들어 설명한다.
공정 S4에서는, 배치대(ST)의 온도를 제어함으로써 기판의 표면 온도를 상승시켜, 부생성물을 휘발시킨다. 단, 공정 S3과 공정 S4를 병행하여 행하여도 좋다. 즉, 기판을 플라즈마 에칭하는 동안에, 기판의 표면 온도를 상승시켜, 부생성물을 휘발시켜도 좋다. 공정 S5에서는, 챔버(1)로부터 기판(W)을 반출하고, 방법(MT)이 종료된다.
[에칭 레이트]
도 2는 산화 실리콘막을 하기의 조건으로 기판의 표면 온도를 바꾸어 에칭했을 때의 에칭 레이트를 나타낸다.
(공정 S3의 조건)
HF 파워 100 W, 60 MHz
LF 파워 1 kW, 3.2 MHz
가스 CF4 가스, H2 가스
기판 이면과 정전척(5) 사이의 공간의 압력 50 Torr
에칭 레이트는 기판의 표면 온도가 20℃ 부근(실온)부터 -60℃∼-70℃ 정도까지 상승하고, -70℃ 이하로 단조롭게 감소한다. -70℃ 부근의 에칭 레이트는 20℃ 부근에서의 에칭 레이트의 약 2배가 된다.
도 3은 기상 중에 포함되는 HF의 양의 기판의 표면 온도에 대한 의존성을 나타낸다. 이것에 따르면, 기상 중의 HF 가스의 양은 0℃ 부근에서부터 감소해 나간다. 또한 -70℃ 부근으로부터 더욱 저온측에서는 서서히 감소한다. 즉, 실온으로부터 -70℃ 부근까지는 기판 상에 흡착되는 HF의 양이 증가한다. 도 2에 도시된 에칭 레이트의 증가는 기판의 표면 온도가 실온으로부터 저온이 됨에 따라 HF(에천트)의 공급량이 증대하여, -70℃ 정도에서 최대화되기 때문이라고 추찰된다. 한편, -70℃보다 저온에서 에천트의 흡착량이 과잉이 되면 플라즈마로부터의 이온 에너지가 충분히 크지 않으면 에칭이 진행되지 않을 우려가 있다. 따라서, 기판에 공급되는 바이어스 고주파 전력(LF 파워)은, 에천트에 에너지를 부여하여 에천트와 산화 실리콘이 반응하는 데 충분한 에너지를 부여할 필요가 있다. 이 LF 파워의 크기는, 2 kW 이상이다. 에칭 레이트를 증가시키기 위해서는 LF 파워를 크게 하면 되고, 예컨대 5 kW 이상, 또는 10 kW 이상이라도 좋다. LF 파워를 증대시키면, 기판에 입사되는 이온의 지향성(수직성)이 향상되고, 에칭 오목부 측벽으로의 입사가 상대적으로 감소되기 때문에, 측벽에 보잉(bowing) 등의 형상 이상이 발생하는 것도 억제할 수 있다.
산화 실리콘막이 불소와 수소를 포함하는 가스에 의해 에칭되면, SiFx(여기서는, SiF4)이 부생성물로서 생성된다. 예컨대, 저온이 될수록 에칭 부생성물의 기판으로부터의 휘발량이 감소된다. 부생성물의 휘발을 촉진한다는 관점에서는, 기판의 표면 온도는 -110℃ 이상의 온도가 적합하다. 나아가서는, -70℃ 이상의 온도가 바람직하다. 더욱 바람직하게는 0℃ 이상이 바람직하다. 또한, LF 파워를 크게 하여 휘발량을 늘려 에칭 레이트를 상승시킬 수 있다.
[에칭 중의 기판의 표면 온도]
다음에, 에칭 중의 기판의 표면 온도의 변화에 대해서, 도 4를 참조하여 설명한다. 공정 S3의 조건을 이하에 나타낸다.
(공정 S3의 조건)
HF 파워 2 kW, 60 MHz
LF 파워 0.5∼4 kW, 3.2 MHz
가스 CF4 가스, H2 가스
기판 이면과 정전척(5) 사이의 공간의 압력 10 Torr(1.3 kPa), 50 Torr(6.7 kPa)
에칭 시간 30초
도 4의 횡축은 LF 파워를 나타내고, 종축은 기판의 표면 온도의 차분(ΔT)을 나타낸다.
LF 파워가 클수록, 기판의 표면 온도의 상승분(ΔT)이 커진다. 배치대(ST)에 인가하는 LF 파워의 크기에 의해 에칭 중의 기판의 표면 온도의 상승을 제어할 수 있는 것을 알 수 있다. 플라즈마로부터의 입열이 기판 이면과 정전척(5) 사이의 공간의 헬륨 가스에 의한 기판의 열의 배치대(ST) 측으로의 전달량을 상회하도록 함으로써, 기판의 표면 온도를 상승시킬 수 있다.
도 4의 그래프 중의 직선 A는, 기판 이면과 정전척(5) 사이의 공간의 압력을 10 Torr로 제어하고, 에칭했을 때의 기판의 표면 온도의 변화를 나타낸다. 직선 B는, 기판 이면과 정전척(5) 사이의 공간의 압력을 50 Torr로 제어하고, 에칭했을 때의 기판의 온도의 변화를 나타낸다. 기판 이면과 정전척(5) 사이의 공간의 압력을 바꿈으로써, 기판 이면의 전열량을 조정하고, 기판의 표면 온도의 상승을 제어할 수 있는 것을 알 수 있었다.
일례에서는, 에칭 레이트를 향상시키도록 에칭 중에 인가하는 LF 파워 및/또는 기판 이면과 정전척(5) 사이의 공간의 압력을 제어한다.
에칭 레이트는, 에천트의 흡착량과 화학 반응을 일으키기 위한 이온 에너지 공급량에 의해 결정된다. 저온이 되면, 에천트의 흡착량을 크게 할 수 있는 한편, 화학 반응을 일으키기 위해 보다 많은 이온 에너지를 필요로 한다.
이 때문에, 비교적 작은 LF 파워(예컨대 2 kW 미만)를 인가하여, 기판의 표면 온도가 약 -100℃ 이하의 온도의 기판에 대해서 에칭을 행하면, 에칭 스톱이 생기거나, 에칭 레이트가 저하되거나 할 가능성이 높다.
한편, 큰 LF 파워(예컨대 5 kW 이상)를 인가함으로써, 에칭 레이트는 에칭 개시 온도가 저온이 될수록 높게 할 수 있다. 이것은, 저온에서는 에천트의 공급이 많아, LF 파워에 의한 이온 에너지가 반응을 촉진시키기 때문이다.
또한, -70℃ 이하의 저온에서 에칭을 계속하면, 에칭에 의해 생성되는 부생성물의 휘발성이 저하되어 에칭 레이트가 저하된다. 에칭 레이트를 향상시키기 위해서는 LF 파워를 크게 하거나, 또는 기판의 표면 온도를 상승시켜 부생성물의 휘발을 촉진시켜도 좋다.
에칭을 진행시키기 위해서는 에칭 오목부의 바닥부에 에천트를 공급할 필요가 있게 된다. 에칭이 진행함에 따라 애스펙트가 높아져서, 에칭 오목부의 개구 부근보다 깊은 영역에 충분한 양의 에천트를 공급할 필요가 있다. 저온보다 고온으로 하면 부착 계수가 작아져서 바닥부까지 에천트를 공급하기 쉬워진다.
모세관 응축(capillary condensation) 현상에 의해 응고·응축점이 고온측으로 이동하여 부생성물의 증기압이 낮아지는 것에 덧붙여, 휘발물이 측벽에 재부착될 가능성이 높아지기 때문에, 애스펙트가 높은 영역에서는 생성물이 휘발되기 어려워진다. 그 때문에, 에칭이 진행함에 따라 기판의 표면 온도를 상승시켜, 부생성물의 휘발을 촉진시키는 것이 바람직하다. 일례에서는 에칭 개시시보다 기판의 표면 온도를 30∼50℃ 이상으로 상승시킨다.
이상으로부터, 에칭 개시 온도[배치대(ST)의 온도]는 에천트의 흡착량이 커지는 -70℃ 이하인 것이 바람직하고, 에칭의 종료 시점에서의 기판의 표면 온도(이하, 「에칭 종료 온도」라고도 함)는, 에칭 개시 온도보다 높은 온도면 좋다. 에칭이 진행함에 따라 부생성물이 휘발되기 어려워지기 때문에, 에칭이 진행함에 따라 에칭 개시시보다 온도를 상승시켜 부생성물의 배출을 촉진한다. 기판의 표면 온도를 상승시킴으로써, 에천트의 부착 계수가 작아지기 때문에, 애스펙트가 낮은 영역보다 애스펙트가 높은 영역에 에천트를 공급할 수 있다. 기판의 표면 온도가 상승하면 부생성물의 배출이 촉진된다. 에칭 종료 온도는, 부생성물(SiF4)이 휘발되는 -70℃ 이상인 것이 바람직하다. 부생성물의 배출성을 더 고려하면, 0℃ 이상이 보다 바람직하다. 기판 이면과 정전척 사이에 공급되는 전열 가스의 압력과, LF 파워를 조정하여 기판의 온도 상승을 제어하면 좋다.
또한, 물이나 암모니아의 존재하에서는 에천트의 흡착이 촉진되는 것이 알려져 있다. 물의 존재하에서 처리 가스를 공급하고, 에칭함으로써, 에칭 오목부의 바닥으로의 에천트의 공급이 촉진되어, 에칭 레이트를 증가시킬 수 있다. 물은, 챔버(1)의 내벽에 흡착되어 있는 물(H2O)의 분자가 이탈됨으로써 챔버(1) 내에 존재하거나 또는 가스 공급부로부터 공급된다. 암모니아 가스는 가스 공급부로부터 공급된다. 처리 가스의 사불화 메탄 가스와 수소로부터 생기는 불화 수소와 물 또는 암모니아와의 수소 결합[0]의 상호 작용에 의해, 불화 수소는 물 또는 암모니아가 존재하지 않는 경우보다 높은 온도에서 기판에 부착되고, 기판에 형성된 에칭 오목부의 바닥부에 공급된다.
또한, 기판의 온도를 에칭 개시 온도로부터 에칭 종료 온도까지 상승시키기 위해서는, 도 4에 도시된 바와 같이, LF 파워에 의한 플라즈마로부터의 입열 조정, 및/또는 기판 이면과 정전척(5) 사이의 공간의 압력을 조정하여도 좋다. 배치대(ST)에 유입시키는 열교환 매체의 온도를 제어하고, 기판의 온도를 에칭 개시 온도로부터 에칭 종료 온도까지 상승시켜도 좋다. 다른 예에서는, 방사선, 마이크로파, 자외선, 적외선, 가시광, 레이저 등의 열원에 의해 기판의 온도를 상승시켜도 좋다.
이상, 에칭 개시 전의 기판의 표면 온도, 및 그 후의 기판의 표면 온도의 온도 상승을 제어함으로써, 높은 에칭 레이트를 달성할 수 있다.
다른 예에서는, CF4 및 H2 대신에 불화 수소를 공급하여도 좋다. 또한, 다른 예로서, 플라즈마 에칭하는 공정에서, 불소와 수소를 포함하는 가스로서, 사불화 메탄(CF4) 가스 대신에, 삼불화 질소(NF3)를 포함하는 가스를 공급하여도 좋다. 필요에 따라, 아르곤 등의 희가스를 공급하여도 좋다. 물 또는 암모니아를 더 첨가하여도 좋다.
또 다른 예로서, 플라즈마 에칭하는 공정에서, 불소와 수소를 포함하는 가스로서, 사불화 메탄(CF4) 가스 대신에, 육불화 황(SF6) 가스를 공급하여도 좋다. 필요에 따라, 아르곤 등의 희가스를 공급하여도 좋다. 물 또는 암모니아를 더 첨가하여도 좋다.
S4 공정, 즉, 기판의 표면 온도를 상승시켜, 부생성물을 휘발시키는 공정은, 기판을 플라즈마 에칭하는 공정 후에 행하여도 좋다. 이것에 의해, 기판을 플라즈마 에칭하는 공정과 기판의 온도를 상승시키는 공정을 상이한 챔버에서 행할 수 있다. 또한, 본 실시형태의 에칭을 메인 에칭으로서 행한 후, 상이한 챔버에서 본 실시형태보다 고온에서 오버 에칭하여도 좋다.
[플라즈마 처리 장치]
에칭 처리에는 하기의 플라즈마 처리 장치를 이용할 수 있다. 하기의 플라즈마 처리 장치는, 처리 가스로부터 플라즈마를 여기하기 위해 이용되는 몇 개의 플라즈마 생성 시스템의 일례를 부여한다. 도 5는 용량 결합 플라즈마(CCP) 장치를 나타내고 있고, 챔버(1)와 상부 전극(3)과 배치대(ST) 사이에 플라즈마(2)가 형성된다. 배치대(ST)는, 하부 전극(4) 및 정전척(5)을 갖는다. 하부 전극(4) 상에 기판(W)이 유지된다. 도 5에 도시된 바와 같이, RF 소스(6)와 RF 소스(7)는, 상부 전극(3) 및 하부 전극(4) 양쪽 모두에 결합되고, 상이한 RF 주파수가 이용될 수 있다. 다른 예에서는, RF 소스(6)와 RF 소스(7)가 동일한 전극에 결합되어도 좋다. 또한, 직류 전류(DC) 파워가 상부 전극에 결합되어도 좋다. 챔버(1)에는 가스 소스(8)가 접속되어, 처리 가스를 공급한다. 또한, 챔버(1)에는 배기 장치(9)가 접속되어 챔버(1) 내부를 배기한다. 또한, 기판의 온도를 비접촉으로 측정하는 온도 센서가 설치되어도 좋다.
도 5의 플라즈마 처리 장치는, 프로세서 및 메모리를 포함하는 제어부(80)를 가지며, 플라즈마 처리 장치의 각 요소를 제어하여 기판(W)을 플라즈마 처리한다.
또한, 실시형태에 따른 에칭 방법에서, 산화 실리콘막을 에칭하는 공정에서, 펄스형의 직류 전압을 배치대(ST)에 인가하여도 좋다. 또한, RF 소스(7)로부터 인가하는 LF 파워의 듀티비를 변화시켜도 좋다.
또한, 기판의 표면 온도를 상승시켜, 부생성물을 휘발시키는 공정에서, 배치대(ST)의 온도 상승을 참조하여, 소망 온도 이상의 상승이 있는 경우, 기판과 배치대(ST) 사이에 전열 가스를 공급하거나 및/또는 고주파 전력을 제어하여 기판의 표면 온도의 상승 속도를 제어하여도 좋다.
산화 실리콘막을 에칭하는 공정에서, 에칭 종료시의 직전까지 저온에서 에칭하고, 상온으로 온도를 상승시켜 에칭을 끝내도 좋다. 즉 메인 에칭을 저온에서 행하고, 오버 에칭을 (상온 정도로) 온도를 상승시켜 행하여도 좋다. 온도를 상승시켜 에칭 스톱시킬 수 있다. 이때, 저온에서의 메인 에칭과 상온에서의 오버 에칭을 다른 챔버에서 행하여도 좋다.
메인 에칭과 오버 에칭 사이에 플라즈마를 이용한 드라이클리닝을 행하여도 좋다.
이번에 개시된 일 실시형태에 따른 에칭 방법은, 모든 점에서 예시로서 제한적인 것이 아니라고 생각되어야 한다. 상기한 실시형태는, 첨부한 청구범위 및 그 주지를 벗어나지 않고, 다양한 형태로 변형 및 개량이 가능하다. 상기 복수의 실시형태에 기재된 사항은, 모순되지 않는 범위에서 다른 구성도 취할 수 있으며, 또한, 모순되지 않는 범위에서 조합할 수 있다.
본 개시의 플라즈마 처리 장치는, Capacitively Coupled Plasma(CCP)형의 플라즈마 처리 장치를 나타냈지만, 그 밖의 플라즈마 처리 장치를 이용할 수도 있다. 예컨대, Inductively Coupled Plasma(ICP), Radial Line Slot Antenna(RLSA), Electron Cyclotron Resonance Plasma(ECR), Helicon Wave Plasma(HWP)를 이용할 수 있다.

Claims (12)

  1. 에칭 방법으로서,
    산화 실리콘막을 포함하는 기판을 배치대 상에 제공하는 공정과,
    상기 기판의 표면 온도를 -70℃ 이하의 온도로 제어하는 공정과,
    상기 제어하는 공정 후, 플라즈마 생성용의 고주파 전력을 공급하여 불소와 수소를 포함하는 가스로부터 플라즈마를 생성하여 상기 산화 실리콘막을 에칭하는 공정과,
    상기 기판의 표면 온도를 상승시켜, 상기 에칭에 의해 생성된 부생성물을 휘발시키는 공정을 포함하는 에칭 방법.
  2. 제1항에 있어서, 상기 부생성물을 휘발시키는 공정에서, 상기 기판의 이면과 상기 배치대 사이의 공간의 압력과, 상기 배치대에 공급하는 바이어스 고주파 전력에 의해 상기 기판의 표면 온도를 제어하는 공정을 포함하는 에칭 방법.
  3. 제1항 또는 제2항에 있어서, 상기 기판은, 상기 산화 실리콘막 이외의 실리콘 함유막을 더 포함하는 것인 에칭 방법.
  4. 제3항에 있어서, 상기 기판은, 상기 산화 실리콘막과 폴리실리콘막의 적층막, 또는 상기 산화 실리콘막과 질화 실리콘막의 적층막을 포함하는 것인 에칭 방법.
  5. 제3항 또는 제4항에 있어서, 상기 실리콘 함유막 상에는, 메탈 함유 마스크가 형성되는 것인 에칭 방법.
  6. 제5항에 있어서, 상기 메탈 함유 마스크는, 텅스텐, 티탄, 몰리브덴, 루테늄, 하프늄 또는 알루미늄을 포함하는 재료로 형성되는 것인 에칭 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 기판에 형성하는 오목부의 애스펙트비는, 5 이상인 것인 에칭 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 에칭하는 공정에서, 상기 배치대에 공급되는 바이어스 고주파 전력의 듀티비를 변화시키는 것인 에칭 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 에칭하는 공정에서, 상기 플라즈마 생성용의 고주파 전력의 듀티비를 변화시키는 것인 에칭 방법.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 에칭하는 공정에서, 펄스형의 직류 전압을 배치대에 인가하는 것인 에칭 방법.
  11. 제1항에 있어서, 에칭 개시하는 온도보다 30℃ 이상 높은 온도로 에칭 종료하는 것인 방법.
  12. 제11항에 있어서, 에칭 개시하는 온도보다 50℃ 이상 높은 온도로 에칭 종료하는 것인 방법.
KR1020200019040A 2019-02-18 2020-02-17 에칭 방법 KR20200100555A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2019-026951 2019-02-18
JP2019026951 2019-02-18
JP2020016826A JP7222940B2 (ja) 2019-02-18 2020-02-04 エッチング方法及びプラズマ処理装置
JPJP-P-2020-016826 2020-02-04

Publications (1)

Publication Number Publication Date
KR20200100555A true KR20200100555A (ko) 2020-08-26

Family

ID=72041358

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200019040A KR20200100555A (ko) 2019-02-18 2020-02-17 에칭 방법

Country Status (4)

Country Link
US (2) US11127600B2 (ko)
JP (1) JP2023041914A (ko)
KR (1) KR20200100555A (ko)
CN (1) CN111584360B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220102143A1 (en) * 2020-09-29 2022-03-31 Taiwan Semiconductor Manufacturing Co., Ltd. Metal Hard Masks for Reducing Line Bending
CN114678249A (zh) * 2020-12-24 2022-06-28 中国科学院微电子研究所 一种刻蚀装置
JP7372445B2 (ja) * 2021-02-19 2023-10-31 株式会社日立ハイテク エッチング方法およびエッチング装置
US20230223268A1 (en) * 2022-01-10 2023-07-13 Applied Materials, Inc. BIAS VOLTAGE MODULATION APPROACH FOR SiO/SiN LAYER ALTERNATING ETCH PROCESS
CN116759297B (zh) * 2023-08-23 2023-11-03 上海陛通半导体能源科技股份有限公司 一种连续制备低温氮化硅薄膜中降低晶圆表面温度的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07147273A (ja) 1993-11-24 1995-06-06 Tokyo Electron Ltd エッチング処理方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0552491B1 (en) * 1992-01-24 1998-07-15 Applied Materials, Inc. Plasma etch process and plasma processing reactor
US5286344A (en) * 1992-06-15 1994-02-15 Micron Technology, Inc. Process for selectively etching a layer of silicon dioxide on an underlying stop layer of silicon nitride
GB9616225D0 (en) * 1996-08-01 1996-09-11 Surface Tech Sys Ltd Method of surface treatment of semiconductor substrates
JP4488999B2 (ja) * 2005-10-07 2010-06-23 株式会社日立ハイテクノロジーズ エッチング方法およびエッチング装置
JP5203612B2 (ja) * 2007-01-17 2013-06-05 株式会社日立ハイテクノロジーズ プラズマ処理装置
US8614151B2 (en) * 2008-01-04 2013-12-24 Micron Technology, Inc. Method of etching a high aspect ratio contact
JP2016012609A (ja) * 2014-06-27 2016-01-21 東京エレクトロン株式会社 エッチング方法
JP6408903B2 (ja) * 2014-12-25 2018-10-17 東京エレクトロン株式会社 エッチング処理方法及びエッチング処理装置
JP6498022B2 (ja) * 2015-04-22 2019-04-10 東京エレクトロン株式会社 エッチング処理方法
US9922806B2 (en) * 2015-06-23 2018-03-20 Tokyo Electron Limited Etching method and plasma processing apparatus
JP6604833B2 (ja) * 2015-12-03 2019-11-13 東京エレクトロン株式会社 プラズマエッチング方法
JP6498152B2 (ja) * 2015-12-18 2019-04-10 東京エレクトロン株式会社 エッチング方法
JP6385915B2 (ja) * 2015-12-22 2018-09-05 東京エレクトロン株式会社 エッチング方法
JP6568822B2 (ja) * 2016-05-16 2019-08-28 東京エレクトロン株式会社 エッチング方法
JP6587580B2 (ja) * 2016-06-10 2019-10-09 東京エレクトロン株式会社 エッチング処理方法
JP2018046185A (ja) * 2016-09-15 2018-03-22 東京エレクトロン株式会社 酸化シリコン及び窒化シリコンを互いに選択的にエッチングする方法
JP6832171B2 (ja) * 2017-01-24 2021-02-24 東京エレクトロン株式会社 プラズマ処理装置のチャンバ本体の内部のクリーニングを含むプラズマ処理方法
US20180286707A1 (en) * 2017-03-30 2018-10-04 Lam Research Corporation Gas additives for sidewall passivation during high aspect ratio cryogenic etch
US10361091B2 (en) * 2017-05-31 2019-07-23 Lam Research Corporation Porous low-k dielectric etch
US10811267B2 (en) * 2017-12-21 2020-10-20 Micron Technology, Inc. Methods of processing semiconductor device structures and related systems
KR20200123481A (ko) * 2018-03-16 2020-10-29 램 리써치 코포레이션 유전체들의 고 종횡비 피처들의 플라즈마 에칭 화학물질들
US10347500B1 (en) * 2018-06-04 2019-07-09 Applied Materials, Inc. Device fabrication via pulsed plasma
JP6621882B2 (ja) * 2018-08-08 2019-12-18 東京エレクトロン株式会社 エッチング装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07147273A (ja) 1993-11-24 1995-06-06 Tokyo Electron Ltd エッチング処理方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
[특허문헌 1]

Also Published As

Publication number Publication date
CN111584360A (zh) 2020-08-25
US20200263309A1 (en) 2020-08-20
CN111584360B (zh) 2024-04-19
US11127600B2 (en) 2021-09-21
US20210398819A1 (en) 2021-12-23
JP2023041914A (ja) 2023-03-24

Similar Documents

Publication Publication Date Title
CN111584360B (zh) 蚀刻方法
US9240315B1 (en) CVD oxide surface pre-conditioning by inductively coupled O2 plasma
KR20160129769A (ko) 에칭 방법 및 에칭 장치
KR102438346B1 (ko) 에칭 처리 방법 및 플라즈마 처리 장치
JP3527901B2 (ja) プラズマエッチング方法
JP2005508078A (ja) 高アスペクト比形態のエッチング方法
US20210050222A1 (en) Plasma etching method
TWI685014B (zh) 蝕刻方法及蝕刻裝置
JP2009302181A (ja) プラズマエッチング処理方法およびプラズマエッチング処理装置
US20220059361A1 (en) Etching method and plasma processing apparatus
JP7222940B2 (ja) エッチング方法及びプラズマ処理装置
JP6579786B2 (ja) プラズマエッチング方法
JP7449419B2 (ja) 希ガスによる極低温原子層エッチング
JP7325477B2 (ja) エッチング方法及びプラズマエッチング装置
US11637020B2 (en) Etching method and plasma etching apparatus
JP2022034956A (ja) エッチング方法及びプラズマ処理装置
CN112242301A (zh) 蚀刻方法、半导体制造装置、及半导体装置的制造方法
US20230069553A1 (en) Etching method and plasma etching apparatus
JP7308876B2 (ja) 基板処理方法および基板処理装置
US20220238315A1 (en) Substrate processing method, component processing method, and substrate processing apparatus
JP2021125513A (ja) 酸化物半導体膜のエッチング方法及びプラズマ処理装置

Legal Events

Date Code Title Description
A201 Request for examination