CN112242301A - 蚀刻方法、半导体制造装置、及半导体装置的制造方法 - Google Patents

蚀刻方法、半导体制造装置、及半导体装置的制造方法 Download PDF

Info

Publication number
CN112242301A
CN112242301A CN202010692644.7A CN202010692644A CN112242301A CN 112242301 A CN112242301 A CN 112242301A CN 202010692644 A CN202010692644 A CN 202010692644A CN 112242301 A CN112242301 A CN 112242301A
Authority
CN
China
Prior art keywords
gas
temperature
frequency voltage
supplying
pressure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010692644.7A
Other languages
English (en)
Other versions
CN112242301B (zh
Inventor
阿部知央
佐佐木俊行
林久贵
大村光広
今村翼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2020042953A external-priority patent/JP7413093B2/ja
Application filed by Kioxia Corp filed Critical Kioxia Corp
Publication of CN112242301A publication Critical patent/CN112242301A/zh
Application granted granted Critical
Publication of CN112242301B publication Critical patent/CN112242301B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/002—Cooling arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明涉及一种蚀刻方法、半导体制造装置、及半导体装置的制造方法。实施方式的蚀刻方法具备交替地切换第1步骤与第2步骤的工序，所述第1步骤中，不供给高频电压地导入包含氟原子的第1气体，从而在以第1气体的液化温度以下的第1温度冷却的加工对象物的表面形成表面层，所述第2步骤中，导入不同于第1气体的在第1温度下为气体状态的第2气体，并供给高频电压，从第2气体产生等离子体并利用等离子体进行溅镀来蚀刻加工对象物。

Description

蚀刻方法、半导体制造装置、及半导体装置的制造方法
相关申请案的引用
本申请案基于且主张2019年07月18日申请的先行的日本专利申请案第2019-132868号、及2020年03月12日申请的先行的日本专利申请案第2020-042953号的优先权的利益，所述申请案的所有内容通过引用并入本文。
技术领域
本发明的实施方式涉及一种蚀刻方法、半导体制造装置、及半导体装置的制造方法。
背景技术
在三维存储器等半导体装置的制造方法中，已知有通过使用包含氢氟碳化合物的蚀刻气体的蚀刻来在加工对象物形成开口的技术。
发明内容
一实施方式提供一种具有更高的蚀刻速率的蚀刻方法。
实施方式的蚀刻方法具备交替地切换第1步骤与第2步骤的工序，所述第1步骤中，不供给高频电压地导入包含氟原子的第1气体，从而在以第1气体的液化温度以下的第1温度冷却的加工对象物的表面形成表面层，所述第2步骤中，导入不同于第1气体的在第1温度下为气体状态的第2气体，并供给高频电压，从第2气体产生等离子体并利用等离子体通过溅镀来蚀刻加工对象物。
根据所述构成，能够提供具有更高的蚀刻速率的蚀刻方法。
附图说明
图1是用来说明半导体装置的制造方法例的流程图。
图2是表示加工对象物的结构例的截面示意图。
图3是表示半导体制造装置的构成例的示意图。
图4是用来说明蚀刻方法例的时序图。
图5是用来说明第1步骤的截面示意图。
图6是用来说明由供给至加工对象物的气体的状态的差异所致的表面层的形状的差异的截面示意图。
图7是用来说明由供给至加工对象物的气体的状态的差异所致的表面层的形状的差异的截面示意图。
图8是用来说明第2步骤的截面示意图。
图9是用来说明存储器层形成工序的截面示意图。
图10是用来说明半导体装置的制造方法的另一例的流程图。
图11是表示半导体制造装置的另一构成例的示意图。
图12是用来说明蚀刻方法的另一例的时序图。
图13是用来说明照射工序的截面示意图。
图14是用来说明照射工序的截面示意图。
图15是用来说明半导体装置的制造方法的另一例的流程图。
图16是表示半导体制造装置的另一构成例的示意图。
图17是用来说明保护工序的示例的时序图。
图18是用来说明第4步骤的截面示意图。
图19是用来说明第5步骤的截面示意图。
图20是用来说明半导体装置的制造方法的另一例的流程图。
图21是用来说明蚀刻方法的另一例的时序图。
图22是表示第1气体的状态的示例的相图。
图23是用来说明由温度及压力的差异所致的表面层的形状的差异的截面示意图。
图24是用来说明由温度及压力的差异所致的表面层的形状的差异的截面示意图。
具体实施方式
以下，参照附图来说明实施方式。附图中所记载的各构成要素的厚度与平面尺寸的关系、以及各构成要素的厚度的比率等，有时与实物并不相同。另外，在实施方式中，对实质上相同的构成要素标注相同的符号并适当省略说明。
＜第1实施方式＞图1是用来说明半导体装置的制造方法例的流程图。半导体装置例如为三维存储器。半导体装置的制造方法例具备准备工序(S1)、蚀刻工序(S2)、及存储器层形成工序(S3)。
[准备工序]在准备工序中，准备在蚀刻工序中作为蚀刻对象的加工对象物。图2是表示加工对象物的结构例的截面示意图，表示包含衬底101的X轴及与X轴及与X轴正交的Y轴正交的Z轴的X-Z截面的一部分。
加工对象物10具备：衬底101；基底层102，设置在衬底101之上；积层，具有交替地积层在基底层102之上的第1层103与第2层104；导电膜105，设置在积层之上；掩模层106，设置在导电膜105之上；开口H，具有内壁面HA与底面HB且贯通导电膜105而使积层的一部分露出。基底层102、第1层103、第2层104、导电膜105、及掩模层106为设置在衬底101之上的被加工膜的一例，被加工膜并不限定于所述构成。
作为衬底101，例如能够使用硅衬底、碳化硅衬底等半导体衬底、玻璃衬底、石英衬底、蓝宝石衬底等绝缘衬底、或GaAs衬底等化合物半导体衬底。
作为基底层102，例如能够使用氧化硅膜或氮化硅膜等绝缘膜或绝缘膜间的导电层。未必需要设置基底层102，但在该情况下，在衬底101上形成第1层103。另外，也可以在基底层102上形成第1层103。
第1层103为牺牲层。牺牲层为之后形成导电层的区域。作为第1层103，例如能够使用氮化硅膜。
作为第2层104，例如能够使用氧化硅膜。
作为导电膜105，例如能够使用通过化学气相沉积(CVD)法形成的碳膜(CVD碳膜)。
掩模层106具有作为用来对导电膜105的一部分进行蚀刻的掩模的功能。作为掩模层106，例如能够使用有机硬质掩模等。此外，掩模层106也可以在将导电膜105的一部分蚀刻之后去除。
[蚀刻工序](蚀刻装置的构成例)图3是表示能够使用于蚀刻工序的半导体制造装置(蚀刻装置)的构成例的示意图。蚀刻装置1具备处理室2、电极3、电极4、气体供给部5、气体排出部6、冷却装置7、电源部8、控制电路9。
处理室2为能够利用使用等离子体的溅镀来对加工对象物10进行蚀刻(等离子体蚀刻)的空间。此外，处理室2也可以具有用来将加工对象物10搬入及搬出的门(gate)。
电极3为下部电极，且具有作为用来载置加工对象物10的载置台的功能。电极3具有作为加工对象物10的载置面的表面3a。此外，蚀刻装置1也可以具有用来保持加工对象物10的静电吸盘。
电极4为上部电极。电极4具有表面4a及贯通电极4用来将气体导入至处理室2的开口4b。开口4b在表面4a具有多个导入口。
气体供给部5具有气瓶柜等气体供给源51及质量流量控制器52。气体供给部5从气体供给源51对处理室2供给气体。
气体供给源51收容第1气体(气体1)及第2气体(气体2)。第1气体及第2气体分别收容于储气罐等容器。
第1气体包含氟原子。第1气体也可以包含例如由组成式CxHyFz(C表示碳，H表示氢，F表示氟，x表示1以上的整数，y表示0以上的整数，z表示2以上的整数)表示的氟化物气体。不同于第1气体，第2气体是在第1气体的液化温度以下的温度下为气体状态的气体，例如包含氩气或氪气等惰性气体。
质量流量控制器52调整从气体供给源51导入至处理室2的第1气体的流量及第2气体的流量的各者。
气体排出部6具有阀61、涡轮分子泵62、及干式真空泵63。气体排出部6具有将处理室2的内部减压设为真空状态的功能，并且具有将处理室2内的气体排出的功能。
冷却装置7例如具备冷却器71及电极3的内部的制冷剂管72。冷却器71通过经由制冷剂管72使制冷剂循环来将加工对象物10冷却。
电源部8具有供给交流电压的电源81及匹配箱等匹配电路82。电源部8具有利用匹配电路82来匹配处理室2与电源81之间的阻抗，将高频电压(RF)供给至处理室2的功能。高频电压例如为具有200kHz以上200MHz以下的频率的交流电压。
控制电路9控制质量流量控制器52及电源81。控制电路9例如利用使用处理器等的硬件构成。此外，也可以通过将各动作作为动作程序保存在存储器等计算机能够读取的记录介质，利用硬件将存储在记录介质的动作程序适当读出来执行各动作。
(蚀刻方法例)蚀刻工序如图1所示，包含交替地切换第1步骤(S2-1)与第2步骤(S2-2)，直至例如开口H的纵横比成为期望值以上为止的工序，所述第1步骤(S2-1)在加工对象物10的表面形成表面层，所述第2步骤(S2-2)对加工对象物10进行蚀刻。
图4是用来说明蚀刻方法例的时序图。第1步骤(S2-1)及第2步骤(S2-2)通过交替地切换第1动作与第2动作来进行，所述第1动作利用控制电路9控制质量流量控制器52及电源81，不供给高频电压(RF：关闭)而导入第1气体(气体1：打开)，所述第2动作导入第2气体(气体2：打开)并供给高频电压(RF：打开)。
在第1步骤(S2-1)中，利用控制电路9控制电源81且不利用电源部8对处理室2的电极3与电极4之间施加高频电压，利用控制电路9控制质量流量控制器52从气体供给源51经由开口4b对处理室2导入第1气体。在导入第1气体之前，利用控制电路9控制质量流量控制器52停止向处理室2导入第2气体(气体2：关闭)。
图5是用来说明第1步骤的截面示意图，表示X-Z截面的一部分。在第1步骤中，在配置在处理室2的电极3的表面3a的加工对象物10的表面形成表面层11。表面层11具有：第1区域11a，沿着开口H的内壁面HA延伸；第2区域11b，沿着开口H的底面HB延伸；以及第3区域11c，沿着掩模层106(加工对象物10的最上层)的上表面延伸。
表面层11为液体或固体，包含氟原子。
表面层11通过并非等离子体或自由基状态的气体状态中的气体的供给与利用冷却装置7以第1气体的液化温度以下的温度将加工对象物10冷却来形成。第1气体的液化温度能够根据处理室2的压力与第1气体的蒸气压曲线来唯一地决定。加工对象物10例如优选为以-150℃以下的温度冷却。此外，第2气体在第1气体的液化温度以下的温度中为惰性。
图6及图7是用来说明由供给至加工对象物10的气体的状态的差异所致的表面层11的形状的差异的截面示意图，表示X-Z截面的一部分。
在第1步骤中，在供给高频电压，从第1气体产生等离子体或自由基的情况下，由于CxHyFz的等离子体或自由基具有不成对电子，所以不成对电子的周围的空间位阻较小，容易附着于开口H的内壁面HA，不易到达至底面HB。另外，由于等离子体或自由基的附着几率较高，所以无论第1气体的液化温度如何均可形成在加工对象物10(例如-70℃)。因此，表面层11如图6所示，较厚地形成在内壁面HA的上部或掩模层106的上部，另一方面，不易形成在底面HB。在该情况下，由于底面HB不易被蚀刻，所以蚀刻速率降低。
相对于此，在第1步骤中，在不供给高频电压而供给并非等离子体或自由基的第1气体的情况下，能够使第1气体保持气体状态到达至底面HB。另外，通过将加工对象物10以第1气体的液化温度以下的温度(例如-150℃)冷却，而到达至内壁面HA或底面HB的气体成为液体或固体形成表面层11。因此，由于容易在底面HB形成表面层11，所以如图7所示能够形成第1区域11a至第3区域11c。在该情况下，由于底面HB容易被第2区域11b蚀刻，所以蚀刻速率提高。
在第2步骤(S2-2)中，利用控制电路9控制质量流量控制器52从气体供给源51经由开口4b对处理室2导入第2气体，利用控制电路9控制电源81并利用电源部8对处理室2的电极3与电极4之间施加高频电压。在导入第2气体之前，利用控制电路9控制质量流量控制器52而停止向处理室2导入第1气体(气体1：关闭)。
图8是用来说明第2步骤的截面示意图，表示X-Z截面的一部分。在第2步骤中，从第2气体产生等离子体，利用使用等离子体(在图8中为氩等离子体)的溅镀来对加工对象物10及表面层11进行蚀刻。
等离子体朝向电极3移动。因此，第1层103及第2层104通过第2步骤主要与第2区域11b及第3区域11c一起被蚀刻。由此，能够提高开口H的纵横比。
在蚀刻工序中，在第1步骤、第2步骤中，在将第1气体、第2气体分别导入之前能够将处理室2的内部的气体利用气体排出部6排出。
第1步骤的期间、第2步骤的期间、及切换第1步骤与第2步骤的时序例如也可以使用椭圆偏光计等测定器现场监视表面层11的厚度，取得表示第1区域11a至第3区域11c的厚度的各关系的数据，根据所述数据来控制。例如，优选为在由于表面层11的不足而蚀刻停止之前根据所述数据切换第1步骤与第2步骤。
如以上所述，通过设置形成表面层的第1步骤与进行蚀刻的第2步骤，使不供给高频电压的期间与导入第1气体的期间同步交替地切换第1步骤与第2步骤，即便在形成高纵横比的开口H的情况下也能够提高蚀刻速率实现高速的蚀刻。
(存储器层形成工序)图9是用来说明存储器层形成工序的截面示意图，表示X-Z截面的一部分。在存储器层形成工序中，在开口H依次形成包含阻挡绝缘膜193、电荷蓄积层192、隧道绝缘膜191的存储器膜109、半导体通道层108、以及芯绝缘膜107。芯绝缘膜107、半导体通道层108、存储器膜109作为构成存储单元的存储器层发挥功能。
作为芯绝缘膜107，例如能够使用氧化硅膜。作为半导体通道层108，例如能够使用多晶硅层。作为隧道绝缘膜191，例如能够使用具有氧化硅膜与氮氧化硅膜的积层膜。作为电荷蓄积层192，例如能够使用氮化硅膜。作为阻挡绝缘膜193，例如能够使用氧化硅膜。
在形成存储器膜109之后，将第1层103去除，在第2层104之间形成空腔，通过在空腔内积层多个导电膜而形成导电层110。导电层110例如具有作为栅极电极(字线)的功能。进而，在衬底101之上形成接触插塞、配线、层间绝缘膜等。由此，能够制造半导体装置。
＜第2实施方式＞图10是用来说明半导体装置的制造方法的另一例的流程图。半导体装置例如为三维存储器。半导体装置的制造方法的另一例具备准备工序(S1)、蚀刻工序(S2)、及存储器层形成工序(S3)。此外，由于准备工序及存储器层形成工序与第1实施方式相同，所以在本实施方式中省略说明。
[蚀刻工序](蚀刻装置的另一构成例)图11是表示能够使用于蚀刻工序的半导体制造装置(蚀刻装置)的另一构成例的图。蚀刻装置1具备处理室2、电极3、电极4、气体供给部5、气体排出部6、冷却装置7、电源部8、控制电路9、及光源12。关于与图3所示的蚀刻装置1相同的部分适当引用第1实施方式的说明。
光源12具有照射光(L)的功能。光源12由控制电路9控制。光例如为红外光、可见光、或紫外光。来自光源12的光例如朝向表面3a延伸通过具有圆形的平面形状光波导13到达至加工对象物10的表面。此外，通过将使光透过的透过体14以堵塞光波导13的方式设置，能够抑制光源12因等离子体劣化。另外，能够在蚀刻工序后维持处理室2的真空状态实施氧等离子体清洁等处理而进行透过体14的清洁。
(蚀刻方法的另一例)如图10所示，蚀刻工序包含将第1步骤(S2-1)与第2步骤(S2-2)交替地切换直至例如开口H的纵横比到达至期望值为止的工序及照射工序(S2-3)，所述照射工序(S2-3)在将第1步骤与第2步骤交替地切换的工序之后，在例如表面层11中的第1区域11a的厚度成为特定值以上的情况下朝向加工对象物10照射光(L)。
图12是用来说明蚀刻方法的另一例的时序图。第1步骤(S2-1)及第2步骤(S2-2)与参照图4所说明的蚀刻方法例相同地，通过将第1动作与第2动作交替地切换来进行，所述第1动作利用控制电路9控制质量流量控制器52及电源81，不供给高频电压而导入第1气体，所述第2动作导入第2气体供给高频电压。因此，适当引用第1实施方式的说明。
照射工序(S2-3)利用控制电路9控制光源12，通过在将第1动作与第2动作交替地切换之后，控制朝向加工对象物10照射光(L：打开)的动作来进行。照射工序中的光的照射时间比第1步骤的期间或第2步骤的期间更长。此外，照射工序的期间也优选为加工对象物10以第1气体的液化温度以下的温度冷却。另外，优选为在照射工序以外的期间中停止光的照射(L：关闭)。
图13及图14是用来说明照射工序的截面示意图，表示X-Z截面的一部分。在将第1步骤与第2步骤交替地切换的工序中，表面层11由于优先地消耗与等离子体的移动方向大致垂直的第2区域11b及第3区域11c，所以容易变薄。另一方面，由于不易消耗与等离子体的移动方向大致平行的第1区域11a，所以容易变厚。因此，如果继续切换第1步骤与第2步骤，那么存在残留第1区域11a而将开口H封闭的可能性。
相对于此，在照射工序中，如图13所示通过从光源12朝向加工对象物10照射光，如图14所示能够将表面层11的残留物(包含第1区域11a的残留物)利用热气化后去除。此时，基底层102、第1层103、第2层104、导电膜105、掩模层106等其它层由于不吸收照射光，所以不气化而残留。
照射工序的期间例如也可以使用椭圆偏光计等测定器现场监视表面层11的厚度，取得表示第1区域11a至第3区域11c的厚度的各关系的数据，根据所述数据来控制。例如，优选为在第2区域11b的厚度成为特定值以上时进行照射工序。
如以上所述，在蚀刻方法的另一例中，通过在将第1步骤与第2步骤交替地切换的工序之后朝向加工对象物10照射光，能够将表面层11的残留物去除而抑制开口H的封闭。此外，如果在照射工序后开口H的纵横比小于期望值，那么也可以再次实施将第1步骤与第2步骤交替地切换的工序。
此外，在第1实施方式中，对不供给高频电压而供给并非等离子体或自由基的第1气体的示例进行了说明，但第2实施方式并不限定于此，例如即便在供给高频电压而将来自从第1气体产生的等离子体或自由基的表面层去除的情况下也能够适用所述照射工序。
＜第3实施方式＞图15是用来说明半导体装置的制造方法的另一例的流程图。半导体装置例如为三维存储器。半导体装置的制造方法的另一例具备准备工序(S1)、蚀刻工序(S2)、及存储器层形成工序(S3)。此外，由于准备工序及存储器层形成工序与第1实施方式相同，所以在本实施方式中省略说明。
[蚀刻工序](蚀刻装置的另一构成例)图16是表示能够使用于蚀刻工序的半导体制造装置(蚀刻装置)的另一构成例的图。蚀刻装置1具备处理室2、电极3、电极4、气体供给部5、气体排出部6、冷却装置7、电源部8、及控制电路9。关于与图3所示的蚀刻装置1相同的部分适当引用第1实施方式的说明。
电源部8具备电源81A、电源81B、匹配电路82A、及匹配电路82B。电源81A相当于图3所示的电源81，具有利用匹配电路82A匹配处理室2与电源81A之间的阻抗，将具有例如13.56MHz以下的频率的高频电压(RF)供给至处理室2的功能。电源81B具有利用匹配电路82B匹配处理室2与电源81B之间的阻抗，将具有例如40MHz以上的频率的高频电压(RF2)供给至处理室2的功能。电源81A及81B连接于控制电路9。
气体供给源51进而收容第3气体(气体3)、第4气体(气体4)、及第5气体(气体5)。第3气体、第4气体、及第5气体分别收容于储气罐等容器。第3气体包含氢原子。第3气体例如也可以包含硫化氢(H2S)。第4气体包含含有氢原子或氧原子的气体、含有卤素原子的气体等能够蚀刻的气体。第5气体包含含有硅或钨的气体(包含SiF4或WF6的气体)。此外，关于气体的详细情况将在下文叙述。
质量流量控制器52调整从气体供给源51导入至处理室2的第1气体的流量、第2气体的流量、第3气体的流量、及第4气体的流量的各者。
(蚀刻方法的另一例)如图15所示，蚀刻工序包含将第1步骤(S2-1)与第2步骤(S2-2)交替地切换的工序(S2-1、S2-2切换)，及在S2-1、S2-2切换后，将第3步骤(S2-4)与第4步骤(S2-5)交替地切换而形成保护开口H的内壁面HA的保护膜的工序(保护工序)。如图15所示，也可以在保护工序之后，再次重复S2-1、S2-2切换，也能够将第1步骤(S2-1)与第2步骤(S2-2)的切换的重复处理、及第3步骤(S2-4)与第4步骤(S2-5)的切换的重复处理交替地进行多次。此外，第1步骤(S2-1)与第2步骤(S2-2)的重复次数、及第3步骤(S2-4)与第4步骤(S2-5)的重复次数并不特别限定。第3步骤(S2-4)及第4步骤(S2-5)交替地重复直至例如保护膜的厚度成为期望值以上为止。
图17是用来说明保护工序的示例的时序图。第3步骤(S2-4)及第4步骤(S2-5)通过交替地切换第3动作与第4动作来进行，所述第3动作利用控制电路9控制质量流量控制器52、电源81A、及电源81B，不供给高频电压RF及RF2而导入第1气体(气体1：打开)，所述第4动作导入第3气体(气体3：打开)供给高频电压RF2(RF2：打开)。
在第3步骤(S2-4)中，利用控制电路9控制电源81A、电源81B，不对处理室2的电极3与电极4之间施加高频电压RF及RF2，利用控制电路9控制质量流量控制器52从气体供给源51经由开口4b对处理室2导入第1气体。
在第3步骤(S2-4)中，与第1实施方式的第1动作相同地，由于不供给高频电压RF及RF2而供给并非等离子体或自由基状态的第1气体，所以能够使第1气体保持气体状态到达至开口H的底面HB。另外，通过将加工对象物以第1气体的液化温度以下的温度(例如-150℃的温度)冷却，到达至开口H的内壁面HA或底面HB的气体成为液体或固体能够形成表面层11。
在第4步骤(S2-5)中，利用控制电路9控制质量流量控制器52从气体供给源51经由开口4b对处理室2导入第3气体，利用控制电路9控制电源81B利用电源部8对处理室2的电极3与电极4之间施加高频电压RF2。在导入第3气体之前，利用控制电路9控制质量流量控制器52停止向处理室2导入第1气体(气体1：关闭)。
在第4步骤(S2-5)中，通过供给高频电压RF2，导入第3气体，从表面层11使氟等脱离而使表面层11改质形成保护膜。由于高频电压RF2频率比高频电压RF更高，所以不易产生自偏压电压。
在第4步骤(S2-5)中，除了高频电压RF2以外使高频电压RF重叠，由此使表面层11改质，并且能够将例如表面层11的第2区域11b的改质部去除。
蚀刻工序如图15所示，也可以在保护工序之后S2-1、S2-2切换之前进而包含第5步骤(S2-6)。第5步骤(S2-6)通过执行第5动作来进行，所述第5动作利用控制电路9控制质量流量控制器52及电源81A，导入第4气体，供给高频电压RF。
在第5步骤(S2-6)中，利用控制电路9控制质量流量控制器52从气体供给源51经由开口4b对处理室2导入第4气体，利用控制电路9控制电源81A利用电源部8对处理室2的电极3与电极4之间施加高频电压RF。在导入第4气体之前，利用控制电路9控制质量流量控制器52停止向处理室2导入第3气体(气体3：关闭)。
图18是用来说明第4步骤(S2-5)的截面示意图，表示X-Z截面的一部分。图19是用来说明第5步骤(S2-6)的截面示意图，表示X-Z截面的一部分。在第4步骤(S2-5)中，在供给高频电压RF2，从第3气体产生等离子体或自由基的情况下，表面层11的至少一部分被改质，例如如图18所示，沿着开口H的内壁面HA及底面HB形成改质表面层11A。相对于此，利用第5步骤(S2-6)，如图19所示，能够将改质表面层11A的第2区域11b及第3区域11c的改质部去除，所以能够利用之后的S2-1、S2-2切换顺利地进行开口H的蚀刻。
第1、第2、第3、第4气体也可以分别为包含CxHyFz的气体、包含稀有气体的气体、包含氢的气体、包含氢或氧的气体。另外，在第3步骤(S2-4)中也能够代替第1气体使用第5气体，在该情况下，第1、第2、第3、第4、第5气体既可以分别为包含CxHyFz的气体、包含稀有气体的气体、包含氢的气体、包含卤素的气体、包含硅或钨的气体(包含SiCl4或SiF4、或WF6的气体)，也可以分别为包含CxHyFz的气体、包含稀有气体的气体、包含氧的气体、包含卤素的气体、包含硅或钨的气体(包含SiCl4或SiF4、或WF6的气体)。
包含稀有气体的气体例如包含He、Ne、Ar、Kr、Xe，适合于促进蚀刻。包含氢的气体例如包含H2、H2S、H2O、NH3、HBr、HCl、HI、SiH4，适合于脱离氟。包含氢或氧的气体例如包含H2、H2O、O2、CO2，适合于去除改质部。包含卤素的气体包含Cl2、HBr、CF4、C4F8，适合于去除形成在加工对象物10的硅膜、氧化硅膜等膜。包含氧的气体例如包含O2、H2O、NO、NO2、CO、CO2，适合于氧化表面层11。
在第3气体包含氢原子或氧原子的情况下，能够使表面层11中的氟原子与氢原子或氧原子反应而脱离。由此，例如能够形成比表面层11更富碳的改质表面层11A，能够使改质表面层11A的氟浓度比表面层11中的氟浓度更降低。由此，即便高能量的离子入射至改质表面层11A也能够抑制开口H的内壁面HA的蚀刻。
在第3步骤(S2-4)中，在第5气体使用例如SiCl4的情况下，在第4步骤(S2-5)中利用包含氢的气体使Cl作为HCl从表面层11抽出而去除，能够形成硅膜而保护内壁面HA。另外，在第4步骤(S2-5)中，在使用包含氧的气体的情况下，能够将SiCl4的表面层11氧化，形成硅氧化物膜而保护内壁面HA。
在本实施方式中，通过将表面层11改质来提高蚀刻耐性抑制开口H的内壁面HA的蚀刻。由此，能够容易形成高纵横比的开口H。
此外，本实施方式能够与其它实施方式适当组合。
＜第4实施方式＞图20是用来说明半导体装置的制造方法的另一例的流程图。半导体装置例如为三维存储器。半导体装置的制造方法的另一例具备准备工序(S1)、蚀刻工序(S2)、存储器层形成工序(S3)。此外，由于准备工序及存储器层形成工序与第1实施方式相同，所以在本实施方式中省略说明。
[蚀刻工序](蚀刻装置的另一构成例)能够使用于蚀刻工序的半导体制造装置(蚀刻装置)具备与第1实施方式的半导体制造装置相同的构成要素。关于与图3所示的蚀刻装置1相同的部分适当引用第1实施方式的说明。
本实施方式的半导体制造装置能够使加工对象物10的冷却温度及处理室2内的压力变化。加工对象物10的冷却温度例如能够通过利用控制电路9控制冷却装置7来调整。处理室2内的压力例如能够通过利用控制电路9控制质量流量控制器52来调整。
(蚀刻方法的另一例)蚀刻工序如图20所示，包含将第1步骤(S2-1)与第2步骤(S2-2)交替地切换直至例如开口H的纵横比到达至期望值为止的工序，第1步骤(S2-1)包含第1子步骤(S2-1-1)、第2子步骤(S2-1-2)、第3子步骤(S2-1-3)、及第4子步骤(S2-1-4)。
图21是用来说明蚀刻方法的另一例的时序图。第1子步骤(S2-1-1)至第4子步骤(S2-1-4)通过利用控制电路9控制冷却装置7及质量流量控制器52，根据第1气体的相图使温度及压力变化来进行。
图22时表示第1气体的状态的示例的相图。第1气体的相图由表示温度的横轴与表示压力的纵轴表示，如图22所示，具有气相区域、液相区域、固相区域、以及气相、液相、及固相的三相点。
在第1子步骤(S2-1-1)中，利用控制电路9控制电源81不利用电源部8对处理室2的电极3与电极4之间施加高频电压(RF：关闭)，利用控制电路9控制冷却装置7及质量流量控制器52以第1气体的固相区域中的第1温度及第1压力(图22的(1))从气体供给源51经由开口4b对处理室2导入第1气体(第1子动作)。第1温度例如高于三相点的温度。第1压力例如高于三相点的压力。此外，利用控制电路9控制质量流量控制器52将第2气体导入至处理室2(气体2：打开)。第2气体如图21所示，优选为在第1子步骤(S2-1-1)至第4子步骤(S2-1-4)、及第2步骤(S2-2)的期间导入至处理室2。由此，能够抑制处理室2内的压力的降低。
在第2子步骤(S2-1-2)中，利用控制电路9控制电源81不利用电源部8对处理室2的电极3与电极4之间施加高频电压(RF：关闭)，利用控制电路9控制冷却装置7及质量流量控制器52以比第1气体的液相区域中的第1温度低的第2温度及第2压力(图22的(2))将加工对象物10冷却(第2子动作)。
在第2子步骤(S2-1-2)中，通过以第1气体的液相区域中的第2温度及第2压力将加工对象物10冷却，在加工对象物10的表面形成液相的表面层11。液相的表面层11的流动性比固相的表面层11更高。因此，通过形成液相的表面层11，也能够在底面HB容易形成表面层11。
第2温度例如低于第1温度且高于三相点的温度。第2压力优选为高于第1气体的三相点的压力。在低于三相点的压力的第2压力的情况下，第1气体如图22所示，随着温度的降低从气相直接变化为固相，难以形成液相。另外，通过提高压力能够扩大液相区域。第1气体的三相点针对每个气体种类而不同，在CHF3气体的情况下，三相点的温度例如为-155℃，压力例如为456mTorr。在C4F8气体的情况下，三相点的温度例如为-40.04℃。在CF4气体的情况下，三相点的温度例如为-183.5℃。在SF6气体的情况下，三相点的温度例如为-49.445℃。此外，由于存在三相点因所使用的处理室2、温度及压力的测量方法产生偏移的情况，所以优选为在所使用的装置中确认相变化的温度或压力。第2压力也可以为与第1压力相同的压力。
图23及图24是用来说明由相状态的差异所致的表面层11的形状的差异的截面示意图，表示X-Z截面的一部分。
在第2子步骤(S2-1-2)中，在第1气体的固相区域中形成固相的表面层11的情况下，由于表面层11的固相具有较低的流动性，所以如图23所示，难以在开口H的底面HB中形成表面层11(第2区域11b)。在该情况下，由于底面HB难以被蚀刻，所以蚀刻速率降低。
相对于此，在第2子步骤(S2-1-2)中，在第1气体的液相区域中形成液相的表面层11的情况下，由于表面层11的液相具有较高的流动性，所以如图24所示，由于能够在底面HB较厚地形成表面层11，所以能够形成第1区域11a至第3区域11c。在该情况下，由于底面HB容易被第2区域11b蚀刻，所以蚀刻速率提高。
在第3子步骤(S2-1-3)中，利用控制电路9控制电源81不利用电源部8对处理室2的电极3与电极4之间施加高频电压(RF：关闭)，利用控制电路9控制冷却装置7及质量流量控制器52以比第1气体的固相区域中的第2温度低的第3温度及第3压力(图22的(3))将加工对象物10冷却(第3子动作)。第3温度例如低于三相点的温度。第3压力例如高于三相点的压力。第3压力也可以为与第2压力相同的压力。此外，利用控制电路9控制质量流量控制器52在特定的期间停止向处理室2导入第1气体。图21表示在第3子步骤(S2-1-3)中停止向处理室2导入第1气体的示例(气体1：关闭)。
在第3子步骤(S2-1-3)中，通过以第1气体的固相区域中的第3温度及第3压力将加工对象物10冷却，在加工对象物10的表面形成固相的表面层11。通过利用第2子步骤(2-1-3)形成液相的表面层11，能够利用第3子步骤(S2-1-3)在底面HB形成固相的表面层11，所以能够形成第1区域11a至第3区域11c。
在第4子步骤(S2-1-4)中，利用控制电路9控制电源81不利用电源部8对处理室2的电极3与电极4之间施加高频电压(RF：关闭)，利用控制电路9控制冷却装置7及质量流量控制器52以第1气体的固相区域中的第4温度及低于第3压力的第4压力(图22的(4))将加工对象物10冷却(第4子动作)。第4温度例如低于三相点的温度。第4温度也可以为与第3温度相同的温度。第4压力例如低于三相点的压力。
在第4子步骤(S2-1-4)后的第2步骤(S2-2)中，如果维持高压力的第3压力产生等离子体，那么等离子体的均匀性变差，使护套内的碰撞频度增加，而离子能量减少。该情况妨碍加工处理物10的均匀的蚀刻。相对于此，通过降压至低于第3压力的第4压力，能够产生均匀的等离子体。
第2步骤(S2-2)与参照图4所说明的蚀刻方法例相同地，通过执行第2动作来进行，所述第2动作利用控制电路9控制冷却装置7、质量流量控制器52及电源81，以第4温度及第4压力导入第2气体供给高频电压。因此，适当引用第1实施方式的说明。
如以上所述，在蚀刻方法的另一例中，通过在以第1气体的液相区域中的高压及低温形成液相的表面层之后，以第1区域的固相区域中的低压及低温将加工对象物10蚀刻，即便在形成高纵横比的开口H的情况下也能够提高蚀刻速率实现高速的蚀刻。
此外，本实施方式能够与其它实施方式适当组合。
对本发明的几个实施方式进行了说明，但这些实施方式是作为示例而提出的，并不旨在限定发明的范围。这些新颖的实施方式能够以其它各种方式实施，在不脱离发明的主旨的范围内，能够进行各种省略、置换、变更。这些实施方式或其变化包含在发明的范围或主旨中，并且包含在权利要求书中所记载的发明与其均等的范围中。

Claims (21)

1.一种蚀刻方法，具备交替地切换第1步骤与第2步骤的工序，所述第1步骤中，不供给高频电压地导入包含氟原子的第1气体，在以所述第1气体的液化温度以下的温度冷却的加工对象物的表面形成表面层，所述第2步骤中，导入不同于所述第1气体的在所述温度下为气体状态的第2气体，供给所述高频电压，从所述第2气体产生等离子体并利用所述等离子体进行溅镀来蚀刻所述加工对象物。
2.根据权利要求1所述的蚀刻方法，其中在将所述第1步骤与所述第2步骤交替地切换的工序之后，还具备朝向所述加工对象物照射光而使所述表面层的残留物气化的工序。
3.根据权利要求1或2所述的蚀刻方法，其中所述第1气体包含由组成式CxHyFz表示的氟化物气体，C表示碳，H表示氢，F表示氟，x表示1以上的整数，y表示0以上的整数，z表示2以上的整数。
4.根据权利要求1所述的蚀刻方法，还具备交替地切换第3步骤与第4步骤的工序，所述第3步骤中，不供给高频电压地导入所述第1气体，所述第4步骤中，导入包含氢原子的第3气体，并供给所述高频电压，从而将所述表面层改质。
5.根据权利要求4所述的蚀刻方法，还具备第5步骤，所述第5步骤中，导入不同于所述第3气体的第4气体，并供给所述高频电压来去除所述表面层的改质部的一部分。
6.根据权利要求1所述的蚀刻方法，其中所述第1步骤包含：第1子步骤，不供给所述高频电压地在所述第1气体的气相区域中的第1温度及第1压力下导入所述第1气体；第2子步骤，不供给所述高频电压地在比所述第1气体的液相区域中的所述第1温度低的第2温度及第2压力下冷却所述加工对象物，从而形成液相的所述表面层；第3子步骤，不供给所述高频电压地在比所述第1气体的固相区域中的所述第2温度低的第3温度及第3压力下冷却所述加工对象物，从而形成固相的所述表面层；以及第4子步骤，不供给所述高频电压地在所述固相区域中的第4温度及低于所述第3压力的第4压力下冷却所述加工对象物；所述第2步骤中，导入所述第2气体，并供给所述高频电压，在所述固相区域中的所述第4温度及所述第4压力下，从所述第2气体产生等离子体并利用所述等离子体进行溅镀来蚀刻所述加工对象物。
7.根据权利要求6所述的蚀刻方法，其中所述第2压力高于所述第1气体的三相点的压力。
8.一种半导体制造装置，具备：处理室；冷却装置，将配置在所述处理室的加工对象物以包含氟原子的第1气体的液化温度以下的温度冷却；电源，对所述处理室供给高频电压；以及控制电路，交替地切换第1动作与第2动作，所述第1动作中，不供给所述高频电压地导入所述第1气体，所述第2动作中，导入不同于所述第1气体的在所述温度下为气体状态的第2气体，并供给所述高频电压。
9.根据权利要求8所述的半导体制造装置，还具备照射光的光源。
10.根据权利要求8或9所述的半导体制造装置，其中所述第1气体包含由组成式CxHyFz表示的氟化物气体，C表示碳，H表示氢，F表示氟，x表示1以上的整数，y表示0以上的整数，z表示2以上的整数。
11.根据权利要求8所述的半导体制造装置，其中所述控制电路控制第3动作与第4动作的执行，所述第3动作中，不供给高频电压地导入所述第1气体，所述第4动作中，导入包含氢原子的第3气体，并供给所述高频电压。
12.根据权利要求11所述的半导体制造装置，其中所述控制电路控制第5动作的执行，所述第5动作中，导入不同于所述第3气体的第4气体，并供给所述高频电压。
13.根据权利要求8所述的半导体制造装置，其中所述第1动作包含：第1子动作，不供给所述高频电压地在所述第1气体的气相区域中的第1温度及第1压力下导入所述第1气体；第2子动作，不供给所述高频电压地在比所述第1气体的液相区域中的所述第1温度低的第2温度及第2压力下冷却所述加工对象物；第3子动作，不供给所述高频电压地在比所述第1气体的固相区域中的所述第2温度低的第3温度及第3压力下冷却所述加工对象物；以及第4子动作，不供给所述高频电压地在所述固相区域中的第4温度及低于所述第3压力的第4压力下冷却所述加工对象物。
14.根据权利要求13所述的半导体制造装置，其中所述第2压力高于所述第1气体的三相点的压力。
15.一种半导体装置的制造方法，具备如下工序：准备具备设置在半导体衬底之上的被加工膜的加工对象物；以及交替地切换第1步骤与第2步骤，所述第1步骤中，不供给高频电压地导入包含氟原子的第1气体，在以所述第1气体的液化温度以下的温度冷却的所述加工对象物的表面形成表面层，所述第2步骤中，导入不同于所述第1气体的在所述温度下为气体状态的第2气体，并供给所述高频电压，从所述第2气体产生等离子体并利用所述等离子体进行溅镀来蚀刻所述加工对象物。
16.根据权利要求15所述的制造方法，其中在将所述第1步骤与所述第2步骤交替地切换的工序之后，还具备朝向所述加工对象物照射光而使所述表面层的残留物气化的工序。
17.根据权利要求15或16所述的制造方法，其中所述第1气体包含由组成式CxHyFz表示的氟化物气体，C表示碳，H表示氢，F表示氟，x表示1以上的整数，y表示0以上的整数，z表示2以上的整数。
18.根据权利要求15所述的制造方法，还具备交替地切换第3步骤与第4步骤的工序，所述第3步骤中，不供给高频电压地导入所述第1气体，所述第4步骤中，导入包含氢原子的第3气体，并供给所述高频电压，从而将所述表面层改质。
19.根据权利要求18所述的制造方法，还具备第5步骤，所述第5步骤中，导入不同于所述第3气体的第4气体，并供给所述高频电压来去除所述表面层的改质部的一部分。
20.根据权利要求15所述的制造方法，其中所述第1步骤包含：第1子步骤，不供给所述高频电压地在所述第1气体的气相区域中的第1温度及第1压力下导入所述第1气体；第2子步骤，不供给所述高频电压地在比所述第1气体的液相区域中的所述第1温度低的第2温度及第2压力下冷却所述加工对象物，从而形成所述表面层；第3子步骤，不供给所述高频电压地在比所述第1气体的固相区域中的所述第2温度低的第3温度及第3压力下冷却所述加工对象物；以及第4子步骤，不供给所述高频电压地在所述固相区域中的第4温度及低于所述第3压力的第4压力下冷却所述加工对象物；所述第2步骤中，导入所述第2气体，并供给所述高频电压，在所述固相区域中的所述第4温度及所述第4压力下从所述第2气体产生等离子体并利用所述等离子体进行溅镀来蚀刻所述加工对象物。
21.根据权利要求20所述的制造方法，其中所述第2压力高于所述第1气体的三相点的压力。
CN202010692644.7A 2019-07-18 2020-07-17 蚀刻方法、半导体制造装置、及半导体装置的制造方法 Active CN112242301B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2019132868 2019-07-18
JP2019-132868 2019-07-18
JP2020-042953 2020-03-12
JP2020042953A JP7413093B2 (ja) 2019-07-18 2020-03-12 エッチング方法、半導体製造装置、および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN112242301A true CN112242301A (zh) 2021-01-19
CN112242301B CN112242301B (zh) 2024-03-19

Family

ID=74171525

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010692644.7A Active CN112242301B (zh) 2019-07-18 2020-07-17 蚀刻方法、半导体制造装置、及半导体装置的制造方法

Country Status (2)

Country Link
US (2) US11651969B2 (zh)
CN (1) CN112242301B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117263248A (zh) * 2023-09-20 2023-12-22 湖北工业大学 一种六氟化硫的硫氟资源化利用方法和装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130074769A1 (en) * 2005-12-13 2013-03-28 Lam Research Corporation Apparatus for the deposition of a conformal film on a substrate and methods therefor
US20170194497A1 (en) * 2015-02-05 2017-07-06 International Business Machines Corporation High selectivity nitride removal process based on selective polymer deposition
US20170372916A1 (en) * 2016-06-23 2017-12-28 Tokyo Electron Limited Etching process method
US20180286707A1 (en) * 2017-03-30 2018-10-04 Lam Research Corporation Gas additives for sidewall passivation during high aspect ratio cryogenic etch
WO2019003663A1 (ja) * 2017-06-30 2019-01-03 東京エレクトロン株式会社 エッチング方法およびエッチング装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7262390B2 (en) * 2005-05-23 2007-08-28 Chung Shan Institute Of Science And Technology, Armaments Bureau, M.N.D. Apparatus and adjusting technology for uniform thermal processing
US20130119018A1 (en) * 2011-11-15 2013-05-16 Keren Jacobs Kanarik Hybrid pulsing plasma processing systems
JP6408903B2 (ja) 2014-12-25 2018-10-17 東京エレクトロン株式会社 エッチング処理方法及びエッチング処理装置
US9425041B2 (en) * 2015-01-06 2016-08-23 Lam Research Corporation Isotropic atomic layer etch for silicon oxides using no activation
US9911620B2 (en) * 2015-02-23 2018-03-06 Lam Research Corporation Method for achieving ultra-high selectivity while etching silicon nitride
US9997374B2 (en) 2015-12-18 2018-06-12 Tokyo Electron Limited Etching method
JP6498152B2 (ja) 2015-12-18 2019-04-10 東京エレクトロン株式会社 エッチング方法
JP6568822B2 (ja) 2016-05-16 2019-08-28 東京エレクトロン株式会社 エッチング方法
WO2018186364A1 (ja) * 2017-04-06 2018-10-11 関東電化工業株式会社 ドライエッチングガス組成物及びドライエッチング方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130074769A1 (en) * 2005-12-13 2013-03-28 Lam Research Corporation Apparatus for the deposition of a conformal film on a substrate and methods therefor
US20170194497A1 (en) * 2015-02-05 2017-07-06 International Business Machines Corporation High selectivity nitride removal process based on selective polymer deposition
US20170372916A1 (en) * 2016-06-23 2017-12-28 Tokyo Electron Limited Etching process method
US20180286707A1 (en) * 2017-03-30 2018-10-04 Lam Research Corporation Gas additives for sidewall passivation during high aspect ratio cryogenic etch
WO2019003663A1 (ja) * 2017-06-30 2019-01-03 東京エレクトロン株式会社 エッチング方法およびエッチング装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117263248A (zh) * 2023-09-20 2023-12-22 湖北工业大学 一种六氟化硫的硫氟资源化利用方法和装置

Also Published As

Publication number Publication date
US20230114349A1 (en) 2023-04-13
CN112242301B (zh) 2024-03-19
US20210020450A1 (en) 2021-01-21
US11651969B2 (en) 2023-05-16

Similar Documents

Publication Publication Date Title
US10566209B2 (en) Etching method and workpiece processing method
US10468259B2 (en) Charge-trap layer separation and word-line isolation in a 3-D NAND structure
US9240315B1 (en) CVD oxide surface pre-conditioning by inductively coupled O2 plasma
CN110809817B (zh) 蚀刻方法和蚀刻装置
TWI556305B (zh) 透過介穩氫終止之矽的選擇性蝕刻
US9984892B2 (en) Oxide film removing method, oxide film removing apparatus, contact forming method, and contact forming system
JP6328524B2 (ja) エッチング方法
US10553442B2 (en) Etching method
TW201608605A (zh) 改質處理方法及半導體裝置之製造方法
WO2018110150A1 (ja) 成膜装置及び成膜方法
KR102280572B1 (ko) 플라즈마 처리 방법
TWI817025B (zh) 蝕刻方法、半導體製造裝置及半導體裝置之製造方法
KR20200100555A (ko) 에칭 방법
US20230114349A1 (en) Etching method, semiconductor manufacturing apparatus, and method of manufacturing semiconductor device
JP7071850B2 (ja) エッチング方法
JP2024526209A (ja) 半導体基板の上面及び底面への選択的炭素堆積
CN109390274A (zh) 对被处理体进行处理的方法
JP7145819B2 (ja) エッチング方法
US20220199418A1 (en) Selective Etching with Fluorine, Oxygen and Noble Gas Containing Plasmas
US20240128089A1 (en) Method to selectively etch silicon nitride to silicon oxide using water crystallization
TW202418371A (zh) 使用循環沉積和蝕刻進行高深寬比間隙填充
TW202433596A (zh) 利用水結晶作用相對矽氧化物選擇性蝕刻矽氮化物的方法
JP2024044428A (ja) エッチング方法およびエッチング装置
KR20210124918A (ko) 기판 처리 방법 및 기판 처리 장치
WO2024205686A1 (en) Silicon-and-germanium etching

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant