CN110809817B - 蚀刻方法和蚀刻装置 - Google Patents

蚀刻方法和蚀刻装置 Download PDF

Info

Publication number
CN110809817B
CN110809817B CN201880042529.6A CN201880042529A CN110809817B CN 110809817 B CN110809817 B CN 110809817B CN 201880042529 A CN201880042529 A CN 201880042529A CN 110809817 B CN110809817 B CN 110809817B
Authority
CN
China
Prior art keywords
gas
processing space
etching
space
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880042529.6A
Other languages
English (en)
Other versions
CN110809817A (zh
Inventor
清水昭贵
宇田秀一郎
斋藤刚
加藤大辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN110809817A publication Critical patent/CN110809817A/zh
Application granted granted Critical
Publication of CN110809817B publication Critical patent/CN110809817B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816—Pressure
    • H01J37/32834—Exhausting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67196—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3343—Problems associated with etching
    • H01J2237/3346—Selectivity

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Robotics (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • ing And Chemical Polishing (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

选择性地蚀刻氮化硅膜的方法具有以下的工序：第一工序，将具有氮化硅膜的被处理基板配置在处理空间中；第二工序，向处理空间导入包含H和F的气体；以及第三工序，选择性地向处理空间导入非活性气体的自由基。

Description

蚀刻方法和蚀刻装置
技术领域
本公开涉及一种蚀刻氮化硅(SiN)膜的蚀刻方法和蚀刻装置。
背景技术
近来，在半导体器件的制造过程中进行精细化蚀刻，正在研究例如蚀刻SiN膜的各种蚀刻技术。
在SiN膜的蚀刻中，在SiN膜和SiO2膜等其它膜共存(邻接)的情况下，要求相对于像这样的其它膜具有高选择性。对于这样的要求，在专利文献1中提出以下一种技术：通过将基板加热至60℃以上，并向基板供给HF气体，来针对热氧化膜以高选择比蚀刻SiN膜。另外，在专利文献2中，提出了以下一种技术：将HF气体、F2气体、非活性气体、O2气体在激励状态下供给到腔室，相对于SiO2膜以高选择比蚀刻SiN膜。
现有技术文献
专利文献
专利文献1：日本特开2008-187105号公报
专利文献2：日本特开2015-73035号公报
发明内容
发明要解决的问题
本公开提供一种不使用专用的装置且不产生表面氧化就能够选择性地蚀刻氮化硅(SiN)膜的技术。
用于解决问题的方案
本公开的一个方式所涉及的蚀刻方法是选择性地蚀刻氮化硅膜的方法，该方法具有以下的工序：第一工序，将具有所述氮化硅膜的被处理基板配置在处理空间中；第二工序，向所述处理空间导入包含H和F的气体；以及第三工序，向所述处理空间选择性地导入非活性气体的自由基。
发明的效果
根据本公开，提供一种不使用专用的装置且不产生表面氧化就能够选择性地蚀刻氮化硅(SiN)膜的技术。
附图说明
图1是表示通过模拟求出利用HF蚀刻SiN膜的反应过程的各个反应阶段的势能的结果的图。
图2是通过模拟比较示出利用HF蚀刻SiN膜的反应过程和利用HF蚀刻SiO2膜的反应过程中的活化能ΔEa和生成能量ΔE的图。
图3是概要性地示出在SiN膜的蚀刻中使用的处理系统的一例的局部截面俯视图。
图4是概要性地示出作为工艺模块搭载于图3的处理系统中的SiN膜的蚀刻装置的一例的截面图。
图5A是概要性地示出图4的蚀刻装置的分隔板的结构的图，是从处理空间观察分隔板得到的图。
图5B是概要性地示出图4的蚀刻装置的分隔板的结构的图，是图5A的V-V线的截面图。
图6A是概要性地示出图4的蚀刻装置的隔热板的结构的图，是从处理空间观察隔热板得到的图。
图6B是概要性地示出图4的蚀刻装置的隔热板的结构的图，是图6A的VI-VI线的截面图。
图7是表示本公开的一个实施方式所涉及的SiN膜的蚀刻方法的一例的流程图。
图8是表示本公开的一个实施方式所涉及的SiN膜的蚀刻方法的一例的时序图。
具体实施方式
下面参照附图对实施方式进行说明。
<SiN膜蚀刻的概要>
首先，对本实施方式的SiN膜的化学蚀刻的概要进行说明。
在SiN膜的蚀刻中，HF等氟系气体作为蚀刻气体是有效的，通过与蚀刻气体之间的反应生成SiNF，由此能够进行蚀刻。但是，在仅为HF气体的单一气体的情况下，如上述的专利文献1那样需要高压。另外，如上述专利文献2那样，当为了提高相对于SiO2膜的选择比而添加O2气体时，担心产生表面氧化。
因此，对不产生这样的问题地使用HF气体来蚀刻SiN膜的方法进行了研究。
首先，对在SiN+HF反应中控速的活性络合物的势能的模拟结果进行说明。图1示出将SiN膜和HF气体独立存在时的能量设为0eV并求出蚀刻反应过程的各个反应阶段的势能的结果。如该图所示，可知从SiN+HF的状态起变为SiNF+NH3的生成能量ΔE为-1.08eV，反应的活化能ΔEa为+0.06eV。
由此，认为在使HF气体吸附到SiN膜后，通过赋予作为活化能ΔEa的值的+0.06eV以上的能量，不设为如专利文献1那样的高压条件，就使SiN膜的蚀刻反应进行。
为了以不对膜带来损伤地在化学上使上述蚀刻反应进行，有效的是，通过高能量下损伤小的Ar自由基这样的非活性气体(稀有气体)的自由基来提供能量。
另一方面，对热氧化膜(SiO2)也同样，根据蚀刻反应过程的各个反应阶段的势能，来对在SiO2+HF中控速的活性络合物的势能进行模拟。在图2中示出将该结果与SiN的情况进行比较后的情况。如该图所示，SiO2+HF的反应的活化能ΔEa+0.8eV和SiN+HF的+0.06eV相比较相差特别大。另外，生成能量ΔE-0.4eV也比SiN+HF情况下的-1.08eV更大。即，可知在为SiO2膜的情况下，难以被HF气体蚀刻，能够相对于SiO2膜以高选择比蚀刻SiN膜。另外，针对有可能与SiN膜共存的其它膜，例如Si膜、SiGe膜、W膜、TiN膜、TaN膜等也同样明确出难以被HF气体蚀刻，能够相对于这些膜以高选择比蚀刻SiN膜。
因此，在本实施方式中，实施向配置有具有SiN膜的被处理基板的处理空间导入如HF气体这样的包含H和F的气体的步骤、以及向处理空间选择性地导入非活性气体的自由基的步骤，来蚀刻SiN膜。能够通过以规定次数重复这些步骤来调整蚀刻深度(量)。此时，作为蚀刻气体，不包含O2气体，因此能够抑制SiN膜和其它膜的表面氧化。另外，通过照射非活性气体的自由基来提供能量，由此不使用高压条件的专用装置就能够进行蚀刻，而且能够相对于其它膜以高选择比蚀刻SiN膜。
以下详细地进行说明。
<在SiN膜蚀刻中使用的处理系统的一例>
首先，对在SiN膜的蚀刻中使用的处理系统的一例进行说明。图3是概要性地示出一个实施方式所涉及的、在SiN膜的蚀刻方法中使用的处理系统的一例的局部截面俯视图。
如图3所示，处理系统10具备搬入搬出部11、传递模块12、多个工艺模块13。搬入搬出部11保管多个晶圆W并进行晶圆W的搬入搬出。传递模块12为同时搬送两张晶圆W的搬送室。工艺模块13对从传递模块12搬入来的晶圆W实施SiN膜蚀刻处理、热处理。各工艺模块13和传递模块12的内部维持为真空气氛。
在处理系统10中，利用被内置于传递模块12中的搬送臂14搬送被保管于搬入搬出部11中的晶圆W，并分别在配置于工艺模块13的内部的两个载置台15上各载置一张该晶圆W。接着，在处理系统10中，在通过工艺模块13对被载置于载置台15的各晶圆W实施SiN膜蚀刻处理、热处理后，利用搬送臂14将处理完毕的晶圆W搬出至搬入搬出部11。
搬入搬出部11具有加载埠17、加载模块18、两个加载互锁模块19以及冷却存储室20。加载埠17作为收容多个晶圆W的容器FOUP(前开式晶圆盒)16的载置台发挥功能。加载模块18从被载置于各加载埠17的FOUP 16接受所保管的晶圆W，或者将被工艺模块13实施了规定的处理后的晶圆W交接至FOUP 16。为了在加载模块18和传递模块12之间交接晶圆W，加载互锁模块19暂时性地保持晶圆W。冷却储存室20冷却被实施了热处理的晶圆W。
加载模块18由内部呈大气压气氛的矩形的壳体构成，在构成该矩形的长边的一侧面并列地设置多个加载埠17。加载模块18在内部还具有能够沿该矩形的长边方向移动的搬送臂(未图示)。该搬送臂从载置于各加载埠17的FOUP16向加载互锁模块19搬入晶圆W，或者，从加载互锁模块19向各FOUP 16搬出晶圆W。
为了将被载置于大气压气氛的各加载埠17的FOUP 16所收容的晶圆W交接至内部为真空气氛的工艺模块13，各加载互锁模块19暂时性地保持晶圆W。各加载互锁模块19具有保持两张晶圆W的缓冲板21。另外，各加载互锁模块19具有用于确保相对于加载模块18的气密性的闸阀22a和用于确保相对于传递模块12的气密性的闸阀22b。加载互锁模块19还通过配管与未图示的气体导入系统和气体排气系统连接，加载互锁模块19的内部能够在大气压气氛和真空气氛之间切换。
传递模块12将未处理的晶圆W从搬入搬出部11搬入工艺模块13，将处理完毕的晶圆W从工艺模块13搬出至搬入搬出部11。传递模块12由内部为真空气氛的矩形的壳体构成。传递模块12包括两个搬送臂14、旋转台23、旋转载置台24以及导向轨25。搬送臂14保持两张晶圆W并进行移动。旋转台23以使两个搬送臂14可旋转的方式支承两个搬送臂14。旋转载置台24用于搭载旋转台23。导向轨25以使旋转载置台24能够沿传递模块12的长边方向移动的方式引导旋转载置台24。另外，传递模块12经由闸阀22a、22b，还经由后述的各闸阀26，连接到搬入搬出部11的加载互锁模块19和各工艺模块13。在传递模块12中，搬送臂14从加载互锁模块19向各工艺模块13搬送两张晶圆W。另外，搬送臂14将被实施了处理的两张晶圆W从各工艺模块13向其它工艺模块13、加载互锁模块19搬出。
在处理系统10中，各工艺模块13执行SiN膜蚀刻、热处理中的任一个。即，六个工艺模块13中的规定个数用于SiN膜蚀刻，剩余部分用于去除SiN膜蚀刻后的残渣的热处理。根据各自的处理时间来适当地决定SiN膜蚀刻用的工艺模块13和热处理用的工艺模块13的数量。
处理系统10具有控制部27。控制部27具有：主控制部，其具有控制处理系统10的各结构要素的动作的CPU；输入装置(键盘、鼠标等)；输出装置(打印机等)；显示装置(显示器等)；以及存储装置(存储介质)。控制部27的主控制部例如基于内置于存储装置中的存储介质或安装于存储装置中的存储介质所存储的处理制程来使处理系统10执行规定的动作。
<蚀刻装置>
接着，对作为工艺模块13搭载于上述处理系统10中的、实施一个实施方式所涉及的SiN膜的蚀刻方法的蚀刻装置的一例进行说明。图4是概要性地示出图3的处理系统的工艺模块13中的SiN膜的蚀刻装置的一例的截面图。
如图4所示，作为实施SiN膜的蚀刻处理的蚀刻装置的工艺模块13具备收容晶圆W的密闭结构的处理容器28。处理容器28例如由铝或铝合金构成，其上端开放，处理容器28的上端被作为顶部的盖体29封闭。在处理容器28的侧壁部28a设置晶圆W的搬出搬入口30，该搬出搬入口30能够被上述的闸阀26打开关闭。
另外，在处理容器28的内部的底部配置有如上述那样分别各将一张晶圆W以水平状态载置的两个载置台15(只图示出一个)。载置台15通过升降机构33进行升降。载置台15呈大致圆柱状，具有直接载置晶圆W的载置板34和支承载置板34的基底块35。在载置板34的内部设置有用于对晶圆W进行温度调节的温度调节机构36。将温度调节机构36例如设为供温度调节用介质(例如水或制热剂(ガルデン))循环的管路(未图示)。通过在该管路内流动的温度调节用介质和晶圆W之间进行热交换来进行晶圆W的温度调整。升降机构33配置在处理容器28的外部，具有使两个载置台15统一地升降的致动器等。另外，将晶圆W向处理容器28的内部搬出搬入时使用的多个升降销(未图示)以相对于载置板34的上表面可突出或退回的方式设置于载置台15。
处理容器28的内部被分隔板37(在后文叙述详情)分隔为上方的等离子体生成空间P和下方的处理空间S。等离子体生成空间P为生成等离子体的空间，处理空间S为晶圆W吸附蚀刻气体以进行自由基处理的空间。在处理容器28的外部设置有非活性气体供给源61，其向等离子体生成空间P供给等离子体生成用的非活性气体，例如Ar气体；以及蚀刻气体供给源62，其向处理空间S供给蚀刻气体，例如HF气体。从蚀刻气体供给源62除了供给蚀刻气体之外，也可以供给作为稀释气体等发挥功能的Ar气体、N2气体等非活性气体。另外，处理容器28的底部与排气机构39连接。排气机构39具有真空泵，进行处理空间S的内部的排气。
另外，作为工艺模块13搭载的蚀刻装置构成为使用RF天线的电感耦合型的等离子体蚀刻装置。作为处理容器28的顶部的盖体29例如由圆形的石英板形成，构成为电介质窗。在盖体29之上形成有用于在处理容器28的等离子体生成空间P中生成电感耦合等离子体的环状的RF天线40，RF天线40经由匹配器41与高频电源42连接。高频电源42以规定的输出值输出适于通过电感耦合的高频放电来生成等离子体的规定频率(例如13.56MHz以上)的高频电力。匹配器41具有用于进行高频电源42侧的阻抗和负载(RF天线40、等离子体)侧的阻抗的匹配的电抗可变的匹配电路(未图示)。
图5A和图5B是概要性地示出图4中的分隔板37的结构的图。图5A是从基板处理空间侧观察分隔板得到的图，图5B是图5A的V-V线的截面图。
如图5A和图5B所示，分隔板37至少具有两个板状构件43和板状构件44。板状构件43和板状构件44形成与处理容器28的水平截面形状相应的形状，在本例中，如图5所示形成大致椭圆状。从等离子体生成空间P朝向处理空间S，板状构件43和板状构件44以重叠方式配置。在板状构件43与板状构件44之间配置用于将两者维持为规定的间隔的间隔物45。在板状构件43和板状构件44形成朝向重叠方向贯通的多个狭缝46和狭缝47。多个狭缝46和狭缝47均并列地配置，狭缝46和狭缝47配置为在从处理空间S观察分隔板37时彼此不重叠。此外，狭缝46和狭缝47也可以形成为格子状，在该情况下，狭缝46和狭缝47也配置为在从处理空间S观察时彼此不重叠。另外，也可以在板状构件43和板状构件44形成有多个贯通孔来代替狭缝46和狭缝47。板状构件43和板状构件44由绝缘体、例如石英玻璃构成。
分隔板37抑制当在等离子体生成空间P中生成电感耦合等离子体时等离子体中的离子从等离子体生成空间P透过到处理空间S，作为所谓的离子阱发挥功能。即，如上述的那样，配置为各狭缝46与各狭缝47不重叠，由此形成迷宫构造，阻止各向异性地(直进地)移动的离子的移动，另一方面，使各向同性地移动的自由基透过分隔板37。等离子体生成空间P被形成为远程等离子体区域，经由分隔板37能够选择性地只使Ar自由基(Ar*)等非活性自由基向处理空间S透过，降低离子存在于处理空间S中的可能性。由此，能够减少由于离子撞击晶圆W而产生的损伤。另外，分隔板37切断从等离子体放射出的真空紫外光，从而能够防止由于真空紫外光而晶圆W的表层改质。
在分隔板37之下以与晶圆W相向的方式设置有隔热板48。由于重复等离子体生成空间P中的等离子体生成而在分隔板37中蓄积热，因此隔热板48用于抑制该热对处理空间S的自由基分布带来影响。
图6A和图6B是概要性地示出图4的隔热板的结构的图。图6A是从处理空间S观察隔热板48得到的图，图6B是图6A的VI-VI线的截面图。此外，为了容易理解，在图6B中还画出分隔板37。
如图6A和图6B所示，隔热板48与板状构件43和板状构件44同样地呈与处理容器28的水平截面形状相应的形状，在本例中呈大致椭圆状。
在隔热板48形成有从等离子体生成空间P朝向处理空间S贯通的多个狭缝49(自由基通路)。各狭缝49设置为与板状构件44的各狭缝47对应。另外，各狭缝49的截面形状呈从等离子体生成空间P向处理空间S扩径的形状。此外，也可以形成多个扩径的贯通孔来代替狭缝49。
隔热板48由作为导热率高的材料的金属、例如铝或铝合金构成，包括各狭缝49的表面在内的整面被电介质、例如硅化合物或钇化合物覆盖。另外，隔热板48形成为比分隔板37的板状构件44大，构成周缘部的凸缘部48a埋设于处理容器28的侧壁部28a中。
在隔热板48中的狭缝49之间形成有大量的气体喷出口52。大量的气体喷出口52以与晶圆W相向的方式分布。气体喷出口52从形成于隔热板48内的气体通路53延伸至隔热板48的下表面，气体通路53经由配管与蚀刻气体供给源62连接。蚀刻气体、例如HF气体被从各气体喷出口52朝向处理空间S均匀地喷出，并被吸附在晶圆W上。即，隔热板48作为用于喷出蚀刻气体的喷淋头发挥功能。
此外，蚀刻气体也可以从处理容器28的侧壁部28a直接导入处理空间S。例如在隔热板48为硅等难以加工的材料的情况下，使用这样的蚀刻气体导入方式。在凸缘部48a中埋设有冷却机构50，例如制冷剂流路、冷却器、珀耳帖元件。
对于工艺模块13中的实施热处理的热处理装置，虽然没有图示详情，但如图3所示，与进行SiN膜的蚀刻处理的蚀刻装置同样地在处理容器内配置有两个载置台15。但与进行SiN膜的蚀刻处理的蚀刻装置不同，不具有等离子体生成机构，为向处理容器内供给非活性气体、并通过设置于载置台15内的加热器将载置于载置台15上的晶圆W加热成规定温度的结构。通过加热蚀刻后的晶圆W，来去除晶圆W上的蚀刻残渣或反应生成物。
<SiN膜的蚀刻方法>
接着，对由上述处理系统10实施的本实施方式所涉及的SiN膜的蚀刻方法的一例进行说明。
图7是表示SiN膜的蚀刻方法的一例的流程图，图8是该方法的时序图。
首先，将形成有SiN膜的晶圆搬入工艺模块13中的蚀刻SiN膜的蚀刻装置(步骤1)。此时，首先，通过加载模块18的搬送臂从FOUP 16取出形成有SiN膜的晶圆W，并搬入加载互锁模块19。接着，在对加载互锁模块19进行抽真空之后，通过传递模块12的搬送臂14将加载互锁模块19内的晶圆W搬入该蚀刻装置。
作为蚀刻对象的SiN膜是使用SiH4气体、SiH2Cl2、Si2Cl6等硅烷系气体和NH3气体、N2气体等含氮气体通过热CVD、等离子体CVD、ALD等进行成膜而得到的，在膜中包含有氢。
接着，使处理容器28内的温度稳定化(步骤2，图8的(1))。此时，向处理容器28内导入N2气体等非活性气体，使处理容器28内的压力上升，并在被温度调节机构36调整为规定温度的载置台15上将晶圆W保持规定时间。此时，向处理容器28内导入非活性气体，来使处理容器28内的压力例如成为2000mTorr(266Pa)。另外，例如将载置台15上的晶圆W的保持时间设为30sec，晶圆温度优选为-15℃～35℃，例如将其设为15℃。此时，为了使压力上升，向处理容器28内导入N2气体等。N2气体的流量设为500sccm～1500sccm左右，例如750sccm。
接着，通过在处理容器28内进行抽真空，进行处理容器28内的吹扫(步骤3，图8的(2))。通过抽真空，能够简单地以短时间进行处理容器28内的气体的吹扫。此时的时间例如为10sec。此外，关于此时的处理容器28内的吹扫，也可以通过向处理容器28内供给吹扫气体例如Ar气体等非活性气体代替抽真空来进行该吹扫。另外，可以并用抽真空和吹扫气体的供给。在并用的情况下，可以同时地进行抽真空和吹扫气体的供给，也可以依次进行抽真空和吹扫气体的供给。
接着，从蚀刻气体供给源62向处理空间S导入例如作为蚀刻气体的HF气体(步骤4，图8的(3))。此时，处理容器28内的压力优选为10mTorr～1500mTorr(1.33Pa～200Pa)，例如将其设为1000mTorr(133Pa)的低压。由此，HF气体被吸附于晶圆W表面的SiN膜。此时的时间优选为5sec～60sec，例如是60sec。作为蚀刻气体的HF气体的流量优选为50sccm～1000sccm，例如设为500sccm。可以在供给蚀刻气体的同时，将Ar气体、N2气体等非活性气体作为稀释气体供给。另外，作为蚀刻气体例示了HF，但只要能够使H和F吸附于SiN膜即可，因此不限于HF气体，只要为包含H和F的气体即可。作为包含H和F的其它气体，例如能够举出如CHF3、CH2F2、CH3F这样的CxHyFz系气体，如SiH3F、SiH2F2、SiHF3这样的SiHxFy系气体等。另外，作为包含H和F的气体，不限于单独的气体，可以是含有H的气体和含有F的气体的两种以上的气体，例如H2、NH3、H2O等和F2、ClF3、CF4等的组合。蚀刻气体从蚀刻气体供给源62自隔热板48的气体通路53和气体喷出口52均匀地供给到晶圆W。此外，如上述的那样，蚀刻气体也可以从处理容器28的侧壁部28a导入处理空间S。
接着，通过在处理容器28内进行抽真空，进行处理容器28内的吹扫，来从处理空间S内排出蚀刻气体(步骤5，图8的(4))。该步骤与步骤2的吹扫同样地，通过抽真空能够简单地以短时间进行处理容器28内的气体的吹扫。此时的时间优选为5sec～30sec，例如是5sec。此外，此时的处理容器28内的吹扫和步骤2同样地，也可以通过向处理容器28内供给吹扫气体代替抽真空来进行该吹扫。另外，也可以并用抽真空和吹扫气体的供给，在并用的情况下，可以同时进行抽真空和吹扫气体的供给，也可以依次地进行抽真空和吹扫气体的供给。
接着，在等离子体生成空间P中生成非活性气体、例如Ar气体的等离子体，并选择性地只将Ar自由基(Ar*)导入处理空间S(步骤6、图8的(5))。由此，Ar自由基照射到晶圆W，进行Ar自由基处理。此时，从非活性气体供给源61向等离子体生成空间P导入非活性气体、例如Ar气体，并从高频电源42向RF天线40供给规定频率的高频电力，由此在等离子体生成空间P中生成电感耦合等离子体。此时的RF功率优选为350W～1000W，例如设为650W。另外，处理容器28内的压力优选为0.01Torr～1Torr(1.33Pa～133Pa)，例如设为0.1Torr(13.3Pa)。
在等离子体生成空间P中生成的电感耦合等离子体通过以彼此不重叠的方式形成于构成分隔板37的板状构件43和板状构件44并构成迷宫结构的狭缝46及47。而且，在通过狭缝46和47的期间，各向异性地(直进地)移动的离子的移动被阻止而失活，只有各向同性地移动的自由基供给至处理空间S。由此，能够减少由于离子撞击晶圆W而产生的损伤，并能够以高能量选择性地只将低损伤的非活性气体自由基、例如Ar自由基(Ar*)导入处理空间，从而非活性气体自由基供给(照射)于晶圆W。
通过像这样向晶圆W供给高能量的非活性气体自由基、例如Ar自由基(Ar*)，来提供吸附于晶圆W的SiN膜表面的HF气体(包含H和F的气体)与SiN的蚀刻反应的活化能ΔEa以上的能量。因而，使SiN膜的蚀刻反应进展。该步骤的时间优选为5sec～60sec，例如是30sec。
作为此时的非活性气体，不限于Ar气体，能够使用He气体、Kr气体、Ne气体、Xe气体等其它非活性气体。另外，关于非活性气体、例如Ar气体的流量，针对等离子体生成空间P为50sccm～1000sccm，例如设为120sccm。另外，优选也向处理空间S供给非活性气体，优选为50sccm～1000sccm，例如供给80sccm的非活性气体。
接着，通过在处理容器28内进行抽真空，来进行处理容器28内的吹扫，从处理空间S内排出残留的气体(步骤7，图8的(6))。该步骤与步骤2的吹扫同样地通过抽真空能够简单地以短时间进行处理容器28内的气体的吹扫。此时的时间优选为5sec～30sec，例如是5sec。此外，关于此时的处理容器28内的吹扫，也可以与步骤2同样地通过向处理容器28内供给吹扫气体代替抽真空来进行该吹扫。另外，也可以并用抽真空和吹扫气体的供给，在并用的情况下，可以同时进行抽真空和吹扫气体的供给，也可以依次进行抽真空和吹扫气体的供给。
可以通过上述步骤1～步骤7结束SiN膜的蚀刻。也可以在将上述步骤4～步骤7以规定次(多次)重复后结束蚀刻。通过重复这些，能够根据该重复次数来调整SiN膜的蚀刻深度(量)。在本实施方式中一次蚀刻的蚀刻量约为1.2nm，因而例如为了蚀刻10nm，需要重复八次上述蚀刻。
在以上的蚀刻的途中和/或结束后，优选进行一次或多次热处理。由此，能够去除蚀刻残渣和反应生成物。能够通过作为工艺模块13搭载的热处理装置来进行该热处理。该热处理优选的是，在非活性气体气氛中将压力设为1Torr～3Torr(133Pa～400Pa)左右，将温度设为120℃～300℃、例如190℃来进行。
由内置于传递模块12中的搬送臂14将蚀刻后的晶圆W搬送至加载互锁模块19，在使加载互锁模块19成为大气气氛后，由加载模块18的搬送臂使加载互锁模块19内的晶圆W返回FOUP 16。
根据本实施方式，向处理空间导入如HF气体那样的包含H和F的气体，并使该气体吸附于SiN膜的表面，接着向处理空间选择性地导入非活性气体自由基，使该非活性气体自由基照射于晶圆。由此，能够提供比SiN膜的由包含H和F的气体引发的蚀刻反应的活化能高的能量，来蚀刻SiN膜。而且，通过以规定次重复这些工序，能够以期望的深度(量)蚀刻SiN膜。
像这样通过不包含O2气体的气体系进行蚀刻，因此不产生SiN膜的表面氧化的问题。另外，通过照射非活性气体的自由基提供比蚀刻反应的活化能高的能量来使蚀刻进展，因此不设为高压条件就能够进行蚀刻。另外，在利用如HF气体那样的包含H和F的气体作为蚀刻气体进行蚀刻的情况下，SiN膜的蚀刻反应的活化能比SiO2膜等和SiN膜共存的其它膜的活化能低。因此，能够相对于其它膜以高选择比蚀刻SiN膜。
实际使用HF气体和Ar自由基(Ar*)以晶圆温度15℃通过上述方法来蚀刻了使用DCS(SiH2Cl2)而成膜的SiN膜(DCS-SiN膜)和热氧化膜。其结果是，DCS-SiN膜的蚀刻量为33.9nm，热氧化膜的蚀刻量为0.1nm以下。即，确认出SiN膜相对于SiO2膜的选择比为100以上。
同样地，关于SiN膜相对于Si膜、SiGe膜、W膜、TiN膜、TaN膜的选择比，在Si膜和SiGe膜的情况下为15～20左右，在W膜的情况下为5～20左右，在TiN膜和TaN膜的情况下为100以上。
根据以上确认出，通过本实施方式能够相对于有可能与SiN膜共存的SiO2膜、Si膜、SiGe膜、W膜、TiN膜、TaN膜以高选择比蚀刻SiN膜。
<其它应用>
以上对实施方式进行了说明，但应该认为的是本次公开的实施方式的全部的点均是例示性的而非限制性的。上述的实施方式可以不脱离所附的权利要求书和其主旨地通过各种方式进行省略、置换、变更。
例如，在上述实施方式中示出了如下的例子：利用分隔板分隔处理容器，通过将在上部的等离子体生成空间生成的等离子体中的非活性气体自由基导入下部的处理空间来向晶圆照射非活性自由基。但是，不限于此，例如可以是将在与处理空间分离的远程等离子体区域形成的等离子体中的非活性气体自由基经由波导路导入处理空间的装置。
另外，在上述实施方式中，生成电感耦合等离子体作为等离子体，但等离子体可以为电容耦合等离子体，也可以为微波等离子体。
附图标记说明
13：工艺模块(蚀刻装置)；15：载置台；28：处理容器；37：分隔板；39：排气机构；40：RF天线；42：高频电源；46、47、49：狭缝；61：非活性气体供给源；62：蚀刻气体供给源；P：等离子体生成空间；S：处理空间；W：晶圆(被处理基板)。

Claims (18)

1.一种选择性地蚀刻氮化硅膜的方法，所述方法具有以下工序：
第一工序，将具有所述氮化硅膜的被处理基板配置在处理空间中；
第二工序，向所述处理空间导入不包含O2气体且包含H和F的气体；以及，
第三工序，经由具有至少包括形成有多个第一狭缝的第一板状构件和形成有多个第二狭缝的第二板状构件的离子阱机构的分隔板，选择性地向所述处理空间导入非活性气体的自由基，来选择性地蚀刻所述氮化硅膜，
其中，所述多个第一狭缝和所述多个第二狭缝配置为在从所述处理空间观察所述分隔板时彼此不重叠，
通过具有所述离子阱机构的所述分隔板来分隔处理容器，由此在所述分隔板的下部形成所述处理空间，在所述分隔板的上部形成等离子体生成空间，在所述处理空间中配置所述被处理基板，
在所述分隔板之下包括与所述被处理基板相向的隔热板，所述隔热板包括埋设于所述处理容器的侧壁部的凸缘部，在所述凸缘部中埋设有冷却机构，来抑制在所述分隔板中蓄积的热对所述处理空间的自由基分布带来影响。
2.根据权利要求1所述的方法，其特征在于，
在所述被处理基板的处理期间多次重复所述第二工序和所述第三工序。
3.根据权利要求1所述的方法，其特征在于，
包含所述H和F的气体为HF气体。
4.根据权利要求1所述的方法，其特征在于，
在所述第二工序之后和所述第三工序之后还具有吹扫所述处理空间的工序。
5.根据权利要求4所述的方法，其特征在于，
通过对所述处理空间内抽真空来进行吹扫所述处理空间内的工序。
6.根据权利要求4所述的方法，其特征在于，
通过向所述处理空间内导入非活性气体来进行吹扫所述处理空间内的工序。
7.根据权利要求4所述的方法，其特征在于，
通过向所述处理空间内导入非活性气体和对所述处理空间内抽真空来进行吹扫所述处理空间内的工序。
8.根据权利要求1所述的方法，其特征在于，
在所述等离子体生成空间中生成非活性气体的等离子体，通过所述离子阱机构捕获该等离子体中的离子，并且将等离子体中的自由基导入所述处理空间，来实施所述第三工序。
9.根据权利要求1所述的方法，其特征在于，
作为形成所述自由基的非活性气体，使用Ar气体、He气体、Kr气体、Ne气体以及Xe气体中的任一种气体。
10.根据权利要求1所述的方法，其特征在于，
将所述被处理基板的温度设为-15℃～35℃来进行所述第二工序和所述第三工序。
11.根据权利要求1所述的方法，其特征在于，
将压力设为1.33Pa～200Pa的范围来进行所述第二工序。
12.根据权利要求1所述的方法，其特征在于，
将压力设为1.33Pa～133Pa的范围来进行所述第三工序。
13.根据权利要求1所述的方法，其特征在于，
在重复所述第二工序和所述第三工序的中途和/或这些工序之后，进行一次或多次热处理，来去除蚀刻残渣和反应生成物。
14.根据权利要求1所述的方法，其特征在于，
在所述被处理基板中，从包括SiO2膜、Si膜、SiGe膜、W膜、TiN膜、TaN膜的组中选择出的至少一种与氮化硅膜共存，相对于所述共存的膜选择性地蚀刻氮化硅膜。
15.一种选择性地蚀刻氮化硅膜的装置，所述装置具有：
处理容器；
分隔板，其将所述处理容器分隔为上部的等离子体生成空间和下部的处理空间；
离子阱机构，其设置于所述分隔板，用于捕获离子并使自由基通过，所述离子阱机构至少包括形成有多个第一狭缝的第一板状构件和形成有多个第二狭缝的第二板状构件；
第一气体供给源，其用于向所述等离子体生成空间供给非活性气体；
等离子体生成机构，其用于在所述等离子体生成空间中生成非活性气体的等离子体；
载置台，其设置于所述处理空间中，用于载置被处理基板；
第二气体供给源，其用于向所述处理空间供给包含H和F的气体；
排气机构，其对所述处理容器内进行真空排气；以及
控制部，其进行控制以执行以下工序：第一工序，将具有所述氮化硅膜的被处理基板配置在所述处理空间中；第二工序，向所述处理空间导入不包含O2气体且包含H和F的气体；以及第三工序，在所述等离子体生成空间中生成等离子体，通过所述离子阱机构捕获该等离子体中的离子并且将等离子体中的自由基向所述处理空间的所述被处理基板供给，来选择性地蚀刻所述氮化硅膜，
其中，所述多个第一狭缝和所述多个第二狭缝配置为在从所述处理空间观察所述分隔板时彼此不重叠，
在所述分隔板之下包括与所述被处理基板相向的隔热板，所述隔热板包括埋设于所述处理容器的侧壁部的凸缘部，在所述凸缘部中埋设有冷却机构，来抑制在所述分隔板中蓄积的热对所述处理空间的自由基分布带来影响。
16.根据权利要求15所述的装置，其特征在于，
所述控制部进行控制，以在所述被处理基板的处理期间多次重复所述第二工序和所述第三工序。
17.根据权利要求15所述的装置，其特征在于，
包含所述H和F的气体为HF气体。
18.根据权利要求15所述的装置，其特征在于，
包含所述H和F的气体经由所述隔热板导入所述处理空间。
CN201880042529.6A 2017-06-30 2018-05-11 蚀刻方法和蚀刻装置 Active CN110809817B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-128222 2017-06-30
JP2017128222A JP6929148B2 (ja) 2017-06-30 2017-06-30 エッチング方法およびエッチング装置
PCT/JP2018/018364 WO2019003663A1 (ja) 2017-06-30 2018-05-11 エッチング方法およびエッチング装置

Publications (2)

Publication Number Publication Date
CN110809817A CN110809817A (zh) 2020-02-18
CN110809817B true CN110809817B (zh) 2024-03-15

Family

ID=64741426

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880042529.6A Active CN110809817B (zh) 2017-06-30 2018-05-11 蚀刻方法和蚀刻装置

Country Status (7)

Country Link
US (1) US11443952B2 (zh)
JP (1) JP6929148B2 (zh)
KR (1) KR102576634B1 (zh)
CN (1) CN110809817B (zh)
SG (1) SG11201913310RA (zh)
TW (1) TWI791540B (zh)
WO (1) WO2019003663A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7120098B2 (ja) * 2019-03-19 2022-08-17 新東工業株式会社 テトラヒドロほう酸塩の製造装置、及びテトラヒドロほう酸塩の製造方法
JP7221115B2 (ja) * 2019-04-03 2023-02-13 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP7413093B2 (ja) * 2019-07-18 2024-01-15 キオクシア株式会社 エッチング方法、半導体製造装置、および半導体装置の製造方法
US11651969B2 (en) * 2019-07-18 2023-05-16 Kioxia Corporation Etching method, semiconductor manufacturing apparatus, and method of manufacturing semiconductor device
US20220336194A1 (en) * 2019-09-17 2022-10-20 Tokyo Electron Limited Plasma processing apparatus
JP7394694B2 (ja) * 2019-09-17 2023-12-08 東京エレクトロン株式会社 プラズマ処理装置
JP7030858B2 (ja) 2020-01-06 2022-03-07 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置およびプログラム
JP7323476B2 (ja) * 2020-02-19 2023-08-08 住友電気工業株式会社 半導体装置の製造方法
JP2021153141A (ja) * 2020-03-24 2021-09-30 東京エレクトロン株式会社 基板処理方法及び基板処理装置
CN111900075A (zh) * 2020-06-22 2020-11-06 中国科学院微电子研究所 一种氮化硅膜及其沉积方法、半导体器件
JP7174016B2 (ja) 2020-07-16 2022-11-17 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7450512B2 (ja) * 2020-10-07 2024-03-15 東京エレクトロン株式会社 基板処理方法及び基板処理装置
KR20220097202A (ko) * 2020-12-31 2022-07-07 세메스 주식회사 기판 처리 방법 및 기판 처리 장치
CN115298803A (zh) * 2021-02-19 2022-11-04 株式会社日立高新技术 蚀刻方法以及蚀刻装置
CN117157734A (zh) 2022-03-29 2023-12-01 株式会社国际电气 衬底处理方法、半导体器件的制造方法、程序及衬底处理装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258426A (ja) * 2006-03-23 2007-10-04 Tokyo Electron Ltd プラズマエッチング方法
KR20140024316A (ko) * 2011-03-14 2014-02-28 어플라이드 머티어리얼스, 인코포레이티드 Ｓｉｎ 필름들의 에칭을 위한 방법들
KR20140051962A (ko) * 2011-07-20 2014-05-02 램 리써치 코포레이션 비활성 가스로부터 형성된 준안정 원자들을 사용한 원자층 에칭
JP2015079877A (ja) * 2013-10-17 2015-04-23 東京エレクトロン株式会社 エッチング装置、エッチング方法、および基板載置機構
KR20160030822A (ko) * 2014-09-11 2016-03-21 가부시키가이샤 히다치 하이테크놀로지즈 플라즈마 처리 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07335612A (ja) 1994-06-13 1995-12-22 Hitachi Ltd 半導体集積回路装置の製造方法
JP4071069B2 (ja) * 2002-08-28 2008-04-02 東京エレクトロン株式会社 絶縁膜のエッチング方法
JP4833878B2 (ja) 2007-01-31 2011-12-07 東京エレクトロン株式会社 基板の処理方法及び基板処理装置
US8119545B2 (en) * 2008-03-31 2012-02-21 Tokyo Electron Limited Forming a silicon nitride film by plasma CVD
US20130045605A1 (en) 2011-08-18 2013-02-21 Applied Materials, Inc. Dry-etch for silicon-and-nitrogen-containing films
US8679982B2 (en) * 2011-08-26 2014-03-25 Applied Materials, Inc. Selective suppression of dry-etch rate of materials containing both silicon and oxygen
US20150132970A1 (en) 2012-05-23 2015-05-14 Tokyo Electron Limited Substrate processing apparatus and substrate processing method
JP2014049466A (ja) * 2012-08-29 2014-03-17 Tokyo Electron Ltd エッチング処理方法及び基板処理装置
JP2015073035A (ja) 2013-10-03 2015-04-16 東京エレクトロン株式会社 エッチング方法
US20150371865A1 (en) * 2014-06-19 2015-12-24 Applied Materials, Inc. High selectivity gas phase silicon nitride removal
JP6426489B2 (ja) 2015-02-03 2018-11-21 東京エレクトロン株式会社 エッチング方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258426A (ja) * 2006-03-23 2007-10-04 Tokyo Electron Ltd プラズマエッチング方法
KR20140024316A (ko) * 2011-03-14 2014-02-28 어플라이드 머티어리얼스, 인코포레이티드 Ｓｉｎ 필름들의 에칭을 위한 방법들
KR20140051962A (ko) * 2011-07-20 2014-05-02 램 리써치 코포레이션 비활성 가스로부터 형성된 준안정 원자들을 사용한 원자층 에칭
JP2015079877A (ja) * 2013-10-17 2015-04-23 東京エレクトロン株式会社 エッチング装置、エッチング方法、および基板載置機構
KR20160030822A (ko) * 2014-09-11 2016-03-21 가부시키가이샤 히다치 하이테크놀로지즈 플라즈마 처리 방법

Also Published As

Publication number Publication date
CN110809817A (zh) 2020-02-18
JP2019012759A (ja) 2019-01-24
SG11201913310RA (en) 2020-01-30
US20210151326A1 (en) 2021-05-20
TWI791540B (zh) 2023-02-11
TW201921482A (zh) 2019-06-01
KR20200019983A (ko) 2020-02-25
WO2019003663A1 (ja) 2019-01-03
US11443952B2 (en) 2022-09-13
JP6929148B2 (ja) 2021-09-01
KR102576634B1 (ko) 2023-09-11

Similar Documents

Publication Publication Date Title
CN110809817B (zh) 蚀刻方法和蚀刻装置
US20210010160A1 (en) Method and apparatus for precleaning a substrate surface prior to epitaxial growth
US20190244803A1 (en) Method of post-deposition treatment for silicon oxide film
US9984892B2 (en) Oxide film removing method, oxide film removing apparatus, contact forming method, and contact forming system
US20100171198A1 (en) Method for manufacturing semiconductor device, semiconductor device, semiconductor manufacturing apparatus and storage medium
CN110783188B (zh) 蚀刻方法和蚀刻装置
KR20110081765A (ko) 기판의 클리닝 방법 및 기판의 클리닝 장치
JP2012238711A (ja) 堆積物除去方法
JP2024020242A (ja) メモリ用途のための垂直トランジスタの作製
JP2022513260A (ja) ３ｄｎａｎｄ応用のためのメモリセルの製造
KR20180116327A (ko) 기판 처리 방법
US11557486B2 (en) Etching method, damage layer removal method, and storage medium
US20130330920A1 (en) Method and apparatus for substrate preclean with hydrogen containing high frequency rf plasma
US20210358761A1 (en) Etching method, method of removing etching residue, and storage medium
CN109923660B (zh) 高压退火及降低湿蚀刻速率
JP7209567B2 (ja) エッチング方法およびエッチング装置
KR20190015132A (ko) 피처리체를 처리하는 방법
US11548804B2 (en) Method and apparatus for processing oxygen-containing workpiece
KR101384590B1 (ko) 반도체 디바이스 제조 방법 및 반도체 디바이스 제조 장치
CN114639602A (zh) 蚀刻方法和蚀刻装置
JP2022094914A (ja) エッチング方法およびエッチング装置
JP2024044428A (ja) エッチング方法およびエッチング装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant