JP7323476B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP7323476B2
JP7323476B2 JP2020026568A JP2020026568A JP7323476B2 JP 7323476 B2 JP7323476 B2 JP 7323476B2 JP 2020026568 A JP2020026568 A JP 2020026568A JP 2020026568 A JP2020026568 A JP 2020026568A JP 7323476 B2 JP7323476 B2 JP 7323476B2
Authority
JP
Japan
Prior art keywords
nitride layer
semiconductor device
gas
manufacturing
etchant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020026568A
Other languages
English (en)
Other versions
JP2021132118A (ja
Inventor
健太 菅原
誠二 寒川
大介 大堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Sumitomo Electric Industries Ltd
Original Assignee
Tohoku University NUC
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC, Sumitomo Electric Industries Ltd filed Critical Tohoku University NUC
Priority to JP2020026568A priority Critical patent/JP7323476B2/ja
Priority to US17/158,382 priority patent/US11488833B2/en
Priority to CN202110176037.XA priority patent/CN113284799A/zh
Publication of JP2021132118A publication Critical patent/JP2021132118A/ja
Application granted granted Critical
Publication of JP7323476B2 publication Critical patent/JP7323476B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32422—Arrangement for selecting ions or species in the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32651—Shields, e.g. dark space shields, Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28581—Deposition of Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本開示は、半導体装置の製造方法に関する。
半導体装置の一つとして、窒化ガリウム（ＧａＮ）系の窒化物半導体を用いた高移動度トランジスタ（high electron mobility transistor：ＨＥＭＴ）が知られている。ＧａＮ系の窒化物半導体を用いたＨＥＭＴ（以下、ＧａＮ－ＨＥＭＴということがある）の製造では、窒化物半導体層上に窒化シリコン（ＳｉＮ）の保護膜を形成し、フッ素系ガスのプラズマを用いたエッチングにより保護膜に開口を形成し、開口内にゲート電極を形成する（例えば、特許文献１）。
特開２０１４－６０２６８号公報 特開２０１６－１３４５１９号公報
IEEE ELECTRON DEVICE LETTERS, VOL. 38, NO. 6, JUNE 2017, P771-774
フッ素系ガスのプラズマを用いたエッチングを行って製造したＧａＮ－ＨＥＭＴにおいては、窒化物半導体層にフッ素が残留しやすい。窒化物半導体層にフッ素が残留していると、閾値電圧の変動等により電気的特性の劣化が生じるおそれがある。
その一方で、ＧａＮ－ＨＥＭＴの高周波化に伴い、窒化物半導体層に含まれるキャップ層及び電子供給層が薄くなることが予想される。フッ素系ガスのプラズマを用いたエッチング以外では、より薄膜化されたキャップ層及び電子供給層に対し、これら層上の保護膜に高いエッチング選択比で開口を形成することが困難である。本開示におけるエッチング選択比とは、ほぼ同一な条件の下で２つの対象物に対して連続的にエッチングが行われるに際し、後に行われるエッチングの速度に対する先に行われるエッチングの速度の比をいう。
本開示は、フッ素系ガスを用いずに、ガリウムを含む窒化物層に対するシリコンを含む窒化物層のエッチング選択比を向上することができる半導体装置の製造方法を提供することを目的とする。
本開示の半導体装置の製造方法は、基板と、前記基板の上のガリウムを含む第１窒化物層と、前記第１窒化物層の上のシリコンを含む第２窒化物層とを含む半導体装置の製造方法であって、塩素原子又は臭素原子を含むガスのエッチャントを発生させる工程と、前記エッチャントにより前記第１窒化物層に対して前記第２窒化物層を選択的に除去する工程と、を有し、前記エッチャントを発生させる工程において、前記エッチャントは前記ガスのプラズマ化により発生され、前記第２窒化物層を選択的に除去する工程において、前記プラズマ化の際に発生する紫外線が前記第２窒化物層と前記第１窒化物層とへ照射されることが妨げられ、前記第２窒化物層を選択的に除去する工程は、シリコン原子と前記ガスに含まれる塩素原子又は臭素原子とを含むシリコン化合物の第１飽和蒸気圧より低く、ガリウム原子と前記ガスに含まれる塩素原子又は臭素原子とを含むガリウム化合物の第２飽和蒸気圧より高い第１圧力の第１雰囲気下で前記第２窒化物層をエッチングする工程を有する。
本開示によれば、フッ素系ガスを用いずに、ガリウムを含む窒化物層に対するシリコンを含む窒化物層のエッチング選択比を向上することができる。
図１は、実施形態に係る半導体装置の製造方法を示す断面図（その１）である。 図２は、実施形態に係る半導体装置の製造方法を示す断面図（その２）である。 図３は、実施形態に係る半導体装置の製造方法を示す断面図（その３）である。 図４は、実施形態に係る半導体装置の製造方法を示す断面図（その４）である。 図５は、実施形態に係る半導体装置の製造方法を示す断面図（その５）である。 図６は、実施形態に係る半導体装置の製造方法を示す断面図（その６）である。 図７は、実施形態に係る半導体装置の製造方法を示す断面図（その７）である。 図８は、保護膜の除去に好適なエッチング装置を示す模式図である。 図９は、動作時のエッチング装置内の状態を示す模式図である。 図１０は、ＳｉＣｌ４及びＧａＣｌ３の飽和蒸気圧曲線を示す図である。 図１１は、ＳｉＢｒ４及びＧａＢｒ３の飽和蒸気圧曲線を示す図である。 図１２は、開口の形成の際の保護膜及びキャップ層の変化を示す断面図（その１）である。 図１３は、開口の形成の際の保護膜及びキャップ層の変化を示す断面図（その２）である。 図１４は、開口の形成の際の保護膜及びキャップ層の変化を示す断面図（その３）である。 図１５は、開口の形成の際の保護膜及びキャップ層の変化を示す断面図（その４）である。
実施するための形態について、以下に説明する。
［本開示の実施形態の説明］
最初に本開示の実施態様を列記して説明する。以下の説明では、同一又は対応する要素には同一の符号を付し、それらについて同じ説明は繰り返さない。
〔１〕 本開示の一態様に係る半導体装置の製造方法は、基板と、前記基板の上のガリウムを含む第１窒化物層と、前記第１窒化物層の上のシリコンを含む第２窒化物層とを含む半導体装置の製造方法であって、塩素原子又は臭素原子を含むガスのエッチャントを発生させる工程と、前記エッチャントにより前記第１窒化物層に対して前記第２窒化物層を選択的に除去する工程と、を有し、前記エッチャントを発生させる工程において、前記エッチャントは前記ガスのプラズマ化により発生され、前記第２窒化物層を選択的に除去する工程において、前記プラズマ化の際に発生する紫外線が前記第２窒化物層と前記第１窒化物層とへ照射されることが妨げられ、前記第２窒化物層を選択的に除去する工程は、シリコン原子と前記ガスに含まれる塩素原子又は臭素原子とを含むシリコン化合物の第１飽和蒸気圧より低く、ガリウム原子と前記ガスに含まれる塩素原子又は臭素原子とを含むガリウム化合物の第２飽和蒸気圧より高い第１圧力の第１雰囲気下で前記第２窒化物層をエッチングする工程を有する。
本願発明者らは、上記課題を解決するために、フッ素系ガスに代えて塩素系ガス又は臭素系ガスを用いることについて検討したところ、単純にガスを変更しただけでは、十分なエッチング選択比が得られないことが判明した。そこで、本願発明者らは、塩素系ガス又は臭素系ガスを用いた場合に十分なエッチング選択比が得られない原因を究明すべく鋭意検討を行った。この結果、塩素系ガス又は臭素系ガスのプラズマを発生させた時に紫外線が発生し、エッチャントだけでなく紫外線がＧａを含む窒化物層に到達することで、制御できない化合物が生成されていることが判明した。更に、この化合物が気化することでＧａを含む窒化物層がエッチングされてしまうことが判明した。
そこで、本開示においては、第２窒化物層を選択的に除去する工程において、紫外線の照射が妨げられ、第１飽和蒸気圧より低く、第２飽和蒸気圧より高い第１気圧の第１雰囲気下で第２窒化物層をエッチングすることとしている。これにより、上記の制御できない化合物の生成が抑制され、第２窒化物層のエッチングの際に第１窒化物層がエッチングされにくくなり、第１窒化物層に対する第２窒化物層のエッチング選択比を向上できる。
〔２〕 〔１〕において、前記ガスが塩素原子を含む時、前記ガリウム化合物はＧａＣｌ３（塩化ガリウム（ＩＩＩ））であってもよい。この場合、ＧａＣｌ３の第２飽和蒸気圧に基づいて、高いエッチング選択比が得られる。
〔３〕 〔１〕において、前記ガスが臭素原子を含む時、前記ガリウム化合物はＧａＢｒ３（臭化ガリウム（ＩＩＩ））であってもよい。この場合、ＧａＢｒ３の第２飽和蒸気圧に基づいて、高いエッチング選択比が得られる。
〔４〕 〔１〕～〔３〕において、前記第２窒化物層を選択的に除去する工程において、前記第１圧力を０．１Ｐａ以上１０Ｐａ以下としてもよい。この場合、塩素原子又は臭素原子を含むガスのエッチャントを発生させやすい。
〔５〕 〔１〕～〔４〕において、前記エッチャントを発生させる工程は、前記ガスのプラズマ化により帯電した粒子を発生させる工程と、前記粒子を電気的に中性化する工程と、を有してもよい。この場合、粒子の運動エネルギを適切に制御して、より高いエッチング選択比を得ることができる。
〔６〕 〔５〕において、前記エッチャントを発生させる工程は、フィルタにより前記電気的に中性化された粒子の移動方向を制御する工程を有してもよい。この場合、粒子の運動エネルギを適切に制御して、より高いエッチング選択比を得ることができる。
〔７〕 〔１〕～〔６〕において、前記第２窒化物層を選択的に除去する工程において、前記第２窒化物層のエッチングに続けて前記第１窒化物層の前記第２窒化物層側の面に前記ガリウム化合物が生成され、前記第２窒化物層を選択的に除去する工程は、前記第２飽和蒸気圧より低い第２圧力の第２雰囲気下で前記ガリウム化合物を除去する工程を有してもよい。この場合、半導体装置に不要なガリウム化合物を容易に除去できる。
〔８〕 〔１〕～〔７〕において、前記第２窒化物層を選択的に除去する工程は、前記第２窒化物層に前記第１窒化物層が露出する開口を形成する工程を有してもよい。この場合、後に開口内に電極等を形成できる。
〔９〕 〔８〕において、前記開口内に前記第１窒化物層に接触する電極を形成する工程を有してもよい。この場合、電極の周囲に、意図的には添加していない不純物の残留を抑制できる。電極は、例えばゲート電極として用いることができる。
〔１０〕 〔１〕～〔９〕において、前記第２窒化物層の厚さは、前記第２窒化物層を選択的に除去する工程より前において１００ｎｍ以下であってもよい。この場合、高周波で高出力を得ることができる。
〔１１〕 本開示の他の一態様に係る半導体装置の製造方法は、基板の上に、ガリウムを含む第１窒化物層を形成する工程と、前記第１窒化物層の上に、シリコンを含む第２窒化物層を形成する工程と、塩素原子又は臭素原子を含むガスのエッチャントを発生させる工程と、前記エッチャントにより前記第１窒化物層に対して前記第２窒化物層を選択的に除去して、前記第２窒化物層に前記第１窒化物層が露出する開口を形成する工程と、前記開口内に前記第１窒化物層に接触する電極を形成する工程と、を有し、前記エッチャントを発生させる工程は、前記ガスのプラズマ化により帯電した粒子を発生させる工程と、前記粒子を電気的に中性化する工程と、フィルタにより前記電気的に中性化された粒子の移動方向を制御する工程と、を有し、前記第２窒化物層を選択的に除去する工程において、前記プラズマ化の際に発生する紫外線が前記第２窒化物層と前記第１窒化物層とへ照射されることが前記フィルタにより妨げられ、前記第２窒化物層を選択的に除去する工程は、シリコン原子と前記ガスに含まれる塩素原子又は臭素原子とを含むＳｉＣｌ４又はＳｉＢｒ４の第１飽和蒸気圧より低く、ガリウム原子と前記ガスに含まれる塩素原子又は臭素原子とを含むＧａＣｌ３又はＧａＢｒ３の第２飽和蒸気圧より高い第１圧力の第１雰囲気下で前記第２窒化物層をエッチングする工程と、前記第２窒化物層のエッチングに続けて前記第１窒化物層の前記第２窒化物層側の面に前記ＧａＣｌ３又はＧａＢｒ３が生成され、前記第２飽和蒸気圧より低い第２圧力の第２雰囲気下で前記ＧａＣｌ３又はＧａＢｒ３を除去する工程と、を有する。
これにより、上記の制御できない化合物の生成が抑制され、第２窒化物層のエッチングの際に第１窒化物層がエッチングされにくくなり、第１窒化物層に対する第２窒化物層のエッチング選択比を向上できる。
［本開示の実施形態］
本実施形態は、窒化物半導体を主構成材料とするＧａＮ－ＨＥＭＴを含む半導体装置の製造方法に関する。図１～図７は、実施形態に係る半導体装置の製造方法を示す断面図である。
まず、図１に示すように、基板１０上に、有機金属化学気相成長（metal organic chemical vapor deposition：ＭＯＣＶＤ）法を用いて、複数の窒化物半導体層を含む積層構造２０を成長する。基板１０は、例えば（０００１）主面を有するＳｉＣ基板であり、積層構造２０の積層方向は例えば［０００１］方向である。積層構造２０は、基板１０側から順に形成される核形成層１２、電子走行層１４、電子供給層１６、及びキャップ層１８を含む。核形成層１２は、例えば厚さ数十ｎｍのＡｌＮ層である。電子走行層１４は、例えば厚さが１０００ｎｍのアンドープＧａＮ層である。電子供給層１６は、例えば厚さ２０ｎｍのｎ型ＡｌＧａＮ層である。キャップ層１８は、例えば厚さ５ｎｍのｎ型ＧａＮ層である。キャップ層１８は上面１８Ａを有する。
次に、図２に示すように、積層構造２０の上面に接する保護膜２６を、プラズマＣＶＤ法を用いて成膜する。保護膜２６は、例えば厚さが１００ｎｍのＳｉＮ膜である。保護膜２６の成膜温度は、例えば２００℃～４００℃である。また、保護膜２６の原料ガスとして、例えばアンモニアガス及びシラン（ＳｉＨ４）を用いる。
続いて、図３に示すように、保護膜２６上に、フォトレジスト５０を塗布する。フォトリソグラフィにより、フォトレジスト５０に開口５０Ｘを形成する。フォトレジスト５０をマスクとしてフッ素（Ｆ）原子を含む反応性ガスを用いた反応性イオンエッチング（reactive ion etching：ＲＩＥ）により保護膜２６及びキャップ層１８に開口を形成する。その後、フォトレジスト５０を除去する。
続いて、図４に示すように、保護膜２６上に、別のフォトレジスト５１を塗布する。フォトリソグラフィにより、フォトレジスト５１の開口５１Ｘを保護膜２６の開口上に形成する。フォトレジスト５１に形成する開口５１Ｘは、先のフォトレジスト５０に形成する開口５０Ｘよりも広い。
次いで、保護膜２６の開口を介して電子供給層１６に接触するソース電極２２及びドレイン電極２４を、蒸着法を用いて形成する。ソース電極２２及びドレイン電極２４は、共にＴｉ膜及びＡｌ膜を有する。例えば、Ｔｉ膜の膜厚は３０ｎｍ、Ａｌ膜の膜厚は３００ｎｍである。Ｔｉ膜に代えてＴａ膜が用いられてもよい。フォトレジスト５１上には金属２３が堆積する。その後、フォトレジスト５１を除去することにより、フォトレジスト５１上の金属２３を除去する。これにより、電子供給層１６に接するソース電極２２及びドレイン電極２４が形成される。例えば５００℃の熱処理によってＴｉ膜（又はＴａ膜）とＡｌ膜とを合金化（アロイ）することにより、電子供給層１６に接触するソース電極２２及びドレイン電極２４を形成する。アロイ温度が５５０℃以上であれば、コンタクト抵抗の低抵抗化に更に寄与する。
続いて、図５に示すように、積層構造２０上に、更に別のフォトレジスト５２を塗布する。フォトリソグラフィにより、フォトレジスト５２に開口５２Ｘを形成する。次いで、フォトレジスト５２をマスクとして、保護膜２６を選択的に除去する。すなわち、基板１０の主面に平行な方向において保護膜２６の一部を除去する。この結果、保護膜２６に開口２６Ｘが形成される。開口２６Ｘは、キャップ層１８に到達するように形成する。つまり、保護膜２６にキャップ層１８が露出する開口２６Ｘを形成する。その後、フォトレジスト５２を除去する。保護膜２６を選択的に除去する方法の詳細については後述する。
続いて、積層構造２０上に、フォトレジストを塗布する。ゲート電極パターンとなる開口をフォトリソグラフィによりフォトレジストに形成する。蒸着法を用い、図６に示すように、キャップ層１８に接触するゲート電極２８を形成する。ゲート電極２８は、積層構造２０側からＮｉ膜及びＡｕ膜を有する。Ｎｉ膜の膜厚は例えば５０ｎｍ、Ａｕ膜の膜厚は例えば４００ｎｍである。蒸着法としては、電子線（electron beam：ＥＢ）蒸着法、スパッタ蒸着法、抵抗加熱蒸着法など種々の方法を用いることができる。フォトレジスト上に堆積した金属は、フォトレジストとともに除去される。
続いて、図７に示すように、保護膜２６上に、例えば、プラズマＣＶＤ（plasma enhanced chemical vapor deposition：ＰＥＣＶＤ）法により絶縁膜３０を形成し、この絶縁膜３０によりゲート電極２８を覆う。絶縁膜３０は、例えば膜厚が５００ｎｍのＳｉＮ膜である。バッファードフッ酸を用いたエッチングにより絶縁膜３０に開口３０Ｘを形成し、ソース電極２２及びドレイン電極２４を露出させる。
その後、必要に応じて配線等を形成する。このようにして、ＧａＮ－ＨＥＭＴを含む半導体装置１を製造することができる。
次に、保護膜２６を選択的に除去する形成する方法について詳細に説明する。ここでは、まず、開口２６Ｘの形成に好適なエッチング装置について説明し、次いで、このエッチング装置を用いて開口２６Ｘを形成する方法について説明する。図８は、保護膜２６の除去に好適なエッチング装置を示す模式図である。図８には、エッチング装置の縦断面を模式的に示している。
エッチング装置１００は、処理容器１１０を備えている。処理容器１１０は、軸線Ｚが延びる方向（以下、「軸線Ｚ方向」という）に延びた略筒形状の容器であり、その内部に空間を形成している。この空間は、プラズマ生成室１１１、及び当該プラズマ生成室１１１の下方に位置する処理室１１２を含んでいる。
処理容器１１０は、第１側壁１２１、第２側壁１２２、底部１２３及び蓋部１２４を有している。例えば、第１側壁１２１、第２側壁１２２、底部１２３及び蓋部１２４は接地されている。
第１側壁１２１は、軸線Ｚ方向に延びた略筒形状を有しており、プラズマ生成室１１１を形成している。第１側壁１２１の上端は開口している。第１側壁１２１上には、第１側壁１２１の開口を閉鎖するように、蓋部１２４が設けられている。また、蓋部１２４の下面には、円盤形状の電極板１３１が取り付けられている。蓋部１２４及び電極板１３１には、軸線Ｚに沿って蓋部１２４及び電極板１３１を貫通する孔１４１が形成されており、孔１４１には、プラズマ生成室１１１に接続するように管１５１が通されている。
管１５１には、流量制御器１５２等を介してガスソース１５３が接続されている。ガスソース１５３は、塩素原子又は臭素原子を含む第１ガスの供給源である。エッチング装置１００では、ガスソース１５３から第１ガスをプラズマ生成室１１１に供給できる。
第１側壁１２１の外側周囲には、コイル１６１が巻き回されている。コイル１６１の一端はグランドに接続されており、コイル１６１の他端は、高周波電源１８１に接続されている。エッチング装置１００では、コイル１６１に高周波電源１８１から電力を供給することにより、プラズマ生成室１１１内に誘導磁界を発生させることができる。この誘導磁界により、プラズマ生成室１１１内に供給されたガスを励起して、プラズマ生成室１１１内においてプラズマを発生させることができる。
上述した第１側壁１２１の下方には、当該第１側壁１２１に連続して第２側壁１２２が設けられている。第２側壁１２２は、軸線Ｚ方向に延びた略円筒形状を有しており、処理室１１２を形成している。エッチング装置１００は、この処理室１１２内に載置台１１３を備えている。載置台１１３は、その上面において被処理体であるウェハ１０１を支持し得る。載置台１１３は、処理容器１１０の底部１２３から軸線Ｚ方向に延びた、支持体１１４によって支持されている。載置台１１３は、静電チャックなどの吸着保持機構と、チラーユニット等に接続された冷媒流路及びヒータ等の温度制御機構（いずれも図示せず）を備えている。
処理容器１１０の底部１２３には処理室１１２に通ずる排気管１４２が通されている。この排気管１４２には、圧力調整器１４３及び減圧ポンプ１４４が接続されている。圧力調整器１４３及び減圧ポンプ１４４は、排気装置を構成している。圧力調整器１４３及び減圧ポンプ１４４を作動させ、プラズマ生成室１１１に供給されるガスの流量及び処理室１１２に供給されるガスの流量を調整することにより、プラズマ生成室１１１の圧力及び処理室１１２の圧力を調整できる。
プラズマ生成室１１１と処理室１１２との間に遮蔽部材１７０が設けられている。遮蔽部材１７０は、略円盤状の部材で構成され、当該遮蔽部材１７０には、プラズマ生成室１１１と処理室１１２とを連通させる複数の開口１７１が形成されている。遮蔽部材１７０は、第１側壁１２１及び第２側壁１２２から電気的に絶縁されている。
遮蔽部材１７０は、プラズマ生成室１１１において発生した紫外線に対する遮蔽性を有する。すなわち、遮蔽部材１７０は、紫外線を透過しない材料から構成されている。遮蔽部材１７０は、酸化しにくい材料から構成されていることが好ましい。
遮蔽部材１７０に、バイアス電力を当該遮蔽部材１７０に印加するためのバイアス電源１８２が接続されていてもよい。バイアス電源１８２は、高周波バイアス電力を発生する高周波電源であってもよい。バイアス電源１８２は、直流電源であってもよい。バイアス電源１８２によって遮蔽部材１７０に電力が印加されると、プラズマ生成室１１１において発生したプラズマは、遮蔽部材１７０に向けて加速される。その結果、遮蔽部材１７０を通過する粒子の速度が高められる。
電極板１３１に直流電源１８３が接続されていてもよい。直流電源１８３によって電極板１３１に対して直流電圧を印加することによっても、プラズマ生成室１１１において発生したプラズマを遮蔽部材１７０に向けて加速させることが可能である。
エッチング装置１００は、このような構成を備えている。
ここで、エッチング装置１００の動作について説明する。図９は、動作時のエッチング装置１００内の状態を示す模式図である。図９に示すように、第１ガスのプラズマ化によりエッチャント２０１が発生する。エッチャント２０１は、例えば塩素イオン又は臭素イオンを含む。つまり、エッチャント２０１は、例えば帯電した粒子を含む。プラズマ化の際には、プラズマ生成室１１１において紫外線２０２が発生する。
また、バイアス電源１８２によって遮蔽部材１７０に電力を印加する。この結果、プラズマ生成室１１１において発生したエッチャント２０１の粒子が遮蔽部材１７０に向けて加速され、遮蔽部材１７０を通過する粒子の速度が高められる。エッチャント２０１の粒子は、開口１７１を通過するときに開口１７１の内壁面に接触し、バイアス電源１８２によって電力を印加されている遮蔽部材１７０から電荷を付与されて中性化される。つまり、エッチャント２０１の粒子は、遮蔽部材１７０を通過することで、電気的に中性な中性粒子となる。そして、エッチャント２０１の粒子は、図９中の矢印２０３で示すように、開口１７１により軸線Ｚ方向に移動するように制御されて処理室１１２に放出される。これらの、遮蔽部材１７０への電力の印加から、エッチャント２０１の粒子の遮蔽部材１７０への加速、エッチャント２０１の粒子の遮蔽部材１７０の開口１７１の通過、エッチャント２０１の粒子の処理室１１２への放出までの一連の過程を、本開示では、中性粒子化とよぶ。
上記のように、第１ガスのプラズマ化の際にプラズマ生成室１１１において紫外線２０２が発生する。紫外線２０２はその波長に応じたエネルギを有しており、キャップ層１８が開口５２Ｘに露出すると、紫外線２０２はキャップ層１８の表面から数十ｎｍから数百ｎｍ程度の深さまで侵入し、例えばＧａ原子とＮ原子との間の化学結合を切断し得る。この結果、キャップ層１８の上面１８Ａにガリウム化合物としてＧａＣｌ３又はＧａＢｒ３が生成されるだけでなく、上面１８Ａよりも深い部分にＧａＣｌ３又はＧａＢｒ３以外の化合物が不可避的に生成される。この不可避的に生成される化合物の飽和蒸気圧等の特性を特定することは困難であり、第１圧力の第１雰囲気下で保護膜２６のエッチングを行い、第２圧力の第２雰囲気下でガリウム化合物を除去したとしても、キャップ層１８のエッチングが進行し得る。
これに対し、本実施形態では、保護膜２６のエッチングの際に、ウェハ１０１へと紫外線２０２が照射されることが遮蔽部材１７０により妨げられる。このため、紫外線２０２の照射に起因する化合物の生成が抑制され、キャップ層１８のエッチングの進行が抑制される。すなわち、保護膜２６のエッチングに続けてガリウム化合物としてＧａＣｌ３又はＧａＢｒ３が生成されることで、第１圧力の第１雰囲気下において保護膜２６とキャップ層１８との間に高いエッチング選択比を得ることができる。
また、ガリウム化合物は第２雰囲気下で容易に除去できる。従って、塩素原子又は臭素原子は意図的には添加していない不純物であるところ、このような不純物のゲート電極２８の近傍での残留を抑制して、半導体装置１の閾値電圧の変動等の特性の変化を抑制することができる。
本実施形態では、エッチャント２０１の帯電した粒子は、遮蔽部材１７０の開口１７１を通過するときに開口１７１の内壁面に接触し、遮蔽部材１７０を通過することで、電気的に中性な中性粒子となって軸線Ｚ方向に移動するように制御されて処理室１１２に放出される。従って、ウェハ１０１に到達するエッチャント２０１の運動エネルギを高精度で制御しやすい。エッチャント２０１の運動エネルギが過剰である場合には、紫外線２０２の照射が妨げられていても、上面１８Ａよりも深い部分にＧａＣｌ３又はＧａＢｒ３以外の化合物が生成されるおそれがあるが、中性粒子化されたエッチャント２０１は外部電界及び磁界よる外力を受けないため、一定の速度に制御することができる。その結果、キャップ層１８、例えばＧａＮ層の上面１８Ａに照射される粒子の運動エネルギが制限され、キャップ層１８の内部まで侵入するような過剰なエネルギを抑制することができるようになる。従って、反応が生じる範囲をキャップ層１８の上面１８Ａに限定し、このような化合物の生成が抑制される。このため、第１圧力の第１雰囲気下において保護膜２６とキャップ層１８との間により高いエッチング選択比を得ることができる。本開示において、遮蔽部材１７０は、紫外線２０２の照射を妨げるフィルタ、あるいは、エッチャント２０１の帯電した粒子に中性化のための電荷を付与するフィルタ、あるいは、電気的に中性な中性粒子を軸線Ｚ方向に移動するように制御するフィルタ、として機能している。
次に、エッチング装置１００を用いて開口２６Ｘを形成する方法について説明する。
まず、ウェハ１０１を処理室１１２内に収容し、載置台１１３上に載置する。ウェハ１０１は、例えば、基板１０と、積層構造２０と、保護膜２６と、開口５２Ｘが形成されたフォトレジスト５２とを含む。そして、ガスソース１５３から塩素原子又は臭素原子を含む第１ガスをプラズマ生成室１１１に供給し、圧力調整器１４３及び減圧ポンプ１４４を作動させて、プラズマ生成室１１１及び処理室１１２の雰囲気を第１圧力の第１雰囲気に調整する。第１圧力は、シリコン原子と第１ガスに含まれる塩素原子又は臭素原子とを含むシリコン化合物、例えばＳｉＣｌ４又はＳｉＢｒ４の第１飽和蒸気圧より低い。また、第１圧力は、ガリウム原子と第１ガスに含まれる塩素原子又は臭素原子とを含むガリウム化合物、例えばＧａＣｌ３又はＧａＢｒ３の第２飽和蒸気圧より高い。
例えば、第１ガスが塩素原子を含む場合、第１雰囲気は、ＳｉＣｌ４の第１飽和蒸気圧より低く、ＧａＣｌ３の第２飽和蒸気圧より高い第１圧力の雰囲気とする。例えば、第１ガスが臭素原子を含む場合、第１雰囲気は、ＳｉＢｒ４の第１飽和蒸気圧より低く、ＧａＢｒ３の第２飽和蒸気圧より高い第１圧力の雰囲気とする。例えば、第１圧力は０．１Ｐａ以上１０Ｐａ以下とすることができる。第１圧力を０．１Ｐａ以上１０Ｐａ以下とすることで、エッチャントを発生させやすい。第１圧力を０．３Ｐａ以上８Ｐａ以下としてもよい。飽和蒸気圧は温度に依存するため、載置台１１３の温度制御機構を用いて、ウェハ１０１の温度も制御してもよい。
図１０は、ＳｉＣｌ４及びＧａＣｌ３の飽和蒸気圧曲線を示す図である。図１０の横軸は温度を示し、縦軸は飽和蒸気圧を示す。図１０中の実線はＳｉＣｌ４の飽和蒸気圧曲線を示し、破線はＧａＣｌ３の飽和蒸気圧曲線を示す。第１ガスが塩素原子を含む場合、第１圧力としては、図１０中の実線と破線との間の圧力を選択することができる。例えば、温度が０℃であれば、第１圧力としては、おおよそ０．９Ｐａ以上９０００Ｐａ以下の範囲内の圧力を選択することができる。温度によるが、上記のように、第１圧力は０．１Ｐａ以上１０Ｐａ以下としてもよい。
図１１は、ＳｉＢｒ４及びＧａＢｒ３の飽和蒸気圧曲線を示す図である。図１１の横軸は温度を示し、縦軸は飽和蒸気圧を示す。図１１中の実線はＳｉＢｒ４の飽和蒸気圧曲線を示し、破線はＧａＢｒ３の飽和蒸気圧曲線を示す。第１ガスが臭素原子を含む場合、第１圧力としては、図１１中の実線と破線との間の圧力を選択することができる。例えば、温度が５０℃であれば、第１圧力としては、おおよそ０．２Ｐａ以上０．８Ｐａ以下の範囲内の圧力を選択することができる。温度によるが、上記のように、第１圧力は０．１Ｐａ以上１０Ｐａ以下としてもよい。
図１０及び図１１に示すように、第１ガスが塩素原子を含む場合は、第１ガスが臭素ガスを含む場合よりも、選択できる第１圧力の範囲が広い。また、第１ガスが臭素ガスを含む場合は、第１ガスが塩素原子を含む場合よりも、室温に近い温度で第１圧力を０．１Ｐａ以上１０Ｐａ以下とすることができる。
図１２から図１５は、開口２６Ｘの形成の際の保護膜２６及びキャップ層１８の変化を示す断面図である。
上記のように、エッチャント２０１の粒子が処理室１１２に放出されると、図１２に示すように、エッチャント２０１の粒子が保護膜２６の開口５２Ｘに露出している部分に衝突し、保護膜２６の上面２６Ａに、保護膜２６に含まれるシリコン原子と第１ガスに含まれる塩素原子又は臭素原子とを含むシリコン化合物６１が生成される。この時、第１雰囲気の第１圧力はシリコン化合物６１の第１飽和蒸気圧より低くなっている。このため、シリコン化合物６１は速やかに気化し、図１３に示すように、保護膜２６の上面２６Ａからシリコン化合物６１が除去される。このようなシリコン化合物６１の生成と気化とが繰り返されて保護膜２６のエッチングが進行する。
なお、プラズマ生成室１１１と処理室１１２との間に遮蔽部材１７０が配置されているため、プラズマ生成室１１１において発生した紫外線２０２の処理室１１２への侵入が抑制される。つまり、ウェハ１０１へと紫外線２０２が照射されることが遮蔽部材１７０により妨げられる。
保護膜２６の開口５２Ｘに露出している部分がすべて除去されると、図１４に示すように、キャップ層１８が開口５２Ｘに露出する。そして、エッチャント２０１の粒子がキャップ層１８の開口５２Ｘに露出している部分に衝突し、キャップ層１８の上面１８Ａに、キャップ層１８に含まれるガリウム原子と第１ガスに含まれる塩素原子又は臭素原子とを含むガリウム化合物６２が生成される。この時、第１雰囲気の第１圧力はガリウム化合物６２の第１飽和蒸気圧より高くなっている。このため、ガリウム化合物６２は気化せずに留まり、キャップ層１８のエッチングは進行しない。つまり、キャップ層１８は、保護膜２６に対して高選択比のエッチングストッパとして機能する。
次いで、ガスソース１５３からの塩素原子又は臭素原子を含む第１ガスの供給を停止し、圧力調整器１４３及び減圧ポンプ１４４を作動させて、プラズマ生成室１１１及び処理室１１２の雰囲気を第２圧力の第２雰囲気に調整する。第２圧力は第２飽和蒸気圧より低い。
例えば、第１ガスが塩素原子を含む場合、第２雰囲気は、ＧａＣｌ３の第２飽和蒸気圧より低い第２圧力の雰囲気とする。例えば、第１ガスが臭素原子を含む場合、第２雰囲気は、ＧａＢｒ３の第２飽和蒸気圧より低い第２圧力の雰囲気とする。例えば、第２圧力は１×１０－３Ｐａ以下とすることができる。飽和蒸気圧は温度に依存するため、載置台１１３の温度制御機構を用いて、ウェハ１０１の温度も制御してもよい。
第１ガスが塩素原子を含む場合、第２圧力としては、図１０中の破線（ＧａＣｌ３の飽和蒸気圧曲線）よりも低い圧力を選択することができる。例えば、温度が０℃であれば、おおよそ１．０Ｐａ未満の圧力を選択することができる。上記のように、第２圧力は１×１０－３Ｐａ以下としてもよい。
第１ガスが臭素原子を含む場合、第２圧力としては、図１１中の破線（ＧａＢｒ３の飽和蒸気圧曲線）よりも低い圧力を選択することができる。例えば、温度が５０℃であれば、第２圧力としては、おおよそ０．２Ｐａ未満の圧力を選択することができる。上記のように、第２圧力は１×１０－３Ｐａ以下としてもよい。
プラズマ生成室１１１及び処理室１１２の雰囲気が第２圧力の第２雰囲気に調整されると、第２雰囲気の第２圧力はガリウム化合物６２の第２飽和蒸気圧より低いため、ガリウム化合物６２が気化するようになる。この結果、図１５に示すように、キャップ層１８の上面１８Ａからガリウム化合物６２が除去される。
その後、ウェハ１０１を載置台１１３から外し、処理室１１２から取り出す。
このようにして、開口２６Ｘを形成することができる。
図５に示すように、積層構造２０上に、更に別のフォトレジスト５２を塗布し、フォトレジスト５２をマスクとして、保護膜２６を選択的に除去する前の状態にて、電子供給層１６とキャップ層１８との積層構造の総厚は１００ｎｍ以下であることが好ましい。高周波で高出力を得るためである。電子供給層１６とキャップ層１８との積層構造は第１窒化物層の一例である。また、保護膜２６は第２窒化物層の一例である。
以上、実施形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
１：半導体装置
１０：基板
１２：核形成層
１４：電子走行層
１６：電子供給層
１８：キャップ層
１８Ａ：上面
２０：積層構造
２２：ソース電極
２３：金属
２４：ドレイン電極
２６：保護膜
２６Ａ：上面
２６Ｘ：開口
２８：ゲート電極
３０：絶縁膜
３０Ｘ：開口
５０：フォトレジスト
５０Ｘ：開口
５１：フォトレジスト
５１Ｘ：開口
５２：フォトレジスト
５２Ｘ：開口
６１：シリコン化合物
６２：ガリウム化合物
１００：エッチング装置
１０１：ウェハ
１１０：処理容器
１１１：プラズマ生成室
１１２：処理室
１１３：載置台
１１４：支持体
１２１：第１側壁
１２２：第２側壁
１２３：底部
１２４：蓋部
１３１：電極板
１４１：孔
１４２：排気管
１４３：圧力調整器
１４４：減圧ポンプ
１５１：管
１５２：流量制御器
１５３：ガスソース
１６１：コイル
１７０：遮蔽部材
１７１：開口
１８１：高周波電源
１８２：バイアス電源
１８３：直流電源
２０１：エッチャント
２０２：紫外線
２０３：矢印

Claims (11)

  1. 基板と、前記基板の上のガリウムを含む第１窒化物層と、前記第１窒化物層の上のシリコンを含む第２窒化物層とを含む半導体装置の製造方法であって、
    塩素原子又は臭素原子を含むガスのエッチャントを発生させる工程と、
    前記エッチャントにより前記第１窒化物層に対して前記第２窒化物層を選択的に除去する工程と、
    を有し、
    前記エッチャントを発生させる工程において、前記エッチャントは前記ガスのプラズマ化により発生され、
    前記第２窒化物層を選択的に除去する工程において、前記プラズマ化の際に発生する紫外線が前記第２窒化物層と前記第１窒化物層とへ照射されることが妨げられ、
    前記第２窒化物層を選択的に除去する工程は、シリコン原子と前記ガスに含まれる塩素原子又は臭素原子とを含むシリコン化合物の第１飽和蒸気圧より低く、ガリウム原子と前記ガスに含まれる塩素原子又は臭素原子とを含むガリウム化合物の第２飽和蒸気圧より高い第１圧力の第１雰囲気下で前記第２窒化物層をエッチングする工程を有する半導体装置の製造方法。
  2. 前記ガスが塩素原子を含む時、
    前記ガリウム化合物はＧａＣｌ３である請求項１に記載の半導体装置の製造方法。
  3. 前記ガスが臭素原子を含む時、
    前記ガリウム化合物はＧａＢｒ３である請求項１に記載の半導体装置の製造方法。
  4. 前記第２窒化物層を選択的に除去する工程において、前記第１圧力を０．１Ｐａ以上１０Ｐａ以下とする請求項１から請求項３のいずれか１項に記載の半導体装置の製造方法。
  5. 前記エッチャントを発生させる工程は、
    前記ガスのプラズマ化により帯電した粒子を発生させる工程と、
    前記粒子を電気的に中性化する工程と、
    を有する請求項１から請求項４のいずれか１項に記載の半導体装置の製造方法。
  6. 前記エッチャントを発生させる工程は、フィルタにより前記電気的に中性化された粒子の移動方向を制御する工程を有する請求項５に記載の半導体装置の製造方法。
  7. 前記第２窒化物層を選択的に除去する工程において、前記第２窒化物層のエッチングに続けて前記第１窒化物層の前記第２窒化物層側の面に前記ガリウム化合物が生成され、
    前記第２窒化物層を選択的に除去する工程は、前記第２飽和蒸気圧より低い第２圧力の第２雰囲気下で前記ガリウム化合物を除去する工程を有する請求項１から請求項６のいずれか１項に記載の半導体装置の製造方法。
  8. 前記第２窒化物層を選択的に除去する工程は、前記第２窒化物層に前記第１窒化物層が露出する開口を形成する工程を有する請求項１から請求項７のいずれか１項に記載の半導体装置の製造方法。
  9. 前記開口内に前記第１窒化物層に接触する電極を形成する工程を有する請求項８に記載の半導体装置の製造方法。
  10. 前記第１窒化物層の厚さは、前記第２窒化物層を選択的に除去する工程より前において１００ｎｍ以下である請求項１から請求項９のいずれか１項に記載の半導体装置の製造方法。
  11. 基板の上に、ガリウムを含む第１窒化物層を形成する工程と、
    前記第１窒化物層の上に、シリコンを含む第２窒化物層を形成する工程と、
    塩素原子又は臭素原子を含むガスのエッチャントを発生させる工程と、
    前記エッチャントにより前記第１窒化物層に対して前記第２窒化物層を選択的に除去して、前記第２窒化物層に前記第１窒化物層が露出する開口を形成する工程と、
    前記開口内に前記第１窒化物層に接触する電極を形成する工程と、
    を有し、
    前記エッチャントを発生させる工程は、
    前記ガスのプラズマ化により帯電した粒子を発生させる工程と、
    前記粒子を電気的に中性化する工程と、
    フィルタにより前記電気的に中性化された粒子の移動方向を制御する工程と、
    を有し、
    前記第２窒化物層を選択的に除去する工程において、前記プラズマ化の際に発生する紫外線が前記第２窒化物層と前記第１窒化物層とへ照射されることが前記フィルタにより妨げられ、
    前記第２窒化物層を選択的に除去する工程は、
    シリコン原子と前記ガスに含まれる塩素原子又は臭素原子とを含むＳｉＣｌ４又はＳｉＢｒ４の第１飽和蒸気圧より低く、ガリウム原子と前記ガスに含まれる塩素原子又は臭素原子とを含むＧａＣｌ３又はＧａＢｒ３の第２飽和蒸気圧より高い第１圧力の第１雰囲気下で前記第２窒化物層をエッチングする工程と、
    前記第２窒化物層のエッチングに続けて前記第１窒化物層の前記第２窒化物層側の面に前記ＧａＣｌ３又はＧａＢｒ３が生成され、前記第２飽和蒸気圧より低い第２圧力の第２雰囲気下で前記ＧａＣｌ３又はＧａＢｒ３を除去する工程と、
    を有する半導体装置の製造方法。
JP2020026568A 2020-02-19 2020-02-19 半導体装置の製造方法 Active JP7323476B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020026568A JP7323476B2 (ja) 2020-02-19 2020-02-19 半導体装置の製造方法
US17/158,382 US11488833B2 (en) 2020-02-19 2021-01-26 Method of manufacturing semiconductor device
CN202110176037.XA CN113284799A (zh) 2020-02-19 2021-02-09 制造半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020026568A JP7323476B2 (ja) 2020-02-19 2020-02-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2021132118A JP2021132118A (ja) 2021-09-09
JP7323476B2 true JP7323476B2 (ja) 2023-08-08

Family

ID=77271982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020026568A Active JP7323476B2 (ja) 2020-02-19 2020-02-19 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US11488833B2 (ja)
JP (1) JP7323476B2 (ja)
CN (1) CN113284799A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003158099A (ja) 2001-11-19 2003-05-30 Ebara Corp エッチング方法及びエッチング装置
JP2005317684A (ja) 2004-04-27 2005-11-10 Eudyna Devices Inc ドライエッチング方法および半導体装置
JP2013131651A (ja) 2011-12-21 2013-07-04 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP2019012759A (ja) 2017-06-30 2019-01-24 東京エレクトロン株式会社 エッチング方法およびエッチング装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2782757B2 (ja) * 1989-02-13 1998-08-06 日本電気株式会社 エッチング方法
JP3186264B2 (ja) * 1992-04-23 2001-07-11 ソニー株式会社 ドライエッチング方法
JP5899093B2 (ja) 2012-09-18 2016-04-06 三菱電機株式会社 半導体装置の製造方法
JP2016134519A (ja) 2015-01-20 2016-07-25 東京エレクトロン株式会社 Ｉｉｉ−ｖ族半導体のエッチング方法及びエッチング装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003158099A (ja) 2001-11-19 2003-05-30 Ebara Corp エッチング方法及びエッチング装置
JP2005317684A (ja) 2004-04-27 2005-11-10 Eudyna Devices Inc ドライエッチング方法および半導体装置
JP2013131651A (ja) 2011-12-21 2013-07-04 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP2019012759A (ja) 2017-06-30 2019-01-24 東京エレクトロン株式会社 エッチング方法およびエッチング装置

Also Published As

Publication number Publication date
US11488833B2 (en) 2022-11-01
JP2021132118A (ja) 2021-09-09
US20210257219A1 (en) 2021-08-19
CN113284799A (zh) 2021-08-20

Similar Documents

Publication Publication Date Title
US11410860B2 (en) Process chamber for etching low k and other dielectric films
TWI795589B (zh) 處理微電子工件的方法、以及處理基板的方法
US10056264B2 (en) Atomic layer etching of GaN and other III-V materials
US9230799B2 (en) Method for fabricating semiconductor device and the semiconductor device
US9607811B2 (en) Workpiece processing method
KR20170098189A (ko) 트렌치들의 측벽들 또는 평탄 표면들 상에 선택적으로 실리콘 질화물 막을 형성하는 방법
KR20140037202A (ko) 산화물 표면 대신 베어 실리콘 상의 폴리머 막들의 선택적 증착
US20140263173A1 (en) Methods for improving etching resistance for an amorphous carbon film
KR20200140388A (ko) 패터닝을 위한 고품질 c 막들의 펄스형 플라즈마(dc/rf) 증착
JPH11340211A (ja) 基板処理方法および基板処理装置
JP2018113421A (ja) 半導体装置の製造方法
JP2018006405A (ja) エッチング方法
KR20190026844A (ko) 피처리체를 처리하는 방법
JP7323476B2 (ja) 半導体装置の製造方法
KR102455749B1 (ko) 산화물 에칭 선택도를 증가시키기 위한 방법
US20220139719A1 (en) Etching method and plasma processing apparatus
JP2016134519A (ja) Ｉｉｉ−ｖ族半導体のエッチング方法及びエッチング装置
KR102624643B1 (ko) 박막 트랜지스터 구조들을 위한 유도 결합 고밀도 플라즈마 막들을 형성하는 방법
US20100068888A1 (en) Dry etching method
JP5172426B2 (ja) Ｉｉｉ−ｖ族化合物半導体の結晶成長方法
US11328932B2 (en) Substrate processing method and substrate processing apparatus
JP4350120B2 (ja) ダイヤモンドのエッチング方法
KR20220148249A (ko) EUV 패터닝의 결함 감소를 위한 다층 하드마스크 (multi-layer hardmask)
JP2022130165A (ja) スイッチングデバイスとその製造方法
KR20240097984A (ko) 패터닝을 위한 고품질 c 막들의 펄스형 플라즈마(dc/rf) 증착

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230425

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230420

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230711

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230727

R150 Certificate of patent or registration of utility model

Ref document number: 7323476

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150