JP2005317684A - ドライエッチング方法および半導体装置 - Google Patents
ドライエッチング方法および半導体装置 Download PDFInfo
- Publication number
- JP2005317684A JP2005317684A JP2004132124A JP2004132124A JP2005317684A JP 2005317684 A JP2005317684 A JP 2005317684A JP 2004132124 A JP2004132124 A JP 2004132124A JP 2004132124 A JP2004132124 A JP 2004132124A JP 2005317684 A JP2005317684 A JP 2005317684A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- layer
- dry etching
- gan
- etching method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 112
- 238000001312 dry etching Methods 0.000 title claims abstract description 91
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 238000005530 etching Methods 0.000 claims abstract description 124
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims abstract description 14
- 239000000460 chlorine Substances 0.000 claims abstract description 14
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 14
- 239000011737 fluorine Substances 0.000 claims abstract description 14
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910052801 chlorine Inorganic materials 0.000 claims abstract description 7
- 238000001020 plasma etching Methods 0.000 claims description 28
- 229910002704 AlGaN Inorganic materials 0.000 claims description 13
- 238000009616 inductively coupled plasma Methods 0.000 claims description 10
- 229910003902 SiCl 4 Inorganic materials 0.000 claims description 6
- 230000008569 process Effects 0.000 abstract description 50
- 239000013078 crystal Substances 0.000 abstract description 7
- 230000015556 catabolic process Effects 0.000 abstract description 2
- 238000012545 processing Methods 0.000 abstract description 2
- 238000006731 degradation reaction Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 128
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 70
- 229910002601 GaN Inorganic materials 0.000 description 67
- 230000001681 protective effect Effects 0.000 description 39
- 239000010408 film Substances 0.000 description 35
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 26
- 229910010271 silicon carbide Inorganic materials 0.000 description 25
- 239000007789 gas Substances 0.000 description 23
- 150000002500 ions Chemical class 0.000 description 20
- 239000010409 thin film Substances 0.000 description 20
- 230000015572 biosynthetic process Effects 0.000 description 17
- 239000000758 substrate Substances 0.000 description 16
- 229910052581 Si3N4 Inorganic materials 0.000 description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 15
- 239000000463 material Substances 0.000 description 14
- 230000007547 defect Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 10
- 238000007796 conventional method Methods 0.000 description 9
- 238000011109 contamination Methods 0.000 description 7
- 238000000137 annealing Methods 0.000 description 6
- -1 InGaN Inorganic materials 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000004907 flux Effects 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 229910052717 sulfur Inorganic materials 0.000 description 3
- 239000011593 sulfur Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000009774 resonance method Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
- H01L21/30612—Etching of AIIIBV compounds
- H01L21/30621—Vapour phase etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Abstract
【課題】ＧａＮ系半導体層へのドライエッチング時のダメージの発生を抑制可能なドライエッチング方法を提供する。
【解決手段】ＧａＮ系半導体結晶層１１に接して設けられているエッチング層１２（エッチング対象とされる層）をドライエッチングする際に、ＳＦ６またはＮＦ３のフッ素系ガス単独、もしくはこれらのフッ素系ガスとＳｉＣｌ４、ＢＣｌ３、またはＣｌ２の何れかの塩素系ガスとの混合ガスを用い、先ずエッチング層１２をその深さ方向に高速（高エネルギ）エッチングしておき（第１のプロセス）、更に残りの深さ方向領域を低速（低エネルギ）エッチングする（第２のプロセス）という少なくとも２段階のエッチングプロセスを採用することとしたので、ＧａＮ系半導体結晶層１１へのダメージを低減することが可能となり、初期特性変動や通電劣化のないＧａＮ系半導体装置の実現に寄与することが可能となる。
【選択図】図１
【解決手段】ＧａＮ系半導体結晶層１１に接して設けられているエッチング層１２（エッチング対象とされる層）をドライエッチングする際に、ＳＦ６またはＮＦ３のフッ素系ガス単独、もしくはこれらのフッ素系ガスとＳｉＣｌ４、ＢＣｌ３、またはＣｌ２の何れかの塩素系ガスとの混合ガスを用い、先ずエッチング層１２をその深さ方向に高速（高エネルギ）エッチングしておき（第１のプロセス）、更に残りの深さ方向領域を低速（低エネルギ）エッチングする（第２のプロセス）という少なくとも２段階のエッチングプロセスを採用することとしたので、ＧａＮ系半導体結晶層１１へのダメージを低減することが可能となり、初期特性変動や通電劣化のないＧａＮ系半導体装置の実現に寄与することが可能となる。
【選択図】図１
Description
本発明は半導体装置の製造プロセスにおいて適用されるドライエッチング方法に関し、より詳細には、ＧａＮやＳｉＣなどの半導体層へのダメージの発生を抑制することが可能なドライエッチング方法に関する。
半導体デバイスの微細化に伴って、高電圧化・高電力密度化が必然的に要求されてきており、これに応える材料として窒化ガリウム（ＧａＮ）をはじめとする窒化物半導体や炭化珪素（ＳｉＣ）、さらにはダイヤモンドといったいわゆるワイドバンドギャップ半導体に対する期待が高まり、多くの研究がなされてきている。特に、窒化物半導体材料は光デバイスとしての開発が進められて青色発光ダイオードの実用化という目覚しい成果として結実した。ＧａＮをはじめとする窒化物半導体は、広いバンドギャップと直接遷移型という物性的特長に加え、大きな絶縁破壊電圧と飽和ドリフト速度および良好な熱伝導性とヘテロ接合特性などの特長を兼ね備えており、高出力・高周波電子デバイスとしての開発が進められている。
このようなワイドバンドギャップ半導体の素子化にも、微細加工技術としてのドライエッチング技術は不可欠な要素技術の一つであり、その手法としては主としてプラズマエッチングが用いられる。ＧａＮ系半導体層を被覆する絶縁膜としては、例えば窒化珪素（ＳｉＮ）膜があるが、このＳｉＮ膜をエッチングするに際しては、下地のＧａＮ系半導体層が非常に硬いため、高エネルギのプラズマエッチングが行われる。ＧａＮ系半導体層とＳｉＮ膜は１０倍以上のエッチングレート差があり、充分なオーバーエッチングが可能となって、歩留まり向上に寄与する。一方、特許文献１には、Ｓｉ半導体層を被覆する絶縁膜の高エネルギのプラズマエッチングについての記載がなされており、下地であるＳｉ半導体層にダメージが入り易いために、先ず高エネルギのプラズマエッチングを行い、これに続いて低エネルギのプラズマエッチングを行うことで、低ダメージのエッチングが可能であるとされている。
一般的には、Ｓｉは、Ｓｉ原子間結合力が弱いためにプラズマエッチングのダメージが入り易く特許文献１に記載されているような工夫が必要である。しかし、ＧａＮ系半導体層を被覆するＳｉＮ膜のエッチングの場合には、上述したような高エネルギエッチングから低エネルギエッチングへの切替えは不要であると考えられている。その理由は、Ｓｉと比べて、ＧａとＮの結合力が極めて強固であるからである。
特開平５−３１７７号公報
しかしながら、本発明者らの検討によれば、ＧａＮ系半導体層においても、プラズマエッチング時に導入されるダメージがデバイス特性に影響することがはじめて明らかとなった。
本発明の目的は、上記知見に基づき、従来影響しないと思われていたＧａＮ系半導体層へのプラズマエッチング時のダメージの発生を抑制し、初期デバイス特性や通電劣化のない半導体装置を実現することにある。
本発明は、かかる課題を解決するために、請求項１に記載の発明は、ＧａＮ系半導体層の表面を被覆するエッチング層のドライエッチング方法であって、前記エッチング層を所望の厚みだけ残存させてプラズマエッチングする第１のステップと、前記エッチング層の残余部を、前記第１のステップよりも低エネルギ印加されたプラズマでエッチングして前記ＧａＮ系半導体層表面を露出させる第２のステップと、を備えていることを特徴とする。
請求項２に記載の発明は、請求項１に記載のドライエッチング方法において、前記第１または第２のステップは少なくとも２つのサブステップを備え、前記サブステップにおけるプラズマエネルギが順次低くなるように設定されていることを特徴とする。
請求項３に記載の発明は、請求項１または２に記載のドライエッチング方法において、前記ＧａＮ系半導体は、ＧａＮ、ＩｎＧａＮまたはＡｌＧａＮであることを特徴とする。
請求項４に記載の発明は、請求項１乃至３の何れかに記載のドライエッチング方法において、前記ドライエッチングに用いるガスは、ＳＦ６またはＮＦ３のフッ素系ガス単独、もしくはこれらのフッ素系ガスとＳｉＣｌ４、ＢＣｌ３、またはＣｌ２の何れかの塩素系ガスとの混合ガスであることを特徴とする。
請求項５に記載の発明は、請求項１乃至４の何れかに記載のドライエッチング方法において、前記ドライエッチングは、誘導結合型プラズマ（ＩＣＰ）方式または電子サイクロトロン共鳴方式（ＥＣＲ）のリモートプラズマ型エッチングで実行されることを特徴とする。
請求項６に記載の発明は、請求項１乃至５の何れかに記載のドライエッチング方法において、前記エッチング層上に予めマスクを設け、前記第１および第２のステップを、前記マスクの開口領域に対して実行することを特徴とする。
請求項７に記載の発明は、請求項１乃至６の何れかに記載のドライエッチング方法において、前記ドライエッチングは、前記第１および第２のステップにより、前記エッチング層を全面エッチングすることを特徴とする。
請求項８に記載の発明は、請求項１乃至７の何れかに記載のドライエッチング方法において、前記ＧａＮ系半導体層は、ＨＥＭＴ、ＭＥＳＦＥＴ、またはＶＣＳＥＬのキャリア走行領域を構成するものであることを特徴とする。
請求項９に記載の発明は、半導体装置であって、請求項１乃至８の何れかに記載のドライエッチング方法を用いて製造されたことを特徴とする。
本発明は、ＧａＮ系半導体層と接して設けられているエッチング層をドライエッチングする際に、エッチング層をその深さ方向にプラズマエッチングする第１のプロセスと、残りの深さ方向領域を上記第１のプロセスよりも低いプラズマエネルギでエッチングする第２のプロセスという少なくとも２段階のエッチングプロセスを採用する。第２のプロセスでは、エッチングイオン（プラズマ）を低エネルギ化しているのでＧａＮ系半導体層へのダメージが緩和され、これにより初期特性変動や通電劣化のないＧａＮ系半導体装置の実現に寄与することが可能となる。
以下に図面を用いて、本発明を実施するための最良の形態について説明する。
本発明のドライエッチング方法においては、ＧａＮ系半導体結晶層に接して設けられているエッチング層（エッチング対象とされる層）をドライエッチングする際に、ＳＦ６またはＮＦ３のフッ素系ガス単独、もしくはこれらのフッ素系ガスとＳｉＣｌ４、ＢＣｌ３、またはＣｌ２の何れかの塩素系ガスとの混合ガスを用い、先ずエッチング層をその深さ方向に高速エッチング（相対的に高いエネルギでエッチング）しておき（第１のプロセス）、更に残りの深さ方向領域を低速エッチング（相対的に低いエネルギでエッチング）する（第２のプロセス）という少なくとも２段階のエッチングプロセスを採用する。ここで、ＧａＮ系半導体結晶層とは、例えば、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮである。
なお、エッチング条件はエッチングすべき層の材質や厚みなどの条件により適宜変更されるが、例えば酸素、窒素、アルゴンなどのガスとともにエッチングガスを導入し、チャンバ内圧力０．１〜２０Ｐａ、基板温度０〜１５０℃などとする。
図１は、本発明のドライエッチングのプロセスを説明するための概念図で、ＧａＮ系半導体層１１の表面上にエッチング層１２が設けられ、このエッチング層１２の主面の一部領域がマスク１３により被覆されてドライエッチングのための開口領域が設けられている（図１（ａ））。
本発明のドライエッチング方法の第１のプロセスにおいては、エッチングイオンはこの開口領域からエッチング層１２の表面に入射し、そのエネルギによりエッチング層１２の表面領域の構成原子をエッチングし、深さ方向への高い選択性と異方性とを有する高速のエッチングがなされる。このエッチングはＧａＮ系半導体層１１の表面近傍まで実行され、所定の厚みのエッチング層１２を残した状態で停止される（図１（ｂ））。なお、このときのエッチング条件は、例えば、エッチング手法を誘導結合型プラズマ（ＩＣＰ）方式や電子サイクロトロン共鳴方式（ＥＣＲ）などのリモートプラズマ（誘導結合）型エッチング法とし、ＧａＮ系半導体層上に設けられたＳｉＮｘのエッチング層をエッチングする際には、フッ素系のエッチングガスを用い、高密度プラズマ形成投入電力が３００Ｗでバイアス電力が０．１Ｗ／ｃｍ２などとされる。
この第１のプロセスでエッチングされずに残存してＧａＮ系半導体層１１の主面を被覆している開口領域のエッチング層１２は、第２のプロセスで完全にエッチングされる（図１（ｃ））。この第２のプロセスでのエッチング条件（バイアス電力）は、第１のプロセスでのエッチング速度に比較して低速となるように決定され、第１のプロセスと同様にフッ素系のエッチングガスを用いて、例えば高密度プラズマ形成投入電力が１００Ｗでバイアス電力が０．０３Ｗ／ｃｍ２などとされる。
このようなプロセスでは、高速エッチングの第１のステップでドライエッチングの高選択性と高異方性が確保され、低速エッチングの第２のステップでエッチング層に接して設けられているＧａＮ系半導体層に対する低汚染性と低ダメージ性が確保され、デバイス中のキャリア駆動領域への物理的な損傷が緩和される。
なお、３段階以上のエッチングプロセスとして、各プロセスでのエッチング速度が順次低速化するように条件設定することも可能である。また、このようなドライエッチング方法は、ＩＣＰ方式やＥＣＲ方式などのリモートプラズマ（誘導結合）型エッチング法のほか、他のドライエッチング法においても有効である。
ところで、特許文献１には、ドライエッチングの低ダメージ性を達成するための手法のひとつが開示されている。この手法は、ＳｉＯ２系材料層とその下に設けられているＳｉ系材料層との選択比を利用してコンタクトホールをドライエッチングにより形成するための技術である。具体的には、シリコン酸化物系材料層をドライエッチングするに際して、先ず実質的にその層厚を超えない範囲で高速にエッチングし（第１のプロセス）、これに続いて残余部をエッチングする（第２のプロセス）という２段階のエッチングプロセスが採用される。
この手法では、第２のプロセスにおいてエッチング層表面に窒化イオウ系化合物を堆積させながらエッチングが実行され、この堆積物がイオン衝撃からエッチング面を保護するためのバッファとして作用する。すなわち、加速されたイオンが堆積物を通してエッチング面に入射しても、堆積物が発揮するスポンジ効果によってイオン衝撃が吸収もしくは緩和され、低ダメージ化が図られることとなる。
このようなエッチングプロセスにおいては、本来のエッチング対象である結晶のエッチングが、エッチング層表面上に堆積している窒化イオウ系化合物のエッチングと並行して行われ、かつそのエッチング中は窒化イオウ系化合物が常にエッチング層表面上に堆積されるものであるから、結果として第２のプロセスでのエッチングは低速化する。しかしながら、この手法の効果たる低ダメージ化はあくまでもエッチング対象層の上に設けられた堆積物のスポンジ効果により得られるものであって、ドライエッチングの低速化、換言すればエッチングイオンの低エネルギ化そのものによる効果ではない。
これに対して、本発明は、ＧａＮ系半導体層と接して設けられているエッチング層をドライエッチングする際に、エッチングイオン（プラズマ）を低エネルギ化して低速エッチングすることでＧａＮ系半導体層へのダメージを緩和するものであり、当該低速エッチングプロセスは半導体層表面上への何らかのバッファの堆積を介在させることなく実行されるものである。
なお、本発明のドライエッチング方法は、選択エッチングまたは全面エッチングの何れにおいても適用することが可能である。
以下に実施例により、本発明のドライエッチング方法をより詳細に説明する。
本実施例では、本発明の方法を、ＧａＮ系半導体層上に設けたＳｉＮｘの表面保護薄膜層のドライエッチングに適用した例について説明する。
図２は、本実施例で対象とされるＧａＮ系ＨＥＭＴデバイスの構成、およびこのデバイスに従来方法のドライエッチングを施した場合の衝撃欠陥の発生の様子を説明するための断面図である。
このデバイスは、ＳｉＣ、サファイヤ、もしくはＧａＮ基板２１上に、ＧａＮの電子走行層２２と、ｎ型ＡｌＧａＮの電子供給層２３と、ｎ型ＧａＮの表面保護薄膜層２４とが順次積層され、さらに表面保護薄膜層２４上にはＳｉＮｘの保護膜２５とソース２６およびドレイン２７が設けられている。そして、これらの保護膜２５とソース２６とドレイン２７は、ドライエッチングによりゲート形成する際のマスクとしての役割を担う窓材２８により被覆されている。窓材２８は開口部（窓）を備えており、この開口部からエッチングイオンを入射させてこの領域のＳｉＮｘの保護膜２５をドライエッチングすることによりゲート形成領域を設けて図２に示した構造のＧａＮ系ＨＥＭＴデバイスが形成される。
このデバイスは、ソース２６から注入された電子がゲート下部のチャネル領域に相当する電子走行層２２中をドリフトしてドレイン２７へと流れることで動作するが、従来のドライエッチング方法で保護膜２５のエッチングを行うと、図２中に示した表面保護薄膜層２４の表面領域にエッチングイオンの衝撃によって物理的な欠陥が生じて高抵抗化するために、チャネル領域におけるポテンシャル分布が本来のものとは異なる分布となって電流低下を引き起こす。そこで、本実施例においては、窓材２８の開口部からＳｉＮｘの保護膜２５の一部領域を上述した２段階のプロセスによりエッチングし、高速エッチングの第１のステップでドライエッチングの高選択性と高異方性を確保するとともに、低速エッチングの第２のステップで保護層２５に接して設けられている表面保護薄膜層２４に対する低汚染性と低ダメージ性を確保することとしている。
図３は、本実施例のドライエッチングの具体的なプロセス例を説明するための図で、ＳＦ６またはＮＦ３のフッ素系ガスを用い、先ず、ＳｉＮｘの厚み１００ｎｍの保護膜２５の上に開口部（窓）を有する窓材２８を設ける（図３（ａ））。高密度プラズマ形成投入電力を３００Ｗ、バイアス電力を０．１Ｗ／ｃｍ２とし、この開口部からエッチングイオンを入射して保護膜２５を深さ方向にエッチングして概ね３０ｎｍの保護膜を残して第１のプロセスを終了する（図３（ｂ））。次に、高密度プラズマ形成投入電力を１００Ｗ、バイアス電力を０．０３Ｗ／ｃｍ２としてエッチングイオンのエネルギを低めた状態で第２のプロセスを実行し、開口部に残存していた保護膜２５を全てエッチングすることでその下の表面保護薄膜層２４表面を露出させてゲート領域を形成する（図３（ｃ））。
表１および図４は、このような２段階のＩＣＰエッチングを施したデバイスと従来の反応性イオンエッチング（ＲＩＥ）を施したデバイスとの最大ドレイン電流Ｉｆｍａｘを比較した結果を纏めたものである。なお、これらのドレイン電流は、ゲート−ソース間電圧Ｖｇｓを０Ｖ、ドレイン−ソース間電圧Ｖｄｓを５０Ｖとして測定した結果である。
図４中に示した「従来のＲＩＥ加工」のデータは、従来プロセスでの、プラズマエッチング前（ゲート形成前）、エッチング後（ゲート形成後）、アニール後、それぞれの最大ドレイン電流（Ｉｆｍａｘ）の結果である。エッチング前を１００％とすると、ゲート形成後のＩｆｍａｘは約５０％まで低下し、アニール後でも約９０％までしか回復しない。この結果から、ＧａＮ系半導体層においてプラズマエッチングのダメージがデバイス特性に影響していることが明らかであるが、このように、ＧａＮ系半導体層においてもプラズマエッチング時に導入されるダメージがデバイス特性に影響するという事実は、本発明者らの検討によりはじめて明らかとなったものである。
表１および図４に示した結果によれば、従来のドライエッチングではゲート形成直後のデバイスでは５０％程度もの大きな電流低下があったのに対して、本発明の方法でエッチングしたデバイスでは何れも１０％以内の電流低下に留まっている。また、従来方法でエッチングしたデバイスのドレイン電流Ｉｆｍａｘはアニールによっても９０％程度までしか回復しないのに対して、本発明によれば１００％のドレイン電流Ｉｆｍａｘの回復が認められる。
このように、本発明のドライエッチング方法によれば、ＳｉＮｘの保護膜をドライエッチングする際のＧａＮ半導体層へのダメージの発生を抑制し、高選択性、高異方性、低汚染性、および低ダメージ性を兼ね備えたドライエッチングが可能となり、これにより初期特性変動のないＧａＮ系ＨＥＭＴデバイスを実現することができる。
本実施例では、本発明の方法を、ＡｌＧａＮ層上に設けたＧａＮの表面保護薄膜層のドライエッチングに適用した例について説明する。
図５は、本実施例で対象とされるＧａＮ系ＨＥＭＴデバイスの構成、およびこのデバイスに従来方法のドライエッチングを施した場合の衝撃欠陥の発生の様子を説明するための断面図である。
このデバイスは、ＳｉＣ、サファイヤ、もしくはＧａＮの基板５１上に、ＧａＮの電子走行層５２と、ｎ型ＡｌＧａＮの電子供給層５３とが順次積層され、さらに電子供給層５３上にはｎ型ＧａＮの表面保護薄膜層５４とソース５５およびドレイン５６が設けられている。そして、これらの表面保護薄膜層５４とソース５５とドレイン５６は、ドライエッチングによりゲート形成する際のマスクとしての役割を担う窓材５７により被覆されている。窓材５７は開口部（窓）を備えており、この開口部からエッチングイオンを入射させてこの領域の表面保護薄膜層５４をドライエッチングすることによりゲート形成領域を設けて図５に示した構造のＧａＮ系ＨＥＭＴデバイスが形成される。
このデバイスも、ソース５５から注入された電子がゲート下部のチャネル領域に相当する電子走行層５２中をドリフトしてドレイン５６へと流れることで動作するが、従来のドライエッチング方法で表面保護薄膜層５４のエッチングを行うと、図５中に示したｎ型ＡｌＧａＮ電子供給層５３の表面領域にエッチングイオンの衝撃によって結晶中に物理的な欠陥が生じて高抵抗化するために、チャネル領域におけるポテンシャル分布が本来のものとは異なる分布となって電流低下を引き起こす。そこで、本実施例においては、窓材５７の開口部からｎ型ＧａＮの表面保護薄膜層５４の一部領域を上述した２段階のプロセスによりエッチングし、高速エッチングの第１のステップでドライエッチングの高選択性と高異方性を確保するとともに、低速エッチングの第２のステップで表面保護薄膜層５４に接して設けられている電子供給層５３に対する低汚染性と低ダメージ性を確保することとしている。
図６は、本実施例のドライエッチングの具体的なプロセス例を説明するための図で、ＳＦ６またはＮＦ３のフッ素系ガスと、ＳｉＣｌ４、ＢＣｌ３、またはＣｌ２の何れかの塩素系ガスとの混合ガスを用いてエッチングを実行する。
先ず、ｎ型ＧａＮの厚み１００ｎｍの表面保護薄膜層５４の上に開口部（窓）を有する窓材５７を設ける（図６（ａ））。高密度プラズマ形成投入電力を３００Ｗ、バイアス電力を０．１Ｗ／ｃｍ２とし、この開口部からエッチングイオンを入射して表面保護薄膜層５４を深さ方向にエッチングして概ね３０ｎｍの表面保護薄膜層５４を残して第１のプロセスを終了する（図６（ｂ））。次に、高密度プラズマ形成投入電力を１００Ｗ、バイアス電力を０．０３Ｗ／ｃｍ２としてエッチングイオンのエネルギを低めた状態で第２のプロセスを実行し、開口部に残存していた表面保護薄膜層５４を全てエッチングすることでその下のｎ型ＡｌＧａＮの電子供給層５３表面を露出させてゲート領域を形成する（図６（ｃ））。
表２および図７は、このような２段階のＩＣＰエッチングを施したデバイスと従来の反応性イオンエッチング（ＲＩＥ）を施したデバイスとの最大ドレイン電流Ｉｆｍａｘを比較した結果を纏めたものである。なお、これらのドレイン電流は、ゲート−ソース間電圧Ｖｇｓを０Ｖ、ドレイン−ソース間電圧Ｖｄｓを５０Ｖとして測定した結果である。
これらの結果によれば、従来のドライエッチングではゲート形成直後のデバイスでは１４〜２７％程度もの極めて大きな電流低下があったのに対して、本発明の方法でエッチングしたデバイスでは何れも１０％以内の電流低下に留まっている。また、従来方法でエッチングしたデバイスのドレイン電流Ｉｆｍａｘはアニールによっても９０％程度までしか回復しないのに対して、本発明によれば１００％のドレイン電流Ｉｆｍａｘの回復が認められる。
このように、本発明のドライエッチング方法によれば、ＧａＮの表面保護薄膜層をドライエッチングする際のＡｌＧａＮ層へのダメージの発生を抑制し、高選択性、高異方性、低汚染性、および低ダメージ性を兼ね備えたドライエッチングが可能となり、これにより初期特性変動のないＧａＮ系ＨＥＭＴデバイスを実現することができる。
本実施例では、本発明の方法を、ＳｉＣ基板上に設けたＧａＮ系の面発光レーザ（ＶＣＳＥＬ：Vertical-Cavity Surface-Emitting Laser）の裏面ＳｉＣ基板のドライエッチングに適用した例について説明する。
図８は、本実施例で対象とされるＧａＮ系ＶＣＳＥＬデバイスの構成、およびこのデバイスに従来方法のドライエッチングを施した場合の衝撃欠陥の発生の様子を説明するための断面図で、この図において、８０は図示しないＳｉＣ基板上に設けられたＧａＮ厚膜層、８１はＧａＮ系のバッファ層、８２はｎ型ＧａＮ層、８３は量子井戸構造のキャビティであるＩｎＧａＮ層、８４は電流制御層であるＡｌＧａＮ層、８５はｐ型ＧａＮのコンタクト層、８６ａはｐ型オーミック電極、８６ｂはｎ型オーミック電極、８７はＳｉＮ保護層、８８はポリイミド膜、そして８９は配線材料である。
ｐ型オーミック電極８６ａとｎ型オーミック電極８６ｂにバイアスが印加されｐ型オーミック電極８６ａからキャリアが注入されると、このキャリアはｐ型ＧａＮ層８５、ＡｌＧａＮ層８４、ＩｎＧａＮ層８３、ｎ型ＧａＮ層８２中をドリフトして基板８０裏面に形成されたｎ型オーミック電極８６ｂに流れ込む。このとき、量子井戸構造のＩｎＧａＮ層８３からは量子効果に基づく電子正孔対の再結合により発光が生じ、この光が上方向から取り出される。
しかし、従来のドライエッチング方法でＧａＮ厚膜層８０裏面のＳｉＣ基板をエッチングにより除去しようとすると、図８中に示したＧａＮ厚膜層８０の裏面領域にエッチングイオンの衝撃によって結晶中に物理的な欠陥が生じて高抵抗化するために発光強度が低下してしまう。そこで、本実施例においては、ＧａＮ厚膜層８０裏面のＳｉＣ基板を上述した２段階のプロセスによりエッチングにより除去することでＧａＮ厚膜層８０の裏面領域へのダメージを低減させることとしている。
図９は、本実施例のドライエッチングの具体的なプロセス例を説明するための図で、ＳＦ６またはＮＦ３のフッ素系ガスと、ＳｉＣｌ４、ＢＣｌ３、またはＣｌ２の何れかの塩素系ガスとの混合ガスを用いてエッチングを実行する。
先ず、図８に図示したＶＣＳＥＬ９１を形成した厚み３３０μｍのＳｉＣ基板９２をガラス基板９３上にワックス９４で接着する。このとき、ＶＣＳＥＬ９１とガラス基板９３とが対向するように接着されて、ＳｉＣ基板９２のみがドライエッチングされることとなる（図９（ａ））。
次に、高密度プラズマ形成投入電力を６００Ｗ、バイアス電力を０．５Ｗ／ｃｍ２とし、ＳｉＣ基板９１の裏面からエッチングイオンを入射して３００μｍ程度をエッチングして概ね３０μｍのＳｉＣ層９２ａを残して第１のプロセスを終了する（図９（ｂ））。次に、高密度プラズマ形成投入電力を３００Ｗ、バイアス電力を０．１Ｗ／ｃｍ２としてエッチングイオンのエネルギを低めた状態で第２のプロセスを実行し、残存していたＳｉＣ層９２ａを全てエッチングする（図９（ｃ））。
表３および図１０は、このような２段階のＩＣＰエッチングを施した後にＧａＮ厚膜層上にｎ型電極を形成したＧａＮ系ＶＣＳＥＬデバイスと従来の反応性イオンエッチング（ＲＩＥ）を施したデバイスとの発光強度（全光束量）を比較した結果を纏めたものである。なお、このときの駆動電流は７０ｍＡである。
これらの結果によれば、従来のドライエッチングでは１０％程度の発光強度の低下があったのに対して、本発明の方法でエッチングしたデバイスでは何れも１％程度の強度低下に留まっている。
このように、本発明のドライエッチング方法によれば、ＳｉＣ基板をドライエッチングする際のＧａＮ厚膜層へのダメージの発生を抑制し、これにより実質的な発光強度の低下のないＧａＮ系ＶＣＳＥＬデバイスを実現することができる。
本実施例では、本発明の方法をＳｉＣ−ＭＥＳＦＥＴに適用した例について説明する。
図１１は、本実施例で対象とされるＳｉＣ−ＭＥＳＦＥＴデバイスの構成、およびこのデバイスに従来方法のドライエッチングを施した場合の衝撃欠陥の発生の様子を説明するための断面図である。
このデバイスは、半絶縁性のＳｉＣ基板１１１上に、ｐ型のＳｉＣバッファ１１２とｎ型のＳｉＣチャネル層１１３とが順次積層され、ＳｉＣチャネル層１１３上にはＳｉＯ２またはＳｉＮｘの保護膜１１４とソース１１５およびドレイン１１６が設けられている。そして、これらの保護膜１１４とソース１１５とドレイン１１６は、ドライエッチングによりゲート形成する際のマスクとしての役割を担う窓材１１７により被覆されている。窓材１１７は開口部（窓）を備えており、この開口部からエッチングイオンを入射させてこの領域の保護膜１１４をドライエッチングすることによりゲート形成領域を設けて図１１に示した構造のＳｉＣ−ＭＥＳＦＥＴデバイスが形成される。
従来のドライエッチング方法で保護膜１１４のエッチングを行うと、図１１中に示したｎ型ＳｉＣチャネル層１１３の表面領域にエッチングイオンの衝撃によって結晶中に物理的な欠陥が生じて高抵抗化するために、チャネル領域におけるポテンシャル分布が本来のものとは異なる分布となって電流低下を引き起こす。そこで、上述した２段階のプロセスにより保護膜１１４をエッチングしてｎ型ＳｉＣチャネル層への衝撃欠陥の発生を抑制することとしている。
図１２は、本実施例のドライエッチングの具体的なプロセス例を説明するための図で、ＳＦ６またはＮＦ３のフッ素系ガスと、ＳｉＣｌ４、ＢＣｌ３、またはＣｌ２の何れかの塩素系ガスとの混合ガスを用いてエッチングを実行する。
先ず、厚み１００ｎｍの保護膜１１４の上に開口部（窓）を有する窓材１１７を設ける（図１２（ａ））。高密度プラズマ形成投入電力を３００Ｗ、バイアス電力を０．１Ｗ／ｃｍ２とし、この開口部からエッチングイオンを入射して保護膜１１４を深さ方向にエッチングして概ね３０ｎｍの保護膜を残して第１のプロセスを終了する（図１２（ｂ））。次に、高密度プラズマ形成投入電力を１００Ｗ、バイアス電力を０．０３Ｗ／ｃｍ２としてエッチングイオンのエネルギを低めた状態で第２のプロセスを実行し、開口部に残存していた保護膜１１４を全てエッチングすることでその下のｎ型ＳｉＣチャネル層１１３表面を露出させてゲート領域を形成する（図１２（ｃ））。
本発明のドライエッチング方法によれば、ＳｉＣ−ＭＥＳＦＥＴデバイスを作製する際の高選択性、高異方性、低汚染性、および低ダメージ性を兼ね備えたドライエッチングが可能となり、これにより初期特性変動のないＳｉＣ−ＭＥＳＦＥＴデバイスを実現することができる。
本発明によれば、ＧａＮ系半導体層へのドライエッチング時のダメージの発生を抑制し、高選択性、高異方性、低汚染性、および低ダメージ性を兼ね備えたドライエッチング方法を提供し、これにより初期特性変動や通電劣化のないＧａＮ系半導体装置を実現することが可能となる。
１１ ＧａＮ系半導体層
１２ エッチング層
１３ マスク
２１、５１ 基板
２２、５２ 電子走行層
２３、５３ 電子供給層
２４、５４ 表面保護薄膜層
２５、１１４ 保護膜
２６、５５、１１５ ソース
２７、５６、１１６ ドレイン
２８、５７、１１７ 窓材
８０ ＧａＮ厚膜層
８１ ＧａＮ系のバッファ層
８２ ｎ型ＧａＮ層
８３ 量子井戸構造のキャビティであるＩｎＧａＮ層
８４ 電流制御層であるＡｌＧａＮ層
８５ ｐ型ＧａＮのコンタクト層
８６ａ ｐ型オーミック電極
８６ｂ ｎ型オーミック電極
８７ ＳｉＮ保護層
８８ ポリイミド膜
８９ 配線材料
１１１ 半絶縁性のＳｉＣ基板
１１２ ｐ型のＳｉＣバッファ
１１３ ｎ型のＳｉＣチャネル層
１２ エッチング層
１３ マスク
２１、５１ 基板
２２、５２ 電子走行層
２３、５３ 電子供給層
２４、５４ 表面保護薄膜層
２５、１１４ 保護膜
２６、５５、１１５ ソース
２７、５６、１１６ ドレイン
２８、５７、１１７ 窓材
８０ ＧａＮ厚膜層
８１ ＧａＮ系のバッファ層
８２ ｎ型ＧａＮ層
８３ 量子井戸構造のキャビティであるＩｎＧａＮ層
８４ 電流制御層であるＡｌＧａＮ層
８５ ｐ型ＧａＮのコンタクト層
８６ａ ｐ型オーミック電極
８６ｂ ｎ型オーミック電極
８７ ＳｉＮ保護層
８８ ポリイミド膜
８９ 配線材料
１１１ 半絶縁性のＳｉＣ基板
１１２ ｐ型のＳｉＣバッファ
１１３ ｎ型のＳｉＣチャネル層
Claims (9)
- ＧａＮ系半導体層の表面を被覆するエッチング層のドライエッチング方法であって、
前記エッチング層を所望の厚みだけ残存させてプラズマエッチングする第１のステップと、
前記エッチング層の残余部を、前記第１のステップよりも低エネルギ印加されたプラズマでエッチングして前記ＧａＮ系半導体層表面を露出させる第２のステップと、を備えていることを特徴とするドライエッチング方法。 - 前記第１または第２のステップは少なくとも２つのサブステップを備え、
前記サブステップにおけるプラズマエネルギが順次低くなるように設定されていることを特徴とする請求項１に記載のドライエッチング方法。 - 前記ＧａＮ系半導体は、ＧａＮ、ＩｎＧａＮまたはＡｌＧａＮであることを特徴とする請求項１または２に記載のドライエッチング方法。
- 前記ドライエッチングに用いるガスは、ＳＦ６またはＮＦ３のフッ素系ガス単独、もしくはこれらのフッ素系ガスとＳｉＣｌ４、ＢＣｌ３、またはＣｌ２の何れかの塩素系ガスとの混合ガスであることを特徴とする請求項１乃至３の何れかに記載のドライエッチング方法。
- 前記ドライエッチングは、誘導結合型プラズマ（ＩＣＰ）方式または電子サイクロトロン共鳴方式（ＥＣＲ）のリモートプラズマ型エッチングで実行されることを特徴とする請求項１乃至４の何れかに記載のドライエッチング方法。
- 前記エッチング層上に予めマスクを設け、前記第１および第２のステップを、前記マスクの開口領域に対して実行することを特徴とする請求項１乃至５の何れかに記載のドライエッチング方法。
- 前記ドライエッチングは、前記第１および第２のステップにより、前記エッチング層を全面エッチングすることを特徴とする請求項１乃至６の何れかに記載のドライエッチング方法。
- 前記ＧａＮ系半導体層は、ＨＥＭＴ、ＭＥＳＦＥＴ、またはＶＣＳＥＬのキャリア走行領域を構成するものであることを特徴とする請求項１乃至７の何れかに記載のドライエッチング方法。
- 請求項１乃至８の何れかに記載のドライエッチング方法を用いて製造された半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004132124A JP2005317684A (ja) | 2004-04-27 | 2004-04-27 | ドライエッチング方法および半導体装置 |
| US11/115,272 US20050236365A1 (en) | 2004-04-27 | 2005-04-27 | Dry etching method and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004132124A JP2005317684A (ja) | 2004-04-27 | 2004-04-27 | ドライエッチング方法および半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005317684A true JP2005317684A (ja) | 2005-11-10 |
Family
ID=35135392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004132124A Pending JP2005317684A (ja) | 2004-04-27 | 2004-04-27 | ドライエッチング方法および半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20050236365A1 (ja) |
| JP (1) | JP2005317684A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008288289A (ja) * | 2007-05-16 | 2008-11-27 | Oki Electric Ind Co Ltd | 電界効果トランジスタとその製造方法 |
| JP2010258442A (ja) * | 2009-03-31 | 2010-11-11 | Furukawa Electric Co Ltd:The | 電界効果トランジスタ、電界効果トランジスタの製造方法、および溝の形成方法 |
| US8987076B2 (en) | 2013-03-27 | 2015-03-24 | Mitsubishi Electric Corporation | Method of manufacturing transistor |
| WO2018096898A1 (ja) * | 2016-11-24 | 2018-05-31 | 日機装株式会社 | 半導体発光素子の製造方法 |
| JP7323476B2 (ja) | 2020-02-19 | 2023-08-08 | 住友電気工業株式会社 | 半導体装置の製造方法 |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7932111B2 (en) | 2005-02-23 | 2011-04-26 | Cree, Inc. | Substrate removal process for high light extraction LEDs |
| WO2007052273A2 (en) * | 2005-11-02 | 2007-05-10 | Ben Gurion University Of The Negev Research And Development Authority | Novel material and process for integrated ion chip |
| US8338308B2 (en) * | 2008-12-19 | 2012-12-25 | The Board Of Trustees Of The University Of Illinois | Method of plasma etching Ga-based compound semiconductors |
| CN102456545A (zh) * | 2010-10-21 | 2012-05-16 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 图形化衬底的刻蚀方法 |
| CN102339748B (zh) * | 2011-11-01 | 2013-08-14 | 中国科学院微电子研究所 | 降低hemt器件栅槽刻蚀损伤的方法 |
| US8884308B2 (en) | 2011-11-29 | 2014-11-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | High electron mobility transistor structure with improved breakdown voltage performance |
| KR101251880B1 (ko) * | 2011-12-29 | 2013-04-08 | 로체 시스템즈(주) | 웨이퍼 식각장치 및 이를 이용한 웨이퍼 식각방법 |
| CN102646705A (zh) * | 2012-04-29 | 2012-08-22 | 西安电子科技大学 | MIS栅GaN基增强型HEMT器件及制作方法 |
| CN102768950A (zh) * | 2012-07-12 | 2012-11-07 | 江苏扬景光电有限公司 | 一种混合式蚀刻产生氮化物器件衬底的孔洞的方法 |
| CN102856369B (zh) * | 2012-09-03 | 2015-01-28 | 南京邮电大学 | 基于硅衬底氮化物的悬空hemt器件及其制备方法 |
| CN103840039B (zh) * | 2012-11-22 | 2016-08-31 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 一种pss图形化衬底刻蚀方法 |
| US8932959B2 (en) * | 2012-12-19 | 2015-01-13 | Applied Materials, Inc. | Method and system for etching plural layers on a workpiece including a lower layer containing an advanced memory material |
| US9443737B2 (en) * | 2013-04-03 | 2016-09-13 | Texas Instruments Incorporated | Method of forming metal contacts in the barrier layer of a group III-N HEMT |
| CN104425237B (zh) * | 2013-08-20 | 2018-05-08 | 北京北方华创微电子装备有限公司 | 基片刻蚀方法 |
| DE112014005913B4 (de) | 2013-12-20 | 2021-10-07 | Ngk Insulators, Ltd. | Verfahren zum Herstellen von Substraten mit zumindest einer Oberflächen-Gallium-Nitrid-Schicht |
| US9396961B2 (en) * | 2014-12-22 | 2016-07-19 | Lam Research Corporation | Integrated etch/clean for dielectric etch applications |
| CN105405749B (zh) * | 2015-11-02 | 2019-05-10 | 株洲南车时代电气股份有限公司 | 一种刻蚀碳化硅的方法 |
| CN105355550B (zh) * | 2015-12-02 | 2018-05-01 | 中国科学院微电子研究所 | Iii族氮化物低损伤刻蚀方法 |
| RU2694164C1 (ru) * | 2018-04-12 | 2019-07-09 | Федеральное государственное бюджетное учреждение науки Институт сверхвысокочастотной полупроводниковой электроники Российской академии наук | Способ сухого травления нитридных слоев |
| FR3091001B1 (fr) * | 2018-12-21 | 2021-01-08 | Commissariat Energie Atomique | Procédé de gravure d’une couche diélectrique |
| CN113555283B (zh) * | 2020-04-24 | 2024-04-05 | 江苏鲁汶仪器股份有限公司 | 一种刻蚀GaN基高电子迁移率晶体管异质结的方法 |
| FR3111470A1 (fr) * | 2020-06-16 | 2021-12-17 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de gravure d’une couche de materiau iii-n |
| CN115799061B (zh) * | 2023-01-09 | 2023-09-05 | 浙江大学杭州国际科创中心 | SiC晶圆切割片加工方法及SiC晶圆切割片加工装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5767018A (en) * | 1995-11-08 | 1998-06-16 | Advanced Micro Devices, Inc. | Method of etching a polysilicon pattern |
| US5710073A (en) * | 1996-01-16 | 1998-01-20 | Vanguard International Semiconductor Corporation | Method for forming interconnections and conductors for high density integrated circuits |
| US6031858A (en) * | 1996-09-09 | 2000-02-29 | Kabushiki Kaisha Toshiba | Semiconductor laser and method of fabricating same |
| JP2000244068A (ja) * | 1998-12-22 | 2000-09-08 | Pioneer Electronic Corp | 窒化物半導体レーザ及びその製造方法 |
| JP3520919B2 (ja) * | 2001-03-27 | 2004-04-19 | 士郎 酒井 | 窒化物系半導体装置の製造方法 |
| JP4457564B2 (ja) * | 2002-04-26 | 2010-04-28 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| US20040097077A1 (en) * | 2002-11-15 | 2004-05-20 | Applied Materials, Inc. | Method and apparatus for etching a deep trench |
| JP4179539B2 (ja) * | 2003-01-15 | 2008-11-12 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| US7045404B2 (en) * | 2004-01-16 | 2006-05-16 | Cree, Inc. | Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof |
-
2004
- 2004-04-27 JP JP2004132124A patent/JP2005317684A/ja active Pending
-
2005
- 2005-04-27 US US11/115,272 patent/US20050236365A1/en not_active Abandoned
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008288289A (ja) * | 2007-05-16 | 2008-11-27 | Oki Electric Ind Co Ltd | 電界効果トランジスタとその製造方法 |
| JP2010258442A (ja) * | 2009-03-31 | 2010-11-11 | Furukawa Electric Co Ltd:The | 電界効果トランジスタ、電界効果トランジスタの製造方法、および溝の形成方法 |
| US8987076B2 (en) | 2013-03-27 | 2015-03-24 | Mitsubishi Electric Corporation | Method of manufacturing transistor |
| WO2018096898A1 (ja) * | 2016-11-24 | 2018-05-31 | 日機装株式会社 | 半導体発光素子の製造方法 |
| JP2018085455A (ja) * | 2016-11-24 | 2018-05-31 | 日機装株式会社 | 半導体発光素子の製造方法 |
| KR20190082913A (ko) * | 2016-11-24 | 2019-07-10 | 니기소 가부시키가이샤 | 반도체 발광 소자의 제조 방법 |
| US10720547B2 (en) | 2016-11-24 | 2020-07-21 | Nikkiso Co., Ltd. | Method of manufacturing semiconductor light emitting device |
| KR102220345B1 (ko) | 2016-11-24 | 2021-02-24 | 니기소 가부시키가이샤 | 반도체 발광 소자의 제조 방법 |
| JP7323476B2 (ja) | 2020-02-19 | 2023-08-08 | 住友電気工業株式会社 | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050236365A1 (en) | 2005-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005317684A (ja) | ドライエッチング方法および半導体装置 | |
| KR101441199B1 (ko) | 개선된 항복 전압 성능을 갖는 고 전자 이동도 트랜지스터 구조물 | |
| US6156584A (en) | Method of manufacturing a semiconductor light emitting device | |
| JPWO2006109418A1 (ja) | 半導体発光素子 | |
| JP2011192719A (ja) | 窒化物半導体装置 | |
| JP2007081346A (ja) | 窒化物半導体電界効果トランジスタ | |
| KR100344103B1 (ko) | 질화갈륨계 결정 보호막을 형성한 반도체 소자 및 그 제조방법 | |
| JP4295489B2 (ja) | 半導体装置の製造方法 | |
| JP2008118044A (ja) | 電界効果トランジスタ及びその製造方法 | |
| TWI767539B (zh) | 製造發光二極體單元的方法 | |
| JP3812452B2 (ja) | ドライエッチング方法 | |
| JPH10144962A (ja) | 半導体発光素子およびその製造方法 | |
| JP2007116076A (ja) | 半導体素子 | |
| Kim | Improvement of GaN-based light-emitting diode by indium-tin-oxide transparent electrode and vertical electrode | |
| JP2010212495A (ja) | Ｉｉｉ族窒化物半導体からなるｈｆｅｔの製造方法 | |
| US20100155899A1 (en) | Etching method, etching mask and method for manufacturing semiconductor device using the same | |
| JP2003229412A (ja) | ドライエッチング方法および半導体素子 | |
| JP2007088008A (ja) | 窒化物半導体装置およびその製造方法 | |
| JP6171441B2 (ja) | 半導体装置の製造方法 | |
| JP2003282543A (ja) | 窒化ガリウム系化合物半導体のドライエッチング方法 | |
| JP4814500B2 (ja) | 半導体装置及びその製造方法 | |
| JP2007329154A (ja) | 窒化物半導体装置の製造方法 | |
| JP4376821B2 (ja) | 半導体装置の製造方法 | |
| JP2005268725A (ja) | 半導体素子およびその製造方法 | |
| JP5841340B2 (ja) | 窒化物半導体レーザ装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070517 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070529 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071127 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080124 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080430 |