WO2018096898A1 - 半導体発光素子の製造方法 - Google Patents

半導体発光素子の製造方法 Download PDF

Info

Publication number
WO2018096898A1
WO2018096898A1 PCT/JP2017/039606 JP2017039606W WO2018096898A1 WO 2018096898 A1 WO2018096898 A1 WO 2018096898A1 JP 2017039606 W JP2017039606 W JP 2017039606W WO 2018096898 A1 WO2018096898 A1 WO 2018096898A1
Authority
WO
WIPO (PCT)
Prior art keywords
dry etching
type cladding
cladding layer
layer
semiconductor light
Prior art date
Application number
PCT/JP2017/039606
Other languages
English (en)
French (fr)
Inventor
遥人 酒井
紀隆 丹羽
哲彦 稲津
Original Assignee
日機装株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日機装株式会社 filed Critical 日機装株式会社
Priority to CN201780073063.1A priority Critical patent/CN109997235B/zh
Priority to KR1020197017180A priority patent/KR102220345B1/ko
Publication of WO2018096898A1 publication Critical patent/WO2018096898A1/ja
Priority to US16/422,468 priority patent/US10720547B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Definitions

  • the present invention relates to a method for manufacturing a semiconductor light emitting device.
  • Such a light emitting element for deep ultraviolet light has an aluminum gallium nitride (AlGaN) -based n-type cladding layer, an active layer, and a p-type cladding layer sequentially stacked on a substrate, and is exposed by etching.
  • An n-side electrode is formed on a partial region of the cladding layer (see, for example, Patent Document 1).
  • the present invention has been made in view of such problems, and one of exemplary purposes thereof is to provide a technique for reducing the contact resistance of the n-side electrode of the semiconductor light emitting device.
  • a method for manufacturing a semiconductor light emitting device includes a step of forming an active layer of an AlGaN-based semiconductor material on an n-type cladding layer of an n-type AlGaN-based semiconductor material, and an active layer Forming a p-type semiconductor layer thereon, removing a portion of the p-type semiconductor layer, the active layer, and the n-type cladding layer so that a partial region of the n-type cladding layer is exposed, and an n-type cladding Forming an n-side electrode on the exposed partial region of the layer.
  • the removing step includes a first dry etching step that performs dry etching using both a reactive gas and an inert gas, and a second dry etching step that performs dry etching using a reactive gas after the first dry etching step. Including.
  • the exposure is performed by switching from the first dry etching step using both the reactive gas and the inert gas to the second dry etching step using the reactive gas.
  • the amount of damage to the mold cladding layer can be reduced.
  • the n-side electrode can be formed on the n-type cladding layer with little damage, and the contact resistance of the n-side electrode can be lowered.
  • the productivity can be increased by increasing the etch rate within a range where the influence of the damage to the exposed portion of the n-side cladding layer is small.
  • the reactive gas may include at least one of chlorine (Cl 2 ), boron trichloride (BCl 3 ), and silicon tetrachloride (SiCl 4 ).
  • the second dry etching step may have a lower etch rate than the first dry etching step.
  • the etch rate of the second dry etching step may be 50 nm / min or less.
  • the etching depth by the first dry etching process may be 300 nm or more, and the etching depth by the second dry etching process may be 300 nm or less.
  • the n-type cladding layer is partially removed.
  • the second dry etching step the n-type cladding layer is partially removed. Also good.
  • a step of reacting nitrogen atoms (N) with the exposed partial region of the n-type cladding layer may be further provided.
  • the step of reacting the nitrogen atom may include decomposing ammonia (NH 3 ).
  • the step of reacting nitrogen atoms may include heating the n-type cladding layer to a temperature of 100 ° C. or higher and 1000 ° C. or lower.
  • the n-type cladding layer may have a molar fraction of AlN of 20% or more.
  • the contact resistance of the n-side electrode of the semiconductor light emitting device can be reduced.
  • FIG. 1 is a cross-sectional view schematically showing a configuration of a semiconductor light emitting element according to an embodiment. It is a figure which shows schematically the manufacturing process of a semiconductor light-emitting device. It is a figure which shows schematically the manufacturing process of a semiconductor light-emitting device. It is a figure which shows schematically the manufacturing process of a semiconductor light-emitting device. It is a figure which shows schematically the manufacturing process of a semiconductor light-emitting device. It is a figure which shows schematically the manufacturing process of a semiconductor light-emitting device. 4 is a graph showing the relationship between the etching rate of n-type cladding layer 24 and contact resistance. It is a flowchart which shows the manufacturing method of a semiconductor light-emitting device.
  • FIG. 1 is a cross-sectional view schematically showing a configuration of a semiconductor light emitting element 10 according to an embodiment.
  • the semiconductor light emitting device 10 is an LED (Light Emitting Diode) chip configured to emit “deep ultraviolet light” having a center wavelength ⁇ of about 360 nm or less.
  • the semiconductor light emitting device 10 is made of an aluminum gallium nitride (AlGaN) -based semiconductor material having a band gap of about 3.4 eV or more.
  • AlGaN aluminum gallium nitride
  • AlGaN-based semiconductor material refers to a semiconductor material mainly containing aluminum nitride (AlN) and gallium nitride (GaN), and a semiconductor containing other materials such as indium nitride (InN). Including material. Therefore, the “AlGaN-based semiconductor material” referred to in the present specification has, for example, a composition of In 1-xy Al x Ga y N (0 ⁇ x + y ⁇ 1, 0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1). And include AlN, GaN, AlGaN, indium aluminum nitride (InAlN), indium gallium nitride (InGaN), and indium aluminum gallium nitride (InAlGaN).
  • AlGaN-based semiconductor materials in order to distinguish materials that do not substantially contain AlN, they may be referred to as “GaN-based semiconductor materials”.
  • the “GaN-based semiconductor material” mainly includes GaN and InGaN, and includes a material containing a small amount of AlN.
  • AlN-based semiconductor materials in order to distinguish materials that do not substantially contain GaN, they may be referred to as “AlN-based semiconductor materials”.
  • AlN-based semiconductor material mainly includes AlN and InAlN, and includes a material containing a small amount of GaN.
  • the semiconductor light emitting device 10 includes a substrate 20, a buffer layer 22, an n-type cladding layer 24, an active layer 26, an electron blocking layer 28, a p-type cladding layer 30, an n-side electrode 32, and a p-side electrode 34. And have.
  • the substrate 20 is a substrate having translucency with respect to deep ultraviolet light emitted from the semiconductor light emitting element 10, and is, for example, a sapphire (Al 2 O 3 ) substrate.
  • the substrate 20 has a first main surface 20a and a second main surface 20b opposite to the first main surface 20a.
  • the first major surface 20 a is one major surface that serves as a crystal growth surface for growing each layer above the buffer layer 22.
  • the second main surface 20b is one main surface serving as a light extraction surface for extracting deep ultraviolet light emitted from the active layer 26 to the outside.
  • the substrate 20 may be an aluminum nitride (AlN) substrate or an aluminum gallium nitride (AlGaN) substrate.
  • the buffer layer 22 is formed on the first main surface 20a of the substrate 20.
  • the buffer layer 22 is a base layer (template layer) for forming each layer above the n-type cladding layer 24.
  • the buffer layer 22 is, for example, an undoped AlN layer, specifically, an AlN (HT-AlN; High Temperature AlN) layer grown at a high temperature.
  • the buffer layer 22 may include an undoped AlGaN layer formed on the AlN layer.
  • the buffer layer 22 may be composed of only an undoped AlGaN layer. That is, the buffer layer 22 includes at least one of an undoped AlN layer and an AlGaN layer.
  • the n-type cladding layer 24 is formed on the buffer layer 22.
  • the n-type cladding layer 24 is an n-type AlGaN-based semiconductor material layer, for example, an AlGaN layer doped with silicon (Si) as an n-type impurity.
  • the composition ratio of the n-type cladding layer 24 is selected so as to transmit the deep ultraviolet light emitted from the active layer 26.
  • the molar fraction of AlN is 20% or more, preferably 40% or more or 50% or more.
  • the n-type cladding layer 24 has a band gap larger than the wavelength of deep ultraviolet light emitted from the active layer 26, and is formed, for example, so that the band gap is 4.3 eV or more.
  • the n-type cladding layer 24 is preferably formed so that the mole fraction of AlN is 80% or less, that is, the band gap is 5.5 eV or less, and the mole fraction of AlN is 70% or less (that is, the band gap). It is more desirable that the gap be formed to be 5.2 eV or less.
  • the n-type cladding layer 24 has a thickness of about 1 ⁇ m to 3 ⁇ m, for example, a thickness of about 2 ⁇ m.
  • the active layer 26 is made of an AlGaN-based semiconductor material, and is sandwiched between the n-type cladding layer 24 and the electron block layer 28 to form a double heterojunction structure.
  • the active layer 26 may have a single-layer or multi-layer quantum well structure.
  • a barrier layer formed of an n-type AlGaN-based semiconductor material and a well layer formed of an undoped AlGaN-based semiconductor material. You may be comprised with a laminated body.
  • the active layer 26 is configured to have a band gap of 3.4 eV or more in order to output deep ultraviolet light having a wavelength of 355 nm or less.
  • the AlN composition ratio is selected so that deep ultraviolet light having a wavelength of 310 nm or less can be output. Is done.
  • the active layer 26 is formed on the n-type cladding layer 24, but is not formed on the entire surface of the n-type cladding layer 24, and is formed only on a partial region (exposed region 38) of the n-type cladding layer 24. . That is, the active layer 26 is not provided on the exposed surface 24 a of the n-type cladding layer 24.
  • the electron block layer 28 is formed on the active layer 26.
  • the electron block layer 28 is a p-type AlGaN-based semiconductor material layer, and is formed, for example, so that the molar fraction of AlN is 40% or more, preferably 50% or more.
  • the electron blocking layer 28 may be formed such that the molar fraction of AlN is 80% or more, or may be formed of an AlN-based semiconductor material that does not substantially contain GaN.
  • the electron blocking layer has a thickness of about 1 nm to 10 nm, for example, a thickness of about 2 nm to 5 nm.
  • the electron block layer 28 may be an undoped semiconductor layer instead of the p-type.
  • the p-type cladding layer 30 is a p-type semiconductor layer formed on the electron block layer 28.
  • the p-type cladding layer 30 is a p-type AlGaN-based semiconductor material layer, for example, an AlGaN layer doped with magnesium (Mg) as a p-type impurity.
  • the p-type cladding layer 30 has a thickness of about 300 nm to 700 nm, for example, a thickness of about 400 nm to 600 nm.
  • the p-type cladding layer 30 may be formed of a p-type GaN-based semiconductor material that does not substantially contain AlN.
  • the n-side electrode 32 is formed on a partial region (exposed region 38) of the n-type cladding layer 24.
  • the n-side electrode 32 is formed of a multilayer film in which titanium (Ti) / aluminum (Al) / Ti / gold (Au) is sequentially laminated on the n-type cladding layer 24.
  • the p-side electrode 34 is formed on the p-type cladding layer 30.
  • the p-side electrode 34 is formed of a nickel (Ni) / gold (Au) multilayer film sequentially stacked on the p-type cladding layer 30.
  • 2 to 5 are diagrams schematically showing a manufacturing process of the semiconductor light emitting device 10.
  • the buffer layer 22, the n-type cladding layer 24, the active layer 26, the electron blocking layer 28, and the p-type cladding layer 30 are formed in order on the first main surface 20 a of the substrate 20.
  • the substrate 20 is a sapphire (Al 2 O 3 ) substrate and is a growth substrate for forming an AlGaN-based semiconductor material.
  • the buffer layer 22 is formed on the (0001) plane of the sapphire substrate.
  • the buffer layer 22 includes, for example, an AlN (HT-AlN) layer grown at a high temperature and an undoped AlGaN (u-AlGaN) layer.
  • the n-type cladding layer 24, the active layer 26, the electron blocking layer 28, and the p-type cladding layer 30 are layers formed of an AlGaN-based semiconductor material, an AlN-based semiconductor material, or a GaN-based semiconductor material, and are subjected to metal organic chemical vapor deposition. It can be formed using a known epitaxial growth method such as (MOVPE) method or molecular beam epitaxy (MBE) method.
  • a mask 40 is formed on the p-type cladding layer 30, and the active layer 26, the electron blocking layer 28, and the p-type cladding layer 30 in the exposed region 38 where the mask 40 is not formed are formed.
  • a first dry etching 42 using both a reactive gas and an inert gas is performed.
  • the first dry etching 42 is a reactive ion etching process by converting the etching gas into plasma, and is, for example, inductively coupled plasma (ICP) etching.
  • a gas containing chlorine (Cl) is used as a reactive gas. Specifically, chlorine (Cl 2 ), boron trichloride (BCl 3 ), silicon tetrachloride (SiCl 4 ), or the like is used. It is done.
  • a rare gas such as argon (Ar) is used as an inert gas.
  • an etching gas containing three types of chlorine (Cl 2 ), boron trichloride (BCl 3 ), and argon (Ar) is used for the first dry etching 42.
  • second dry etching 44 for removing a part of the n-type cladding layer 24 in the exposed region 38 is performed. Similar to the first dry etching 42, the second dry etching 44 is a reactive ion etching process, for example, ICP etching. In the second dry etching 44, a reactive gas is used, but an inert gas is not used. That is, in the second dry etching 44, only reactive gases such as chlorine (Cl 2 ), boron trichloride (BCl 3 ), and silicon tetrachloride (SiCl 4 ) are used. In one embodiment, an etch gas that includes chlorine (Cl 2 ) and boron trichloride (BCl 3 ) is used for the second dry etch 44.
  • a reactive gas is used, but an inert gas is not used. That is, in the second dry etching 44, only reactive gases such as chlorine (Cl 2 ), boron trichloride (BCl 3 ), and silicon
  • the second dry etching 44 is a process having a lower etch rate than the first dry etching 42.
  • the etch rate of the first dry etching 42 is 50 nm / min or more, whereas the etch rate of the second dry etching 44 is 50 nm / min or less.
  • the etch rate of the first dry etching 42 is 60 to 200 nm / min, and the etch rate of the second dry etching 44 is 1 to 50 nm / min.
  • the etch rate of the first dry etch 42 is 100 nm / min, or 130 nm / min
  • the etch rate of the second dry etch 44 is 2 nm / min, 13 nm / min, or 50 nm / min. .
  • the etching rate can be relatively lowered by adjusting the input power for plasma generation.
  • the etching rate can be relatively lowered by not using an inert gas such as argon.
  • an inert gas such as argon
  • the n-type cladding layer 24 is efficiently removed by physically colliding Ar + ions or the like with the n-type cladding layer 24 to be etched.
  • a relatively low etching rate is realized by suppressing such a physical removal action.
  • the influence of damage to the n-type cladding layer 24 remaining after etching is reduced, and the vicinity of the exposed surface 24 a of the n-type cladding layer 24 exposed by the second dry etching 44 is reduced. Deterioration of crystal quality can be suppressed.
  • the n-type cladding layer 24 in the second dry etching 44 it is preferable that the n-type cladding layer 24 in a depth range in which the influence of damage by the first dry etching 42 is generated is removed.
  • the etching depth of the n-type cladding layer 24 is preferably 10 nm or more, and more preferably 50 nm or more.
  • the second dry etching 44 By applying the second dry etching 44 to such a depth range, deterioration of crystal quality in the vicinity of the exposed surface 24a of the n-type cladding layer 24 can be suppressed, and the n side formed on the exposed surface 24a.
  • the contact resistance with the electrode 32 can be suitably reduced.
  • the second dry etching 44 is a process having a lower etch rate than the first dry etching 42, if the etching depth by the second dry etching 44 is excessively increased, the productivity of the removal process is lowered.
  • the etching depth by the second dry etching 44 is preferably 300 nm or less, more preferably 200 nm or less, which is sufficiently larger than the above-mentioned damage influence range (10 to 50 nm).
  • the first dry etching 42 is preferably performed until the relatively thick p-type cladding layer 30 is completely removed, and the etching depth of the first dry etching 42 is set to 300 nm or more. preferable.
  • the first dry etching 42 removes at least the p-type cladding layer 30 in the exposed region 38.
  • the first dry etching 42 may remove the electron blocking layer 28 in the exposed region 38 and may further remove the active layer 26 in the exposed region 38.
  • the first dry etching 42 may partially remove the n-type cladding layer 24 in the exposed region 38.
  • the second dry etching 44 removes a depth range that was not removed by the first dry etching 42.
  • the second dry etching 44 partially removes at least the n-type cladding layer 24 in the exposed region 38.
  • the second dry etching 44 may at least partially remove the active layer 26 in the exposed region 38, or may at least partially remove the electron blocking layer 28 in the exposed region 38.
  • the depth range to be removed by each of the first dry etching 42 and the second dry etching 44 may be determined according to the thicknesses of the active layer 26 and the electron blocking layer 28.
  • nitrogen atoms 46 are reacted with the exposed surface 24a of the n-type cladding layer 24 to supply nitrogen atoms to the exposed surface 24a.
  • the exposed surface 24a subjected to the above-described dry etching process is nitrogen-depleted due to the influence of etching damage.
  • Nitrogen depletion generated in the n-type cladding layer 24 functions as an acceptor, reduces the electron concentration in the vicinity of the exposed surface 24a, and increases the bulk resistance.
  • the contact resistance increases. Therefore, in the present embodiment, by supplying nitrogen atoms (N) to nitrogen depletion due to etching, the number of nitrogen depletion is reduced, and the bulk resistance in the vicinity of the exposed surface 24a is lowered.
  • the supply of nitrogen atoms 46 to the exposed surface 24a of the n-type cladding layer 24 is caused by decomposing molecules containing nitrogen (N) to generate nitrogen atoms (N), and reacting the nitrogen atoms with the exposed surface 24a. Done. For example, by heating and decomposing ammonia (NH 3 ), nitrogen atoms are supplied to the exposed surface 24a of the n-type cladding layer 24, and the damage is repaired so that the number of nitrogen depletions near the exposed surface 24a is reduced. it can.
  • a method for supplying nitrogen atoms is not particularly limited.
  • an apparatus used for chemical vapor deposition (CVD) such as metal organic chemical vapor deposition (MOCVD), an annealing furnace, or the like can be used.
  • damage repair by supplying the nitrogen atoms 46 may be promoted by heating the n-type cladding layer 24.
  • the heating temperature of the n-type cladding layer 24 may be 100 ° C. or higher and 1000 ° C. or lower.
  • an n-side electrode 32 is formed on the exposed surface 24a of the n-type cladding layer 24 repaired by supplying nitrogen atoms. Further, after removing the mask 40, the p-side electrode 34 is formed on the p-type cladding layer 30.
  • the n-side electrode 32 and the p-side electrode 34 can be formed by a known method such as an electron beam evaporation method or a sputtering method. Thereby, the semiconductor light emitting device 10 shown in FIG. 1 is completed.
  • FIG. 6 is a graph showing the relationship between the etching rate of the n-type cladding layer 24 and the contact resistance, and shows the contact resistance of the exposed surface 24a before and after the supply of the nitrogen atoms 46.
  • the contact resistance of the n-type cladding layer 24 can be lowered by setting the dry etching etch rate for exposing the n-type cladding layer 24 to 50 nm / min or less before supplying the nitrogen atoms 46.
  • the contact resistance of the n-type cladding layer 24 can be further reduced by supplying nitrogen atoms 46 after the n-type cladding layer 24 is exposed by dry etching.
  • FIG. 7 is a flowchart showing a method for manufacturing the semiconductor light emitting device 10.
  • the buffer layer 22, the n-type cladding layer 24, the active layer 26, the electron blocking layer 28, and the p-type cladding layer 30 are sequentially stacked on the substrate 20 (S10).
  • first dry etching is performed to remove the active layer 26, the electron blocking layer 28, and the p-type cladding layer 30 located in the exposed region 38 using both a reactive gas and an inert gas (S12).
  • S12 reactive gas and an inert gas
  • second dry etching is performed to partially remove the n-type cladding layer 24 located in the exposed region 38 using a reactive gas (S14). As a result, an exposed surface 24a of the n-type cladding layer 24 is formed.
  • nitrogen atoms (N) are supplied to the exposed surface 24a, and nitrogen depletion generated in the vicinity of the exposed surface 24a is recovered by dry etching (S16).
  • the n-side electrode 32 is formed on the recovered exposed surface 24 a, and the p-side electrode 34 is formed on the p-type cladding layer 30.
  • the contact resistance between the n-type cladding layer 24 and the n-side electrode 32 can be reduced, and the forward voltage during driving of the semiconductor light emitting element 10 can be lowered.
  • the contact resistance of the n-type cladding layer 24 exceeds 2 ⁇ 10 ⁇ 2 ⁇ cm 2 .
  • the contact resistance of the n-type cladding layer 24 can be improved to about 1 ⁇ 10 ⁇ 3 ⁇ cm 2 .
  • the n-type cladding layer 24 in these comparative examples and examples is an AlGaN-based semiconductor material having an AlN molar fraction of about 65%.
  • the contact resistance of the n-type cladding layer 24 in this example is a value comparable to that of the n-type cladding layer 24 before the etching process.
  • the n-side electrode 32 may be formed without supplying the nitrogen atoms 46 after the exposed surface 24 a of the n-type cladding layer 24 is formed by the second dry etching 44.
  • nitrogen atoms 46 are supplied to the exposed surface 24a without performing the second dry etching 44, and after the damage is repaired.
  • the n-side electrode 32 may be formed.
  • SYMBOLS 10 Semiconductor light emitting element, 24 ... N-type clad layer, 24a ... Exposed surface, 26 ... Active layer, 28 ... Electron block layer, 32 ... N side electrode, 38 ... Exposed region, 42 ... First dry etching, 44 ... First 2 dry etching, 46 ... nitrogen atoms.
  • the contact resistance of the n-side electrode of the semiconductor light emitting device can be reduced.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

半導体発光素子１０の製造方法は、ｎ型ＡｌＧａＮ系半導体材料のｎ型クラッド層２４上にＡｌＧａＮ系半導体材料の活性層２６を形成する工程と、活性層２６上にｐ型半導体層を形成する工程と、ｎ型クラッド層２４の一部領域が露出するように、ｐ型半導体層、活性層２６およびｎ型クラッド層２４の一部を除去する工程と、ｎ型クラッド層２４の露出した一部領域上にｎ側電極３２を形成する工程と、を備える。除去する工程は、反応性ガスおよび不活性ガスの双方を用いてドライエッチングする第１ドライエッチング工程と、第１ドライエッチング工程後に反応性ガスを用いてドライエッチングする第２ドライエッチング工程と、を含む。

Description

半導体発光素子の製造方法
　本発明は、半導体発光素子の製造方法に関する。
　近年、青色光を出力する発光ダイオードやレーザダイオード等の半導体発光素子が実用化されており、さらに波長の短い深紫外光を出力する発光素子の開発が進められている。深紫外光は高い殺菌能力を有することから、深紫外光の出力が可能な半導体発光素子は、医療や食品加工の現場における水銀フリーの殺菌用光源として注目されている。このような深紫外光用の発光素子は、基板上に順に積層される窒化アルミニウムガリウム（ＡｌＧａＮ）系のｎ型クラッド層、活性層、ｐ型クラッド層を有し、エッチングにより露出させたｎ型クラッド層の一部領域上にｎ側電極が形成される（例えば、特許文献１参照）。
特許第５５９４５３０号公報
　ｎ型クラッド層とｎ側電極の接触抵抗は、ｎ型クラッド層のＡｌＮモル分率が大きくなるほど増加する傾向にあり、良好なオーミック接触が困難になることが知られている。
　本発明はこうした課題に鑑みてなされたものであり、その例示的な目的のひとつは、半導体発光素子のｎ側電極のコンタクト抵抗を低減する技術を提供することにある。
　上記課題を解決するために、本発明のある態様の半導体発光素子の製造方法は、ｎ型ＡｌＧａＮ系半導体材料のｎ型クラッド層上にＡｌＧａＮ系半導体材料の活性層を形成する工程と、活性層上にｐ型半導体層を形成する工程と、ｎ型クラッド層の一部領域が露出するように、ｐ型半導体層、活性層およびｎ型クラッド層の一部を除去する工程と、ｎ型クラッド層の露出した一部領域上にｎ側電極を形成する工程と、を備える。除去する工程は、反応性ガスおよび不活性ガスの双方を用いてドライエッチングする第１ドライエッチング工程と、第１ドライエッチング工程後に反応性ガスを用いてドライエッチングする第２ドライエッチング工程と、を含む。
　この態様によると、ｎ型クラッド層を露出させる工程において、反応性ガスおよび不活性ガスの双方を用いる第１ドライエッチング工程から反応性ガスを用いる第２ドライエッチング工程に切り替えることで、露出するｎ型クラッド層へのダメージ量を低減できる。その結果、ダメージの少ないｎ型クラッド層上にｎ側電極を形成することができ、ｎ側電極のコンタクト抵抗を下げることができる。また、除去工程の前半において反応性ガスおよび不活性ガスの双方を用いることで、ｎ側クラッド層の露出部分へのダメージの影響が少ない範囲でエッチレートを上げて生産性を高めることができる。
　反応性ガスは、塩素（Ｃｌ２）、三塩化ホウ素（ＢＣｌ３）および四塩化ケイ素（ＳｉＣｌ４）の少なくとも一つを含んでもよい。
　第２ドライエッチング工程は、第１ドライエッチング工程よりエッチレートが低くてもよい。
　第２ドライエッチング工程のエッチレートは、５０ｎｍ／分以下であってもよい。
　第１ドライエッチング工程によるエッチング深さは３００ｎｍ以上であり、第２ドライエッチング工程によるエッチング深さは３００ｎｍ以下であってもよい。
　第１ドライエッチング工程は、ｐ型半導体層および活性層を少なくとも除去し、かつ、ｎ型クラッド層を部分的に除去し、第２ドライエッチング工程は、ｎ型クラッド層を部分的に除去してもよい。
　ｎ側電極の形成前に、ｎ型クラッド層の露出した一部領域に窒素原子（Ｎ）を反応させる工程をさらに備えてもよい。
　窒素原子を反応させる工程は、アンモニア（ＮＨ３）を分解させることを含んでもよい。
　窒素原子を反応させる工程は、ｎ型クラッド層を１００℃以上１０００℃以下の温度に加熱することを含んでもよい。
　ｎ型クラッド層は、ＡｌＮのモル分率が２０％以上であってもよい。
　本発明によれば、半導体発光素子のｎ側電極のコンタクト抵抗を低減させることができる。
実施の形態に係る半導体発光素子の構成を概略的に示す断面図である。 半導体発光素子の製造工程を概略的に示す図である。 半導体発光素子の製造工程を概略的に示す図である。 半導体発光素子の製造工程を概略的に示す図である。 半導体発光素子の製造工程を概略的に示す図である。 ｎ型クラッド層２４のエッチングレートとコンタクト抵抗の関係を示すグラフである。 半導体発光素子の製造方法を示すフローチャートである。
　以下、図面を参照しながら、本発明を実施するための形態について詳細に説明する。なお、説明において同一の要素には同一の符号を付し、重複する説明を適宜省略する。また、説明の理解を助けるため、各図面における各構成要素の寸法比は、必ずしも実際の発光素子の寸法比と一致しない。
　図１は、実施の形態に係る半導体発光素子１０の構成を概略的に示す断面図である。半導体発光素子１０は、中心波長λが約３６０ｎｍ以下となる「深紫外光」を発するように構成されるＬＥＤ（Light Emitting Diode）チップである。このような波長の深紫外光を出力するため、半導体発光素子１０は、バンドギャップが約３．４ｅＶ以上となる窒化アルミニウムガリウム（ＡｌＧａＮ）系半導体材料で構成される。本実施の形態では、特に、中心波長λが約２４０ｎｍ～３５０ｎｍの深紫外光を発する場合について示す。
　本明細書において、「ＡｌＧａＮ系半導体材料」とは、主に窒化アルミニウム（ＡｌＮ）と窒化ガリウム（ＧａＮ）を含む半導体材料のことをいい、窒化インジウム（ＩｎＮ）などの他の材料を含有する半導体材料を含むものとする。したがって、本明細書にいう「ＡｌＧａＮ系半導体材料」は、例えば、Ｉｎ１－ｘ－ｙＡｌｘＧａｙＮ（０≦ｘ＋ｙ≦１、０≦ｘ≦１、０≦ｙ≦１）の組成で表すことができ、ＡｌＮ、ＧａＮ、ＡｌＧａＮ、窒化インジウムアルミニウム（ＩｎＡｌＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化インジウムアルミニウムガリウム（ＩｎＡｌＧａＮ）を含むものとする。
　また「ＡｌＧａＮ系半導体材料」のうち、ＡｌＮを実質的に含まない材料を区別するために「ＧａＮ系半導体材料」ということがある。「ＧａＮ系半導体材料」には、主にＧａＮやＩｎＧａＮが含まれ、これらに微量のＡｌＮを含有する材料も含まれる。同様に、「ＡｌＧａＮ系半導体材料」のうち、ＧａＮを実質的に含まない材料を区別するために「ＡｌＮ系半導体材料」ということがある。「ＡｌＮ系半導体材料」には、主にＡｌＮやＩｎＡｌＮが含まれ、これらに微量のＧａＮが含有される材料も含まれる。
　半導体発光素子１０は、基板２０と、バッファ層２２と、ｎ型クラッド層２４と、活性層２６と、電子ブロック層２８と、ｐ型クラッド層３０と、ｎ側電極３２と、ｐ側電極３４とを有する。
　基板２０は、半導体発光素子１０が発する深紫外光に対して透光性を有する基板であり、例えば、サファイア（Ａｌ２Ｏ３）基板である。基板２０は、第１主面２０ａと、第１主面２０ａの反対側の第２主面２０ｂを有する。第１主面２０ａは、バッファ層２２より上の各層を成長させるための結晶成長面となる一主面である。第２主面２０ｂは、活性層２６が発する深紫外光を外部に取り出すための光取出面となる一主面である。変形例において、基板２０は、窒化アルミニウム（ＡｌＮ）基板であってもよいし、窒化アルミニウムガリウム（ＡｌＧａＮ）基板であってもよい。
　バッファ層２２は、基板２０の第１主面２０ａの上に形成される。バッファ層２２は、ｎ型クラッド層２４より上の各層を形成するための下地層（テンプレート層）である。バッファ層２２は、例えば、アンドープのＡｌＮ層であり、具体的には高温成長させたＡｌＮ（ＨＴ－ＡｌＮ；High Temperature AlN）層である。バッファ層２２は、ＡｌＮ層上に形成されるアンドープのＡｌＧａＮ層を含んでもよい。変形例において、基板２０がＡｌＮ基板またはＡｌＧａＮ基板である場合、バッファ層２２は、アンドープのＡｌＧａＮ層のみで構成されてもよい。つまり、バッファ層２２は、アンドープのＡｌＮ層およびＡｌＧａＮ層の少なくとも一方を含む。
　ｎ型クラッド層２４は、バッファ層２２の上に形成される。ｎ型クラッド層２４は、ｎ型のＡｌＧａＮ系半導体材料層であり、例えば、ｎ型の不純物としてシリコン（Ｓｉ）がドープされるＡｌＧａＮ層である。ｎ型クラッド層２４は、活性層２６が発する深紫外光を透過するように組成比が選択され、例えば、ＡｌＮのモル分率が２０％以上、好ましくは、４０％以上または５０％以上となるように形成される。ｎ型クラッド層２４は、活性層２６が発する深紫外光の波長よりも大きいバンドギャップを有し、例えば、バンドギャップが４．３ｅＶ以上となるように形成される。ｎ型クラッド層２４は、ＡｌＮのモル分率が８０％以下、つまり、バンドギャップが５．５ｅＶ以下となるように形成されることが好ましく、ＡｌＮのモル分率が７０％以下（つまり、バンドギャップが５．２ｅＶ以下）となるように形成されることがより望ましい。ｎ型クラッド層２４は、１μｍ～３μｍ程度の厚さを有し、例えば、２μｍ程度の厚さを有する。
　活性層２６は、ＡｌＧａＮ系半導体材料で構成され、ｎ型クラッド層２４と電子ブロック層２８の間に挟まれてダブルへテロ接合構造を形成する。活性層２６は、単層または多層の量子井戸構造を有してもよく、例えば、ｎ型のＡｌＧａＮ系半導体材料で形成されるバリア層と、アンドープのＡｌＧａＮ系半導体材料で形成される井戸層の積層体で構成されてもよい。活性層２６は、波長３５５ｎｍ以下の深紫外光を出力するためにバンドギャップが３．４ｅＶ以上となるように構成され、例えば、波長３１０ｎｍ以下の深紫外光を出力できるようにＡｌＮ組成比が選択される。活性層２６は、ｎ型クラッド層２４の上に形成されるが、ｎ型クラッド層２４の全面に形成されず、ｎ型クラッド層２４の一部領域（露出領域３８）上にのみ形成される。つまり、ｎ型クラッド層２４の露出面２４ａの上には活性層２６が設けられない。
　電子ブロック層２８は、活性層２６の上に形成される。電子ブロック層２８は、ｐ型のＡｌＧａＮ系半導体材料層であり、例えば、ＡｌＮのモル分率が４０％以上、好ましくは、５０％以上となるように形成される。電子ブロック層２８は、ＡｌＮのモル分率が８０％以上となるように形成されてもよく、実質的にＧａＮを含まないＡｌＮ系半導体材料で形成されてもよい。電子ブロック層は、１ｎｍ～１０ｎｍ程度の厚さを有し、例えば、２ｎｍ～５ｎｍ程度の厚さを有する。電子ブロック層２８は、ｐ型ではなく、アンドープの半導体層であってもよい。
　ｐ型クラッド層３０は、電子ブロック層２８の上に形成されるｐ型半導体層である。ｐ型クラッド層３０は、ｐ型のＡｌＧａＮ系半導体材料層であり、例えば、ｐ型の不純物としてマグネシウム（Ｍｇ）がドープされるＡｌＧａＮ層である。ｐ型クラッド層３０は、３００ｎｍ～７００ｎｍ程度の厚さを有し、例えば、４００ｎｍ～６００ｎｍ程度の厚さを有する。ｐ型クラッド層３０は、実質的にＡｌＮを含まないｐ型ＧａＮ系半導体材料で形成されてもよい。
　ｎ側電極３２は、ｎ型クラッド層２４の一部領域（露出領域３８）上に形成される。ｎ側電極３２は、ｎ型クラッド層２４の上に順にチタン（Ｔｉ）／アルミニウム（Ａｌ）／Ｔｉ／金（Ａｕ）が順に積層された多層膜で形成される。ｐ側電極３４は、ｐ型クラッド層３０の上に形成される。ｐ側電極３４は、ｐ型クラッド層３０の上に順に積層されるニッケル（Ｎｉ）／金（Ａｕ）の多層膜で形成される。
　つづいて、半導体発光素子１０の製造方法について説明する。図２～図５は、半導体発光素子１０の製造工程を概略的に示す図である。まず、図２に示すように、基板２０の第１主面２０ａの上にバッファ層２２、ｎ型クラッド層２４、活性層２６、電子ブロック層２８、ｐ型クラッド層３０が順に形成される。
　基板２０は、サファイア（Ａｌ２Ｏ３）基板であり、ＡｌＧａＮ系半導体材料を形成するための成長基板である。例えば、サファイア基板の（０００１）面上にバッファ層２２が形成される。バッファ層２２は、例えば、高温成長させたＡｌＮ（ＨＴ－ＡｌＮ）層と、アンドープのＡｌＧａＮ（ｕ－ＡｌＧａＮ）層とを含む。ｎ型クラッド層２４、活性層２６、電子ブロック層２８およびｐ型クラッド層３０は、ＡｌＧａＮ系半導体材料、ＡｌＮ系半導体材料またはＧａＮ系半導体材料で形成される層であり、有機金属化学気相成長（ＭＯＶＰＥ）法や、分子線エピタキシ（ＭＢＥ）法などの周知のエピタキシャル成長法を用いて形成できる。
　次に、図３に示すように、ｐ型クラッド層３０の上にマスク４０が形成され、マスク４０が形成されていない露出領域３８の活性層２６、電子ブロック層２８およびｐ型クラッド層３０が除去される。活性層２６、電子ブロック層２８およびｐ型クラッド層３０の除去では、反応性ガスおよび不活性ガスの双方を用いる第１ドライエッチング４２が行われる。第１ドライエッチング４２は、エッチングガスのプラズマ化による反応性イオンエッチング工程であり、例えば、誘導結合型プラズマ（ＩＣＰ；Inductive Coupled Plasma）エッチングである。
　第１ドライエッチング４２では、反応性ガスとして塩素（Ｃｌ）を含むガスが用いられ、具体的には塩素（Ｃｌ２）、三塩化ホウ素（ＢＣｌ３）、四塩化ケイ素（ＳｉＣｌ４）などが用いられる。また、第１ドライエッチング４２では、不活性ガスとしてアルゴン（Ａｒ）などの希ガスが用いられる。ある実施例において、塩素（Ｃｌ２）、三塩化ホウ素（ＢＣｌ３）およびアルゴン（Ａｒ）の三種を含むエッチングガスが第１ドライエッチング４２に用いられる。
　次に、図４に示すように、露出領域３８のｎ型クラッド層２４の一部を除去する第２ドライエッチング４４が行われる。第２ドライエッチング４４は、第１ドライエッチング４２と同様、反応性イオンエッチング工程であり、例えば、ＩＣＰエッチングである。なお、第２ドライエッチング４４では、反応性ガスが用いられる一方で、不活性ガスが用いられない。つまり、第２ドライエッチング４４では、塩素（Ｃｌ２）、三塩化ホウ素（ＢＣｌ３）、四塩化ケイ素（ＳｉＣｌ４）といった反応性ガスのみが用いられる。ある実施例において、塩素（Ｃｌ２）および三塩化ホウ素（ＢＣｌ３）を含むエッチングガスが第２ドライエッチング４４に用いられる。
　第２ドライエッチング４４は、第１ドライエッチング４２よりもエッチレートの低い工程である。第１ドライエッチング４２のエッチレートが５０ｎｍ／分以上であるのに対し、第２ドライエッチング４４のエッチレートは５０ｎｍ／分以下である。例えば、第１ドライエッチング４２のエッチレートは６０～２００ｎｍ／分であり、第２ドライエッチング４４のエッチレートは１～５０ｎｍ／分である。ある実施例において、第１ドライエッチング４２のエッチレートは１００ｎｍ／分、または、１３０ｎｍ／分であり、第２ドライエッチング４４のエッチレートは２ｎｍ／分、１３ｎｍ／分、または、５０ｎｍ／分である。
　第２ドライエッチング４４では、プラズマ生成の投入電力を調整することでエッチングレートを相対的に低くできる。また、第２ドライエッチング４４では、アルゴンなどの不活性ガスを用いないことで、エッチレートを相対的に低くできる。アルゴンなどの不活性ガスを用いる場合、エッチング対象となるｎ型クラッド層２４にＡｒ＋イオンなどが物理的に衝突することでｎ型クラッド層２４が効率的に除去される。第２ドライエッチング４４では、このような物理的な除去作用を抑制させることにより、相対的に低いエッチレートが実現される。また、物理的な除去作用を抑制することで、エッチング後に残るｎ型クラッド層２４へのダメージの影響を低減し、第２ドライエッチング４４により露出するｎ型クラッド層２４の露出面２４ａの近傍の結晶品質の劣化を抑えることができる。
　第２ドライエッチング４４では、第１ドライエッチング４２によるダメージの影響が生じる深さ範囲のｎ型クラッド層２４が除去されることが好ましい。第１ドライエッチング４２によりｎ型クラッド層２４をエッチングした場合、露出面から１０ｎｍ～５０ｎｍ程度の深さ範囲に物理的な除去作用によるダメージ影響が残ることが発明者らの知見により分かっている。ここで、物理的な除去作用によるダメージ影響は、結晶品質の劣化によりバルク抵抗が上昇することなどをいう。したがって、第２ドライエッチング４４では、ｎ型クラッド層２４のエッチング深さが１０ｎｍ以上であることが好ましく、５０ｎｍ以上であることがより好ましい。このような深さ範囲に対して第２ドライエッチング４４を適用することにより、ｎ型クラッド層２４の露出面２４ａの近傍の結晶品質の劣化を抑え、露出面２４ａの上に形成されるｎ側電極３２とのコンタクト抵抗を好適に低減できる。
　なお、第２ドライエッチング４４は、第１ドライエッチング４２と比較してエッチレートの低い工程であるため、第２ドライエッチング４４によるエッチング深さを大きくしすぎると除去工程の生産性が低下する。第２ドライエッチング４４によるエッチング深さは、上述のダメージ影響の範囲（１０～５０ｎｍ）より十分に大きい３００ｎｍ以下が好ましく、２００ｎｍ以下とすることが好ましい。一方、第１ドライエッチング４２では、比較的厚さの大きいｐ型クラッド層３０が完全に除去されるまで実行されることが好ましく、第１ドライエッチング４２のエッチング深さを３００ｎｍ以上とすることが好ましい。
　ある実施例において、第１ドライエッチング４２は、少なくとも露出領域３８のｐ型クラッド層３０を除去する。第１ドライエッチング４２は、露出領域３８の電子ブロック層２８を除去してもよく、さらに露出領域３８の活性層２６を除去してもよい。第１ドライエッチング４２は、露出領域３８のｎ型クラッド層２４を部分的に除去してもよい。一方、第２ドライエッチング４４は、第１ドライエッチング４２にて除去されなかった深さ範囲を除去する。第２ドライエッチング４４は、少なくとも露出領域３８のｎ型クラッド層２４を部分的に除去する。第２ドライエッチング４４は、露出領域３８の活性層２６を少なくとも部分的に除去してもよいし、露出領域３８の電子ブロック層２８を少なくとも部分的に除去してもよい。第１ドライエッチング４２と第２ドライエッチング４４のそれぞれが除去する深さ範囲は、活性層２６および電子ブロック層２８の厚さに応じて決められてもよい。
　次に、図５に示すように、ｎ型クラッド層２４の露出面２４ａに窒素原子４６を反応させて露出面２４ａに窒素原子を供給する。上述のドライエッチング処理がなされた露出面２４ａは、エッチングによるダメージの影響により窒素空乏が生じることが知られている。ｎ型クラッド層２４に生じる窒素空乏は、アクセプタとして機能し、露出面２４ａの近傍において電子濃度を減少させ、バルク抵抗を上昇させる。その結果、窒素空乏の多い状態の露出面２４ａの上にｎ側電極３２を形成すると、コンタクト抵抗が増大してしまう。そこで、本実施の形態では、エッチングによる窒素空乏に対して窒素原子（Ｎ）を供給することにより、窒素空乏の数を減少させ、露出面２４ａの近傍におけるバルク抵抗が下がるようにする。
　ｎ型クラッド層２４の露出面２４ａへの窒素原子４６の供給は、窒素（Ｎ）を含む分子を分解して窒素原子（Ｎ）を発生させ、その窒素原子を露出面２４ａに反応させることにより行われる。例えば、アンモニア（ＮＨ３）を加熱して分解させることにより、ｎ型クラッド層２４の露出面２４ａに窒素原子を供給し、露出面２４ａの近傍の窒素空乏の数が減少するようにダメージを修復できる。窒素原子を供給するための方法は特に問わないが、例えば、有機金属気相成長（ＭＯＣＶＤ）などの化学気相成長（ＣＶＤ）に用いる装置や、アニール炉などを用いることができる。
　窒素原子４６を供給する工程において、ｎ型クラッド層２４を加熱することにより窒素原子４６の供給によるダメージ修復が促進されるようにしてもよい。ｎ型クラッド層２４の加熱温度は、１００℃以上１０００℃以下であってもよい。
　次に、窒素原子の供給により修復されたｎ型クラッド層２４の露出面２４ａの上にｎ側電極３２を形成する。また、マスク４０を除去した後、ｐ型クラッド層３０の上にｐ側電極３４を形成する。ｎ側電極３２およびｐ側電極３４は、例えば、電子ビーム蒸着法やスパッタリング法などの周知の方法により形成することができる。これにより、図１に示す半導体発光素子１０ができあがる。
　図６は、ｎ型クラッド層２４のエッチングレートとコンタクト抵抗の関係を示すグラフであり、窒素原子４６の供給前および供給後の露出面２４ａのコンタクト抵抗を示している。図示されるように、窒素原子４６の供給前において、ｎ型クラッド層２４を露出させるドライエッチングのエッチレートを５０ｎｍ／分以下にすることにより、ｎ型クラッド層２４のコンタクト抵抗を低くできることが分かる。また、ドライエッチングによりｎ型クラッド層２４を露出させた後に窒素原子４６を供給することにより、ｎ型クラッド層２４のコンタクト抵抗をさらに低くできることが分かる。
　図７は、半導体発光素子１０の製造方法を示すフローチャートである。まず、基板２０の上にバッファ層２２、ｎ型クラッド層２４、活性層２６、電子ブロック層２８およびｐ型クラッド層３０が順に積層される（Ｓ１０）。つづいて、反応性ガスおよび不活性ガスの双方を用いて露出領域３８に位置する活性層２６、電子ブロック層２８およびｐ型クラッド層３０を除去する第１ドライエッチングをする（Ｓ１２）。第１ドライエッチング工程は、露出領域３８に位置するｎ型クラッド層２４を部分的に除去してもよい。次に、反応性ガスを用いて露出領域３８に位置するｎ型クラッド層２４を部分的に除去する第２ドライエッチングをする（Ｓ１４）。これによりｎ型クラッド層２４の露出面２４ａが形成される。次に、露出面２４ａに対して窒素原子（Ｎ）を供給し、ドライエッチングにより露出面２４ａの近傍で生じる窒素空乏を回復させる（Ｓ１６）。最後に、回復させた露出面２４ａの上にｎ側電極３２を形成し、ｐ型クラッド層３０の上にｐ側電極３４を形成する。
　本実施の形態によれば、ｎ型クラッド層２４とｎ側電極３２のコンタクト抵抗を低減させ、半導体発光素子１０の駆動時の順方向電圧を低くできる。ｎ型クラッド層２４の露出面２４ａを第１ドライエッチング４２により形成した比較例の場合、ｎ型クラッド層２４のコンタクト抵抗が２×１０－２Ωｃｍ２を超える値となる。一方、本実施の形態に対応する実施例によれば、ｎ型クラッド層２４のコンタクト抵抗を１×１０－３Ωｃｍ２程度に改善することができる。これら比較例および実施例におけるｎ型クラッド層２４は、ＡｌＮのモル分率が約６５％のＡｌＧａＮ系半導体材料である。本実施例におけるｎ型クラッド層２４のコンタクト抵抗は、エッチング処理前のｎ型クラッド層２４と比較して遜色のない値である。
　以上、本発明を実施例にもとづいて説明した。本発明は上記実施の形態に限定されず、種々の設計変更が可能であり、様々な変形例が可能であること、またそうした変形例も本発明の範囲にあることは、当業者に理解されるところである。
　上述の実施の形態では、エッチレートの低い第２ドライエッチング４４と、窒素原子４６の供給によるダメージ回復を組み合わせる場合について示した。変形例においては、いずれか一方のみを適用することとしてもよい。つまり、ある変形例では、第２ドライエッチング４４によりｎ型クラッド層２４の露出面２４ａを形成した後、窒素原子４６を供給せずにｎ側電極３２を形成してもよい。別の変形例では、第１ドライエッチング４２によりｎ型クラッド層２４の露出面２４ａを形成した後、第２ドライエッチング４４を実行せずに露出面２４ａに窒素原子４６を供給し、ダメージ修復後にｎ側電極３２を形成してもよい。
　１０…半導体発光素子、２４…ｎ型クラッド層、２４ａ…露出面、２６…活性層、２８…電子ブロック層、３２…ｎ側電極、３８…露出領域、４２…第１ドライエッチング、４４…第２ドライエッチング、４６…窒素原子。
　本発明によれば、半導体発光素子のｎ側電極のコンタクト抵抗を低減させることができる。

Claims (10)

  1. 　ｎ型ＡｌＧａＮ系半導体材料のｎ型クラッド層上にＡｌＧａＮ系半導体材料の活性層を形成する工程と、
    　前記活性層上にｐ型半導体層を形成する工程と、
    　前記ｎ型クラッド層の一部領域が露出するように、前記ｐ型半導体層、前記活性層および前記ｎ型クラッド層の一部を除去する工程と、
    　前記ｎ型クラッド層の露出した前記一部領域上にｎ側電極を形成する工程と、を備え、
    　前記除去する工程は、反応性ガスおよび不活性ガスの双方を用いてドライエッチングする第１ドライエッチング工程と、前記第１ドライエッチング工程後に反応性ガスを用いてドライエッチングする第２ドライエッチング工程と、を含むことを特徴とする半導体発光素子の製造方法。
  2. 　前記反応性ガスは、塩素（Ｃｌ２）、三塩化ホウ素（ＢＣｌ３）および四塩化ケイ素（ＳｉＣｌ４）の少なくとも一つを含むことを特徴とする請求項１に記載の半導体発光素子の製造方法。
  3. 　前記第２ドライエッチング工程は、前記第１ドライエッチング工程よりエッチレートが低いことを特徴とする請求項１または２に記載の半導体発光素子の製造方法。
  4. 　前記第２ドライエッチング工程のエッチレートは、５０ｎｍ／分以下であることを特徴とする請求項１から３のいずれか一項に記載の半導体発光素子の製造方法。
  5. 　前記第１ドライエッチング工程によるエッチング深さは３００ｎｍ以上であり、前記第２ドライエッチング工程によるエッチング深さは３００ｎｍ以下であることを特徴とする請求項１から４のいずれか一項に記載の半導体発光素子の製造方法。
  6. 　前記第１ドライエッチング工程は、前記ｐ型半導体層および前記活性層を少なくとも除去し、かつ、前記ｎ型クラッド層を部分的に除去し、
    　前記第２ドライエッチング工程は、前記ｎ型クラッド層を部分的に除去することを特徴とする請求項１から５のいずれか一項に記載の半導体発光素子の製造方法。
  7. 　前記ｎ側電極の形成前に、前記ｎ型クラッド層の露出した前記一部領域に窒素原子（Ｎ）を反応させる工程をさらに備えることを特徴とする請求項１から６のいずれか一項に記載の半導体発光素子の製造方法。
  8. 　前記窒素原子を反応させる工程は、アンモニア（ＮＨ３）を分解させることを含むことを特徴とする請求項７に記載の半導体発光素子の製造方法。
  9. 　前記窒素原子を反応させる工程は、前記ｎ型クラッド層を１００℃以上１０００℃以下の温度に加熱することを含むことを特徴とする請求項７または８に記載の半導体発光素子の製造方法。
  10. 　前記ｎ型クラッド層は、ＡｌＮのモル分率が２０％以上であることを特徴とする請求項１から９のいずれか一項に記載の半導体発光素子の製造方法。
PCT/JP2017/039606 2016-11-24 2017-11-01 半導体発光素子の製造方法 WO2018096898A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201780073063.1A CN109997235B (zh) 2016-11-24 2017-11-01 半导体发光元件的制造方法
KR1020197017180A KR102220345B1 (ko) 2016-11-24 2017-11-01 반도체 발광 소자의 제조 방법
US16/422,468 US10720547B2 (en) 2016-11-24 2019-05-24 Method of manufacturing semiconductor light emitting device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016228136A JP6404890B2 (ja) 2016-11-24 2016-11-24 半導体発光素子の製造方法
JP2016-228136 2016-11-24

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/422,468 Continuation US10720547B2 (en) 2016-11-24 2019-05-24 Method of manufacturing semiconductor light emitting device

Publications (1)

Publication Number Publication Date
WO2018096898A1 true WO2018096898A1 (ja) 2018-05-31

Family

ID=62195856

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/039606 WO2018096898A1 (ja) 2016-11-24 2017-11-01 半導体発光素子の製造方法

Country Status (6)

Country Link
US (1) US10720547B2 (ja)
JP (1) JP6404890B2 (ja)
KR (1) KR102220345B1 (ja)
CN (1) CN109997235B (ja)
TW (1) TWI736707B (ja)
WO (1) WO2018096898A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6640815B2 (ja) * 2017-10-26 2020-02-05 日機装株式会社 半導体発光素子の製造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242576A (ja) * 1997-02-26 1998-09-11 Matsushita Electric Ind Co Ltd 半導体発光素子の製造方法
JP2000349067A (ja) * 1999-06-01 2000-12-15 Nippon Telegr & Teleph Corp <Ntt> 半導体のドライエッチング方法
US20020155691A1 (en) * 2001-03-23 2002-10-24 Lee Jong Lam Method of fabricating ohmic contact on n-type gallium nitride (GaN) of room temperature by plasma surface treatment
JP2003282543A (ja) * 2002-03-26 2003-10-03 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体のドライエッチング方法
JP2004104097A (ja) * 2003-08-29 2004-04-02 Sumitomo Chem Co Ltd ３−５族化合物半導体のエッチングダメージ回復方法。
JP2005317684A (ja) * 2004-04-27 2005-11-10 Eudyna Devices Inc ドライエッチング方法および半導体装置
JP2008218826A (ja) * 2007-03-06 2008-09-18 Sharp Corp 窒化物半導体素子の製造方法
WO2013046419A1 (ja) * 2011-09-30 2013-04-04 創光科学株式会社 窒化物半導体素子及びその製造方法
JP2016012610A (ja) * 2014-06-27 2016-01-21 旭化成イーマテリアルズ株式会社 半導体発光素子
JP2016195148A (ja) * 2015-03-31 2016-11-17 旭化成株式会社 紫外線発光素子の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1163977C (zh) * 2000-10-26 2004-08-25 方大集团股份有限公司 氮化镓基蓝光发光二极管芯片的制造方法
JP3520919B2 (ja) * 2001-03-27 2004-04-19 士郎 酒井 窒化物系半導体装置の製造方法
KR100764248B1 (ko) * 2001-06-15 2007-10-05 동경 엘렉트론 주식회사 드라이 에칭 방법
JP3931777B2 (ja) * 2002-09-24 2007-06-20 松下電器産業株式会社 窒化物系化合物半導体のエッチング方法及び半導体発光素子の製造方法
JP4272239B2 (ja) * 2007-03-29 2009-06-03 三菱電機株式会社 半導体光素子の製造方法
JP5594530B2 (ja) 2010-10-21 2014-09-24 創光科学株式会社 窒化物半導体紫外線発光素子
JP5765171B2 (ja) * 2011-09-29 2015-08-19 富士通株式会社 化合物半導体装置の製造方法
JP5630434B2 (ja) * 2011-12-19 2014-11-26 豊田合成株式会社 半導体素子の製造方法
CN103094441A (zh) * 2013-01-31 2013-05-08 武汉迪源光电科技有限公司 一种GaN基LED结构及提高其光电转换效率的方法
CN103400908A (zh) * 2013-07-25 2013-11-20 马鞍山圆融光电科技有限公司 一种表面粗化发光二极管及其制作方法
WO2015093406A1 (ja) * 2013-12-20 2015-06-25 日本碍子株式会社 窒化ガリウム層を含む基板およびその製造方法
CN104241475A (zh) * 2014-09-04 2014-12-24 圆融光电科技有限公司 发光二极管芯片及其制备方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242576A (ja) * 1997-02-26 1998-09-11 Matsushita Electric Ind Co Ltd 半導体発光素子の製造方法
JP2000349067A (ja) * 1999-06-01 2000-12-15 Nippon Telegr & Teleph Corp <Ntt> 半導体のドライエッチング方法
US20020155691A1 (en) * 2001-03-23 2002-10-24 Lee Jong Lam Method of fabricating ohmic contact on n-type gallium nitride (GaN) of room temperature by plasma surface treatment
JP2003282543A (ja) * 2002-03-26 2003-10-03 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体のドライエッチング方法
JP2004104097A (ja) * 2003-08-29 2004-04-02 Sumitomo Chem Co Ltd ３−５族化合物半導体のエッチングダメージ回復方法。
JP2005317684A (ja) * 2004-04-27 2005-11-10 Eudyna Devices Inc ドライエッチング方法および半導体装置
JP2008218826A (ja) * 2007-03-06 2008-09-18 Sharp Corp 窒化物半導体素子の製造方法
WO2013046419A1 (ja) * 2011-09-30 2013-04-04 創光科学株式会社 窒化物半導体素子及びその製造方法
JP2016012610A (ja) * 2014-06-27 2016-01-21 旭化成イーマテリアルズ株式会社 半導体発光素子
JP2016195148A (ja) * 2015-03-31 2016-11-17 旭化成株式会社 紫外線発光素子の製造方法

Also Published As

Publication number Publication date
US20190280149A1 (en) 2019-09-12
JP2018085455A (ja) 2018-05-31
TW201830738A (zh) 2018-08-16
TWI736707B (zh) 2021-08-21
KR102220345B1 (ko) 2021-02-24
US10720547B2 (en) 2020-07-21
JP6404890B2 (ja) 2018-10-17
CN109997235B (zh) 2021-08-20
CN109997235A (zh) 2019-07-09
KR20190082913A (ko) 2019-07-10

Similar Documents

Publication Publication Date Title
US11575068B2 (en) Method of manufacturing semiconductor light emitting element
TWI678815B (zh) 半導體發光元件以及半導體發光元件的製造方法
WO2017191724A1 (ja) 深紫外発光素子および深紫外発光素子の製造方法
JP6867180B2 (ja) 半導体発光素子の製造方法
US10854773B2 (en) Method of manufacturing semiconductor light emitting device
JP6654596B2 (ja) 半導体発光素子および半導体発光素子の製造方法
WO2018163824A1 (ja) 半導体発光素子および半導体発光素子の製造方法
JP6945666B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP6404890B2 (ja) 半導体発光素子の製造方法
JP2019033284A (ja) 半導体発光素子および半導体発光素子の製造方法
US11322656B2 (en) Semiconductor light emitting element and method of manufacturing semiconductor light emitting element
JP7369827B1 (ja) 半導体発光素子の製造方法
JP2009277700A (ja) ＧａＮ系半導体素子及びその製造方法

Legal Events

Date Code Title Description
DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17874534

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20197017180

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 17874534

Country of ref document: EP

Kind code of ref document: A1