WO2013046419A1 - 窒化物半導体素子及びその製造方法 - Google Patents

窒化物半導体素子及びその製造方法 Download PDF

Info

Publication number
WO2013046419A1
WO2013046419A1 PCT/JP2011/072524 JP2011072524W WO2013046419A1 WO 2013046419 A1 WO2013046419 A1 WO 2013046419A1 JP 2011072524 W JP2011072524 W JP 2011072524W WO 2013046419 A1 WO2013046419 A1 WO 2013046419A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
electrode
nitride semiconductor
type algan
semiconductor device
Prior art date
Application number
PCT/JP2011/072524
Other languages
English (en)
French (fr)
Inventor
紀隆 丹羽
哲彦 稲津
Original Assignee
創光科学株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 創光科学株式会社 filed Critical 創光科学株式会社
Priority to JP2013535762A priority Critical patent/JP5732140B2/ja
Priority to PCT/JP2011/072524 priority patent/WO2013046419A1/ja
Priority to US14/344,602 priority patent/US9281439B2/en
Priority to RU2014116553/28A priority patent/RU2566383C1/ru
Priority to EP11873108.2A priority patent/EP2763192B1/en
Priority to KR1020147005511A priority patent/KR101568624B1/ko
Priority to TW101130845A priority patent/TWI501425B/zh
Publication of WO2013046419A1 publication Critical patent/WO2013046419A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Definitions

  • the present invention relates to a nitride semiconductor device and a method of manufacturing the same, and more particularly to a nitride semiconductor light emitting device having an emission center wavelength of about 365 nm or less used for a light emitting diode, a laser diode, etc. Electrode structure of n electrode and p electrode used for
  • Nitride semiconductor light emitting devices such as LEDs (light emitting diodes) and semiconductor lasers in which a light emitting device structure including a plurality of nitride semiconductor layers is formed by epitaxial growth on a substrate such as sapphire.
  • Nitride semiconductor layer is represented by the general formula Al 1-x-y Ga x In y N (0 ⁇ x ⁇ 1,0 ⁇ y ⁇ 1,0 ⁇ x + y ⁇ 1).
  • the light emitting device has a single quantum well structure (SQW: Single-Quantum-Well) or a multiple quantum well structure (MQW: Multi-Quantum-Well) between an n-type nitride semiconductor layer and a p-type nitride semiconductor layer.
  • SQW Single-Quantum-Well
  • MQW Multi-Quantum-Well
  • the adjustment can be made within the range of 2 eV) as the lower limit and the upper limit, respectively, and an ultraviolet light emitting device having an emission wavelength of about 200 nm to about 365 nm can be obtained. Specifically, by causing a forward current to flow from the p-type nitride semiconductor layer to the n-type nitride semiconductor layer, light emission corresponding to the band gap energy is generated in the active layer.
  • FIG. 10 schematically shows an element structure of a general light emitting diode.
  • an n-type nitride semiconductor layer 101, an active layer 102, and a p-type nitride semiconductor layer 103 are formed on a template 100 formed by depositing a nitride semiconductor layer on a sapphire substrate or the like.
  • the p-type nitride semiconductor layer 103 and a part of the active layer 102 are removed by etching until the n-type nitride semiconductor layer 101 is exposed, and the exposed surface of the n-type nitride semiconductor layer 101 is Is formed by forming ap electrode 105 on the surface of the p-type nitride semiconductor layer 103, respectively.
  • the active layer is an AlGaN-based semiconductor layer
  • the n-type nitride semiconductor layer and the p-type nitride semiconductor layer sandwiching the active layer are formed of an AlGaN-based semiconductor layer having a higher AlN mole fraction than the active layer. Therefore, the n electrode and the p electrode each have a laminated structure of two or more layers, and the lower layer side is formed of a metal layer capable of ohmic contact with the n-type AlGaN based semiconductor layer and the p-type AlGaN based semiconductor layer, respectively, It is common practice to form an Au layer to enable wire bonding with an Au wire or the like.
  • n-electrode a 4-layer structure of Ti / Al / Ti / Au from the lower layer side
  • a 2-layer structure of Ni / Au from the lower layer side is used as the p-electrode.
  • the n electrode when emitting light from the active layer from the back surface side, by making the n electrode contain Al, light reflected from the interface on the back surface side toward the active layer side is directed to the back surface side by the n electrode. Rereflection makes it possible to improve the external quantum efficiency of the light-emitting element.
  • the n- and p-electrodes are annealed or sintered to form an ohmic connection between the lower metal layer and the n-type or p-type AlGaN-based semiconductor layer after deposition and patterning, respectively.
  • a heat treatment called is performed.
  • alloying occurs between the metal layer on the lower layer side and Au on the upper layer side, and the metallized alloy other than Au is exposed on the surface of each electrode and the surface state is deteriorated. In particular, when the heat treatment temperature is high, the deterioration is remarkable.
  • Patent Document 1 a barrier metal layer made of a metal having a melting point higher than that of Al is provided on the surface of the lower Al layer, and the Au layer and the Al layer are separated by the barrier metal layer. It has been proposed to prevent alloying of Al and Ti with Au on the upper layer side.
  • the band gap energy of the active layer is equal to or higher than the band gap energy of GaN, and AlGaN constituting an n-type nitride semiconductor layer and a p-type nitride semiconductor layer sandwiching the active layer
  • the band gap energy of the base semiconductor layer is set larger than that of the active layer. Therefore, approximately 20% or more of the AlN mole fraction of the n-type nitride semiconductor layer sandwiching the active layer and the AlGaN-based semiconductor layer constituting the p-type nitride semiconductor layer is required.
  • the contact resistance C C between the n-electrode (Ti / Al / Ti / Au: the lowermost layer is Ti and the uppermost layer is Au) formed on the n - type Al x Ga 1-x N layer and the n-type AlGaN layer.
  • the relationship between (unit: ⁇ cm 2 ) and heat treatment temperature T (unit: ° C.) was measured for the AlN mole fraction x of the n-type AlGaN layer at 0%, 25%, 40%, 60%. Show. Each point shown in FIG.
  • the contact resistance was measured by the known transmission line model (TLM) method.
  • TLM transmission line model
  • the contact resistance C C is lowered at each AlN mole fraction x, and there is a range of the heat treatment temperature T at or near the lowest value, the smaller the AlN mole fraction x Is distributed widely in the low temperature region, and as it is larger, it is understood that the range narrows and moves to the high temperature region.
  • the contact resistance C C rises above the temperature range
  • the contact resistance C C rises
  • the contact resistance C C also rises and the heat treatment temperature T falls. If it does, ohmic contact will not be formed.
  • the AlN mole fraction x becomes 0.6 or more, the variation in the contact resistance C C increases, and therefore, in order to stably obtain a low contact resistance C C , a higher temperature Heat treatment is required.
  • heat treatment at about 600 ° C. or more is necessary to form an n electrode on the n-type AlGaN layer with low contact resistance. That is, as the AlN mole fraction x increases, heat treatment at a higher temperature is required.
  • FIG. 2 shows the relationship between the heat treatment temperature and the alloying of the uppermost layer Au and the lower layer metal in the Ti / Al / Ti / Au four-layer n-electrode structure.
  • FIG. 2 (a) is a photograph of the electrode surface of a reference sample not subjected to heat treatment
  • FIGS. 2 (b) to 2 (h) are heat treatment temperatures of 450 ° C., 600 ° C., 650 ° C., 700 ° C., respectively.
  • It is a photograph of the electrode surface of each heat processing sample in 750 ° C, 800 ° C, and 900 ° C.
  • each layer of the n-electrode is 10 nm / 100 nm / 50 nm / 100 nm from the lower layer side, and the heat treatment time and the atmosphere in the processing chamber are 120 seconds and a nitrogen atmosphere.
  • the image shown in FIG. 2 is an image obtained by monochrome and binarizing a color photograph, but at a heat treatment temperature of 600 ° C. or higher, the brightness of the surface is bright compared to the reference sample, and alloying of Au occurs. It can be seen that there is no remaining amount of Au capable of bonding on the electrode surface. As a result of actually trying wire bonding to the n electrode heat treated under the same conditions, it was confirmed that wire bonding could not be performed.
  • FIG. 3 shows the relationship between the heat treatment temperature and the alloying of the uppermost layer Au and the lower layer Ni in the Ni / Au two-layer p-electrode.
  • Fig.3 (a) is a photograph of the electrode surface of the reference
  • FIG.3 (b) is a photograph of the electrode surface of the heat processing sample in 450 degreeC of heat processing temperatures.
  • the film thickness of each layer of the p electrode is 60 nm / 50 nm from the lower layer side, and the heat treatment time and the atmosphere in the processing chamber are air for 120 seconds.
  • the present invention has been made in view of the above-mentioned problems, and an object thereof is to prevent the alloying of Au on the surfaces of n electrode and p electrode in a nitride semiconductor device.
  • the present invention provides an underlying structure portion, an element structural portion having at least an n-type AlGaN-based semiconductor layer and a p-type AlGaN-based semiconductor layer formed on the underlying structure portion; An n-electrode contact portion formed on the n-type AlGaN-based semiconductor layer, an n-electrode pad portion formed on the n-electrode contact portion, and a p-electrode formed on the p-type AlGaN-based semiconductor layer And the n-type AlGaN-based semiconductor layer has an AlN mole fraction of 20% or more, the n-electrode contact portion is formed of one or more metal layers, and the p-electrode and the n-electrode pad portion are It has an Au layer in the uppermost layer, and has a common laminated structure of two or more layers having an Au diffusion preventing layer below the uppermost layer for preventing diffusion of Au made of a conductive metal oxide. Nitride
  • the n electrode is formed of the n electrode contact portion and the n electrode pad portion, and the p electrode has a laminated structure common to the n electrode pad portion.
  • the said common laminated structure has Au diffusion prevention layer, alloying of Au can be prevented in the heat processing at the time of formation of ap electrode and a n-electrode pad part. That is, it is possible to prevent the alloying of Au without increasing the number of steps as compared with the conventional method of depositing and patterning the p electrode and the n electrode separately and performing annealing treatment.
  • the Au diffusion preventing layer is made of a metal oxide and is in a stable state by bonding of metal and oxygen, so the metal of the Au diffusion preventing layer is bonded to Au. Since it is difficult to prevent the diffusion of Au, it is possible to prevent the alloying of Au and the metal on the lower layer side of the Au diffusion prevention layer.
  • the n electrode contact portion contains Al.
  • Al is diffused into the n-type AlGaN-based semiconductor layer of the underlayer by heat treatment, whereby a good ohmic contact can be realized between the n-electrode contact portion and the n-type AlGaN-based semiconductor layer.
  • the nitride semiconductor device is an ultraviolet light emitting device and is a back emission type light emitting device using flip chip mounting, light emitted toward the inside of the device is reflected back to the back side by the n electrode. The external quantum efficiency of the light emitting device is improved.
  • the said Au diffusion prevention layer is an ITO layer.
  • the n-electrode contact portion does not contain Au. This can reduce the consumption of Au for forming the n electrode.
  • the conductive adhesion for bonding the Au layer and the Au diffusion prevention layer between the Au layer which is the uppermost layer of the common laminated structure and the Au diffusion prevention layer It is more preferable that a layer be provided, and the film thickness of the conductive adhesive layer be half or less of the film thickness of the Au layer. Thereby, peeling of the Au layer can be prevented when the adhesiveness between the Au layer and the Au diffusion prevention layer is not good.
  • the film thickness of the conductive adhesive layer is not more than half the film thickness of the Au layer, even if the Au layer and the conductive adhesive layer are alloyed to some extent, Au to the lower layer side from the Au diffusion prevention layer The Au layer on the surface of the electrode can be maintained in a bondable state because the diffusion of Au is prevented, and the corrosion of Au does not progress further.
  • the nitride semiconductor device having the above features is characterized in that the device structure portion comprises a light emitting device having an active layer having an AlGaN-based semiconductor layer between the n-type AlGaN-based semiconductor layer and the p-type AlGaN-based semiconductor layer. It is further characterized by
  • the present invention is a manufacturing method of the nitride semiconductor device of the above-mentioned feature, and the process of forming the above-mentioned ground structure part, the process of forming the above-mentioned light emitting element structure part, a step of performing a first annealing process after depositing and patterning a metal layer constituting an n-electrode contact portion to form the n-electrode contact portion on the n-type AlGaN-based semiconductor layer; A multilayer film is deposited and patterned to form the n electrode pad portion on the n electrode contact portion and the p electrode on the p type AlGaN based semiconductor layer at the same time, and then a second annealing process is performed
  • a process for producing a nitride semiconductor device comprising the steps of:
  • the common laminated structure of the p electrode and the n electrode pad portion has the Au diffusion preventing layer for preventing the diffusion of Au
  • the p electrode and the n electrode pad portion are formed Au can be prevented from diffusing and alloying during the second annealing process of That is, it is possible to prevent the alloying of Au without increasing the number of steps as compared with the conventional method of depositing and patterning the p electrode and the n electrode separately and performing annealing treatment.
  • the p electrode can be formed simultaneously with the formation of the n electrode pad portion in the process of forming the n electrode, the number of steps is increased as compared to the case where the conventional p electrode and n electrode are individually formed. Therefore, the above-described prevention of alloying of Au can be achieved.
  • the processing temperature of the second annealing process is lower than the processing temperature of the first annealing process.
  • the influence of the second annealing process is eliminated, and the optimum according to the AlN mole fraction of the n-type AlGaN-based semiconductor layer for minimizing the contact resistance between the n-electrode contact portion and the n-type AlGaN-based semiconductor layer
  • the first annealing process can be performed at various temperatures.
  • processing temperature of the 1st annealing processing is 700 ° C or more and 1000 ° C or less.
  • the processing temperature of the second annealing is preferably 400 ° C. or more and 600 ° C. or less.
  • FIG. 1 is a cross-sectional view schematically showing a laminated structure in an embodiment of a nitride semiconductor device according to the present invention.
  • FIG. 2 is a cross-sectional view schematically showing an electrode structure of ap electrode and an n electrode in an embodiment of the nitride semiconductor device according to the present invention. It is a figure which shows the demonstration test result that an ITO layer functions as an Au diffusion prevention layer.
  • process drawing which shows the general
  • nitride semiconductor device is an ultraviolet light emitting device and is a light emitting diode.
  • the nitride semiconductor device according to the present invention is abbreviated as a "light emitting device”.
  • the light emitting device 1 of this embodiment uses a substrate obtained by growing the AlN layer 3 and the AlGaN layer 4 on a sapphire substrate 2 as a template 5 (corresponding to a base structure portion).
  • An n-type cladding layer 6 made of n-type AlGaN, an active layer 7, an electron block layer 8 of p-type AlGaN having an Al mole fraction larger than that of the active layer 7, a p-type cladding layer 9 of p-type AlGaN, p-type GaN It has a laminated structure in which the p-type contact layers 10 are laminated in order. Reactive ion etching until a part of the surface of the n-type cladding layer 6 is exposed.
  • the active layer 7, the electron block layer 8, the p-type cladding layer 9 and the part of the p-type contact layer 10 above the n-type cladding layer 6 are exposed.
  • the light emitting element structure portion 11 from the n-type cladding layer 6 to the p-type contact layer 10 is formed in the first region R1 on the n-type cladding layer 6 after the removal.
  • the active layer 7 has, for example, a single-layered quantum well structure including a 10 nm-thick n-type AlGaN barrier layer 7 a and a 3.5 nm-thick AlGaN well layer 7 b.
  • the active layer 7 may have a double hetero junction structure in which n-type and p-type AlGaN layers having a large Al mole fraction are sandwiched between the lower layer and the upper layer, and the quantum well structure of the single layer is multilayered. It may be a multiple quantum well structure. Furthermore, the p electrode 12 is formed on the surface of the p-type contact layer 10 and the n electrode 13 is formed on a part of the surface of the second region R2 other than the first region R1 of the n-type cladding layer 6.
  • Each AlGaN layer is formed by a known epitaxial growth method such as metal organic chemical vapor deposition (MOVPE) or molecular beam epitaxy (MBE), and as the donor impurity of the n-type layer, for example, Si, p-type
  • MOVPE metal organic chemical vapor deposition
  • MBE molecular beam epitaxy
  • the AlN layer and the AlGaN layer which do not specify the conductivity type are undoped layers into which no impurity is implanted.
  • the AlN mole fraction of the n-type AlGaN layer and the active layer is, for example, 20% or more and 100% or less for the AlGaN layer 4, the n-type cladding layer 6 and the electron block layer 8, and 0% to 80% for the active layer 7.
  • the peak emission wavelength of the light emitting element 1 is 223 nm or more and 365 nm or less.
  • the backside emission type light emitting element for extracting the light emission from the well layer 7b from the sapphire substrate 2 side the AlN mole fraction of the AlGaN layer 4 needs to be set larger than the well layer 7b
  • the AlN mole fractions of the AlGaN layer 4 and the n-type cladding layer 6 are set to be the same.
  • the AlN mole fraction of the AlGaN layer 4 may be larger than that of the n-type cladding layer 6.
  • each AlGaN layer of the light emitting element structure other than the active layer 7 is, for example, 2000 nm for the n-type cladding layer 6, 2 nm for the electron block layer 8, 540 nm for the p-type cladding layer 9, and 200 nm for the p-type contact layer 10. It is. Further, for the template 5, the film thickness of the AlN layer 3 is preferably set to 2200 nm to 6600 nm or less, more preferably 3000 nm to 6000 nm or less, and the film thickness of the AlGaN layer 4 is 200 nm to 300 nm, for example. Set to range.
  • the conductivity type of the AlGaN layer 4 may not be an undoped layer but an n-type layer. May be integrated with the n-type cladding layer 6 and the template 5 may be formed of only the AlN layer 3.
  • FIG. 5 shows an example of a plan view pattern of the light emitting element 1.
  • FIG. 5 shows the first region R1 and the second region R2 before the p electrode 12 and the n electrode 13 are formed.
  • the p electrode 12 is formed on substantially the entire surface of the first region R1
  • the n electrode 13 is formed on substantially the entire surface of the second region R2.
  • the chip size of the light emitting element 1 used in the examples described later is 800 ⁇ m in the vertical and horizontal directions
  • the area of the first region R1 is about 168000 ⁇ m 2 .
  • the first region R1 shown in FIG. 4 is a part of the first region R1 shown in FIG.
  • this embodiment is characterized by the laminated structure of the p electrode 12 and the n electrode 13.
  • the p electrode 12 is formed on the p type AlGaN layer
  • the n electrode 13 is formed on the n type AlGaN layer.
  • the element structure functions as an ultraviolet light emitting element
  • the structure of the template 5 and the light emitting element structure portion 11 and the film thickness and composition of each layer can be appropriately changed.
  • FIG. 6 (a) shows the laminated structure of the n electrode 13
  • FIG. 6 (b) shows the laminated structure of the p electrode 12.
  • the n-electrode 13 has a two-step structure of an n-electrode contact portion 13a and an n-electrode pad portion 13b, and the n-electrode pad portion 13b and the p electrode 12 have exactly the same laminated structure (common laminated structure). The point that it has is the first feature.
  • the n-electrode contact portion 13a is formed of one or more metal layers
  • the n-electrode pad portion 13b and the p-electrode 12 have the Au layer 14 for bonding on the top layer
  • the lower layer side of the Au layer 14 is conductive.
  • the second feature of the present invention is to have an Au diffusion preventing layer 15 for preventing the diffusion of Au made of a metallic oxide.
  • n-electrode contact portion 13a a three-layer structure of Ti / Al / Ti from the lower layer side and a film thickness of 10 nm / 100 nm / 50 nm is adopted as a preferable example of the n-electrode contact portion 13a.
  • n electrode pad portion 13b and the p electrode 12 a four-layer structure (common laminated structure) of Ni / ITO / Ni / Au from the lower layer side and a film thickness of 60 nm / 100 nm / 10 nm / 200 nm is adopted.
  • ITO indium tin oxide
  • the Au diffusion prevention layer 15 can use other conductive metal oxides such as ZnO and NiO in addition to ITO.
  • the Ni layer 16 is used as the lowermost layer as a metal capable of making an ohmic contact with the p-type contact layer 10 in the case of the p electrode 12. If the Au diffusion preventing layer 15 can be in ohmic contact with the p-type contact layer 10 well, the lowermost Ni layer 16 may be omitted. When the Au diffusion prevention layer 15 is an ITO layer, the lowermost Ni layer 16 can be omitted.
  • the Ni layer 17 on the ITO layer 15 functions as an adhesive layer for securing the adhesion between the Au layer 14 and the ITO layer 15. Therefore, a film thickness of several nm is sufficient, and the present embodiment The form is 10 nm. Since the Ni layer 17 as the adhesive layer is alloyed with the Au layer 14 as the film thickness becomes large, it is preferable to suppress the thickness to half or less of the film thickness of the Au layer 14 even if it is thick. When the adhesion between the Au diffusion prevention layer 15 and the Au layer 14 is good, the Ni layer 17 as the adhesive layer may be omitted.
  • the n-electrode contact portion 13a may have a two-layer structure of Ti / Al or a single-layer structure of only Al, in addition to the three-layer structure. Specifically, the n-electrode contact portion 13a preferably contains Al and does not contain Au.
  • sample # 1 the following three metal multilayer film samples (samples # 1 to # 3) are prepared, and subjected to annealing treatment at 450 ° C. for 120 seconds in an air atmosphere by RTA (instant thermal annealing). The reflectance of the metal multilayer film surface was measured.
  • Sample # 1 was produced by vapor-depositing a two-layer film of Au / Ni (film thickness 50 nm / 60 nm) from the lower layer side on a sapphire substrate.
  • Sample # 2 was produced by vapor-depositing a two-layer film of ITO / Ni (film thickness 100 nm / 60 nm) from the lower layer side on a sapphire substrate.
  • Sample # 3 was produced by vapor-depositing a three-layer film of Au / ITO / Ni (film thickness 50 nm / 100 nm / 60 nm) from the lower layer side on a sapphire substrate.
  • the measurement of the reflectance was performed by irradiating each sample surface from an ultraviolet light source with a wavelength of 250 nm to 400 nm with ultraviolet light, and measuring the intensity of the reflected light using an integrating sphere.
  • FIG. 7 shows the measurement results of the reflectance. From FIG. 7, in the sample # 2 and the sample # 3, almost no difference in the reflectance is seen, but in the sample # 1 and the samples # 2 and # 3, a difference in the reflectance is seen. This indicates that there is no difference in the surface properties of the multilayer film between sample # 2 and sample # 3, and that there is a difference in the surface properties of the multilayer film between sample # 1 and samples # 2, # 3. . From this, it can be seen that in sample # 1, alloying of Au and Ni occurs, but in sample # 3, alloying of Au and Ni is blocked by the ITO layer.
  • the template 5 of the light emitting element 1 and each layer of the light emitting element structure portion 11 are formed by the known growth method as described above (steps # 1 and # 2).
  • a first photoresist to be a reverse pattern of the n electrode 13 is formed (step # 3A), and a Ti / Al / Ti multilayer to be an n electrode contact portion 13a on the entire surface.
  • a film is deposited by electron beam evaporation or the like (step # 3B).
  • the first photoresist is removed by lift-off, and the Ti / Al / Ti multilayer film on the first photoresist is peeled off and patterned (step # 3C), RTA (instant thermal annealing), etc.
  • a first annealing process is performed (step # 3D), and an n-electrode contact 13a is formed on the surface of the n-type cladding layer 6 exposed in the second region R2 (step # 3).
  • the treatment temperature of the first annealing treatment is an optimum treatment temperature capable of reducing the contact resistance with the n-type cladding layer 6 according to the AlN mole fraction of the underlying n-type cladding layer 6, for example, 600 ° C. to 1000.
  • the first annealing process is performed, for example, in a nitrogen atmosphere for 120 seconds.
  • the conditions for the first annealing process are not limited to the conditions exemplified in this embodiment.
  • a second photoresist is formed to be a reverse pattern of the p electrode 12 and the n electrode 13 (step # 4A), and Ni is formed on the entire surface to form the p electrode 12 and the n electrode pad portion 13b.
  • / ITO / Ni / Au multilayer film is deposited by electron beam evaporation or the like (step # 4B).
  • the second photoresist is removed by lift-off, and the Ni / ITO / Ni / Au multilayer film on the second photoresist is peeled off and patterned (step # 4C), RTA (instant thermal annealing) And the like (step # 4D) to form the p electrode 12 on the surface of the p-type contact layer 10 and the n electrode pad portion 13b on the n electrode contact portion 13a (step # 4) .
  • the treatment temperature of the second annealing treatment is set to an optimum treatment temperature capable of reducing the contact resistance with the p-type contact layer 10, and is set within a temperature range of 400 ° C. to 600 ° C., for example. Further, in the present embodiment, the second annealing process is performed, for example, in an air atmosphere for 120 seconds.
  • the conditions of the second annealing process are not limited to the conditions exemplified in the present embodiment.
  • step # 5 the electrode surface is dry-cleaned by ashing treatment or the like (step # 5), and a mounting process such as bonding is performed (step # 6).
  • the electrode structure of the n electrode and the p electrode of Example 1 used in this experiment was the same as the structure shown in FIG. 6, and was formed as shown in FIG.
  • the treatment temperature, treatment time and atmosphere gas of the first annealing treatment are 950 ° C., 60 seconds, nitrogen, and the treatment temperature, treatment time and atmosphere gas of the second annealing treatment are 450 ° C., 120 seconds, with air is there.
  • Comparative Example 1 has an electrode structure in which an n-electrode having a four-layer structure of Ti / Al / Ti / Au and a two-layer structure having a p-electrode Ni / Au are individually formed and annealed.
  • the film thickness of each layer of the n electrode of Comparative Example 1 is 10 nm / 100 nm / 50 nm / 100 nm from the lower layer side, and the treatment temperature, treatment time and atmosphere gas of the annealing treatment of the n electrode are the first annealing of Example 1 above. It is the same as processing.
  • the film thickness of each layer of the p electrode of Comparative Example 1 is 60 nm / 50 nm from the lower layer side, and the treatment temperature, treatment time and atmosphere gas of the annealing treatment of the p electrode are the same as the second annealing treatment of Example 1 above. is there.
  • Comparative Example 2 has an electrode structure in which a Ti / Au layer is reformed without annealing treatment on each surface of the p electrode and the n electrode of Comparative Example 1.
  • the film thickness of the reformed Ti / Au layer is 100 nm / 200 nm from the lower layer side.
  • the AlN mole fraction of n-type AlGaN, which is the underlayer of each n electrode of Example 1 and Comparative Examples 1 and 2, is 60%, and the underlayer of each p electrode of Example 1 and Comparative Examples 1 and 2 is It is p-type GaN.
  • the embodiment of the light emitting element 1 has been described in detail.
  • the template 5 and the light emitting element structure 11 shown in FIG. 4 have been described as an example of the base structure portion and the light emitting element structure portion constituting the light emitting element 1.
  • the AlN mole fraction of the AlGaN layer is an example, and the template 5 and the light emitting element structure 11 are not limited to the specific example.
  • the plan view shape of the light emitting element 1 is not limited to the shape illustrated in FIG.
  • the method of forming the p electrode 12 and the n electrode 13 is not limited to the specific example of the above embodiment, and for example, the patterning of the n electrode contact portion 13a, the p electrode 12, and the n electrode pad portion 13b
  • the present invention is not necessarily limited to the lift-off method, and an etching method may be used.
  • the etching method the deposition of each multilayer film, the formation of the photoresist, the etching sequence, etc. are by the known etching method, and the patterning of the n electrode contact portion 13a is larger than that of the n electrode 13. You may form.
  • the nitride semiconductor device according to the present invention is an ultraviolet light emitting device and further a light emitting diode, but the electrode structure described in the above embodiment and the method for manufacturing the same The present invention is also applicable to an ultraviolet light receiving element.
  • the nitride semiconductor device according to the present invention can be used for a light emitting diode or the like in which the AlN mole fraction of the n-type cladding layer is 20% or more, and is effective for improving the surface properties of the p electrode and the n electrode.
  • Nitride semiconductor device light emitting diode
  • Sapphire substrate 3: AlN layer 4: AlGaN layer 5: Template (base structure part) 6: n-type cladding layer (n-type AlGaN) 7: Active layer 7a: Barrier layer 7b: Well layer 8: Electron block layer (p-type AlGaN) 9: p-type cladding layer (p-type AlGaN) 10: p contact layer (p-type GaN) 11: Light emitting element structure (element structure) 12: p electrode 13: n electrode 13a: n electrode contact portion 13b: n electrode pad portion 14: Au layer 15: Au diffusion preventing layer (ITO layer) 16: Ni layer 17: Ni layer (adhesive layer)
  • R2 Second area

Abstract

　下地構造部５と、前記下地構造部５上に形成された、少なくともｎ型ＡｌＧａＮ系半導体層６とｐ型ＡｌＧａＮ系半導体層８，９，１０を有する素子構造部１１を備えてなる窒化物半導体素子１であって、前記ｎ型ＡｌＧａＮ系半導体層６上に形成されたｎ電極コンタクト部１３ａと、前記ｎ電極コンタクト部１３ａ上に形成されたｎ電極パッド部１３ｂと、前記ｐ型ＡｌＧａＮ系半導体層８，９，１０上に形成されたｐ電極１２を更に備え、前記ｎ型ＡｌＧａＮ系半導体層６のＡｌＮモル分率が２０％以上であり、前記ｎ電極コンタクト部１３ａが、１層以上の金属層で構成され、前記ｐ電極１２と前記ｎ電極パッド部１３ｂが、最上層にＡｕ層を有し、前記最上層より下側に導電性の金属酸化物からなるＡｕの拡散を防止するＡｕ拡散防止層を有する２層以上の共通積層構造を有する。

Description

窒化物半導体素子及びその製造方法
　本発明は、窒化物半導体素子及びその製造方法に関し、特に、発光ダイオード、レーザダイオード等に利用される発光中心波長が約３６５ｎｍ以下の窒化物半導体発光素子及びその製造方法に関し、更に詳しくは、素子に用いるｎ電極とｐ電極の電極構造に関する。
　従来から、ＬＥＤ（発光ダイオード）や半導体レーザ等の窒化物半導体発光素子は、サファイア等の基板上にエピタキシャル成長により複数の窒化物半導体層からなる発光素子構造を形成したものが多数存在する。窒化物半導体層は、一般式Ａｌ１－ｘ－ｙＧａｘＩｎｙＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）で表される。
　発光素子構造は、ｎ型窒化物半導体層とｐ型窒化物半導体層との間に、単一量子井戸構造（ＳＱＷ：Ｓｉｎｇｌｅ－Ｑｕａｎｔｕｍ－Ｗｅｌｌ）或いは多重量子井戸構造（ＭＱＷ：Ｍｕｌｔｉ－Ｑｕａｎｔｕｍ－Ｗｅｌｌ）の窒化物半導体層よりなる活性層が挟まれたダブルへテロ構造を有している。活性層がＡｌＧａＮ系半導体層の場合、ＡｌＮモル分率（Ａｌ組成比とも言う）を調整することにより、バンドギャップエネルギを、ＧａＮとＡｌＮが取り得るバンドギャップエネルギ（約３．４ｅＶと約６．２ｅＶ）を夫々下限及び上限とする範囲内で調整でき、発光波長が約２００ｎｍから約３６５ｎｍまでの紫外線発光素子が得られる。具体的には、ｐ型窒化物半導体層からｎ型窒化物半導体層に向けて順方向電流を流すことで、活性層において上記バンドギャップエネルギに応じた発光が生じる。
　当該順方向電流を外部から供給するために、ｐ型窒化物半導体層上にはｐ電極が、ｎ型窒化物半導体層上にはｎ電極が、夫々設けられている。図１０に、一般的な発光ダイオードの素子構造を模式的に示す。図１０に示す発光ダイオードは、サファイア基板等の上に窒化物半導体層を堆積して形成されたテンプレート１００上に、ｎ型窒化物半導体層１０１、活性層１０２、ｐ型窒化物半導体層１０３を順番に堆積し、ｐ型窒化物半導体層１０３と活性層１０２の一部を、ｎ型窒化物半導体層１０１が露出するまでエッチング除去し、ｎ型窒化物半導体層１０１の露出面にｎ電極１０４を、ｐ型窒化物半導体層１０３の表面にｐ電極１０５を夫々形成して構成される。
　活性層がＡｌＧａＮ系半導体層の場合、活性層を挟むｎ型窒化物半導体層とｐ型窒化物半導体層は、活性層より高ＡｌＮモル分率のＡｌＧａＮ系半導体層で構成される。そのため、ｎ電極及びｐ電極を夫々２層以上の積層構造とし、下層側を、夫々ｎ型ＡｌＧａＮ系半導体層及びｐ型ＡｌＧａＮ系半導体層とオーミック接触可能な金属層で形成し、上層側を、Ａｕワイヤ等によるワイヤボンディングを可能にすべくＡｕ層で形成することが、一般的に行われている。一例として、ｎ電極として、下層側からＴｉ／Ａｌ／Ｔｉ／Ａｕの４層構造、ｐ電極として、下層側からＮｉ／Ａｕの２層構造のものが使用されている。ここで、活性層からの発光を裏面側から出射させる場合に、ｎ電極にＡｌを含有させることで、裏面側の界面から活性層側に向けて反射した光をｎ電極で裏面側に向けて再反射させることにより、発光素子の外部量子効率を改善させることができる。
　通常、上記ｎ電極及びｐ電極は、夫々堆積及びパターニング後に、下層側の金属層とｎ型またはｐ型のＡｌＧａＮ系半導体層との間のオーミック接続を良好に形成するため、アニーリング或いはシンタリングと呼ばれる熱処理が行われる。しかしながら、当該熱処理により、下層側の金属層と上層側のＡｕとの間で合金化が生じ、各電極の表面にＡｕ以外の合金化した金属が露出し表面状態が劣化するため、ワイヤボンディング等ができなくなる場合があり、特に、熱処理温度が高温の場合に当該劣化が顕著である。
　そこで、各電極表面の熱処理による劣化対策として、各電極表面の上にＡｕ層を再形成するために、Ｎｉ等の接着層とＡｕ層を堆積してパターニングすることが行われていた。しかしながら、当該対策では、成膜工程が増えるため、製造コストが高くなるという問題がある。そこで、下記の特許文献１では、下層側のＡｌ層の表面に、Ａｌより高融点の金属からなるバリアメタル層を設け、Ａｕ層とＡｌ層をバリアメタル層で分離することで、下層側のＡｌ及びＴｉと上層側のＡｕとの合金化を防止することが提案されている。
特開２００５－３５４０４０号公報
　発光波長が３６５ｎｍより短波長の紫外線発光素子の場合、活性層のバンドギャップエネルギがＧａＮのバンドギャップエネルギ以上となり、活性層を挟むｎ型窒化物半導体層とｐ型窒化物半導体層を構成するＡｌＧａＮ系半導体層のバンドギャップエネルギは、活性層より大きく設定される。このため、活性層を挟むｎ型窒化物半導体層とｐ型窒化物半導体層を構成するＡｌＧａＮ系半導体層のＡｌＮモル分率として概ね２０％以上が必要となる。
　図１に、ｎ型ＡｌｘＧａ１－ｘＮ層上に形成したｎ電極（Ｔｉ／Ａｌ／Ｔｉ／Ａｕ：最下層がＴｉ、最上層がＡｕ）とｎ型ＡｌＧａＮ層との接触抵抗ρＣ（単位：Ωｃｍ２）と熱処理温度Ｔ（単位：℃）の関係を、ｎ型ＡｌＧａＮ層のＡｌＮモル分率ｘが、０％、２５％、４０％、６０％の４通りについて測定した結果を示す。図１に示す各ポイントは、同じＡｌＮモル分率の同じ熱処理温度で処理した複数のサンプルの接触抵抗の平均値をプロットしたもので、破線で示す曲線は、各ポイントの変化の傾向を便宜的に示すものである。尚、接触抵抗の測定は、公知のＴＬＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ　Ｌｉｎｅ　Ｍｏｄｅｌ）法により行った。熱処理温度は４５０℃～１０００℃の範囲内に設定した。
　図１の測定結果より、各ＡｌＮモル分率ｘにおいて、接触抵抗ρＣが低下し、最低値またはその近傍値となる熱処理温度Ｔの範囲があり、ＡｌＮモル分率ｘが小さい程、当該範囲が広く且つ低温域に分布し、大きい程、当該範囲が狭く且つ高温域に移動することが分かる。また、熱処理温度Ｔが当該温度範囲を超えて上昇すると接触抵抗ρＣが上昇し、また、熱処理温度Ｔが当該温度範囲より低下した場合も接触抵抗ρＣが上昇し、熱処理温度Ｔが低下し過ぎると、オーミック接触が形成されなくなる。また、図１には示していないが、ＡｌＮモル分率ｘが０．６以上になると、接触抵抗ρＣのバラツキが増大するため、安定的に低い接触抵抗ρＣを得るには、より高温での熱処理が必要となる。
　従って、発光波長が３６５ｎｍより短波長の紫外線発光素子の場合、低い接触抵抗でｎ電極をｎ型ＡｌＧａＮ層上に形成するには、概ね６００℃以上の熱処理が必要で、発光波長が短くなると、つまり、ＡｌＮモル分率ｘが大きくなると、更に高温での熱処理が必要となる。
　次に、図２に、Ｔｉ／Ａｌ／Ｔｉ／Ａｕの４層構造のｎ電極における最上層のＡｕと下層側金属との合金化と熱処理温度の関係を示す。図２（ａ）は、熱処理を行わない基準サンプルの電極表面の写真であり、図２（ｂ）～（ｈ）は、夫々、熱処理温度が、４５０℃、６００℃、６５０℃、７００℃、７５０℃、８００℃、９００℃での各熱処理サンプルの電極表面の写真である。尚、ｎ電極の各層の膜厚は、下層側より１０ｎｍ／１００ｎｍ／５０ｎｍ／１００ｎｍであり、熱処理時間及び処理チャンバー内の雰囲気は、１２０秒と窒素雰囲気である。図２に示す画像は、カラー写真をモノクローム且つ２値化した画像であるが、熱処理温度が６００℃以上では、基準サンプルと比較して表面の明度が明るくなっており、Ａｕの合金化が生じており、電極表面にボンディングが可能な程度のＡｕが残存していない状態であることが分かる。実際に同じ条件で熱処理したｎ電極に対してワイヤボンディングを試みた結果、ワイヤボンディングができなかったことを確認している。
　次に、図３に、Ｎｉ／Ａｕの２層構造のｐ電極における最上層のＡｕと下層側のＮｉとの合金化と熱処理温度の関係を示す。図３（ａ）は、熱処理を行わない基準サンプルの電極表面の写真であり、図３（ｂ）は、熱処理温度が４５０℃での熱処理サンプルの電極表面の写真である。尚、ｐ電極の各層の膜厚は、下層側より６０ｎｍ／５０ｎｍであり、熱処理時間及び処理チャンバー内の雰囲気は、１２０秒と空気である。図３に示す画像は、カラー写真をモノクローム且つ２値化した画像であるが、熱処理温度が４５０℃において、基準サンプルと比較して表面の明度が明るくなっており、Ａｕの合金化が生じており、電極表面にボンディングが可能な程度のＡｕが残存していない状態であることが分かる。実際に同じ条件で熱処理したｐ電極に対してワイヤボンディングを試みた結果、ワイヤボンディングができなかったことを確認している。
　以上の図２及び図３に示す結果と、特許文献１に開示の内容を対比すると、上記の４層構造のｎ電極及び２層構造のｐ電極は、何れも最上層のＡｕの下にＡｌよりも高融点のＴｉまたはＮｉを備えているのも拘わらず、Ａｕとの合金化が生じているので、特許文献１において提案されているＡｌより高融点の金属からなるバリアメタル層を設けるだけでは、Ａｕの合金化を十分に抑制できないことが分かる。
　以上より、発光波長が３６５ｎｍより短波長の紫外線発光素子の場合、ｎ電極においては６００℃以上の熱処理が必要となるため、ｎ電極とｐ電極の各熱処理後にＡｕ層を各電極上に再度形成し、その後は熱処理を行わないという上述の電極形成方法が最も確実な解決策と考えられるが、当該方法では、電極形成に掛かる工数が増加し、Ａｕの消費量も増加するため、製造コストが高騰するという問題がある。
　本発明は、上述の問題点に鑑みてなされたものであり、その目的は、窒化物半導体素子において、ｎ電極及びｐ電極表面におけるＡｕの合金化を防止することにある。
　上記課題を解決するために、本発明は、下地構造部と、前記下地構造部上に形成された、少なくともｎ型ＡｌＧａＮ系半導体層とｐ型ＡｌＧａＮ系半導体層を有する素子構造部と、前記ｎ型ＡｌＧａＮ系半導体層上に形成されたｎ電極コンタクト部と、前記ｎ電極コンタクト部上に形成されたｎ電極パッド部と、前記ｐ型ＡｌＧａＮ系半導体層上に形成されたｐ電極と、を備えてなり、前記ｎ型ＡｌＧａＮ系半導体層のＡｌＮモル分率が２０％以上であり、前記ｎ電極コンタクト部が、１層以上の金属層で構成され、前記ｐ電極と前記ｎ電極パッド部が、最上層にＡｕ層を有し、前記最上層より下側に導電性の金属酸化物からなるＡｕの拡散を防止するＡｕ拡散防止層を有する２層以上の共通積層構造を有することを特徴とする窒化物半導体素子を提供する。
　尚、本発明では、ＡｌＧａＮ系半導体は、一般式ＡｌｘＧａ１－ｘＮ（ｘはＡｌＮモル分率、０≦ｘ≦１）で表わされる３元（または２元）加工物を基本とし、そのバンドギャップエネルギがＧａＮ（ｘ＝０）とＡｌＮ（ｘ＝１）のバンドギャップエネルギ（約３．４ｅＶと約６．２ｅＶ）を下限及び上限とする範囲内の３族窒化物半導体であり、当該バンドギャップエネルギに関する条件を満たす限りにおいて、微量のＩｎが含有されている場合も含まれる。
　上記特徴の窒化物半導体素子によれば、ｎ電極が、ｎ電極コンタクト部とｎ電極パッド部で形成され、ｐ電極がｎ電極パッド部と共通の積層構造を有するため、ｎ電極とｐ電極を、ｎ型ＡｌＧａＮ系半導体層上にｎ電極コンタクト部を堆積及びパターニングし、アニール処理した後に、ｐ電極をｐ型ＡｌＧａＮ系半導体層上に、ｎ電極パッド部をｎ電極コンタクト部上に、夫々同時に堆積及びパターニングし、アニール処理して形成することができる。そして、当該共通積層構造がＡｕ拡散防止層を有するため、ｐ電極とｎ電極パッド部の形成時の熱処理においてＡｕの合金化が防止できる。つまり、従来のｐ電極とｎ電極を個別に堆積及びパターニングし、アニール処理して形成する方法と比べて工数を増加させることなく、Ａｕの合金化を防止できる。また、Ａｕ拡散防止層は、特許文献１で使用されるバリアメタル層とは異なり、金属酸化物からなり金属と酸素が結合して安定状態にあるため、Ａｕ拡散防止層の金属とＡｕが結合することが困難となり、Ａｕの拡散を防止できるため、Ａｕ拡散防止層より下層側の金属とＡｕとの合金化を防止できる。
　更に、上記特徴の窒化物半導体素子は、前記ｎ電極コンタクト部が、Ａｌを含むことがより好ましい。Ａｌは熱処理により下地層のｎ型ＡｌＧａＮ系半導体層内に拡散することで、ｎ電極コンタクト部とｎ型ＡｌＧａＮ系半導体層の間で良好なオーミック接触が実現できる。また、窒化物半導体素子が紫外線発光素子であり、フリップチップ実装を用いる裏面出射型の発光素子である場合には、裏面で素子内部に向けて反射した発光を再度、ｎ電極で裏面側に反射させることができ、発光素子の外部量子効率が向上する。
　更に、上記特徴の窒化物半導体素子は、前記Ａｕ拡散防止層が、ＩＴＯ層であることがより好ましい。
　更に、上記特徴の窒化物半導体素子は、前記ｎ電極コンタクト部が、Ａｕを含まないことがより好ましい。これにより、ｎ電極形成に掛かるＡｕの消費量を節減できる。
　更に、上記特徴の窒化物半導体素子は、前記共通積層構造の最上層である前記Ａｕ層と前記Ａｕ拡散防止層の間に、前記Ａｕ層と前記Ａｕ拡散防止層を接着させるための導電性接着層が設けられ、前記導電性接着層の膜厚が前記Ａｕ層の膜厚の２分の１以下であることがより好ましい。これにより、Ａｕ層とＡｕ拡散防止層間の接着性が良好でない場合において、Ａｕ層の剥離を防止できる。また、導電性接着層の膜厚がＡｕ層の膜厚の２分の１以下であることで、Ａｕ層と導電性接着層がある程度合金化しても、Ａｕ拡散防止層より下層側へのＡｕの拡散が防止されているので、それ以上はＡｕの侵食が進行しないため、電極表面のＡｕ層はボンディング可能な状態を維持できる。
　上記特徴の窒化物半導体素子は、前記素子構造部が、前記ｎ型ＡｌＧａＮ系半導体層と前記ｐ型ＡｌＧａＮ系半導体層の間に、ＡｌＧａＮ系半導体層を有する活性層を備えた発光素子構造部であることを更に特徴とする。
　更に、上記課題を解決するために、本発明は、上記特徴の窒化物半導体素子の製造方法であって、前記下地構造部を形成する工程と、前記発光素子構造部を形成する工程と、前記ｎ電極コンタクト部を構成する金属層を堆積及びパターニングして、前記ｎ型ＡｌＧａＮ系半導体層上に前記ｎ電極コンタクト部を形成した後に、第１のアニール処理を施す工程と、前記共通積層構造を構成する多層膜を堆積及びパターニングして、前記ｎ電極コンタクト部上に前記ｎ電極パッド部を、前記ｐ型ＡｌＧａＮ系半導体層上に前記ｐ電極を同時に形成した後に、第２のアニール処理を施す工程と、有することを特徴とする窒化物半導体素子の製造方法を提供する。
　上記特徴の窒化物半導体素子の製造方法によれば、ｐ電極とｎ電極パッド部の共通積層構造がＡｕの拡散を防止するＡｕ拡散防止層を有するため、ｐ電極とｎ電極パッド部の形成時の第２のアニール処理時にＡｕが拡散して合金化するのが防止できる。つまり、従来のｐ電極とｎ電極を個別に堆積及びパターニングし、アニール処理して形成する方法と比べて工数を増加させることなく、Ａｕの合金化を防止できる。
　更に、ｎ電極の形成過程におけるｎ電極パッド部の形成時に、ｐ電極を同時に形成することができるため、従来のｐ電極とｎ電極を夫々個別に形成する場合と比較して工程数を増加することなく、上述のＡｕの合金化防止を達成できる。
　更に、上記特徴の窒化物半導体素子の製造方法は、前記第２のアニール処理の処理温度が前記第１のアニール処理の処理温度より低温であることがより好ましい。これにより、第２のアニール処理の影響を排除して、ｎ電極コンタクト部とｎ型ＡｌＧａＮ系半導体層間の接触抵抗を最小化するためのｎ型ＡｌＧａＮ系半導体層のＡｌＮモル分率に応じた最適な温度で第１のアニール処理を施すことができる。
　更に、上記特徴の窒化物半導体素子の製造方法は、前記第１のアニール処理の処理温度が７００℃以上１０００℃以下であることがより好ましい。
　更に、上記特徴の窒化物半導体素子の製造方法は、前記第２のアニール処理の処理温度が４００℃以上６００℃以下であることが好ましい。
ｎ型ＡｌＧａＮ層上に形成したｎ電極とｎ型ＡｌＧａＮ層との接触抵抗と熱処理温度Ｔとｎ型ＡｌＧａＮ層のＡｌＮモル分率との間の関係の測定結果を示す特性図である。 Ｔｉ／Ａｌ／Ｔｉ／Ａｕの４層構造のｎ電極の熱処理温度と表面性状の関係を示す電極表面写真である。 Ｎｉ／Ａｕの２層構造のｐ電極の熱処理温度と表面性状の関係を示す電極表面写真である。 本発明に係る窒化物半導体素子の一実施形態における積層構造を模式的に示す断面図である。 本発明に係る窒化物半導体素子の一実施形態における平面視パターンを模式的に示す平面図である。 本発明に係る窒化物半導体素子の一実施形態におけるｐ電極及びｎ電極の電極構造を模式的に示す断面図である。 ＩＴＯ層がＡｕ拡散防止層として機能することの実証実験結果を示す図である。 本発明に係る窒化物半導体素子の一実施形態におけるｐ電極とｎ電極の概略の形成方法を示す工程図である。 ボンディング実証実験に使用した２つの比較例のｐ電極及びｎ電極の電極構造を模式的に示す断面図である。 一般的な発光ダイオードの概略素子構造を模式的に示す断面図である。
　本発明に係る窒化物半導体素子の実施の形態につき、図面に基づいて説明する。尚、以下の説明で使用する図面では、説明の理解の容易のために、要部を強調して発明内容を模式的に示しているため、各部の寸法比は必ずしも実際の素子と同じ寸法比とはなっていない。以下、本実施形態では、本発明に係る窒化物半導体素子が、紫外線発光素子であって、更に発光ダイオードである場合を想定して説明する。以下の説明では、本発明に係る窒化物半導体素子を「発光素子」と略称する。
　図４に示すように、本実施形態の発光素子１は、サファイア基板２上にＡｌＮ層３とＡｌＧａＮ層４を成長させた基板をテンプレート５（下地構造部に相当）として用い、当該テンプレート５上に、ｎ型ＡｌＧａＮからなるｎ型クラッド層６、活性層７、Ａｌモル分率が活性層７より大きいｐ型ＡｌＧａＮの電子ブロック層８、ｐ型ＡｌＧａＮのｐ型クラッド層９、ｐ型ＧａＮのｐ型コンタクト層１０を順番に積層した積層構造を有している。ｎ型クラッド層６より上部の活性層７、電子ブロック層８、ｐ型クラッド層９、ｐ型コンタクト層１０の一部が、ｎ型クラッド層６の一部表面が露出するまで反応性イオンエッチング等により除去され、ｎ型クラッド層６上の第１領域Ｒ１にｎ型クラッド層６からｐ型コンタクト層１０までの発光素子構造部１１が形成されている。活性層７は、一例として、膜厚１０ｎｍのｎ型ＡｌＧａＮのバリア層７ａと膜厚３．５ｎｍのＡｌＧａＮの井戸層７ｂからなる単層の量子井戸構造となっている。活性層７は、下側層と上側層にＡｌモル分率の大きいｎ型及びｐ型ＡｌＧａＮ層で挟持されるダブルヘテロジャンクション構造であれば良く、また、上記単層の量子井戸構造を多層化した多重量子井戸構造であっても良い。更に、ｐ型コンタクト層１０の表面に、ｐ電極１２が、ｎ型クラッド層６の第１領域Ｒ１以外の第２領域Ｒ２の表面の一部に、ｎ電極１３が形成されている。
　各ＡｌＧａＮ層は、有機金属化合物気相成長（ＭＯＶＰＥ）法、或いは、分子線エピタキシ（ＭＢＥ）法等の周知のエピタキシャル成長法により形成されており、ｎ型層のドナー不純物として、例えばＳｉ、ｐ型層のアクセプタ不純物として、例えばＭｇを使用している。尚、導電型を明記していないＡｌＮ層及びＡｌＧａＮ層は、不純物注入されないアンドープ層である。また、ｎ型ＡｌＧａＮ層及び活性層のＡｌＮモル分率は、一例として、ＡｌＧａＮ層４、ｎ型クラッド層６及び電子ブロック層８が２０％以上１００％以下、活性層７が０％以上８０％以下となっている。本実施形態では、発光素子１のピーク発光波長は、２２３ｎｍ以上３６５ｎｍ以下となる場合を想定する。本実施形態では、井戸層７ｂからの発光をサファイア基板２側から取り出す裏面出射型の発光素子を想定しているため、ＡｌＧａＮ層４のＡｌＮモル分率は、井戸層７ｂより大きく設定する必要があり、一例として、ＡｌＧａＮ層４とｎ型クラッド層６のＡｌＮモル分率を同じに設定する。尚、ＡｌＧａＮ層４のＡｌＮモル分率をｎ型クラッド層６より大きくしても良い。
　活性層７以外の発光素子構造部の各ＡｌＧａＮ層の膜厚は、例えば、ｎ型クラッド層６が２０００ｎｍ、電子ブロック層８が２ｎｍ、ｐ型クラッド層９が５４０ｎｍ、ｐ型コンタクト層１０が２００ｎｍである。また、テンプレート５については、ＡｌＮ層３の膜厚は、２２００ｎｍ以上６６００ｎｍ以下、より好ましくは、３０００ｎｍ以上６０００ｎｍ以下に設定するのが好ましく、ＡｌＧａＮ層４の膜厚は、例えば、２００ｎｍ以上３００ｎｍ以下の範囲に設定する。尚、本実施形態では、ＡｌＧａＮ層４上に同じＡｌＧａＮ層のｎ型クラッド層６が形成されるため、ＡｌＧａＮ層４の導電型はアンドープ層ではなくｎ型層であっても良く、ＡｌＧａＮ層４をｎ型クラッド層６と一体化して、テンプレート５をＡｌＮ層３だけで構成しても良い。
　図５に、発光素子１の平面視パターンの一例を示す。図５は、ｐ電極１２及びｎ電極１３が形成される前の第１領域Ｒ１と第２領域Ｒ２を示す。一例として、ｐ電極１２は第１領域Ｒ１のほぼ全面に、ｎ電極１３は第２領域Ｒ２のほぼ全面に、夫々形成される。また、後述する実施例に使用した発光素子１のチップサイズは縦横夫々８００μｍであり、第１領域Ｒ１の面積は約１６８０００μｍ２である。尚、図４に示す第１領域Ｒ１は、図５に示す第１領域Ｒ１の一部である。
　本実施形態では、後述するように、ｐ電極１２とｎ電極１３の積層構造に特徴があり、ｐ型ＡｌＧａＮ層上にｐ電極１２が形成され、ｎ型ＡｌＧａＮ層上にｎ電極１３が形成され、紫外線発光素子として機能する素子構造である限りにおいて、テンプレート５及び発光素子構造部１１の構造及び各層の膜厚や組成等は、適宜変更可能である。
　次に、ｐ電極１２とｎ電極１３の積層構造について、図６を参照して説明する。図６（ａ）はｎ電極１３の積層構造を示し、図６（ｂ）はｐ電極１２の積層構造を示している。本実施形態では、ｎ電極１３は、ｎ電極コンタクト部１３ａとｎ電極パッド部１３ｂの２段構造となっており、ｎ電極パッド部１３ｂとｐ電極１２が全く同じ積層構造（共通積層構造）を有している点を第１の特徴としている。更に、ｎ電極コンタクト部１３ａが１層以上の金属層からなり、ｎ電極パッド部１３ｂとｐ電極１２が、最上層にボンディング用のＡｕ層１４を有し、Ａｕ層１４の下層側に、導電性の金属酸化物からなるＡｕの拡散を防止するＡｕ拡散防止層１５を有する点を第２の特徴としている。
　更に、本実施形態では、ｎ電極コンタクト部１３ａの好適な一例として、下層側からＴｉ／Ａｌ／Ｔｉ、膜厚が１０ｎｍ／１００ｎｍ／５０ｎｍの３層構造を採用している。また、ｎ電極パッド部１３ｂとｐ電極１２の好適な一例として、下層側からＮｉ／ＩＴＯ／Ｎｉ／Ａｕ、膜厚が６０ｎｍ／１００ｎｍ／１０ｎｍ／２００ｎｍの４層構造（共通積層構造）を採用している。ここで、ＩＴＯ（酸化インジウムスズ）がＡｕ拡散防止層１５に相当する。Ａｕ拡散防止層１５は、ＩＴＯ以外に、ＺｎＯやＮｉＯ等の他の導電性金属酸化物も使用可能である。
　上記好適な一例の共通積層構造１２，１３ｂでは、ｐ電極１２となる場合にｐ型コンタクト層１０と良好にオーミック接触可能な金属として、最下層にＮｉ層１６を使用している。Ａｕ拡散防止層１５が、ｐ型コンタクト層１０と良好にオーミック接触可能な場合には、最下層のＮｉ層１６を省略しても良い。Ａｕ拡散防止層１５がＩＴＯ層の場合、最下層のＮｉ層１６は省略できる。
　また、ＩＴＯ層１５上のＮｉ層１７は、Ａｕ層１４とＩＴＯ層１５間の接着性を確保するための接着層として機能し、従って、膜厚は数ｎｍ程度あれば十分であり、本実施形態では１０ｎｍとしている。接着層としてのＮｉ層１７は、膜厚が大きくなるとＡｕ層１４と合金化するので、厚くてもＡｕ層１４の膜厚の２分の１以下に抑えるのが好ましい。尚、Ａｕ拡散防止層１５とＡｕ層１４間の密着性が良好な場合は、当該接着層としてのＮｉ層１７は省略しても良い。
　ｎ電極コンタクト部１３ａは、上記３層構造以外にも、Ｔｉ／Ａｌの２層構造、或いは、Ａｌだけの単層構造であっても良い。具体的には、ｎ電極コンタクト部１３ａは、Ａｌを含有し、Ａｕを含有しない構造が好ましい。
　次に、ＩＴＯ層１５がＡｕ拡散防止層として機能することの実証実験の結果を説明する。本実証実験では、以下の３つの金属多層膜サンプル（サンプル＃１～＃３）を準備し、ＲＴＡ（瞬間熱アニール）による空気雰囲気での４５０℃、１２０秒間のアニール処理を施した後の当該金属多層膜表面の反射率を測定した。サンプル＃１は、サファイア基板上に下層側からＡｕ／Ｎｉ（膜厚５０ｎｍ／６０ｎｍ）の２層膜を蒸着して作製した。サンプル＃２は、サファイア基板上に下層側からＩＴＯ／Ｎｉ（膜厚１００ｎｍ／６０ｎｍ）の２層膜を蒸着して作製した。サンプル＃３は、サファイア基板上に下層側からＡｕ／ＩＴＯ／Ｎｉ（膜厚５０ｎｍ／１００ｎｍ／６０ｎｍ）の３層膜を蒸着して作製した。反射率の測定は、波長２５０ｎｍ～４００ｎｍの紫外線光源からの各サンプル表面に紫外線を照射し、その反射光の強度を、積分球を用いて測定することにより行った。
　図７に反射率の測定結果を示す。図７より、サンプル＃２とサンプル＃３では、反射率に殆ど差が見られないのに対し、サンプル＃１とサンプル＃２，＃３との間では、反射率に差が見られる。このことは、サンプル＃２とサンプル＃３の間では多層膜の表面性状に差が無く、サンプル＃１とサンプル＃２，＃３との間では多層膜の表面性状に差が有ることが分かる。これより、サンプル＃１では、ＡｕとＮｉの合金化が生じているが、サンプル＃３では、ＡｕとＮｉの合金化がＩＴＯ層によって阻止されていることが分かる。
　次に、ｐ電極１２及びｎ電極１３の形成方法について、図８の工程図を参照して説明する。
　先ず、発光素子１のテンプレート５及び発光素子構造部１１の各層が、上述のように周知の成長方法により形成する（ステップ＃１，＃２）。テンプレート５と発光素子構造部１１を形成した後、ｎ電極１３の反転パターンとなる第１のフォトレジストを形成し（ステップ＃３Ａ）、全面にｎ電極コンタクト部１３ａとなるＴｉ／Ａｌ／Ｔｉ多層膜を、電子ビーム蒸着法等により堆積する（ステップ＃３Ｂ）。引き続き、当該第１のフォトレジストをリフトオフにより除去して、当該第１のフォトレジスト上のＴｉ／Ａｌ／Ｔｉ多層膜を剥離してパターニングし（ステップ＃３Ｃ）、ＲＴＡ（瞬間熱アニール）等により第１のアニール処理を施し（ステップ＃３Ｄ）、第２領域Ｒ２内に露出したｎ型クラッド層６の表面にｎ電極コンタクト部１３ａを形成する（ステップ＃３）。第１のアニール処理の処理温度は、下地のｎ型クラッド層６のＡｌＮモル分率に応じて、ｎ型クラッド層６との接触抵抗を低減できる最適な処理温度とし、例えば、６００℃～１０００℃、好ましくは、７００℃～１０００℃の温度範囲内で設定する。また、本実施形態では、第１のアニール処理は、例えば、１２０秒間、窒素雰囲気内で実施する。尚、第１のアニール処理の条件は、本実施形態で例示した条件に限定されるものではない。
　ｎ電極コンタクト部１３ａを形成した後、ｐ電極１２とｎ電極１３の反転パターンとなる第２のフォトレジストを形成し（ステップ＃４Ａ）、全面にｐ電極１２とｎ電極パッド部１３ｂとなるＮｉ／ＩＴＯ／Ｎｉ／Ａｕ多層膜を、電子ビーム蒸着法等により堆積する（ステップ＃４Ｂ）。引き続き、当該第２のフォトレジストをリフトオフにより除去して、当該第２のフォトレジスト上のＮｉ／ＩＴＯ／Ｎｉ／Ａｕ多層膜を剥離してパターニングし（ステップ＃４Ｃ）、ＲＴＡ（瞬間熱アニール）等により第２のアニール処理を施し（ステップ＃４Ｄ）、ｐ型コンタクト層１０の表面にｐ電極１２を、ｎ電極コンタクト部１３ａ上にｎ電極パッド部１３ｂを、夫々形成する（ステップ＃４）。第２のアニール処理の処理温度は、ｐ型コンタクト層１０との接触抵抗を低減できる最適な処理温度とし、例えば、４００℃～６００℃の温度範囲内で設定する。また、本実施形態では、第２のアニール処理は、例えば、１２０秒間、空気雰囲気内で実施する。尚、第２のアニール処理の条件は、本実施形態で例示した条件に限定されるものではない。
　引き続き、アッシング処理等により、電極表面をドライ洗浄し（ステップ＃５）、ボンディング等の実装工程を行う（ステップ＃６）。
　次に、本実施形態の発光素子１（実施例１）と、従来の電極構造の発光素子（比較例１，２）のｐ電極とｎ電極に対して、実際にＡｕワイヤによるボンディングを行い、物理的にボンディングが行えるか否かの実証実験を行った結果について説明する。
　本実験に使用した実施例１のｎ電極及びｐ電極の電極構造は、図６に示す構造と同じであり、図８に示す要領で形成された。第１のアニール処理の処理温度、処理時間及び雰囲気ガスは、９５０℃、６０秒、窒素であり、第２のアニール処理の処理温度、処理時間及び雰囲気ガスは、４５０℃、１２０秒、空気である。
　図９（ａ）に本実験に使用した比較例１のｎ電極及びｐ電極の電極構造を、図９（ｂ）に本実験に使用した比較例２のｎ電極及びｐ電極の電極構造を、夫々示す。比較例１は、Ｔｉ／Ａｌ／Ｔｉ／Ａｕの４層構造のｎ電極とｐ電極Ｎｉ／Ａｕの２層構造のを夫々個別に形成し、夫々アニール処理を施した電極構造を有する。比較例１のｎ電極の各層の膜厚は、下層側より１０ｎｍ／１００ｎｍ／５０ｎｍ／１００ｎｍであり、ｎ電極のアニール処理の処理温度、処理時間及び雰囲気ガスは上記実施例１の第１のアニール処理と同じである。比較例１のｐ電極の各層の膜厚は、下層側より６０ｎｍ／５０ｎｍであり、ｐ電極のアニール処理の処理温度、処理時間及び雰囲気ガスは上記実施例１の第２のアニール処理と同じである。比較例２は、比較例１のｐ電極とｎ電極の各表面に、Ｔｉ／Ａｕ層をアニール処理なしで再形成した電極構造を有する。再形成したＴｉ／Ａｕ層の膜厚は、下層側より１００ｎｍ／２００ｎｍである。尚、実施例１及び比較例１，２の各ｎ電極の下地層であるｎ型ＡｌＧａＮのＡｌＮモル分率は６０％で、実施例１及び比較例１，２の各ｐ電極の下地層はｐ型ＧａＮである。
　当該実証実験の結果として、比較例１では、最上層のＡｕの合金化により各電極表面に十分な量のＡｕが残存していないため、物理的にボンディングが行えなかったのに対して、実施例（発光素子１）と比較例２では、ボンディングが良好に行えた。当該結果より、発光素子１では、ｎ電極パッド部１３ｂとｐ電極１２にＩＴＯ層１５を設けたことにより、最上層のＡｕの拡散が防止され、各電極表面の劣化が抑制されたことが分かる。
　以上、発光素子１の実施形態につき詳細に説明した。上記実施形態では、発光素子１を構成する下地構造部及び発光素子構造部として、図４に示すテンプレート５及び発光素子構造部１１を一例として説明したが、上記説明で例示した積層構造、膜厚、及び、ＡｌＧａＮ層のＡｌＮモル分率等は一例であり、テンプレート５及び発光素子構造部１１は当該具体例に限定されるものではない。更に、発光素子１の平面視形状も図５に例示した形状に限定されるものではない。
　更に、ｐ電極１２及びｎ電極１３の形成方法も、上記実施形態の具体例に限定されるものではなく、例えば、ｎ電極コンタクト部１３ａ、ｐ電極１２、及び、ｎ電極パッド部１３ｂのパターニングは、必ずしもリフトオフ法に限定されるものではなく、エッチング法を使用しても良い。エッチング法を使用する場合は、上記各多層膜の堆積、フォトレジストの形成、エッチングの順序等は公知のエッチング法によるものとし、また、ｎ電極コンタクト部１３ａのパターニングは、ｎ電極１３より大きめに形成しても良い。
　また、上記実施形態では、本発明に係る窒化物半導体素子が紫外線発光素子であって、更に発光ダイオードである場合を想定したが、上記実施形態で説明した電極構造及びその製造方法は、レーザダイオードにも適用可能であり、更には、紫外線受光素子にも適用可能である。
　本発明に係る窒化物半導体素子は、ｎ型クラッド層のＡｌＮモル分率が２０％以上の発光ダイオード等に利用可能であり、ｐ電極及びｎ電極の表面性状の改善に有効である。
　１：　　　窒化物半導体素子（発光ダイオード）
　２：　　　サファイア基板
　３：　　　ＡｌＮ層
　４：　　　ＡｌＧａＮ層
　５：　　　テンプレート（下地構造部）
　６：　　　ｎ型クラッド層（ｎ型ＡｌＧａＮ）
　７：　　　活性層
　７ａ：　　バリア層
　７ｂ：　　井戸層
　８：　　　電子ブロック層（ｐ型ＡｌＧａＮ）
　９：　　　ｐ型クラッド層（ｐ型ＡｌＧａＮ）
　１０：　　ｐコンタクト層（ｐ型ＧａＮ）
　１１：　　発光素子構造部（素子構造部）
　１２：　　ｐ電極
　１３：　　ｎ電極
　１３ａ：　ｎ電極コンタクト部
　１３ｂ：　ｎ電極パッド部
　１４：　　Ａｕ層
　１５：　　Ａｕ拡散防止層（ＩＴＯ層）
　１６：　　Ｎｉ層
　１７：　　Ｎｉ層（接着層）
　Ｒ１：　　第１領域
　Ｒ２：　　第２領域

Claims (10)

  1. 　下地構造部と、
    　前記下地構造部上に形成された、少なくともｎ型ＡｌＧａＮ系半導体層とｐ型ＡｌＧａＮ系半導体層を有する素子構造部と、
    　前記ｎ型ＡｌＧａＮ系半導体層上に形成されたｎ電極コンタクト部と、
    　前記ｎ電極コンタクト部上に形成されたｎ電極パッド部と、
    　前記ｐ型ＡｌＧａＮ系半導体層上に形成されたｐ電極と、を備えてなり、
    　前記ｎ型ＡｌＧａＮ系半導体層のＡｌＮモル分率が２０％以上であり、
    　前記ｎ電極コンタクト部が、１層以上の金属層で構成され、
    　前記ｐ電極と前記ｎ電極パッド部が、最上層にＡｕ層を有し、前記最上層より下側に導電性の金属酸化物からなるＡｕの拡散を防止するＡｕ拡散防止層を有する２層以上の共通積層構造を有することを特徴とする窒化物半導体素子。
  2. 　前記ｎ電極コンタクト部が、Ａｌを含むことを特徴とする請求項１に記載の窒化物半導体素子。
  3. 　前記Ａｕ拡散防止層が、ＩＴＯ層であることを特徴とする請求項１または２に記載の窒化物半導体素子。
  4. 　前記ｎ電極コンタクト部が、Ａｕを含まないことを特徴とする請求項１～３の何れか１項に記載の窒化物半導体素子。
  5. 　前記共通積層構造の最上層である前記Ａｕ層と前記Ａｕ拡散防止層の間に、前記Ａｕ層と前記Ａｕ拡散防止層を接着させるための導電性接着層が設けられ、
    　前記導電性接着層の膜厚が前記Ａｕ層の膜厚の２分の１以下であることを特徴とする請求項１～４の何れか１項に記載の窒化物半導体素子。
  6. 　前記素子構造部が、前記ｎ型ＡｌＧａＮ系半導体層と前記ｐ型ＡｌＧａＮ系半導体層の間に、ＡｌＧａＮ系半導体層を有する活性層を備えた発光素子構造部であることを特徴とする請求項１～５の何れか１項に記載の窒化物半導体素子。
  7. 　請求項１～６の何れか１項に記載の窒化物半導体素子の製造方法であって、
    　前記下地構造部を形成する工程と、
    　前記素子構造部を形成する工程と、
    　前記ｎ電極コンタクト部を構成する金属層を堆積及びパターニングして、前記ｎ型ＡｌＧａＮ系半導体層上に前記ｎ電極コンタクト部を形成した後に、第１のアニール処理を施す工程と、
    　前記共通積層構造を構成する多層膜を堆積及びパターニングして、前記ｎ電極コンタクト部上に前記ｎ電極パッド部を、前記ｐ型ＡｌＧａＮ系半導体層上に前記ｐ電極を同時に形成した後に、第２のアニール処理を施す工程と、有することを特徴とする窒化物半導体素子の製造方法。
  8. 　前記第２のアニール処理の処理温度が前記第１のアニール処理の処理温度より低温であることを特徴とする請求項７に記載の窒化物半導体素子の製造方法。
  9. 　前記第１のアニール処理の処理温度が７００℃以上１０００℃以下であることを特徴とする請求項７または８に記載の窒化物半導体素子の製造方法。
  10. 　前記第２のアニール処理の処理温度が４００℃以上６００℃以下であることを特徴とする請求項７～９の何れか１項に記載の窒化物半導体素子の製造方法。
    　
PCT/JP2011/072524 2011-09-30 2011-09-30 窒化物半導体素子及びその製造方法 WO2013046419A1 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2013535762A JP5732140B2 (ja) 2011-09-30 2011-09-30 窒化物半導体素子及びその製造方法
PCT/JP2011/072524 WO2013046419A1 (ja) 2011-09-30 2011-09-30 窒化物半導体素子及びその製造方法
US14/344,602 US9281439B2 (en) 2011-09-30 2011-09-30 Nitride semiconductor element and method for producing same
RU2014116553/28A RU2566383C1 (ru) 2011-09-30 2011-09-30 Нитридный полупроводниковый элемент и способ его изготовления
EP11873108.2A EP2763192B1 (en) 2011-09-30 2011-09-30 Nitride semiconductor element and method for producing same
KR1020147005511A KR101568624B1 (ko) 2011-09-30 2011-09-30 질화물 반도체 소자 및 그 제조 방법
TW101130845A TWI501425B (zh) 2011-09-30 2012-08-24 Nitride semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/072524 WO2013046419A1 (ja) 2011-09-30 2011-09-30 窒化物半導体素子及びその製造方法

Publications (1)

Publication Number Publication Date
WO2013046419A1 true WO2013046419A1 (ja) 2013-04-04

Family

ID=47994526

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/072524 WO2013046419A1 (ja) 2011-09-30 2011-09-30 窒化物半導体素子及びその製造方法

Country Status (7)

Country Link
US (1) US9281439B2 (ja)
EP (1) EP2763192B1 (ja)
JP (1) JP5732140B2 (ja)
KR (1) KR101568624B1 (ja)
RU (1) RU2566383C1 (ja)
TW (1) TWI501425B (ja)
WO (1) WO2013046419A1 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016032193A1 (ko) * 2014-08-27 2016-03-03 서울바이오시스 주식회사 발광 소자 및 이의 제조 방법
JP2016066691A (ja) * 2014-09-24 2016-04-28 日亜化学工業株式会社 半導体発光素子
JP5953447B1 (ja) * 2015-02-05 2016-07-20 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体発光素子およびその製造方法
US9847458B2 (en) 2014-08-27 2017-12-19 Seoul Viosys Co., Ltd. Light emitting diode and method of fabricating the same
JP2018085455A (ja) * 2016-11-24 2018-05-31 日機装株式会社 半導体発光素子の製造方法
JP2018085456A (ja) * 2016-11-24 2018-05-31 日機装株式会社 半導体発光素子の製造方法
JP2018206818A (ja) * 2017-05-30 2018-12-27 豊田合成株式会社 発光素子及びその製造方法
JP2018206817A (ja) * 2017-05-30 2018-12-27 豊田合成株式会社 発光素子
JP2019029536A (ja) * 2017-07-31 2019-02-21 Ｄｏｗａホールディングス株式会社 Ｉｉｉ族窒化物エピタキシャル基板、電子線励起型発光エピタキシャル基板及びそれらの製造方法、並びに電子線励起型発光装置
WO2019082603A1 (ja) * 2017-10-26 2019-05-02 日機装株式会社 半導体発光素子の製造方法
WO2019093013A1 (ja) * 2017-11-10 2019-05-16 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP2019207925A (ja) * 2018-05-29 2019-12-05 日機装株式会社 半導体発光素子および半導体発光素子の製造方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9412911B2 (en) 2013-07-09 2016-08-09 The Silanna Group Pty Ltd Optical tuning of light emitting semiconductor junctions
EP2881982B1 (en) * 2013-12-05 2019-09-04 IMEC vzw Method for fabricating cmos compatible contact layers in semiconductor devices
JP6206159B2 (ja) * 2013-12-17 2017-10-04 三菱電機株式会社 半導体装置の製造方法
WO2015181657A1 (en) 2014-05-27 2015-12-03 The Silanna Group Pty Limited Advanced electronic device structures using semiconductor structures and superlattices
US11322643B2 (en) 2014-05-27 2022-05-03 Silanna UV Technologies Pte Ltd Optoelectronic device
JP6817072B2 (ja) 2014-05-27 2021-01-20 シランナ・ユー・ブイ・テクノロジーズ・プライベート・リミテッドＳｉｌａｎｎａ Ｕｖ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｐｔｅ Ｌｔｄ 光電子デバイス
WO2015181656A1 (en) 2014-05-27 2015-12-03 The Silanna Group Pty Limited Electronic devices comprising n-type and p-type superlattices
JP6832620B2 (ja) * 2015-07-17 2021-02-24 スタンレー電気株式会社 窒化物半導体発光素子
WO2017145026A1 (en) 2016-02-23 2017-08-31 Silanna UV Technologies Pte Ltd Resonant optical cavity light emitting device
US10418517B2 (en) 2016-02-23 2019-09-17 Silanna UV Technologies Pte Ltd Resonant optical cavity light emitting device
TWI746596B (zh) * 2016-08-25 2021-11-21 晶元光電股份有限公司 發光元件
US10804435B2 (en) * 2016-08-25 2020-10-13 Epistar Corporation Light-emitting device
WO2018038105A1 (ja) * 2016-08-26 2018-03-01 スタンレー電気株式会社 Ｉｉｉ族窒化物半導体発光素子
US10121932B1 (en) * 2016-11-30 2018-11-06 The United States Of America As Represented By The Secretary Of The Navy Tunable graphene light-emitting device
KR20180074198A (ko) 2016-12-23 2018-07-03 서울바이오시스 주식회사 반도체 발광 소자
JP6674394B2 (ja) * 2017-02-01 2020-04-01 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
WO2018150651A1 (ja) * 2017-02-15 2018-08-23 創光科学株式会社 窒化物半導体紫外線発光素子の製造方法及び窒化物半導体紫外線発光素子
JP2020021798A (ja) * 2018-07-31 2020-02-06 日機装株式会社 窒化物半導体発光素子及びその製造方法
US10622514B1 (en) 2018-10-15 2020-04-14 Silanna UV Technologies Pte Ltd Resonant optical cavity light emitting device
US11227978B2 (en) * 2018-11-12 2022-01-18 Epistar Corporation Semiconductor device and package structure
TWI821302B (zh) * 2018-11-12 2023-11-11 晶元光電股份有限公司 半導體元件及其封裝結構
CN112599412A (zh) * 2020-11-24 2021-04-02 上海工程技术大学 一种防击穿的氮化镓基功率器件制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307811A (ja) * 1998-04-16 1999-11-05 Furukawa Electric Co Ltd:The 紫外光発光素子
JP2005340860A (ja) * 2005-08-12 2005-12-08 Toshiba Electronic Engineering Corp 半導体発光素子
JP2005354040A (ja) 2004-05-11 2005-12-22 Rohm Co Ltd 半導体発光素子およびその製法
WO2006104063A1 (ja) * 2005-03-28 2006-10-05 Tokyo Institute Of Technology 窒化物系深紫外発光素子およびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH118410A (ja) 1997-06-18 1999-01-12 Nichia Chem Ind Ltd ｎ型窒化物半導体の電極
JPH1121804A (ja) * 1997-07-04 1999-01-26 Fujimura Fume Kan Kk 歩道版及び該歩道版を使用した歩道施工方法並びに遊歩道の施工方法、階段ブロック及び該階段ブロックを使用した階段施工方法
JP3462720B2 (ja) * 1997-07-16 2003-11-05 三洋電機株式会社 ｎ型窒化物半導体の電極及び前記電極を有する半導体素子並びにその製造方法
ATE500616T1 (de) * 2002-08-29 2011-03-15 Seoul Semiconductor Co Ltd Lichtemittierendes bauelement mit lichtemittierenden dioden
JP3950801B2 (ja) 2003-01-31 2007-08-01 信越半導体株式会社 発光素子及び発光素子の製造方法
US20050218414A1 (en) * 2004-03-30 2005-10-06 Tetsuzo Ueda 4H-polytype gallium nitride-based semiconductor device on a 4H-polytype substrate
JP2006128527A (ja) * 2004-11-01 2006-05-18 Osaka Gas Co Ltd ＧａＮ系化合物半導体の製造方法
JP4868821B2 (ja) 2005-10-21 2012-02-01 京セラ株式会社 窒化ガリウム系化合物半導体及び発光素子
JP2007158262A (ja) 2005-12-08 2007-06-21 Rohm Co Ltd 半導体発光素子の製造方法
JP5162909B2 (ja) 2006-04-03 2013-03-13 豊田合成株式会社 半導体発光素子
US8552455B2 (en) * 2009-09-07 2013-10-08 Seoul Opto Device Co., Ltd. Semiconductor light-emitting diode and a production method therefor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307811A (ja) * 1998-04-16 1999-11-05 Furukawa Electric Co Ltd:The 紫外光発光素子
JP2005354040A (ja) 2004-05-11 2005-12-22 Rohm Co Ltd 半導体発光素子およびその製法
WO2006104063A1 (ja) * 2005-03-28 2006-10-05 Tokyo Institute Of Technology 窒化物系深紫外発光素子およびその製造方法
JP2005340860A (ja) * 2005-08-12 2005-12-08 Toshiba Electronic Engineering Corp 半導体発光素子

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2763192A4 *

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9847458B2 (en) 2014-08-27 2017-12-19 Seoul Viosys Co., Ltd. Light emitting diode and method of fabricating the same
WO2016032193A1 (ko) * 2014-08-27 2016-03-03 서울바이오시스 주식회사 발광 소자 및 이의 제조 방법
JP2016066691A (ja) * 2014-09-24 2016-04-28 日亜化学工業株式会社 半導体発光素子
US10193016B2 (en) 2015-02-05 2019-01-29 Dowa Electronics Materials Co., Ltd. III-nitride semiconductor light emitting device and method of producing the same
JP5953447B1 (ja) * 2015-02-05 2016-07-20 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体発光素子およびその製造方法
WO2016125492A1 (ja) * 2015-02-05 2016-08-11 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体発光素子およびその製造方法
JP2016165012A (ja) * 2015-02-05 2016-09-08 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体発光素子およびその製造方法
CN109980057B (zh) * 2015-02-05 2021-06-11 同和电子科技有限公司 第iii族氮化物半导体发光元件和其制造方法
CN109980057A (zh) * 2015-02-05 2019-07-05 同和电子科技有限公司 第iii族氮化物半导体发光元件和其制造方法
US10720547B2 (en) 2016-11-24 2020-07-21 Nikkiso Co., Ltd. Method of manufacturing semiconductor light emitting device
US10854773B2 (en) 2016-11-24 2020-12-01 Nikkiso Co., Ltd. Method of manufacturing semiconductor light emitting device
JP2018085455A (ja) * 2016-11-24 2018-05-31 日機装株式会社 半導体発光素子の製造方法
WO2018096899A1 (ja) * 2016-11-24 2018-05-31 日機装株式会社 半導体発光素子の製造方法
WO2018096898A1 (ja) * 2016-11-24 2018-05-31 日機装株式会社 半導体発光素子の製造方法
JP2018085456A (ja) * 2016-11-24 2018-05-31 日機装株式会社 半導体発光素子の製造方法
JP2018206818A (ja) * 2017-05-30 2018-12-27 豊田合成株式会社 発光素子及びその製造方法
JP2018206817A (ja) * 2017-05-30 2018-12-27 豊田合成株式会社 発光素子
JP7000062B2 (ja) 2017-07-31 2022-01-19 Ｄｏｗａホールディングス株式会社 Ｉｉｉ族窒化物エピタキシャル基板、電子線励起型発光エピタキシャル基板及びそれらの製造方法、並びに電子線励起型発光装置
JP2019029536A (ja) * 2017-07-31 2019-02-21 Ｄｏｗａホールディングス株式会社 Ｉｉｉ族窒化物エピタキシャル基板、電子線励起型発光エピタキシャル基板及びそれらの製造方法、並びに電子線励起型発光装置
WO2019082603A1 (ja) * 2017-10-26 2019-05-02 日機装株式会社 半導体発光素子の製造方法
JP2019079982A (ja) * 2017-10-26 2019-05-23 日機装株式会社 半導体発光素子の製造方法
US11575068B2 (en) 2017-10-26 2023-02-07 Nikkiso Co., Ltd. Method of manufacturing semiconductor light emitting element
CN111316453A (zh) * 2017-11-10 2020-06-19 日机装株式会社 半导体发光元件及半导体发光元件的制造方法
JP2019091738A (ja) * 2017-11-10 2019-06-13 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
WO2019093013A1 (ja) * 2017-11-10 2019-05-16 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
US11322656B2 (en) 2017-11-10 2022-05-03 Nikkiso Co., Ltd. Semiconductor light emitting element and method of manufacturing semiconductor light emitting element
JP2019207925A (ja) * 2018-05-29 2019-12-05 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP7049186B2 (ja) 2018-05-29 2022-04-06 日機装株式会社 半導体発光素子および半導体発光素子の製造方法

Also Published As

Publication number Publication date
US9281439B2 (en) 2016-03-08
KR20140043163A (ko) 2014-04-08
US20150048304A1 (en) 2015-02-19
EP2763192A1 (en) 2014-08-06
JPWO2013046419A1 (ja) 2015-03-26
RU2566383C1 (ru) 2015-10-27
TWI501425B (zh) 2015-09-21
EP2763192B1 (en) 2019-12-25
TW201314960A (zh) 2013-04-01
KR101568624B1 (ko) 2015-11-11
EP2763192A4 (en) 2015-06-24
JP5732140B2 (ja) 2015-06-10

Similar Documents

Publication Publication Date Title
WO2013046419A1 (ja) 窒化物半導体素子及びその製造方法
KR100631840B1 (ko) 플립칩용 질화물 반도체 발광소자
KR101161897B1 (ko) 질화물 반도체 소자
JP4091048B2 (ja) 窒化ガリウム系半導体発光素子及びその製造方法
US8884329B2 (en) Semiconductor light-emitting element, electrode structure and light-emitting device
US8835938B2 (en) Nitride semiconductor light-emitting element and method of manufacturing the same
US9099627B2 (en) Method for producing group III nitride semiconductor light-emitting device
JP2008103674A (ja) 多層反射膜電極及びそれを備えた化合物半導体発光素子
US8648377B2 (en) Semiconductor light-emitting device
TW200807756A (en) Process for producing semiconductor light emitting element, semiconductor light emitting element, and lamp equipped with the same
JP2009033213A (ja) 窒化ガリウム系化合物半導体発光素子
US6946372B2 (en) Method of manufacturing gallium nitride based semiconductor light emitting device
JP2006041403A (ja) 半導体発光素子
TWI260099B (en) Positive electrode structure and gallium nitride-based compound semiconductor light-emitting device
JP2005191521A (ja) フリップチップ用窒化物半導体発光素子及びその製造方法
JP5471485B2 (ja) 窒化物半導体素子および窒化物半導体素子のパッド電極の製造方法
US20060234411A1 (en) Method of manufacturing nitride semiconductor light emitting diode
TWI281758B (en) Transparent positive electrode
KR101025948B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
KR100764450B1 (ko) 플립칩형 질화물 반도체 발광소자
TWI257721B (en) Gallium nitride-based compound semiconductor light emitting device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11873108

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013535762

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20147005511

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2011873108

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2014116553

Country of ref document: RU

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14344602

Country of ref document: US