JP2007158262A - 半導体発光素子の製造方法 - Google Patents

半導体発光素子の製造方法 Download PDF

Info

Publication number
JP2007158262A
JP2007158262A JP2005355299A JP2005355299A JP2007158262A JP 2007158262 A JP2007158262 A JP 2007158262A JP 2005355299 A JP2005355299 A JP 2005355299A JP 2005355299 A JP2005355299 A JP 2005355299A JP 2007158262 A JP2007158262 A JP 2007158262A
Authority
JP
Japan
Prior art keywords
layer
side electrode
semiconductor light
metal layer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005355299A
Other languages
English (en)
Inventor
Yukio Shakuda
幸男 尺田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2005355299A priority Critical patent/JP2007158262A/ja
Priority to US12/086,174 priority patent/US8097532B2/en
Priority to PCT/JP2006/324152 priority patent/WO2007066605A1/ja
Priority to TW095145694A priority patent/TW200739945A/zh
Publication of JP2007158262A publication Critical patent/JP2007158262A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

【課題】動作電圧を充分に低くすることが可能な半導体発光素子の製造方法を提供する。
【解決手段】本発明に係る半導体発光素子の製造方法では、複数の窒化物半導体層を積層して半導体積層構造を形成する半導体積層工程と、ｎ型半導体層３及びｐ型半導体層５上にｎ側電極７及びｐ側電極６を形成する電極形成工程とを備え、電極形成工程では、ｎ型半導体層３のｎ側電極形成領域の表面に、ｎ側電極７の一部を構成するＮｉ層を含む第１金属層１３を形成した後、窒素及び酸素を含む雰囲気中で第１金属層１３をアニールする。
【選択図】図１

Description

本発明は、所定の半導体層上にｎ側電極を形成する電極形成工程を含む半導体発光素子の製造方法に関する。
従来、半導体層上に形成されたＮｉからなる金属層を含むｎ側電極を形成する電極形成工程を含む半導体発光素子の製造方法が知られている。
例えば、特許文献１には、基板上に、ｎ型半導体層と、ｐ型半導体層と、ｐ側電極と、ｎ側電極とが順に積層された半導体発光素子の製造方法が開示されている。
ｎ型半導体層は、基板上に形成され、ｎ型半導体層上にｐ型半導体層が形成されている。ｎ型半導体層の一部が露出するように、ｐ型半導体層の一部がエッチングによって除去されている。ｐ側電極が、ｐ型半導体層の除去されずに残った部分に設けられるとともに、ｎ側電極が、ｎ型半導体層の露出している領域の一部に設けられている。ｐ側電極及びｎ側電極は、ともにＮｉ、Ｔｉ及びＡｕの積層構造に構成されている。
この半導体発光素子の製造方法では、基板上にｎ型半導体層及びｐ型半導体層を積層した後、ｐ型半導体層の一部をエッチングによって除去して、ｎ型半導体層の一部を露出させる。次に、ｐ型半導体層及びｎ型半導体層の所定の領域にパターニングされたレジスト膜を形成する。その後、真空蒸着法によってＮｉ、Ｔｉ及びＡｕを順次積層して、金属層を形成した後、リフトオフ法によりレジスト膜上の金属層を除去してｐ側電極及びｎ側電極を形成する。
ここで、特許文献１の半導体発光素子では、ｐ側電極及びｎ側電極とｐ型半導体層及びｎ型半導体層との間のコンタクト抵抗を小さくするために、両電極と両半導体層との密着性が悪化しない程度に、Ｎｉ及びＴｉの金属層が薄く形成されている。これにより、半導体発光素子１の動作電圧をある程度低くすることができる。
特開平９−２３２６３２号公報
しかしながら、ｎ側電極を構成するＮｉ及びＴｉの金属層を薄くすることにより、半導体発光素子の動作電圧を低くすることには限界があり、まだ、動作電圧を充分に低くできているとは言い難い。
また、Ｈ２やＮ２の雰囲気中でＮｉをアニールすることによって、ｎ側電極内にＮｉを拡散させて、ｎ型半導体層とＮｉとの間のコンタクト抵抗を小さくすることもできるが、これによっても充分に動作電圧が低くなっているとは言い難い。
本発明は、上述した課題を解決するために創案されたものであり、動作電圧を充分に低くすることが可能な半導体発光素子の製造方法を提供することを目的としている。
上記目的を達成するために、請求項１記載の発明は、複数の窒化物系の半導体層を積層して半導体積層構造を形成する半導体積層工程と、いずれかの前記半導体層上に電極を形成する電極形成工程とを備えた半導体発光素子の製造方法において、前記電極形成工程では、ｎ側電極の形成領域の表面に、前記ｎ側電極の一部を構成するＮｉ層を含む金属層を形成した後、酸素を含む雰囲気中で前記金属層をアニールすることを特徴とする半導体発光素子の製造方法である。
また、請求項２記載の発明は、前記電極形成工程では、ｐ側電極の形成領域にも、同時に、前記金属層を積層した後、酸素を含む雰囲気中でアニールすることを特徴とする請求項１記載の半導体発光素子の製造方法である。
また、請求項３記載の発明は、前記酸素を含む雰囲気中でのアニールは、５００℃〜８００℃の雰囲気中で行われることを特徴とする請求項１又は２のいずれか１項に記載の半導体発光素子の製造方法である。
また、請求項４記載の発明は、前記金属層は、前記Ｎｉ層とＡｕ層からなることを特徴とする請求項１〜３のいずれか１項に記載の半導体発光素子の製造方法である。
また、請求項５記載の発明は、前記アニールは窒素と酸素を含む雰囲気中で行われることを特徴とする請求項１〜４のいずれか１項に記載の半導体発光素子の製造方法である。
本発明によれば、酸素を含む雰囲気中で、ｎ側電極の金属層をアニールすることにより、金属層のＮｉ層に含まれるＮｉを半導体層に大量に拡散させることができる。これにより、半導体層とｎ側電極の金属層との間のコンタクト抵抗を小さくすることができる。また、Ｎｉの一部が酸化されて酸化ニッケルになることにより、金属層の光の透過率が向上する。これにより、より多くの光を外部へ放出することができる。
以下、図面を参照して、本発明の一実施形態を説明する。図１は、本発明に係る製造方法により製造された半導体発光素子の断面構造を示す図である。図２は、本発明に係る製造方法により製造された半導体発光素子の平面構造を示す図である。
図１及び図２に示すように、半導体発光素子１は、基板２と、ｎ型半導体層３、活性層４、ｐ型半導体層５、ｐ側電極６、ｎ側電極７を備えている。尚、ｎ型半導体層３、活性層４及びｐ型半導体層５によって半導体積層構造が構成されている。
基板２は、サファイア基板からなる。ｎ型半導体層３は、基板２上に形成され、Ｓｉ等のｎ型のドーパントを含むｎ−ＧａＮ層からなる。活性層４は、ｎ型半導体層３上の一部に形成され、ＩｎＧａＮ層からなる複数の量子井戸層を含む多重量子井戸構造を有する。ｐ型半導体層５は、活性層４上に形成され、Ｍｇ等のｐ型のドーパントを含むｐ−ＧａＮ層からなる。ｎ型半導体層３の上面の一部が露出するように、活性層４及びｐ型半導体層５の一部がエッチングによって除去されている。
ｐ側電極６は、第１金属層１１と第２金属層１２とを有する。第１金属層１１は、ｐ型半導体層５の上面の略全面を覆うように形成され、活性層４で発光された光を透過可能に構成されている。第１金属層１１は、ｐ型半導体層５上に形成された厚さ約４０ÅのＮｉ層及びＮｉ層上に形成された厚さ約８０ÅのＡｕ層からなる。
ｐ側電極６の第２金属層１２は、第１金属層１１の上面の一部（角部）を覆うように、直径約１００μｍの円形状に形成されている。第２金属層１２は、第１金属層１１上に形成された厚さ約５００ÅのＴｉ層及びＴｉ層上に形成された厚さ約２０００ÅのＡｕ層からなる。
ｎ側電極７は、第１金属層１３と第２金属層１４とを有する。尚、第１金属層１３が、本発明の請求項に記載の金属層に相当する。第１金属層１３は、露出されているｎ型半導体層３の上面の略全面を覆うように形成されている。また、第１金属層１３は、活性層４から発光されて、図１の下方へ進行した後、反射されて上方へ進行する光を透過可能に構成されている。第１金属層１３は、ｎ型半導体層３上に形成された厚さ約４０ÅのＮｉ層及びＮｉ層上に形成された厚さ約８０ÅのＡｕ層からなる。
ｎ側電極７の第２金属層１４は、第１金属層１３の上面の一部（角部）を覆うように、直径約１００μｍの円形状に形成されている。第２金属層１４は、第１金属層１３上に形成された厚さ約５００ÅのＴｉ層及びＴｉ層上に形成された厚さ約２０００ÅのＡｕ層からなる。即ち、ｐ側電極６とｎ側電極７は、同じ厚みに構成された同じ材料からなる。尚、ｐ側電極６の第２金属層１２とｎ側電極７の第２金属層１４の間の距離は、約４００μｍである。
この半導体発光素子１では、ｐ側電極６及びｎ側電極７の間に電圧が印加されると、ｐ側電極６からは正孔が注入され、ｎ側電極７からは電子が注入される。そして、注入された正孔と電子は、ｐ型半導体層５及びｎ型半導体層３を介して活性層４に注入されて、再結合する。この正孔と電子の再結合によって発光した光は、ｐ型半導体層５及びｐ側電極６の第１金属層１１を透過して、外部へ放出される。
次に、上記半導体発光素子１の製造方法について、図面を参照して説明する。図３〜図６は、本発明に係る製造方法の各製造工程における半導体発光素子の断面構成を示す図である。
まず、半導体積層工程において、ＭＯＣＶＤ法などの既知の半導体成長方法によって、基板２上にｎ型半導体層３、活性層４、ｐ型半導体層５を順次積層する。次に、図３に示すように、ｐ型半導体層５、活性層４及びｎ型半導体層３の一部をエッチングすることによって、ｎ型半導体層３の一部を露出させる。
次に、電極形成工程において、図４に示すように、フォトリソグラフィー技術を用いて、ｐ側電極６の第１金属層１１及びｎ側電極７の第１金属層１３が形成される領域以外を覆うようにパターニングされたレジスト膜２０を形成する。次に、ＥＢ（電子線：Ｅｌｅｃｔｒｏｎ Ｂｅａｍ）蒸着法により、ｐ側電極６の第１金属層１１及びｎ側電極７の第１金属層１３を構成する厚さ約４０ÅのＮｉ層及び厚さ約８０ÅのＡｕ層を順次形成する。
次に、図５に示すように、レジスト膜２０とともにレジスト膜２０上のＮｉ層及びＡｕ層を除去することによって、パターニングされたｐ側電極６の第１金属層１１及びｎ側電極７の第１金属層１３を形成する。その後、窒素と酸素の比率が４：１で、且つ、大気圧と同じ圧力の約６００℃の雰囲気中で約１０分間、第１金属層１３をアニールする（第１アニール工程）。
このように、酸素を含む雰囲気中でアニールすることにより、ｎ側電極７の第１金属層１３のＮｉ層に含まれるＮｉをｎ型半導体層３に大量に拡散させることができる。また、この第１アニール工程によって、Ｎｉの一部が酸化されて酸化ニッケルになる。
次に、図６に示すように、フォトリソグラフィー技術を用いてｐ側電極６の第２金属層１２及びｎ側電極７の第２金属層１４が形成される領域以外を覆うようにパターニングされたレジスト膜２１を形成する。次に、ＥＢ蒸着法によりｐ側電極６の第２金属層１２及びｎ側電極７の第２金属層１４を構成する厚さ約５００ÅのＴｉ層及び厚さ約２０００ÅのＡｕ層を順次形成する。
次に、レジスト膜２１とともにレジスト膜２１上のＴｉ層及びＡｕ層を除去することによってパターニングされたｐ側電極６の第２金属層１２及びｎ側電極７の第２金属層１４を、約６００℃の窒素雰囲気中でアニールする（第２アニール工程）。この第２アニール工程により、ｐ側電極６及びｎ側電極７が合金化されて、電極形成工程が終了する。これによって、半導体発光素子１が完成する。
上述したように、本発明による半導体発光素子の製造方法では、電極形成工程の第１アニール工程において、酸素を含む雰囲気中で、第１金属層１３をアニールすることにより、ｎ側電極７の第１金属層１３のＮｉ層に含まれるＮｉをｎ型半導体層３に大量に拡散させることができる。
これにより、ｎ型半導体層３とｎ側電極７の第１金属層１３との間のコンタクト抵抗を小さくすることができる。尚、Ｎｉをｎ型半導体層３に大量に拡散することができるのは、一部には、アニールにより酸化された酸化ニッケルによるものと考えられる。
また、Ｎｉの一部が酸化されて酸化ニッケルになることにより、ｎ側電極７の第１金属層１３の光の透過率が向上する。これにより、活性層４により発光された光をより多く外部へ放出することができる。また、ｐ側電極６及びｎ側電極７を同じ金属により構成することによって、電極形成工程において同時に形成することができるので、製造工程を簡略化することができるとともに、パターニングを同時にすることによってｐ側電極６及びｎ側電極７の位置ずれを抑制することができる。また、空気と略同じ比率の窒素：酸素が４：１で、且つ、大気圧と同じ圧力の雰囲気中で第１アニール工程を行うので、上記雰囲気を容易に準備することができる。
次に、本発明による半導体発光素子の製造方法により作製された半導体発光素子の電圧特性の向上を証明するための実験について説明する。
尚、比較用の半導体発光素子を、上記本発明の製造方法と異なり、酸素を含む雰囲気中で、第１金属層をアニールする第１アニール工程を省略した製造方法により作製した。
図７は、本発明に係る製造方法により作製された半導体発光素子と、比較用の半導体発光素子の、ｐ側電極及びｎ側電極の間の電圧及び電流の関係を示すグラフである。図７において、三角形によるプロットが本発明の製造方法により作製された半導体発光素子の実験結果を示し、四角形によるプロットが比較用の半導体発光素子の実験結果を示している。
図７に示すように、本発明に係る製造方法によって作製された半導体発光素子１は、約２０ｍＡの電流を流すのに約３５０ｍＶの電圧を印加すればよい。一方、比較用の半導体発光素子では、約２ｍＡの電流を流すのに約４２５ｍＶの電圧を印加する必要がある。この実験結果より、本発明の製造方法により作製された半導体発光素子１は、比較用の半導体発光素子に比べて、極めて小さい動作電圧により動作させることができることがわかる。
以上、上記実施形態を用いて本発明を詳細に説明したが、当業者にとっては、本発明が本明細書中に説明した実施形態に限定されるものではないということは明らかである。本発明は、特許請求の範囲の記載により定まる本発明の趣旨及び範囲を逸脱することなく修正及び変更形態として実施することができる。従って、本明細書の記載は、例示説明を目的とするものであり、本発明に対して何ら制限的な意味を有するものではない。以下、上記実施形態を一部変更した変更形態について説明する。
例えば、図８に示す半導体発光素子１Ａのように、ｎ側電極７Ａの第１電極層１３Ａをｎ型半導体層３の露出している部分の一部のみを覆うように形成してもよい。このように、構成することによって、活性層４で発光された光がより多く外部に放出される。
また、図９に示すような、同一基板２Ｂ上に複数の半導体発光素子１Ｂが形成され、交流電源に使用可能な発光装置３０に適用してもよい。この発光装置３０では、基板２Ｂ上に複数の半導体発光素子１Ｂが配列され、隣接する半導体発光素子１Ｂのｐ側電極６Ｂとｎ側電極７Ｂとが、第２金属層１２Ｂ及び１４Ｂによって接続されている。また、各半導体発光素子１Ｂの間には、ＳｉＯ２からなる絶縁膜３１が形成されている。
また、上記実施形態における、第１アニール工程の条件は、適宜変更可能である。尚、第１アニール工程におけるアニールの温度は約５００℃〜約８００℃の範囲内で変更することが好ましい。また、第１アニール工程におけるアニールの時間は、約５分〜約３０分の範囲内で変更することが好ましい。
また、上記実施形態を構成する材料、厚み、形状などは一例であり、適宜変更可能である。例えば、第１金属層を構成するＮｉ層の厚みを約５００Åに形成したり、Ａｕ層の厚みを約２０００Åに形成したりすることも可能である。また、第２金属層は、Ｐｄ層とＡｕ層、及び、Ｐｔ層とＡｕ層等によって構成することができる。
本発明に係る製造方法により製造された半導体発光素子の断面構造を示す図である。 本発明に係る製造方法により製造された半導体発光素子の平面構造を示す図である。 本発明に係る製造方法の製造工程における半導体発光素子の断面構成を示す図である。 本発明に係る製造方法の製造工程における半導体発光素子の断面構成を示す図である。 本発明に係る製造方法の製造工程における半導体発光素子の断面構成を示す図である。 本発明に係る製造方法の製造工程における半導体発光素子の断面構成を示す図である。 本発明に係る製造方法により作製された半導体発光素子と、比較用の半導体発光素子の電圧及び電流の関係を示すグラフである。 本発明に係る製造方法により製造された半導体発光素子の変更形態の断面構造を示す図である。 本発明に係る製造方法により製造された半導体発光素子の別の変更形態の断面構造を示す図である。
符号の説明
１ 半導体発光素子
１Ａ 半導体発光素子
１Ｂ 半導体発光素子
２ 基板
２Ｂ 基板
３ ｎ型半導体層
４ 活性層
５ ｐ型半導体層
６ ｐ側電極
６Ｂ ｐ側電極
７ ｎ側電極
７Ａ ｎ側電極
７Ｂ ｎ側電極
１１ 第１金属層
１２ 第２金属層
１２Ｂ 第２金属層
１３ 第１金属層
１３Ａ 第１電極層
１４ 第２金属層
１４Ｂ 第２金属層
３０ 発光装置
３１ 絶縁膜

Claims (5)

  1. 複数の窒化物系の半導体層を積層して半導体積層構造を形成する半導体積層工程と、
    いずれかの前記半導体層上に電極を形成する電極形成工程とを備えた半導体発光素子の製造方法において、
    前記電極形成工程では、
    ｎ側電極の形成領域の表面に、前記ｎ側電極の一部を構成するＮｉ層を含む金属層を形成した後、酸素を含む雰囲気中で前記金属層をアニールすることを特徴とする半導体発光素子の製造方法。
  2. 前記電極形成工程では、
    ｐ側電極の形成領域にも、同時に、前記金属層を積層した後、酸素を含む雰囲気中でアニールすることを特徴とする請求項１記載の半導体発光素子の製造方法。
  3. 前記酸素を含む雰囲気中でのアニールは、５００℃〜８００℃の雰囲気中で行われることを特徴とする請求項１又は２のいずれか１項に記載の半導体発光素子の製造方法。
  4. 前記金属層は、前記Ｎｉ層とＡｕ層からなることを特徴とする請求項１〜３のいずれか１項に記載の半導体発光素子の製造方法。
  5. 前記アニールは窒素と酸素を含む雰囲気中で行われることを特徴とする請求項１〜４のいずれか１項に記載の半導体発光素子の製造方法。












JP2005355299A 2005-12-08 2005-12-08 半導体発光素子の製造方法 Pending JP2007158262A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005355299A JP2007158262A (ja) 2005-12-08 2005-12-08 半導体発光素子の製造方法
US12/086,174 US8097532B2 (en) 2005-12-08 2006-12-04 Method for manufacturing a semiconductor light emitting device
PCT/JP2006/324152 WO2007066605A1 (ja) 2005-12-08 2006-12-04 半導体発光素子の製造方法
TW095145694A TW200739945A (en) 2005-12-08 2006-12-07 Method of manufacturing semiconductor light-emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005355299A JP2007158262A (ja) 2005-12-08 2005-12-08 半導体発光素子の製造方法

Publications (1)

Publication Number Publication Date
JP2007158262A true JP2007158262A (ja) 2007-06-21

Family

ID=38122751

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005355299A Pending JP2007158262A (ja) 2005-12-08 2005-12-08 半導体発光素子の製造方法

Country Status (4)

Country Link
US (1) US8097532B2 (ja)
JP (1) JP2007158262A (ja)
TW (1) TW200739945A (ja)
WO (1) WO2007066605A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010109018A (ja) * 2008-10-28 2010-05-13 Panasonic Electric Works Co Ltd 半導体発光素子の製造方法
WO2011102450A1 (ja) * 2010-02-19 2011-08-25 シャープ株式会社 化合物半導体発光素子の製造方法
JP2012204362A (ja) * 2011-03-23 2012-10-22 Sharp Corp 窒化物半導体発光素子の製造方法
US8323994B2 (en) 2008-09-24 2012-12-04 Toyoda Gosei Co., Ltd. Group III nitride semiconductor light-emitting device and method for producing the same
JPWO2013046419A1 (ja) * 2011-09-30 2015-03-26 創光科学株式会社 窒化物半導体素子及びその製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008049188A1 (de) * 2008-09-26 2010-04-01 Osram Opto Semiconductors Gmbh Optoelektronisches Modul mit einem Trägersubstrat und einer Mehrzahl von strahlungsemittierenden Halbleiterbauelementen und Verfahren zu dessen Herstellung
DE102009042205A1 (de) * 2009-09-18 2011-03-31 Osram Opto Semiconductors Gmbh Optoelektronisches Modul
US8728843B2 (en) * 2010-02-26 2014-05-20 Nichia Corporation Nitride semiconductor light emitting element and method for manufacturing same
KR101913387B1 (ko) * 2012-03-23 2018-10-30 삼성전자주식회사 Ⅲ족 질화물 이종 접합 구조 소자의 선택적 저온 오믹 콘택 형성 방법
CN103730543B (zh) * 2012-10-10 2016-12-21 北京时代浩鼎节能技术有限公司 发光二极管的制作方法
CN106684223B (zh) * 2016-12-07 2019-04-12 华灿光电（浙江）有限公司 一种发光二极管的芯片及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005011857A (ja) * 2003-06-17 2005-01-13 Nichia Chem Ind Ltd 窒化物半導体発光素子
JP2005150675A (ja) * 2003-11-18 2005-06-09 Itswell Co Ltd 半導体発光ダイオードとその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6693352B1 (en) * 2000-06-05 2004-02-17 Emitronix Inc. Contact structure for group III-V semiconductor devices and method of producing the same
US6734091B2 (en) * 2002-06-28 2004-05-11 Kopin Corporation Electrode for p-type gallium nitride-based semiconductors
US7002180B2 (en) * 2002-06-28 2006-02-21 Kopin Corporation Bonding pad for gallium nitride-based light-emitting device
KR100586943B1 (ko) * 2003-12-26 2006-06-07 삼성전기주식회사 질화갈륨계 반도체 발광소자의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005011857A (ja) * 2003-06-17 2005-01-13 Nichia Chem Ind Ltd 窒化物半導体発光素子
JP2005150675A (ja) * 2003-11-18 2005-06-09 Itswell Co Ltd 半導体発光ダイオードとその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8323994B2 (en) 2008-09-24 2012-12-04 Toyoda Gosei Co., Ltd. Group III nitride semiconductor light-emitting device and method for producing the same
JP2010109018A (ja) * 2008-10-28 2010-05-13 Panasonic Electric Works Co Ltd 半導体発光素子の製造方法
WO2011102450A1 (ja) * 2010-02-19 2011-08-25 シャープ株式会社 化合物半導体発光素子の製造方法
JPWO2011102450A1 (ja) * 2010-02-19 2013-06-17 シャープ株式会社 化合物半導体発光素子の製造方法
US8865494B2 (en) 2010-02-19 2014-10-21 Sharp Kabushiki Kaisha Manufacturing method for compound semiconductor light-emitting element
JP2012204362A (ja) * 2011-03-23 2012-10-22 Sharp Corp 窒化物半導体発光素子の製造方法
JPWO2013046419A1 (ja) * 2011-09-30 2015-03-26 創光科学株式会社 窒化物半導体素子及びその製造方法
US9281439B2 (en) 2011-09-30 2016-03-08 Soko Kagaku Co., Ltd. Nitride semiconductor element and method for producing same

Also Published As

Publication number Publication date
WO2007066605A1 (ja) 2007-06-14
TW200739945A (en) 2007-10-16
US8097532B2 (en) 2012-01-17
US20090305448A1 (en) 2009-12-10

Similar Documents

Publication Publication Date Title
JP2007158262A (ja) 半導体発光素子の製造方法
JP5045248B2 (ja) 半導体発光素子およびその製造方法
JPWO2013161208A1 (ja) 発光素子
JP2010186802A (ja) 半導体発光素子およびその製造方法
WO2015141517A1 (ja) 半導体発光素子及びその製造方法
JP6744521B1 (ja) 窒化物系半導体発光素子及びその製造方法、並びに、窒化物系半導体結晶の製造方法
JP2012511249A (ja) 半導体発光素子
JP4301136B2 (ja) 半導体発光素子およびその製造方法
JP5130436B2 (ja) ＧａＮ系半導体発光素子及びその製造方法
WO2018147320A1 (ja) 半導体発光素子
WO2005060013A1 (ja) 半導体発光素子およびその製法
JP2015191976A (ja) 半導体発光素子及びその製造方法
JPH11204833A (ja) 半導体発光素子の製造方法
JP5818031B2 (ja) Ｌｅｄ素子
JP2018137327A (ja) 窒化物半導体レーザ
JP2015032798A (ja) 窒化物半導体発光素子の製造方法
JPH11150302A (ja) 窒化物半導体発光素子
JP2014060255A (ja) 窒化物半導体の深紫外発光素子の製造方法
JP2016195187A (ja) 半導体発光素子
WO2014192428A1 (ja) 窒化物半導体発光素子及びその製造方法
JP2004063969A (ja) 面発光レーザ
JP2015153827A (ja) 半導体発光素子及びその製造方法
CN113299805B (zh) 基于非对称量子阱结构的uv-led及其制备方法
JP7312953B2 (ja) 発光素子及び発光素子の製造方法
JP2017103439A (ja) 半導体発光素子及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120605